CN108701193A - 安全半导体芯片及其工作方法 - Google Patents

安全半导体芯片及其工作方法 Download PDF

Info

Publication number
CN108701193A
CN108701193A CN201780011631.5A CN201780011631A CN108701193A CN 108701193 A CN108701193 A CN 108701193A CN 201780011631 A CN201780011631 A CN 201780011631A CN 108701193 A CN108701193 A CN 108701193A
Authority
CN
China
Prior art keywords
signal
shield
semiconductor chip
detecting part
ring oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780011631.5A
Other languages
English (en)
Other versions
CN108701193B (zh
Inventor
高亨浩
崔秉德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hanyang Hak Won Co Ltd
Original Assignee
Hanyang Hak Won Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hanyang Hak Won Co Ltd filed Critical Hanyang Hak Won Co Ltd
Priority claimed from PCT/KR2017/001492 external-priority patent/WO2017138774A1/ko
Publication of CN108701193A publication Critical patent/CN108701193A/zh
Application granted granted Critical
Publication of CN108701193B publication Critical patent/CN108701193B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L63/00—Network architectures or network communication protocols for network security
    • H04L63/08—Network architectures or network communication protocols for network security for authentication of entities
    • H04L63/0869—Network architectures or network communication protocols for network security for authentication of entities for achieving mutual authentication
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/57—Certifying or maintaining trusted computer platforms, e.g. secure boots or power-downs, version controls, system software checks, secure updates or assessing vulnerabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G06F21/556—Detecting local intrusion or implementing counter-measures involving covert channels, i.e. data leakage between processes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7807—System on chip, i.e. computer system on a single chip; System in package, i.e. computer system on one or more chips in a single package
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
    • G06F15/7842—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers)
    • G06F15/7853—Architectures of general purpose stored program computers comprising a single central processing unit with memory on one IC chip (single chip microcontrollers) including a ROM
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/50—Monitoring users, programs or devices to maintain the integrity of platforms, e.g. of processors, firmware or operating systems
    • G06F21/55—Detecting local intrusion or implementing counter-measures
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/60—Protecting data
    • G06F21/602—Providing cryptographic facilities or services
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/74—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information operating in dual or compartmented mode, i.e. at least one secure mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/82—Protecting input, output or interconnection devices
    • G06F21/85—Protecting input, output or interconnection devices interconnection devices, e.g. bus-connected or in-line devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07372—Means for preventing undesired reading or writing from or onto record carriers by detecting tampering with the circuit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/321—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving a third party or a trusted authority
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3263—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials involving certificates, e.g. public key certificate [PKC] or attribute certificate [AC]; Public key infrastructure [PKI] arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2221/00—Indexing scheme relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/21—Indexing scheme relating to G06F21/00 and subgroups addressing additional information or applications relating to security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F2221/2149—Restricted operating environment
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Abstract

半导体芯片可包括：对数据进行处理的处理器、包括金属线且配置于所述处理器的上部的盾牌、通过比较参考信号与所述参考信号通过所述盾牌并输出得到的输出信号感测所述盾牌内有无布线变更的感测部及将所述金属线的布线拓扑构成为第一状态，将所述布线拓扑从所述第一状态变更构成为第二状态的控制器。

Description

安全半导体芯片及其工作方法
技术领域
涉及安全得到强化的半导体芯片及其工作方法，更特定来讲涉及感测对半导体芯片的物理攻击。
背景技术
对半导体芯片的多种物理攻击及软件攻击危及利用片上系统(SoC：System onChip)的产品及利用其的应用服务。已知的这种物理攻击例如有拆封(De-packaging)、利用聚焦离子束(FIB：Focused ion beam)的电路变形、微区探测(micro-probing)、功率分析(power analysis)、电磁分析(EMA：Electromagnetic Analysis)、电压/频率/温度调节攻击方式(fault injection)等多种。
有感测物理攻击并对此保护电路的技术，如可通过以下介绍的几个现有技术文献理解以往的尝试技术。
韩国授权专利公报KR10-1299602号(公告日期为2013年8月26日)公开了相互比较通过主动盾牌传输随机的参考信号的第一结果和直接传输到比较逻辑的第二结果以感测盾牌是否发生逆向工程(reverse engineering)的内容。
技术文献″A Highly time sensitive XOR gate for probe attempt detectors(用于探测尝试探测器的高度时间敏感的XOR门)″(S.Manich，et al.，IEEETrans.Circuits Syst.，II：Exp.Briefs，vol.60，no.11，pp.786-790，Nov.2013)公开了一种发现对半导体芯片解封装后探测(probing)内部的数据总线的情况下发生的探测电容延迟(probing capacitance delay)的技术。
发明内容
技术问题
本发明的目的是提供能够感测物理攻击的安全半导体芯片及其工作方法。
技术方案
根据一个方面，半导体芯片可包括：盾牌，其包括金属线且配置于所述处理器的上部；感测部，其通过比较参考信号与所述参考信号通过所述盾牌并输出得到的输出信号感测所述盾牌内有无布线变更；以及控制器，其将所述金属线的布线拓扑构成为第一状态，将所述布线拓扑从所述第一状态变更构成为第二状态。
根据一个实施例，所述半导体芯片还可以包括：随机数生成器，其提供使所述控制器构成所述布线拓扑的构成信号(configuration signal)。更具体来讲，所述控制器可包括：至少一个斩波器阵列，其能够根据所述随机数生成器提供的所述构成信号变更所述布线拓扑。
根据另一实施例，所述随机数生成器可随着时间周期性地随机变更所述构成信号使得所述控制器持续变更所述布线拓扑。并且，所述参考信号可表示所述随机数生成器除所述构成信号之外另外生成的信号。
根据又一实施例，所述参考信号包括彼此独立地生成的第一输入信号及第二输入信号，所述感测部可通过比较所述第一输入信号及所述第二输入信号分别通过所述盾牌并输出得到的第一输出信号及第二输出信号与所述第一输入信号及所述第二输入信号以感测所述盾牌内有无布线变更。
根据又一实施例，所述感测部可根据所述金属线的布线拓扑比较所述第一输入信号与从不同端口输出的第一输出信号及第二输出信号中任意一个以感测所述盾牌内有无布线变更。
根据又一实施例，所述控制器可将所述至少一个斩波器阵列分别匹配于所述构成信号内的预先指定的比特，根据匹配的比特值的变化利用对应的斩波器阵列变更布线拓扑。
根据另一方面半导体芯片可包括：处理器，其对数据进行处理；盾牌，其包括金属线且配置于所述处理器的上部；环形振荡器块，其使第一环形振荡器的输出通过所述盾牌的第一区域并反馈作为所述第一环形振荡器的输入，使与所述第一环形振荡器同步化的第二环形振荡器的输出通过所述盾牌的第二区域并反馈作为所述第二环形振荡器的输入；以及感测部，其通过比较所述第一环形振荡器与所述第二环形振荡器的振荡相位感测所述盾牌有无电子探测。
根据一个实施例，所述半导体芯片可以使得所述第一区域内的所述第一环形振荡器的传输路径并列多重化，所述第二区域内的所述第二环形振荡器的传输路径并列多重化。
根据另一实施例，所述感测部可将复位信号传递到所述环形振荡器块以周期性地同步化所述第一环形振荡器与所述第二环形振荡器。并且，所述第一环形振荡器及所述第二环形振荡器可根据所述复位信号生成具有相同的相位的时钟信号。
根据又一方面，半导体芯片可包括：处理器，其对数据进行处理；盾牌，其包括金属线且配置于所述处理器的上部；感测部，其感测所述盾牌内有无布线变更及有无关于所述盾牌的电子探测中至少一种；以及控制器，其选择感测关于半导体芯片的布线变更的第一模式及感测关于所述半导体芯片的微区探测的第二模式中任意一个并将选择的模式所对应的信号传递到所述感测部。
根据一个实施例，选择了所述第一模式的情况下，所述控制器将所述金属线的布线拓扑构成为第一状态，将所述布线拓扑从所述第一状态变更构成为第二状态，所述感测部可通过比较传递的参考信号与所述参考信号通过所述盾牌并输出得到的输出信号感测所述盾牌内有无布线变更。
根据一个实施例，所述半导体芯片还包括：环形振荡器块，其使第一环形振荡器的输出通过所述盾牌的第一区域并反馈作为所述第一环形振荡器的输入，使与所述第一环形振荡器同步化的第二环形振荡器的输出通过所述盾牌的第二区域并反馈作为所述第二环形振荡器的输入，其中，选择了所述第二模式的情况下，所述控制器可控制使得第一环形振荡器及所述第二环形振荡器的输出信号分别通过所述盾牌内的对应区域并传递到所述感测部。
技术效果
根据本发明，能够感测聚焦离子束(FIB)方法、微区探测方法及强制(forcing)方法等物理攻击。
附图说明
图1是显示一个实施例的感测半导体芯片的布线变更的电路的例示图；
图2a是关于所述图1说明的半导体芯片的框图；
图2b是说明通过比较参考信号和盾牌的输出信号感测关于半导体芯片的布线变更的过程的例示图；
图3是显示另一实施例的感测对半导体芯片的微区探测攻击的电路的例示图；
图4a是关于所述图3说明的半导体芯片的框图；
图4b是说明通过比较至少两个环形振荡器的反馈信号感测关于半导体芯片的微区探测攻击的过程的例示图；
图5是显示又一实施例的保护半导体芯片的集成电路的例示图；
图6是说明支持多重模式的半导体芯片的工作方法的流程图。
具体实施方式
对实施例的特定结构性或功能性说明只是以例示为目的公开，可变更为多种形态实施。因此，实施例不应限定于特定的公开形态，本说明书的范围包括包含于技术思想的变更、等同物或替代物。
第一或第二等术语可用于说明多种构成要素，但应只是从使一个构成要素区分于其他构成要素的目的进行解释这种术语。例如，第一构成要素可被命名为第二构成要素，类似地，第二构成要素也可以被命名为第一构成要素。
当提及某构成要素“连接于”其它构成要素的情况下，虽然可能直接连接于或接合于所述其它构成要素，但应理解为中间还可存在其它构成要素。
单数的描述在文中无其他明确定义的前提下还包括描述复数。应理解本说明书中的术语“包括”或“具有”等只是用于指定存在说明的特征、数字、步骤、工作、构成要素、部件或其组合，而并非预先排除一个或一个以上的其他特征、数字、步骤、工作、构成要素、部件或其组合的存在或附加可能性。
若无另行定义，此处使用的包括技术术语或科学术语在内的所有术语均表示与本领域普通技术人员通常理解相同的意思。通常使用的词典中定义过的术语应解释为与相关技术的文章脉络相一致的意思，本申请中没有明确定义的情况下不得解释为怪异或过度形式性的意思。
以下，参见附图对实施例进行详细说明。在参见附图进行说明方面，与附图标记无关地对相同的构成要素标注相同的附图标记并省略对此进行重复说明。
对半导体芯片的物理攻击
攻击者对用于IC(Integrated Circuit)卡等的集成电路执行关于集成电路的逆向工程(reverse engineering)，利用获取的信息任意变更电路的工作模式或对存储于存储器内的数据进行操作。如上所述的对半导体芯片的攻击可能会引起重要数据遭到黑客攻击或出入安全被解除等现实性的问题。
作为例示，攻击者能够利用聚焦离子束(FIB：Focused ion beam)方法、微区探测(probing)方法及强制(forcing)方法等避开集成电路内的盾牌执行对所述集成电路的攻击。更具体来讲，FIB表示利用离子束任意地短路或连接金属线的方法。微区探测方法表示读取关于特定金属线的状态值的方法。强制表示通过FIB方法切断特定金属线，对切断的金属线提供特定的操作信号操作数据的攻击。
以下公开发生例示但并非进行限定的半导体芯片的布线变更或微区探测攻击等物理攻击的情况下感测物理攻击的安全半导体芯片的多种实施例。
构成一个实施例的安全半导体芯片
图1是显示一个实施例的感测半导体芯片的布线变更的电路的例示图。参见图1，半导体芯片可包括主动盾牌(active shield)110、随机数发生器(RNG：random numbergenerator)120、感测部(detection logic)130、第一斩波器阵列(chopper array)140及第二斩波器阵列150。160可表示能够任意地重新构成路径的主动盾牌110的区域。主动盾牌110可包括防御外部的攻击者通过逆向工程发起的半导体芯片攻击的金属线。
随机数发生器120可将随机生成的比特流发送到预先指定的电路。作为一个实施例，随机数发生器120可将随机生成的第一输入信号TX1及第二输入信号TX2作为参考信号传递到感测部130及第一斩波器阵列140。作为另一实施例，随机数发生器120可将对应于预先设定的比特数的构成信号(configuration signal)传递到各斩波器阵列140、150。
以下说明中示出5比特的构成信号相同地分别传递到第一斩波器阵列140及第二斩波器阵列150的实施例，但这只是为了帮助理解而例示的记载而已，因此不得解释限制或限定其他实施例的范围。例如，可构成随机数发生器120将10比特的第一构成信号传递到第一斩波器阵列140，将10比特的第二构成信号传递到第二斩波器阵列150的实施例，或者，还可以构成随机数发生器120将相同的4比特的构成信号传递到第一斩波器阵列140及第二斩波器阵列150的实施例。
感测部130可以用比较从随机数发生器120直接传递的参考信号TX1、TX2与通过主动盾牌110内的金属线并输出得到的输出信号RX1、RX2的方式检测主动盾牌110内的布线是否存在变更。
作为一个实施例，感测部130可在两个参考信号TX1、TX2分别与对应的输出信号RX1、RX2相同的情况下判断为没有关于半导体芯片的布线变更。作为另一实施例，感测部130可以在两个参考信号TX1、TX2中至少一个信号不同于对应的输出信号RX1、RX2的情况下判断为存在关于半导体芯片的布线变更并输出感测信号(detect out)。以下利用关于半导体芯片的框图详细说明感测部检测关于半导体芯片的布线变更的过程。
图2a是关于所述图1说明的半导体芯片的框图。参见图2a，半导体芯片200可包括处理器210、盾牌220、感测部230及控制器240。处理器210可处理关于半导体芯片200的数据。想必外部的攻击者欲通过关于半导体芯片200的物理攻击操作或夺取处理器210处理的数据。盾牌220包括金属线，可配置于处理器210的上部保护处理器210。作为一个实施例，盾牌220可以构成为包括多个金属线的主动盾牌之类的形态。
感测部230可通过比较参考信号和所述参考信号通过盾牌220并输出得到的输出信号以感测所述盾牌内有无布线变更。
并且，控制器240可将所述金属线的布线拓扑(routing topology)构成为第一状态，将所述布线拓扑从所述第一状态变更为第二状态。在以下说明中布线拓扑可表示关于一个参考信号通过盾牌220内的金属线并输出的路径的连接关系。例如，布线拓扑为第一状态的情况下，参考信号可通过第一路径并输出到感测部230，所述布线拓扑为第二状态的情况下，参考信号可通过第二路径并输出到感测部230。
虽然图2a并未示出，但半导体芯片200还可以包括提供使控制器240构成布线拓扑的构成信号(configuration signal)的随机数生成器。随机数生成器可按照预先设定的时间周期将具有预先指定的比特数的比特流作为所述构成信号提供给控制器240。并且，随机数生成器可随着时间周期性地随机变更所述构成信号使得控制器240持续变更布线拓扑。
作为一个实施例，控制器240可包括能够根据随机数生成器提供的构成信号变更布线拓扑的至少一个斩波器阵列。在以下说明中斩波器阵列是包括至少一个开关变换器的电路，可表示根据输入的电流或电压变更输出的信号的路径的电路。
作为例示，控制器240可包括配置于盾牌220的输入端的第一斩波器阵列及配置于盾牌220的输出端的第二斩波器阵列。作为一个实施例，随机数生成器可向所述第一斩波器阵列及所述第二斩波器阵列提供相同的构成信号。该情况下，所述第一斩波器阵列及所述第二斩波器阵列可彼此相同地变更布线拓扑。作为另一实施例，随机数生成器可将任意生成的第一构成信号提供给所述第一斩波器阵列，将区别于所述第一构成信号的第二构成信号提供给所述第二斩波器阵列。所述第一构成信号及所述第二构成信号可表示具有相同的比特数但互异的信号。该情况下，关于所述第一斩波器阵列及所述第二斩波器阵列的布线拓扑可彼此独立地变更。
控制器240可以将所述至少一个斩波器阵列分别匹配于随机数生成器提供的构成信号的预先指定的比特。并且，控制器240可根据匹配的比特值的变化控制对应的斩波器阵列以变更布线拓扑。
并且，随机数生成器可以除了构成信号之外生成参考信号并提供给感测部230及控制器240。更具体来讲，随机数生成器可将彼此独立生成的第一输入信号TX1及第二输入信号TX2分别作为所述参考信号生成。并且，随机数生成器可以将所述第一输入信号TX1及第二输入信号TX2分别传递到感测部230及控制器240。控制器240可以根据当前的布线拓扑使第一输入信号TX1通过盾牌220内的第一路径通过，使第二输入信号TX2通过盾牌220内的第二路径通过。
感测部230可以将通过第一路径并输出得到的第一输出信号RX1与通过第二路径并输出得到的第二输出信号RX2分别与所述第一输入信号TX1及所述第二输入信号TX2进行比较以感测盾牌内有无布线变更。作为一个实施例，感测部230可以通过比较第一输入信号TX1与第一输出信号RX1、比较第二输入信号TX2与第二输出信号RX2以感测盾牌220内有无布线变更。
作为另一实施例，感测部230可以根据金属线的布线拓扑比较第一输入信号RX1与其他端口输出的第二输出信号RX2、比较第二输入信号RX2与第一输出信号RX1以感测盾牌220内有无布线变更。
本实施例的半导体芯片可周期性地变更参考信号通过盾牌220内的金属线的布线拓扑。因此，盾牌220内的特定区域存在布线变更的情况下可知晓预定的路径内发生了布线变更，因此能够比以往的方式更准确地判断布线变更区域。
图2b是说明通过比较参考信号与盾牌的输出信号感测关于半导体芯片的布线变更的过程的例示图。参见图2b，示出了沿着相同的时间轴测定的参考信号250、输出信号260、时钟信号270及攻击信号280。感测部230可通过比较从随机数发生器直接传递的参考信号250与通过盾牌220并传递的输出信号260以感测传输路径有无变更。
并且，感测部230可以在参考信号250与输出信号260值变化的上升沿(risingedge)或下降沿(falling edge)比较时间延迟以测定无攻击的正常状态时两个信号的延迟时间(tr)291。因此，感测部230可以在通过与正常状态时的延迟时间(tr)291进行比较检测到随攻击变化的延迟时间(tra：rising time when attacked)292时感测布线变更之类的攻击。作为例示，如果正常状态的情况下参考信号250与输出信号260的延迟时间(tr)291保持约10ns，则发生探测攻击之类的物理性的攻击信号280的情况下可发生约70ns以上80ns以下的延迟时间(tra)292，感测部230可通过感测预先设定的临界值以上的延迟时间变化以感测布线变更或微区探测攻击。
并且，盾牌220内的传输路径内存在探测攻击的情况下可增加100fF以上10Pf以下程度的电容容量，布线变更攻击的情况下可增加1kΩ以上100kΩ以下的电阻。感测部230可通过比较参考信号250与输出信号260的方式确认信号的同等性、确认时间延迟、检测关于盾牌220内的传输路径的电阻及容量变化。
构成另一实施例的安全半导体芯片
图3是显示另一实施例的感测对半导体芯片的微区探测攻击的电路的例示图。参见图3，半导体芯片可包括主动盾牌310、环形振荡器块320及感测部330。以上图1说明的关于主动盾牌110的说明可原原本本地适用于主动盾牌310，因此省略重复说明。
环形振荡器块320可包括能够同步化的至少两个环形振荡器。各环形振荡器可根据从感测部330输出的复位信号(reset signal)同步化。并且，同步化的各环形振荡器可对传递的信号生成具有相同的延迟时间且具有相同的相位的时钟信号。
环形振荡器块320可将第一环形振荡器输出的第一输出信号传递到主动盾牌310内的第一区域。同样，环形振荡器块320可将第二环形振荡器输出的第二输出信号传递到主动盾牌310内的第二区域。图3说明的实施例公开了包含于主动盾牌310内的10个金属线中上部的五个金属线被指定为第一区域且下部的五个金属线被指定为第二区域的情况，但这只是为了帮助理解而例示的，因此不得解释为限制或限定其他实施例的范围。
环形振荡器块320可将通过主动盾牌310内的第一区域传递的第一反馈信号RING_OUT1及通过主动盾牌310内的第二区域传递的第二反馈信号RING_OUT2传递到感测部330。攻击者利用探测装置(probing device)尝试微区探测方法的情况下，对对应于该区域的反馈信号的延迟时间将会增加。感测部230可通过比较同步化的至少两个环形振荡器的输出信号感测微区探测引发的非同步化，并在感测到攻击的情况下输出感测信号。以下利用关于半导体芯片的框图详细记载感测部检测关于半导体芯片的微区探测攻击的过程。
图4a是关于所述图3说明的半导体芯片的框图。参见图4a，半导体芯片400可包括处理器410、盾牌420、环形振荡器块430及感测部440。以上结合图2a记载的说明可原原本本地适用于处理器410及盾牌420，因此省略重复说明。
环形振荡器块430可包括至少两个形振荡器。作为一个实施例，环形振荡器块430可包括第一环形振荡器及第二环形振荡器。环形振荡器块430可以控制使得第一环形振荡器的输出信号输入到连接于盾牌420内的第一区域的端口，所述第一环形振荡器的输出信号通过所述第一区域后反馈给环形振荡器块430。同样，环形振荡器块430可以控制使得第二环形振荡器的输出信号输入到连接于盾牌420内的第二区域的端口，所述第二环形振荡器的输出信号通过所述第二区域后反馈给环形振荡器块430。并且，环形振荡器块430可将各反馈信号RING_OUT1、RING_OUT2传递给感测部440。
感测部440可通过比较所述第一环形振荡器与所述第二环形振荡器的振荡相位感测盾牌420有无电子探测。盾牌420可包括关于第一环形振荡器的传输路径并列多重化的第一区域及关于第二环形振荡器的传输路径并列多重化的第二区域。
感测部440可以在两个反馈信号的相位相同的情况下将复位信号传递到环形振荡器块420控制使得所述第一环形振荡器与所述第二环形振荡器在周期性地同步化。所述第一环形振荡器及所述第二环形振荡器可根据所述复位信号生成具有相同的相位的时钟信号。
图4b是说明通过比较至少两个环形振荡器的反馈信号感测关于半导体芯片的微区探测攻击的过程的例示图。参见图4b，示出了沿着相同的时间轴定义的两个反馈信号451、452，与微区探测相关的攻击信号460、感测信号470及复位信号480。感测部440可通过比较从各环形振荡器传递的两个反馈信号451、452感测关于半导体芯片400的探测攻击。作为一个实施例，关于反馈信号的适宜频率可设置在100kHz以上999kHz以下。
两个环形振荡器输出的信号可根据从感测部430传递的复位信号480同步化。作为例示，可存在攻击者发起的微区探测攻击施加于与第二环形振荡器相关的第二区域的情况。该情况下，对第二环形振荡器的输出信号来讲，探测装置导致振荡路径内的电容容量增加时第二反馈信号452的相位延迟将增大。随着如上所述的相位延迟，第二反馈信号452的频率将减小。感测部430可利用第二反馈信号452内的频率减小时间点492、493感测探测攻击。
由于两个环形振荡器已根据复位信号480彼此同步化，因此若不存在探测攻击，则两个反馈信号451、452必然以相同的频率工作。而存在探测攻击的情况下，对应于受到攻击的区域的第二反馈信号452的频率将比第一反馈信号451的频率变缓。
从而，通过第一复位信号轮询后具有近似的相位的第一反馈信号451与第二反馈信号452在六周期后再次具有相反相位，感测部420可利用如上相位差检测攻击。
构成又一实施例的安全半导体芯片
图5是显示又一实施例的保护半导体芯片的集成电路的例示图。参见图5，半导体芯片可包括主动盾牌510、随机数发生器520、第一控制部530、第二控制部540、环形振荡器块550及感测部560。主动盾牌510可表示受到用于逆向工程的物理攻击时保护芯片内部的集成电路的最上位金属线。第一控制部530及第二控制部540可根据半导体芯片的保护模式支持感测布线变更的第一模式及感测微区探测的第二模式中任意一个。后续将结合图6更具体地进行说明选择半导体芯片的多个保护模式的过程。
选择了感测布线变更的第一模式的情况下，随机数发生器520可向第一控制部530与感测部560传输相同的参考信号TX1、TX2。第一控制部530可根据第一模式控制使得接收到的参考信号TX1、TX2通过主动盾牌510。并且，随机数发生器520可生成构成信号使得第一控制部530及第二控制部540能够变更主动盾牌510内的布线拓扑。随机数发生器520可将生成的构成信号传输到第一控制部530及第二控制部540。构成信号是用于变更布线拓扑的控制信号，可表示独立于用于直接感测布线变更的参考信号TX1、TX2生成的信号。
感测部560可比较从随机数发生器520直接传递的参考信号TX1、TX2与通过主动盾牌510并传递的输出信号RX1、RX2。感测部560可根据比较结果感测关于半导体芯片的上部布线变更。
选择了感测微区探测攻击的第二模式的情况下，第一控制部530可控制使得从环形振荡器块550传递的两个输出信号通过主动盾牌510内的指定的区域。并且，第二控制部540可将通过主动盾牌510内并反馈的两个反馈信号传递到环形振荡器块550及感测部560。感测部560可以如以上通过比较两个反馈信号的振荡相位的方式感测关于半导体芯片的探测攻击。
图6是说明支持多重模式的半导体芯片的工作方法的流程图。支持多重模式的半导体芯片的工作方法可包括选择检测布线变更的第一模式及检测探测攻击的第二模式中任意一个的步骤610、选择了第一模式的情况下根据运行的传递的构成信号变更金属线的布线拓扑的步骤621及通过比较参考信号与输出信号感测盾牌内的布线变更的步骤622、选择了第二模式的情况下使从运行的环形振荡器传递的两个输出信号通过盾牌内的不同区域的步骤631及通过比较两个反馈信号的相位感测微区探测的步骤632。
在步骤610，包含于半导体芯片的控制部可选择关于所述半导体芯片的保护模式。更具体来讲，控制部可选择检测布线变更的第一模式及检测探测攻击的第二模式中任意一个。作为另一实施例，控制部可根据预先指定的时间周期反复地变更工作模式使得从第一模式变更到第二模式或从第二模式变更到第一模式。
选择了第一模式的情况下，在步骤621，控制部可以将从随机数发生器传递的构成信号传递到斩波器阵列以变更盾牌内的金属线的布线拓扑。并且，在步骤622，包含于半导体芯片的感测部可通过比较从随机数发生器直接传递的参考信号与输出信号感测盾牌内的布线变更。以上图2a及图4a说明的关于半导体芯片的说明可原原本本地适用于关于步骤621及步骤622的具体说明，因此省略重复说明。
选择了第二模式的情况下，在步骤631，控制部可以使从环形振荡器传递的两个输出信号通过盾牌内的不同区域。并且，在步骤632，包含于半导体芯片的感测部可通过比较通过控制部输出的两个反馈信号的相位感测微区探测。同样，以上图2a及图4a说明的关于半导体芯片的说明可原原本本地适用于关于步骤631及步骤632的具体说明，因此省略重复说明。
以上说明的实施例可以由硬件构成要素、软件构成要素及/或硬件构成要素及软件构成要素的组合实现。例如，实施例中说明的装置、方法及构成要素可以由例如处理器、控制器、算术逻辑单元(arithmetic logic unit；ALU)、数字信号处理器(digital signalprocessor)、微型计算机、现场可编程门阵列(field programmable gate array；FPGA)、可编程逻辑单元(progr ammable logic unit；PLU)、微处理器或能够运行和响应指令(instruction)的其他任意装置之类的一个以上的泛用计算机或特殊目的计算机实现。处理装置可运行操作系统(OS)及在所述操作系统上执行的一个以上的软件应用程序。并且，处理装置可对软件运行做出响应以访问、存储、操作、处理及生成数据。为了便于理解，具有以使用一个处理装置为前提进行说明的情况，但本技术领域的一般技术人员能够知晓处理装置可包括多个处理要素(processing element)及/或多个类型的处理要素。例如，处理装置可包括多个处理器或一个处理器及一个控制器。并且，并列处理器(parallelprocessor)之类的其他处理构成(processing configuration)也可以。
软件可包括计算机程序(computer program)、代码(code)、指令(instruction)或其中一个以上的组合，可构成处理装置使得按要求工作，或独立或结合起来(collectively)命令处理装置。关于软件及/或数据，为了通过处理装置解析或向处理装置提供指令或数据，可永久或临时具体化(embody)于某种类型的机器、构成要素(component)、物理装置、虚拟装置(virtual equipment)、计算机存储介质或装置或传输的信号波(signal wave)。软件分散于通过网络连接的计算机系统上，可通过分散的方法存储或运行。软件及数据可存储于一个以上的计算机可读存储介质。
实施例方法可以构成为能够通过多种计算机机构执行的程序指令形态并存储在计算机可读存储介质。计算机可读存储介质可包括程序指令、数据文件、数据结构等中的一个或组合。存储在计算机可读存储介质的程序指令可以是为实施例而特别设计和构成的程序指令或计算机软件相关技术人员可公知使用的程序指令。计算机可读存储介质例如包括硬盘、软盘及磁带等磁介质(magnetic media)、CD-ROM、DVD之类的光记录介质(opticalmedia)、软磁盘(floptical disk)之类的磁-光介质(magneto-optical media)及ROM、RAM、闪存盘等专门构建的用于存储和执行程序指令的硬件装置。程序指令不仅包括通过编译器得到的机械代码，还包括能够用解释器通过计算机运行的高级语言代码。所述硬件装置可构成为作为用于执行实施例的工作的一个以上的软件模块工作，反之同理。
虽然通过限定的附图对实施例进行了说明，但本技术领域的一般技术人员可在所述记载的基础上进行多种修正及变形。例如，说明的技术可按照不同于说明的方法的顺序执行，及/或说明的系统、结构、装置、电路等的构成要素可以按照不同于说明的方法的其他形态结合或组合，即使被其他构成要素或等同物替代或置换也能够达到适当的结果。

Claims (16)

1.一种半导体芯片，包括：
处理器，其对数据进行处理；
盾牌，其包括金属线且配置于所述处理器的上部；
感测部，其通过比较参考信号与所述参考信号通过所述盾牌并输出得到的输出信号感测所述盾牌内有无布线变更；以及
控制器，其将所述金属线的布线拓扑构成为第一状态，将所述布线拓扑从所述第一状态变更构成为第二状态。
2.根据权利要求1所述的半导体芯片，还包括：
随机数生成器，其提供使所述控制器构成所述布线拓扑的构成信号(configurationsignal)。
3.根据权利要求2所述的半导体芯片，所述控制器包括：
至少一个斩波器阵列，其能够根据所述随机数生成器提供的所述构成信号变更所述布线拓扑。
4.根据权利要求2所述的半导体芯片，其中：
所述随机数生成器随着时间周期性地随机变更所述构成信号使得所述控制器持续变更所述布线拓扑。
5.根据权利要求2所述的半导体芯片，其中：
所述参考信号是所述随机数生成器除所述构成信号之外另外生成的信号。
6.根据权利要求1所述的半导体芯片，其中：
所述参考信号包括彼此独立地生成的第一输入信号及第二输入信号，所述感测部通过比较所述第一输入信号及所述第二输入信号分别通过所述盾牌并输出得到的第一输出信号及第二输出信号与所述第一输入信号及所述第二输入信号以感测所述盾牌内有无布线变更。
7.根据权利要求5所述的半导体芯片，其中：
所述感测部根据所述金属线的布线拓扑比较所述第一输入信号与从不同端口输出的第一输出信号及第二输出信号中任意一个以感测所述盾牌内有无布线变更。
8.根据权利要求2所述的半导体芯片，其中：
所述控制器将所述至少一个斩波器阵列分别匹配于所述构成信号内的预先指定的比特，根据匹配的比特值的变化利用对应的斩波器阵列变更布线拓扑。
9.一种半导体芯片，包括：
处理器，其对数据进行处理；
盾牌，其包括金属线且配置于所述处理器的上部；
环形振荡器块，其使第一环形振荡器的输出通过所述盾牌的第一区域并反馈作为所述第一环形振荡器的输入，使与所述第一环形振荡器同步化的第二环形振荡器的输出通过所述盾牌的第二区域并反馈作为所述第二环形振荡器的输入；以及
感测部，其通过比较所述第一环形振荡器与所述第二环形振荡器的振荡相位感测所述盾牌有无电子探测。
10.根据权利要求9所述的半导体芯片，其中：
所述第一区域内的所述第一环形振荡器的传输路径并列多重化，所述第二区域内的所述第二环形振荡器的传输路径并列多重化。
11.根据权利要求9所述的半导体芯片，其中：
所述感测部将复位信号传递到所述环形振荡器块以周期性地同步化所述第一环形振荡器与所述第二环形振荡器。
12.根据权利要求11所述的半导体芯片，其中：
所述第一环形振荡器及所述第二环形振荡器根据所述复位信号生成具有相同的相位的时钟信号。
13.一种半导体芯片，包括：
处理器，其对数据进行处理；
盾牌，其包括金属线且配置于所述处理器的上部；
感测部，其感测所述盾牌内有无布线变更及有无关于所述盾牌的电子探测中至少一种；以及
控制器，其选择感测关于半导体芯片的布线变更的第一模式及感测关于所述半导体芯片的微区探测的第二模式中任意一个并将选择的模式所对应的信号传递到所述感测部。
14.根据权利要求13所述的半导体芯片，其中：
选择了所述第一模式的情况下，所述控制器将所述金属线的布线拓扑构成为第一状态，将所述布线拓扑从所述第一状态变更构成为第二状态，所述感测部通过比较传递的参考信号与所述参考信号通过所述盾牌并输出得到的输出信号感测所述盾牌内有无布线变更。
15.根据权利要求14所述的半导体芯片，还包括：
随机数生成器，其提供使所述控制器构成所述布线拓扑的构成信号(configuresignal)，
所述控制器包括：
至少一个斩波器阵列，其能够根据所述随机数生成器提供的所述构成信号变更所述布线拓扑。
16.根据权利要求13所述的半导体芯片，还包括：
环形振荡器块，其使第一环形振荡器的输出通过所述盾牌的第一区域并反馈作为所述第一环形振荡器的输入，使与所述第一环形振荡器同步化的第二环形振荡器的输出通过所述盾牌的第二区域并反馈作为所述第二环形振荡器的输入，
其中，选择了所述第二模式的情况下，所述控制器控制使得第一环形振荡器及所述第二环形振荡器的输出信号分别通过所述盾牌内的对应区域并传递到所述感测部。
CN201780011631.5A 2016-02-12 2017-02-10 安全半导体芯片及其工作方法 Active CN108701193B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR20160016587 2016-02-12
KR10-2016-0016587 2016-02-12
PCT/KR2017/001492 WO2017138774A1 (ko) 2016-02-12 2017-02-10 보안 반도체 칩 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN108701193A true CN108701193A (zh) 2018-10-23
CN108701193B CN108701193B (zh) 2022-08-30

Family

ID=59757767

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201780011631.5A Active CN108701193B (zh) 2016-02-12 2017-02-10 安全半导体芯片及其工作方法
CN201780010930.7A Active CN108701192B (zh) 2016-02-12 2017-02-10 安全半导体芯片及其工作方法
CN201780010950.4A Pending CN108604274A (zh) 2016-02-12 2017-02-13 安全片上系统
CN201780010962.7A Pending CN108604275A (zh) 2016-02-12 2017-02-13 硬件装置及其认证方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201780010930.7A Active CN108701192B (zh) 2016-02-12 2017-02-10 安全半导体芯片及其工作方法
CN201780010950.4A Pending CN108604274A (zh) 2016-02-12 2017-02-13 安全片上系统
CN201780010962.7A Pending CN108604275A (zh) 2016-02-12 2017-02-13 硬件装置及其认证方法

Country Status (3)

Country Link
US (4) US10972460B2 (zh)
KR (3) KR20170095156A (zh)
CN (4) CN108701193B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10949546B2 (en) * 2017-08-02 2021-03-16 Samsung Electronics Co., Ltd. Security devices, electronic devices and methods of operating electronic devices
EP3834111B1 (en) * 2018-08-10 2023-10-04 Cryptography Research, Inc. Memory bus protection
CN109639757B (zh) * 2018-10-31 2021-07-06 深圳市元征科技股份有限公司 一种文件下载方法、终端及服务器
US10996952B2 (en) 2018-12-10 2021-05-04 SiFive, Inc. Macro-op fusion
US11245680B2 (en) * 2019-03-01 2022-02-08 Analog Devices, Inc. Garbled circuit for device authentication
WO2020205497A1 (en) * 2019-04-01 2020-10-08 Raytheon Company Root of trust assisted access control of secure encrypted drives
BR112021019741A2 (pt) * 2019-04-01 2021-12-21 Raytheon Co Sistemas e método para proteção de dados
US11177934B2 (en) * 2019-06-05 2021-11-16 Nec Corporation Of America Open processor for operation technology and internet of things
TWI716918B (zh) * 2019-06-27 2021-01-21 旺宏電子股份有限公司 電子裝置、記憶體裝置及其記憶資料的讀取方法
CN112560118A (zh) * 2019-09-26 2021-03-26 杭州中天微系统有限公司 用于提供可重置的标识符的配置装置和配置方法
EP3798886A1 (en) * 2019-09-26 2021-03-31 General Electric Company Devices, systems, and methods for securely initializing an embedded system
KR20210037314A (ko) * 2019-09-27 2021-04-06 삼성전자주식회사 보안 집적 회로를 이용하여 펌웨어를 갱신하기 위한 전자 장치 및 그의 동작 방법
US11336440B2 (en) * 2019-12-16 2022-05-17 The Toronto-Dominion Bank Secure management and regeneration of cryptographic keys within a computing environment using permissioned distributed ledgers
US11743058B2 (en) 2020-03-05 2023-08-29 International Business Machines Corporation NVDIMM security with physically unclonable functions
EP3907633B1 (en) * 2020-05-05 2022-12-14 Nxp B.V. System and method for obfuscating opcode commands in a semiconductor device
CN113742795A (zh) * 2020-05-27 2021-12-03 台湾积体电路制造股份有限公司 对集成电路中的半导体存储器的安全级别进行认证的方法
KR102591826B1 (ko) * 2020-06-10 2023-10-24 한국전자통신연구원 Puf를 이용한 인증서 기반 디바이스 인증 장치 및 방법
CN113965595A (zh) * 2020-07-02 2022-01-21 中国电信股份有限公司 物联网设备配置方法、服务器、设备、系统和存储介质
EP3979136A4 (en) * 2020-08-07 2022-06-15 Shenzhen Goodix Technology Co., Ltd. LASER ERRORS INJECTION ATTACK DETECTION CIRCUIT FOR A CHIP AND SECURITY CHIP
EP3989478B1 (en) * 2020-10-22 2023-10-18 Moxa Inc. Computing system and device for handling a chain of trust
TWI769961B (zh) 2020-12-11 2022-07-01 熵碼科技股份有限公司 基於物理不可複製函數的密鑰管理系統及其操作方法
GB202107886D0 (en) * 2021-06-02 2021-07-14 Nordic Semiconductor Asa Device identity keys
US20220116206A1 (en) * 2021-12-22 2022-04-14 Intel Corporation Systems and methods for device authentication in supply chain

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101171617A (zh) * 2005-05-06 2008-04-30 爱特梅尔公司 用于数据保护的安全方法
US20120056635A1 (en) * 2010-09-02 2012-03-08 Canon Kabushiki Kaisha Semiconductor integrated circuit device
CN103093143A (zh) * 2011-10-24 2013-05-08 马克西姆综合产品公司 用于阻拦对安全asic 的物理攻击的篡改检测对策
CN103413106A (zh) * 2013-08-05 2013-11-27 大唐微电子技术有限公司 一种芯片顶层覆盖完整性保护方法和装置
CN103559459A (zh) * 2013-11-06 2014-02-05 北京昆腾微电子有限公司 用于安全芯片的动态遮蔽保护装置和方法
CN203535642U (zh) * 2013-11-06 2014-04-09 昆腾微电子股份有限公司 用于安全芯片的动态遮蔽保护装置
US20140191781A1 (en) * 2011-11-18 2014-07-10 Tubitak Active shield with electrically configurable interconnections
US20150052622A1 (en) * 2013-05-20 2015-02-19 Advanced Micro Device, Inc. Method and apparatus for monitoring performance for secure chip operation

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6184054A (ja) * 1984-09-27 1986-04-28 シーメンス、アクチエンゲゼルシヤフト 集積ｍｏｓ回路
US5117457A (en) * 1986-11-05 1992-05-26 International Business Machines Corp. Tamper resistant packaging for information protection in electronic circuitry
US5053992A (en) 1990-10-04 1991-10-01 General Instrument Corporation Prevention of inspection of secret data stored in encapsulated integrated circuit chip
JP3209938B2 (ja) * 1997-01-10 2001-09-17 富士通株式会社 発光素子の保護装置及び発光素子の保護方法
DE19701166A1 (de) 1997-01-15 1998-07-23 Siemens Ag Verfahren zur Überwachung der bestimmungsgemäßen Ausführung von Softwareprogrammen
CA2364506A1 (en) * 2001-12-07 2003-06-07 John W. Bogdan Integrated timing systems and circuits
EP1331539B1 (en) * 2002-01-16 2016-09-28 Texas Instruments France Secure mode for processors supporting MMU and interrupts
JP2003296680A (ja) 2002-03-29 2003-10-17 Hitachi Ltd データ処理装置
KR100517554B1 (ko) 2002-12-05 2005-09-28 삼성전자주식회사 보안 기능을 갖는 반도체 집적 회로
US7219337B2 (en) * 2003-03-06 2007-05-15 Northrop Grumman Corporation Direct instructions rendering emulation computer technique
KR20050066558A (ko) 2003-12-26 2005-06-30 매그나칩 반도체 유한회사 광검출 회로를 이용하여 보안성을 강화한 반도체 소자
EP1612684B1 (en) * 2004-07-01 2009-09-30 Texas Instruments Incorporated System and method for secure mode for processors and memories on multiple semiconductor dies within a single semiconductor package
US8099783B2 (en) * 2005-05-06 2012-01-17 Atmel Corporation Security method for data protection
EP1943604A1 (en) * 2005-10-24 2008-07-16 Nxp B.V. Semiconductor device and method for preventing attacks on the semiconductor device
EP1984871A2 (en) 2006-02-09 2008-10-29 Nxp B.V. Circuit arrangement, data processing device comprising such circuit arrangement as well as method for identifying an attack on such circuit arrangement
CN101617319B (zh) * 2007-02-20 2012-09-26 Nxp股份有限公司 具有背面破坏防护的半导体装置
US7831873B1 (en) * 2007-03-07 2010-11-09 Xilinx, Inc. Method and apparatus for detecting sudden temperature/voltage changes in integrated circuits
KR100929348B1 (ko) * 2007-06-22 2009-12-03 삼성전자주식회사 비정상 동작을 감시하기 위한 반도체 장치 및 방법
US8607034B2 (en) * 2008-05-24 2013-12-10 Via Technologies, Inc. Apparatus and method for disabling a microprocessor that provides for a secure execution mode
US7989918B2 (en) * 2009-01-26 2011-08-02 International Business Machines Corporation Implementing tamper evident and resistant detection through modulation of capacitance
JP2012074674A (ja) * 2010-09-02 2012-04-12 Canon Inc 半導体集積回路装置
KR101118826B1 (ko) 2011-02-15 2012-04-20 한양대학교 산학협력단 물리적 공격을 방어하는 암호화 장치 및 암호화 방법
WO2012122994A1 (en) * 2011-03-11 2012-09-20 Kreft Heinz Off-line transfer of electronic tokens between peer-devices
ES2615750T3 (es) * 2011-08-16 2017-06-08 Ictk Co., Ltd. Dispositivo y método para autenticación de seguridad entre dispositivos basados en PUF en comunicación máquina a máquina
WO2013153441A1 (en) * 2012-04-13 2013-10-17 Ologn Technologies Ag Secure zone for digital communications
KR20140114263A (ko) 2013-03-13 2014-09-26 삼성전자주식회사 어플리케이션 인증 방법 및 이를 구현하는 전자 장치
US9846656B2 (en) * 2013-04-17 2017-12-19 Laurence H. Cooke Secure computing
CN103336930A (zh) * 2013-05-28 2013-10-02 戴葵 一种新型的puf电路体系结构
US8896086B1 (en) 2013-05-30 2014-11-25 Freescale Semiconductor, Inc. System for preventing tampering with integrated circuit
US11349675B2 (en) * 2013-10-18 2022-05-31 Alcatel-Lucent Usa Inc. Tamper-resistant and scalable mutual authentication for machine-to-machine devices
CN104850805B (zh) * 2015-05-29 2019-03-26 北京华大信安科技有限公司 一种保护芯片系统敏感信息的装置及方法
CN105184194A (zh) * 2015-10-13 2015-12-23 天津大学 在集成电路中探测光故障注入攻击的结构及其探测方法
US10394556B2 (en) * 2015-12-20 2019-08-27 Intel Corporation Hardware apparatuses and methods to switch shadow stack pointers
KR102444239B1 (ko) * 2016-01-21 2022-09-16 삼성전자주식회사 보안 칩, 어플리케이션 프로세서, 보안 칩을 포함하는 디바이스 및 그 동작방법
EP3246845B1 (en) * 2016-05-17 2018-12-05 Inside Secure Secure asset management system
FR3082659A1 (fr) * 2018-06-14 2019-12-20 Stmicroelectronics (Research & Development) Limited Puce electronique protegee

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101171617A (zh) * 2005-05-06 2008-04-30 爱特梅尔公司 用于数据保护的安全方法
US20120056635A1 (en) * 2010-09-02 2012-03-08 Canon Kabushiki Kaisha Semiconductor integrated circuit device
CN102385675A (zh) * 2010-09-02 2012-03-21 佳能株式会社 半导体集成电路装置
CN103093143A (zh) * 2011-10-24 2013-05-08 马克西姆综合产品公司 用于阻拦对安全asic 的物理攻击的篡改检测对策
US20140191781A1 (en) * 2011-11-18 2014-07-10 Tubitak Active shield with electrically configurable interconnections
US20150052622A1 (en) * 2013-05-20 2015-02-19 Advanced Micro Device, Inc. Method and apparatus for monitoring performance for secure chip operation
CN103413106A (zh) * 2013-08-05 2013-11-27 大唐微电子技术有限公司 一种芯片顶层覆盖完整性保护方法和装置
CN103559459A (zh) * 2013-11-06 2014-02-05 北京昆腾微电子有限公司 用于安全芯片的动态遮蔽保护装置和方法
CN203535642U (zh) * 2013-11-06 2014-04-09 昆腾微电子股份有限公司 用于安全芯片的动态遮蔽保护装置

Also Published As

Publication number Publication date
CN108604275A (zh) 2018-09-28
US20190050702A1 (en) 2019-02-14
US20190253417A1 (en) 2019-08-15
US20190114428A1 (en) 2019-04-18
CN108604274A (zh) 2018-09-28
US11089016B2 (en) 2021-08-10
US10972460B2 (en) 2021-04-06
US20190042532A1 (en) 2019-02-07
KR20170095154A (ko) 2017-08-22
KR20170095163A (ko) 2017-08-22
US10778679B2 (en) 2020-09-15
CN108701192B (zh) 2022-05-31
CN108701193B (zh) 2022-08-30
KR20170095155A (ko) 2017-08-22
KR20170095161A (ko) 2017-08-22
KR20170095156A (ko) 2017-08-22
CN108701192A (zh) 2018-10-23

Similar Documents

Publication Publication Date Title
CN108701193A (zh) 安全半导体芯片及其工作方法
RU2232420C2 (ru) Схема защиты для интегральной схемы
US8689357B2 (en) Tamper detector for secure module
TWI614634B (zh) 偵測錯誤注入的方法與裝置
Salmani et al. New design strategy for improving hardware Trojan detection and reducing Trojan activation time
KR100508891B1 (ko) 집적 회로에 대한 어택을 검출하기 위한 회로 장치 및 방법
WO2015102359A1 (ko) 랜덤한 디지털 값을 생성하는 장치 및 방법
JP5433904B2 (ja) 暗号回路を試験する方法、被試験可能な安全暗号回路、およびその回路に配線する方法
US11387196B2 (en) On-chip security circuit for detecting and protecting against invasive attacks
CN105891651A (zh) 低功率开路检测系统
EP2962534B1 (en) Anti-tamper system based on dual random bits generators for integrated circuits
JP2003526134A (ja) 電力消費が不明確であるデータキャリア
WO2018071091A1 (en) Active asic instrusion shield
CN107690647A (zh) 用于实施计算方法的设备和方法
KR102666955B1 (ko) 보안 반도체 칩 및 그 동작 방법
Rajendran An overview of hardware intellectual property protection
US20230124622A1 (en) Alarm Systems and Circuits
US20140049359A1 (en) Security device and integrated circuit including the same
WO2017138774A1 (ko) 보안 반도체 칩 및 그 동작 방법
Bidmeshki et al. Revisiting capacitor-based trojan design
Garg Inspiring trust in outsourced integrated circuit fabrication
CN103279704A (zh) 一种芯片物理完整性检测装置与系统
US11797714B2 (en) Security measures for signal paths with tree structures
Feng et al. A dynamic active shield against shield rerouting attack
JP6690238B2 (ja) 電子回路、及び外的作用検出用ラッチ回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant