CN108630555A - 半导体封装结构及其制造方法 - Google Patents

半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN108630555A
CN108630555A CN201710281259.1A CN201710281259A CN108630555A CN 108630555 A CN108630555 A CN 108630555A CN 201710281259 A CN201710281259 A CN 201710281259A CN 108630555 A CN108630555 A CN 108630555A
Authority
CN
China
Prior art keywords
layer
dielectric layer
chip
semiconductor package
conductive column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN201710281259.1A
Other languages
English (en)
Inventor
张连家
蓝源富
柯志明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Publication of CN108630555A publication Critical patent/CN108630555A/zh
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明提供一种半导体封装结构，其包括线路载板、至少一芯片以及封装层。线路载板包括介电层、多个导电柱、线路层以及多个保护层。这些导电柱贯穿介电层。各个导电柱具有相对的第一端部与第二端部。第二端部凸出于介电层。线路层位于介电层上。线路层与第一端部连接。这些保护层分别包覆导电柱的第二端部。保护层的材质与导电柱的材质不同。芯片设置于介电层上。芯片与线路层位于介电层的同一侧。芯片电性连接于线路层。封装层设置于介电层上且包覆芯片。另提出一种半导体封装结构的制造方法。

Description

半导体封装结构及其制造方法
技术领域
本发明涉及一种封装结构及其制造方法，尤其涉及一种半导体封装结构及其制造方法。
背景技术
随着科技的进步，市面上所推出的电子产品的尺寸也不断缩减，朝向轻薄短小且携带方便的趋势发展。为满足电子产品朝向轻薄化的发展趋势，设置于电子产品内的半导体封装结构的尺寸也不断缩减。
现有技术中，半导体封装结构的封装基板是由核心层与对称设置于核心层的相对两侧的线路层所构成，其整体结构的厚度不易缩减，难以满足电子产品朝向轻薄化的发展趋势。因此，遂有无核心层(coreless)的半导体封装结构被提出，其制作步骤如下：首先，在载板上形成第一导电金属层。接着，形成介电层于第一导电金属层上，并形成贯穿介电层的导通孔，其中导通孔连接第一导电金属层。接着，形成第二导电金属层于介电层上，其中第一导电金属层与第二导电金属层分别位于介电层的相对两侧，且第二导电金属层连接导通孔。接着，形成防焊层于第二导电金属层上，且局部暴露出第二导电金属层。接着，通过打线接合(wire bonding)或覆晶接合(Flip-Chip)等方式使芯片电性连接于第二导电金属层，并形成封装层于防焊层上，以至少包覆芯片以及芯片与第二导电金属层的电性接合处。之后，移除载板。至此，无核心层的半导体封装结构的制作已大致完成。
以具有单层线路的无核心层的半导体封装结构为例，在移除载板后，可进一步通过蚀刻的方式移除第一导电金属。之后，形成焊料凸块于导通孔上并进行回焊制程(ReflowProcess)以形成焊球(solder ball)，且焊球与第二导电金属层分别位于介电层的相对两侧。然而，在前述制作过程中，移除第一导电金属时的蚀刻深度不易控制，且容易影响到后续推球试验(Ball Shear Test)与拉球试验(Ball Pull Test)的结果。因此，如何简化无核心层的半导体封装结构的制作流程，以提高其制作效率与良率，俨然成为当前亟待解决的问题之一。
发明内容
本发明提供一种半导体封装结构的制造方法，其可以提高其制作效率与良率。
本发明提供一种半导体封装结构，其具有良好的可靠度。
本发明提出一种半导体封装结构，包括线路载板、至少一芯片以及封装层。线路载板包括介电层、多个导电柱、线路层以及多个保护层。导电柱贯穿介电层。各个导电柱具有相对的第一端部与第二端部。第二端部凸出于介电层。线路层位于介电层上。线路层与第一端部连接。多个保护层分别包覆导电柱的第二端部。保护层的材质与导电柱的材质不同。芯片设置于介电层上。芯片与线路层位于介电层的同一侧。芯片电性连接于线路层。封装层设置于介电层上且包覆芯片。
本发明提出一种半导体封装结构的制造方法，其包括至少以下步骤。提供基材。在基材上形成多个凹陷。在各个凹陷内分别形成保护层。在各个保护层上分别形成导电柱。在基材上形成介电层，其中介电层与导电柱位于基材的同一侧，且介电层暴露出导电柱。在介电层上形成线路层，其中线路层与基材位于介电层的相对两侧，且线路层与导电柱电性连接。设置至少一芯片于介电层上，并使芯片电性连接于线路层。形成封装层于介电层上，且封装层包覆芯片。移除基材，以暴露出保护层。
基于上述，本发明的半导体封装结构的制造方法可使贯穿介电层的导电柱的其中一端部凸出于介电层外，且前述端部被保护层所包覆。进一步而言，前述端部可作为后续半导体封装结构与外部元件电性接合的接点，也就是说，本发明的半导体封装结构无需额外设置焊球，故能简化制作上的流程而提高制作效率与良率。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1I是本发明一实施例的半导体封装结构的制造流程截面示意图。
图2A是图1I的导电柱的结构示意图。
图2B是本发明另一实施例的导电柱的结构示意图。
附图标记说明
100：半导体封装结构
10：基材
10a：第一表面
10b：第二表面
11：凹陷
20：遮罩层
21：开口
30：连接垫
40：芯片粘着膜
50：导线
60：线路载板
110：保护层
111：基部
112：侧壁部
120、220：导电柱
120a、220a：第一端部
120b、220b：第二端部
130：介电层
131：上表面
132：下表面
140：线路层
150：防焊层
160：芯片
170：封装层
H：高度
T：厚度
具体实施方式
图1A至图1I是本发明一实施例的半导体封装结构的制造流程截面示意图。本实施例的半导体封装结构100的制造方法包括下列步骤：首先，请参照图1A，提供基材10，其中基材10具有彼此相对的第一表面10a以及第二表面10b。接着，在基材10的第一表面10a上形成遮罩层20，其中遮罩层20具有多个开口21，这些开口21暴露出部分第一表面10a，且这些开口的形状可为圆形或方形，但本发明不限于此。在本实施例中，基材10的材质可为铜或其他导电金属。
另一方面，遮罩层20可以是通过微影制程(photolithography process)所形成的图案化光致抗蚀剂层，就图案化光致抗蚀剂层的制作步骤而言，可先在基材10的第一表面10a上涂布、印刷或转印一整层光致抗蚀剂材料，即第一表面10a完全被光致抗蚀剂材料所覆盖。接着，通过微影制程移除部分光致抗蚀剂材料，以形成具有多个开口21的图案化光致抗蚀剂层。然而，本发明不限于通过光致抗蚀剂材料形成遮罩层，其他实施例中，遮罩层可以是硬罩幕层(hard mask)。
接着，请参考图1B，例如通过湿蚀刻(wet etching)或干蚀刻(dry etching)等制程移除暴露于这些开口21的基材10的局部，以于基材10的第一表面10a上形成多个凹陷11。换言之，这些凹陷11分别对准于这些开口21。在本实施例中，这些凹陷11为盲孔(blindhole)或沟渠(trench)，也就是说，这些凹陷11并未贯穿基材10。
请参考图1C，在基材10的第一表面10a上形成这些凹陷11后，通过电镀的方式在各个凹陷11内分别形成保护层110，其中各个保护层110包括基部111与环绕基部111的侧壁部112，各个基部111与对应的凹陷11的底面相连接，且各个基部111的厚度小于对应的凹陷11的深度。另一方面，各个侧壁部112自对应的凹陷11的底面向上延伸，以使各个侧壁部112的顶面至少与基材10的第一表面10a齐平。在其他实施例中，各个侧壁部112的顶面可超出于基材10的第一表面10a。
请同时参考图1C与图1D，在本实例中，保护层110可为金层、铂层、镍金层或镍铂层。在形成保护层110后，通过电镀的方式在各个保护层110上分别形成导电柱120，其中各个导电柱120具有相对的第一端部120a与第二端部120b，且各个第二端部120b连接对应的保护层110的基部111与侧壁部112。也就是说，各个第二端部120b位于对应的保护层110所在的凹陷11内。以保护层110为镍金层为例，其是先形成金层于凹陷11内，再形成镍层于金层上，而镍层可用以提升金层与导电柱120之间的接合强度。在本实施例中，基材10的材质可以与导电柱120的材质相同，例如为铜，与构成保护层110的材质不同。
接着，请参考图1E，移除遮罩层20并在基材10的第一表面10a上形成介电层130，其中介电层130与导电柱120位于基材10的同一侧，且介电层130暴露出各个导电柱120的第一端部120a的端面。一般而言，介电层130材料可以包括陶瓷或半固化树脂(prepreg,PP)或是其他适合的介电材料，本发明对此不加以限制。
接着，请参考图1F，在介电层130上形成线路层140，其中线路层140与基材10位于介电层130的相对两侧，且线路层140与导电柱120电性连接。举例来说，可先通过物理气相沉积法(PVD)或是化学气相沉积法(CVD)在介电层130上形成导电层(未示出)。接着，通过图案化制程(patterning process)图案化前述导电层以形成线路层140，且导电柱120的第一端部120a的端面被线路层140所覆盖以与线路层140相连接。
接着，请同时参考图1G及图1H，在介电层130上形成防焊层150，且防焊层150局部覆盖线路层140。接着，设置至少一个芯片160于介电层130上，并使芯片160电性连接于线路层140。在本实施例中，芯片160的数量以一个为例，但本发明对于芯片160的数量不多作限制。通常而言，芯片160可通过芯片粘着膜40(die attached film)贴附于防焊层150上。在本实施例中，可通过打线接合的方式使多条导线50电性连接芯片160与线路层140。在另一实施例中，线路层140暴露于防焊层150的部分可具有连接垫30，以提升线路层140与导线50之间的接合强度。在其他实例中，可通过覆晶接合的方式使芯片160与线路层140电性连接。
请继续参考图1H，在介电层130上形成封装层170，以包覆芯片160。举例来说，封装层170可通过模塑制程(molding process)将熔融的模塑化合物(molding compound)形成于介电层130上，接着，使熔融的模塑化合物冷却并固化以形成封装层170。在本实施例中，封装层170包覆芯片160、导线50以及连接垫30。在其他实施例中，封装层170包覆芯片160、导线50以及暴露于防焊层150的线路层140。如此一来，得以防止这些导线50与线路层140之间的电性接点以及导线50与芯片160之间的电性接点受潮或受外力作用而遭破坏。
之后，请参考图1I，移除基材10。至此，半导体封装结构100的制作已大致完成。在本实施例中，可通过蚀刻制程移除基材10，其中蚀刻制程可为湿蚀刻制程，蚀刻液可为酸液或碱液，且酸液可为硫酸与双氧水的混合液。由于基材10的材质可包含铜，且保护层110的材质可至少包含金或铂，因此在通过酸液移除基材10时，酸液对基材10的蚀刻速率大于酸液对保护层110的蚀刻速率。如此一来，保护层110可作为导电柱120的蚀刻屏障，使蚀刻制程能终止于保护层110而不会继续对被保护层110所包覆的导电柱120进行蚀刻。
半导体封装结构100包括线路载板60、芯片160以及封装层170，其中线路载板60包括介电层130、多个导电柱120、线路层140以及多个保护层110，且导电柱120贯穿介电层130。各个导电柱120具有相对的第一端部120a与第二端部120b，其中各个第一端部120a的端面暴露于介电层130的上表面131，各个第二端部120b凸出于介电层130的下表面132，且上表面131与下表面132彼此相对。线路层140位于介电层130的上表面131上，且覆盖这些导电柱120的第一端部120a的端面以与这些导电柱120的第一端部120a相连接。这些保护层110分别包覆这些导电柱120的第二端部120b，且这些保护层110的材质与这些导电柱120的材质互不相同。芯片160设置于介电层130上，其中芯片160与线路层140位于介电层130的同一侧，且芯片160电性连接于线路层140。封装层170设置于介电层130上，且包覆芯片160、电性连接芯片160与线路层140的导线50以及线路层140。如此一来，这些导电柱120凸出于介电层130的下表面132的第二端部120b以及包覆于这些第二端部120b的这些保护层110可作为半导体封装结构100的外部导电端子，而无需额外设置焊球，故能简化制作上的流程而提高制作效率与良率。
虽然本实施例的半导体封装结构100是通过打线接合的方式使导线50电性连接芯片160与线路层140，但在其他实施例中，可采用覆晶接合的方式使芯片160与线路层140电性连接。
请继续参考图1I，由于各个导电柱120的第一端部120a的端面可与介电层130的上表面131齐平，且各个导电柱120的第二端部120b凸出于介电层130的下表面132，因此各个导电柱120的高度H大于介电层130的厚度T。另一方面，半导体封装结构100还包括防焊层150，其中防焊层150位于介电层130与芯片160之间，且防焊层150局部覆盖线路层140。
图2A是图1I的导电柱的结构示意图。请同时参考图1I与图2A，在本实施例中，导电柱120的第二端部120b平行于介电层130的下表面132的截面积小于导电柱120贯穿介电层130的部分(即第一端部120a)平行于介电层130的下表面132的截面积，其中第一端部120a可为圆柱体，且第二端部120b也可为圆柱体。在其他实施例中，第一端部120a与第二端部120b分别可为椭圆柱体、半圆锥体、方柱体或其他几何形状的柱体。
就制程上而言，如图1A至图1D所示，由于遮罩层20的开口21正投影于基材10的第一表面10a的形状为圆形，因此后续形成的导电柱120的第一端部120a平行于基材10的第一表面10a的截面形状可以是对应的圆形。再者，由于基材10上的凹陷11是通过蚀刻制程移除位于遮罩层20的开口21内的基材10的部分材料所形成，因此凹陷11平行于基材10的第一表面10a的截面形状可为与开口21相符或相似的圆形。另一方面，凹陷11是在被保护层110局部填满后才形成导电柱120的第二端部120b于保护层110上，其中保护层110的侧壁部112环绕界定出一圆形开口，且前述圆形开口平行于基材10的第一表面10a的截面积小于遮罩层20的开口平行于基材10的第一表面10a的截面积，因此导电柱120的第二端部120b平行于基材10的第一表面10a的截面形状可以是对应的圆形，且导电柱120的第二端部120b平行于基材10的第一表面10a的截面积小于导电柱120的第一端部120a平行于基材10的第一表面10a的截面积。
以下将列举其他实施例以作为说明。在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重复赘述。
图2B是本发明另一实施例的导电柱的结构示意图。请参考图2B，本实施例的导电柱220与上述实施例的导电柱120相似，两者的差异在于：导电柱220的第一端部220a与第二端部220b可为方柱体。因此，就制程上而言，设置用以形成本实施例的导电柱220的遮罩层的开口的的形状需对应设置。
综上所述，本发明的半导体封装结构的制造方法先将保护层形成于金属基材上的凹陷内，再将导电柱形成于保护层上，其中导电柱的第二端部位于凹陷内。接着，形成介电层于金属基材上，且暴露出导电柱的第一端部，后续进行形成电性连接于第一端部的线路层、使芯片电性连接于线路层以及使封装层包覆芯片等步骤。最后，移除金属基材，使得导电柱的第二端部凸出于介电层外，且第二端部被保护层所包覆。进一步而言，被保护层所包覆的第二端部可作为后续半导体封装结构与外部元件电性接合的接点，也就是说，本发明的半导体封装结构无需额外设置焊球，故能简化制作上的流程而提高制作效率与良率。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定者为准。

Claims (10)

1.一种半导体封装结构的制造方法，包括：
提供基材；
在所述基材上形成多个凹陷；
在各所述凹陷内分别形成保护层；
在各所述保护层上分别形成导电柱；
在所述基材上形成介电层，其中所述介电层与所述多个导电柱位于所述基材的同一侧，且所述介电层暴露出所述多个导电柱；
在所述介电层上形成线路层，其中所述线路层与所述基材位于所述介电层的相对两侧，且所述线路层与所述多个导电柱电性连接；
设置至少一芯片于所述介电层上，并使所述至少一芯片电性连接于所述线路层；
形成封装层于所述介电层上，且所述封装层包覆所述至少一芯片；以及
移除所述基材，以暴露出所述多个保护层。
2.根据权利要求1所述的半导体封装结构的制造方法，其中移除所述基材的步骤包括：
通过蚀刻制程移除所述基材。
3.根据权利要求1所述的半导体封装结构的制造方法，其中所述基材的材质与所述多个保护层的材质不同。
4.根据权利要求1所述的半导体封装结构的制造方法，还包括：
在所述介电层上形成防焊层，且所述防焊层局部覆盖所述线路层。
5.根据权利要求1所述的半导体封装结构的制造方法，其中形成所述多个凹陷的步骤包括：
在所述基材上形成遮罩层，所述遮罩层具有多个开口以暴露出部分所述基材；以及
移除暴露于所述多个开口的所述基材的局部，以形成所述多个凹陷。
6.根据权利要求5所述的半导体封装结构的制造方法，其中形成所述多个导电柱的步骤包括：
在所述多个开口内形成所述多个导电柱；以及
移除所述遮罩层。
7.一种半导体封装结构，包括：
线路载板，包括：
介电层；
多个导电柱，贯穿所述介电层，其中各所述导电柱具有相对的第一端部与第二端部，且所述第二端部凸出于所述介电层；
线路层，位于所述介电层上，且所述线路层与所述第一端部连接；以及
多个保护层，分别包覆所述多个导电柱的所述多个第二端部，且所述多个保护层的材质与所述多个导电柱的材质不同；
至少一芯片，设置于所述介电层上，其中所述至少一芯片与所述线路层位于所述介电层的同一侧，且所述至少一芯片电性连接于所述线路层；以及
封装层，设置于所述介电层上，且包覆所述至少一芯片。
8.根据权利要求7所述的半导体封装结构，还包括：
防焊层，位于所述介电层与所述至少一芯片之间，且所述防焊层局部覆盖所述线路层。
9.根据权利要求7所述的半导体封装结构，其中各所述导电柱的所述第二端部的截面积小于所述导电柱贯穿所述介电层的部分的截面积。
10.根据权利要求7所述的半导体封装结构，还包括：
多个连接垫，位于所述封装层与所述线路层之间，且所述多个连接垫局部覆盖所述线路层。
CN201710281259.1A 2017-03-17 2017-04-26 半导体封装结构及其制造方法 Withdrawn CN108630555A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW106108877A TW201836098A (zh) 2017-03-17 2017-03-17 半導體封裝結構及其製造方法
TW106108877 2017-03-17

Publications (1)

Publication Number Publication Date
CN108630555A true CN108630555A (zh) 2018-10-09

Family

ID=63707958

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710281259.1A Withdrawn CN108630555A (zh) 2017-03-17 2017-04-26 半导体封装结构及其制造方法

Country Status (2)

Country Link
CN (1) CN108630555A (zh)
TW (1) TW201836098A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110729270A (zh) * 2019-03-04 2020-01-24 Pep创新私人有限公司 芯片封装方法及封装结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110084370A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US20120306097A1 (en) * 2011-02-22 2012-12-06 Stats Chippac, Ltd. Semiconductor Device and Method of Forming WLCSP Structure using Protruded MLP
CN103871998A (zh) * 2012-12-13 2014-06-18 珠海越亚封装基板技术股份有限公司 单层无芯基板
US20170005058A1 (en) * 2015-07-01 2017-01-05 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Chip package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110084370A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Semiconductor package and process for fabricating same
US20120306097A1 (en) * 2011-02-22 2012-12-06 Stats Chippac, Ltd. Semiconductor Device and Method of Forming WLCSP Structure using Protruded MLP
CN103871998A (zh) * 2012-12-13 2014-06-18 珠海越亚封装基板技术股份有限公司 单层无芯基板
US20170005058A1 (en) * 2015-07-01 2017-01-05 Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. Chip package

Also Published As

Publication number Publication date
TW201836098A (zh) 2018-10-01

Similar Documents

Publication Publication Date Title
TWI389220B (zh) 半導體封裝件及其製法
US9595453B2 (en) Chip package method and package assembly
TWI392066B (zh) 封裝結構及其製法
CN106816388B (zh) 半导体封装结构及其制作方法
TWI474450B (zh) 封裝載板及其製作方法
TWI469289B (zh) 半導體封裝結構及其製法
CN204792778U (zh) 半导体衬底结构及半导体封装
JP5784280B2 (ja) 電子デバイスパッケージ及び製造方法
TWM512215U (zh) 半導體基板結構與半導體封裝結構
TW202207396A (zh) 半導體封裝
KR20240017393A (ko) 반도체 장치 및 이의 제조 방법
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
JP6505540B2 (ja) 半導体装置及び半導体装置の製造方法
CN108074903B (zh) 引线框架和电子元件装置
CN113496983A (zh) 半导体封装载板及其制法与半导体封装制程
TWI447823B (zh) 四邊扁平無接腳封裝方法
KR101186879B1 (ko) 리드 프레임 및 그 제조 방법
CN108630555A (zh) 半导体封装结构及其制造方法
JP6290987B2 (ja) 半導体パッケージ基板及びその製造方法
CN104576402B (zh) 封装载板及其制作方法
US20220077041A1 (en) Semiconductor package and method of fabricating the same
TWI595616B (zh) 晶片封裝體及其形成方法
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판
KR102605701B1 (ko) 반도체 패키지 및 이의 제조 방법
TWI804195B (zh) 半導體封裝結構及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20181009

WW01 Invention patent application withdrawn after publication