CN108630530B - 半导体装置的制造方法和真空处理装置 - Google Patents

半导体装置的制造方法和真空处理装置 Download PDF

Info

Publication number
CN108630530B
CN108630530B CN201810214317.3A CN201810214317A CN108630530B CN 108630530 B CN108630530 B CN 108630530B CN 201810214317 A CN201810214317 A CN 201810214317A CN 108630530 B CN108630530 B CN 108630530B
Authority
CN
China
Prior art keywords
film
substrate
wafer
polyurea
supplying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810214317.3A
Other languages
English (en)
Other versions
CN108630530A (zh
Inventor
山口达也
新纳礼二
桥本浩幸
野泽秀二
藤川诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN108630530A publication Critical patent/CN108630530A/zh
Application granted granted Critical
Publication of CN108630530B publication Critical patent/CN108630530B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD

Abstract

本发明提供一种半导体装置的制造方法和真空处理装置。提供一种能够在形成于基板的膜形成微细的图案、谋求半导体装置的微细化的技术。进行如下工序：向基板的表面供给聚合用的原料而形成由具有脲键的聚合物构成的第1膜(12)的工序；接下来对所述第1膜(12)进行蚀刻而形成图案(17)的工序；接下来对所述基板进行加热而使所述聚合物解聚、并且向该基板供给与所述聚合用的原料进行反应而产生生成物的反应气体、以对所述第1膜(12)进行置换的方式形成由与该第1膜的材质不同的材质构成的第2膜(18)的工序。

Description

半导体装置的制造方法和真空处理装置
技术领域
本发明涉及对用于制造半导体装置的基板进行成膜的技术。
背景技术
在半导体装置的制造工序中，对于作为基板的半导体晶圆(以下记载为晶圆)各种膜进行成膜。在该膜中，具有用作用于加工下层的膜的掩模的膜。在发明的实施方式的部分中列举具体例子，因此，在此简单地说明，为了起到作为掩模的功能，存在要求对特定的材质的膜进行成膜的情况。不过，由于该膜所具有的特性，晶圆翘曲，从而难以对该膜进行微细的加工，有可能无法谋求配线的微细化。
在专利文献1中记载有如下技术：事先向基板上的多孔质的低介电常数膜的孔部埋入PMMA(丙烯酸树脂)，在对低介电常数膜进行了蚀刻等处理之后，对基板进行加热，供给溶剂，进一步供给微波而去除PMMA。不过，该技术无法解决上述的问题。
现有技术文献
专利文献
专利文献1：美国专利第9414445(第2栏第23行～29行、第13栏第51行～53行、权利要求3)
发明内容
发明要解决的问题
本发明是在这样的状况下做成的，其目的在于提供一种能够在形成于基板的膜形成微细的图案、谋求半导体装置的微细化的技术。
用于解决问题的方案
对于本发明的半导体装置的制造方法，在该制造方法中，对基板进行处理来制造半导体装置，其特征在于，该半导体装置的制造方法具备如下工序：
向所述基板的表面供给聚合用的原料而形成由具有脲键的聚合物构成的第1膜的工序；
接下来对所述第1膜进行蚀刻而形成图案的工序；
接下来对所述基板进行加热而使所述聚合物解聚、并且向该基板供给与所述聚合用的原料发生反应而产生生成物的反应气体、以对所述第1膜进行置换的方式形成由与该第1膜的材质不同的材质构成的第2膜的工序。
本发明的真空处理装置的特征在于，该真空处理装置具备：
蚀刻处理模块，其在真空气氛下对基板进行蚀刻，在第1膜上形成与抗蚀剂图案相对应的图案，该基板在表面设置有：第1膜，其由具有脲键的聚合物构成；抗蚀剂膜，其具备在该第1膜上形成的所述抗蚀剂图案；
置换模块，其对所述基板进行加热而使所述聚合物解聚，并且，向该基板供给与所述聚合用的原料发生反应而产生生成物的反应气体，以对所述第1膜进行置换的方式形成与该第1膜的材质不同的材质的第2膜。
发明的效果
根据本发明，对具备由具有脲键的聚合物构成、并且形成有图案的第1膜的基板进行加热而使聚合物解聚。与该解聚同时向基板供给与构成聚合物的聚合用的原料发生反应而产生生成物的反应气体，从而以对第1膜进行置换的方式形成与该第1膜的材质不同的材质的第2膜。由此，能够谋求在第2膜形成的图案的微细化，作为结果，能够谋求从该基板制造的半导体装置的配线的微细化。
附图说明
图1是表示本发明的实施方式的半导体装置的制造方法的工序的一部分的说明图。
图2是表示本发明的实施方式的半导体装置的制造方法的工序的一部分的说明图。
图3是表示本发明的实施方式的半导体装置的制造方法的工序的一部分的说明图。
图4是表示本发明的实施方式的半导体装置的制造方法的工序的一部分的说明图。
图5是表示在上述的制造方法的工序中进行的化学反应的说明图。
图6是表示聚脲膜被置换成聚酰亚胺膜的情形的示意图。
图7是表示聚脲膜被置换成聚酰亚胺膜的情形的示意图。
图8是表示形成脲膜的反应的说明图。
图9是表示聚脲膜被置换而产生的置换膜和用于形成置换膜的置换用气体的例子的说明图。
图10是表示聚脲膜被置换而产生的置换膜和用于形成置换膜的置换用气体的例子的说明图。
图11是表示聚脲膜被置换而产生的置换膜和用于形成置换膜的置换用气体的例子的说明图。
图12是用于实施所述半导体装置的制造方法的涂敷、显影装置的俯视图。
图13是所述涂敷、显影装置的立体图。
图14是所述涂敷、显影装置的纵剖侧视图。
图15是设置于所述涂敷、显影装置的用于形成聚脲膜的模块的纵剖侧视图。
图16是用于实施所述半导体装置的制造方法的真空处理装置的俯视图。
图17是设置于所述真空处理装置的蚀刻处理模块的纵剖侧视图。
图18是设置于所述真空处理装置的、对膜进行置换的置换模块的纵剖侧视图。
图19是设置于所述真空处理装置的、掺杂模块的纵剖侧视图。
图20是表示本发明的实施方式的半导体装置的制造方法的工序的一部分的说明图。
图21是表示本发明的实施方式的半导体装置的制造方法的工序的一部分的说明图。
图22是表示比较例中的半导体装置的制造方法的工序的一部分的说明图。
图23是表示进行利用了膜的置换的图案的形成的情形的说明图。
图24是表示评价试验的结果的曲线图。
图25是表示评价试验的结果的曲线图。
图26是表示评价试验的结果的曲线图。
图27是表示评价试验中的处理工序的说明图。
图28是表示评价试验的结果的曲线图。
附图标记说明
W、晶圆；12、聚脲膜；13、无机膜；14、抗蚀剂膜；18、聚酰亚胺膜；3、涂敷、显影装置；5、聚脲膜形成模块；6、真空处理装置；7、蚀刻处理模块；8、膜置换模块；9、掺杂模块。
具体实施方式
[第1实施方式]
使用图1的(a)～图4的(j)来对本发明的半导体装置的制造方法的第1实施方式进行说明。该第1实施方式的制造方法能够在作为例如半导体装置的MOSFET(金属-氧化物半导体场效应晶体管，metal-oxide-semiconductor field-effect transistor)的制造工序中适用于进行离子注入的各工序。在图1的(a)中示出晶圆W的表面上的SiC(碳化硅)层11。
首先，以层叠于构成下层膜的SiC层11上的方式形成聚脲(PU)膜12(图1的(b))。对于该聚脲膜12，是通过进行在图5中以箭头A1表示的化学反应来形成的。详细地说明，能够使作为原料单体的异氰酸脂和胺以形成脲键的方式进行共聚来形成。在图5中，作为异氰酸脂的例子，示出二异氰酸脂，作为胺的例子，示出二胺。此外，图5中的R是例如烃基(直链状烃基或环状烃基)或芳基，n是2以上的整数。
作为原料单体的胺，能够使用例如脂环式化合物或脂肪族化合物，作为该脂环式化合物，可列举出例如1，3-双(氨基甲基)环己烷(H6XDA)，作为该脂肪族化合物，可列举出例如1，12-二氨基十二烷(DAD)。作为原料单体的异氰酸脂，能够使用例如脂环式化合物、脂肪族化合物、芳香族化合物等。作为该脂环式化合物，可列举出例如1,3-二(异氰酸根合甲基)环己烷(H6XDI)，作为该脂肪族化合物，可列举出例如六亚甲基二异氰酸酯。该聚脲膜12是例如通过将含有这样的作为原料单体的胺、异氰酸脂的化学溶液向晶圆W供给并且进行加热而形成的。
接下来以层叠于聚脲膜12上的方式形成无机膜13(图1的(c))。无机膜13是例如含有Si作为主成分的防反射膜，进一步具体而言，由例如SiOC(碳氧化硅)膜、SiN(氮化硅)膜、多晶硅膜、SiO2(氧化硅)膜等构成。对于无机膜13，既可以利用例如CVD(化学气相沉积，Chemical Vapor Deposition)形成，也可以如随后叙述那样通过向晶圆W供给化学溶液来形成。
接下来，以层叠于无机膜13上的方式形成抗蚀剂膜14(图2的(d))。并且，通过抗蚀剂膜14被曝光、显影，形成构成作为掩模图案的抗蚀剂图案的开口部15(图2的(e))。之后，以该抗蚀剂膜14为掩模而无机膜13被蚀刻(图2的(f))，在无机膜13形成构成掩模图案的开口部16。该蚀刻通过例如向晶圆W供给蚀刻气体来进行。若列举一个例子，则如上述那样，在无机膜13是SiOC或SiN的情况下，能够使用CF4(四氟化碳)等CF类的气体作为蚀刻气体。
而且，以无机膜13为掩模而对聚脲膜12进行蚀刻，在该聚脲膜12形成构成掩模图案的开口部17，并且，抗蚀剂膜14被去除(图3的(g))。该蚀刻例如通过使用O2(氧)气体作为蚀刻气体、使该O2气体等离子体化来进行。然后，无机膜13被蚀刻而被去除(图3的(h))。该蚀刻通过例如向晶圆W供给蚀刻气体来进行。如上述那样，在无机膜13是SiOC或SiN的情况下，能够使用CF类的气体作为蚀刻气体。
然后，聚酰亚胺(PI)膜18以置换聚脲膜12的方式形成(图3的(i))。对于该聚酰亚胺膜18的形成，详细地说明，若构成聚脲膜12的聚脲被加热成200℃以上，则聚脲中的脲键被切断，该聚脲解聚成作为原料单体的胺和异氰酸脂。也就是说，进行在图5中以箭头A2表示的化学反应。该聚脲的加热在例如真空气氛下进行。并且，与该加热并行地向晶圆W供给含有作为形成聚酰亚胺膜的原料单体的例如均苯四甲酸二酐(PMDA)的膜置换用气体(反应气体)，该PMDA与由于聚脲膜12的解聚而产生的胺之间的化学反应进行。也就是说，进行在图5中以箭头A3、A4表示的化学反应，如上述那样形成聚酰亚胺膜18。此外，由于解聚而产生的异氰酸脂气化而从膜脱离，扩散而被去除。
图6、图7是表示进行从上述的聚脲膜12向聚酰亚胺膜18的置换的情形的示意图。图中作为灰度标的圆的附图标记21表示膜中的脲键，作为空心的圆的附图标记22是由于解聚而产生的原料单体，作为带有斜线的圆的附图标记23表示所生成的聚酰亚胺。图6的(a)表示加热前的晶圆W。晶圆W被加热而温度上升，若达到200℃，则引起上述的解聚，在聚脲膜12中产生原料单体22(图6的(b))。若温度进一步上升，则膜中的原料单体22增加(图6的(c))，晶圆W达到例如250℃。此时，在聚脲膜12中，处于仅一部分脲键21被切断后的状态(图6的(d))。详细地说明该状态，在聚脲膜12中，成为同时进行从聚脲向原料单体的离解、从原料单体由脲键的形成导致的聚脲的生成的动态平衡状态，在原料单体22以恒定的比例存在于膜中的状态下，聚脲膜12没有消失。
在如此成为动态平衡的状态下，上述的膜置换用气体被向晶圆W供给而从聚脲膜12的外部向内部扩散，在聚脲膜12的膜表层产生的原料单体22如在图5中已说明那样与该膜置换用气体发生反应而产生聚酰亚胺23(图7的(e))。若膜置换用气体向聚脲膜12的膜内部进一步扩散，则继续引起与扩散目标处的原料单体22之间的反应，从聚脲膜12的表层朝向内部而被置换成聚酰亚胺23的区域变宽。也就是说，向聚酰亚胺膜18的置换从聚脲膜12的膜表层朝向内部逐渐进行(图7的(f)、(g))，最终聚脲膜12整体被置换成聚酰亚胺膜18(图7的(h))。
进行向上述的聚酰亚胺膜18的置换之际，若晶圆W的温度过高，则聚脲膜12的解聚过度进行而该聚脲膜12消失，就无法进行聚酰亚胺膜18的形成。另外，若晶圆W的温度过低，则该解聚不进行，因此，无法形成聚酰亚胺膜18。因此，优选以例如200℃～300℃加热晶圆W。此外，如此通过使聚脲膜12解聚来形成聚酰亚胺膜18，因此，从在图1的(b)中聚脲膜12被形成到即将形成聚酰亚胺膜18之前的在图3的(h)中所示的对无机膜13进行蚀刻为止的各工艺以不因该解聚而聚脲膜12消失的温度进行。
在该聚酰亚胺膜18的形成后，以该聚酰亚胺膜18为掩模进行以例如BF3(三氟化硼)等为掺杂物的离子注入。在图4的(j)中将进行了离子注入的区域以附图标记19表示。为了对SiC进行离子注入，需要设为比较高的温度，因此，将具有400℃以上的耐热性的聚酰亚胺膜18用作掩模是有效的。
以下，说明在上述的发明的实施方式中通过对作为第1膜的聚脲膜12进行置换来形成作为第2膜的聚酰亚胺膜18的理由。聚酰亚胺膜18也能够通过在将含有聚酰胺酸等成膜原料的化学溶液涂敷到晶圆W之后、对晶圆W进行加热而使化学溶液中的溶剂蒸发来形成。因而，替代在图1的(b)中形成聚脲膜12，能够通过该化学溶液的涂敷和加热在SiC层11上形成聚酰亚胺膜18。并且，在该聚酰亚胺膜18的形成后，与形成了聚脲膜12的情况同样地，想到：形成无机膜13、抗蚀剂膜14，将形成到抗蚀剂膜14的抗蚀剂图案向聚酰亚胺膜18复制而作为离子注入时的掩模。不过，若设为这样的制造工序，则在上述的化学溶液的涂敷后，在对晶圆W进行加热而形成聚酰亚胺膜18之际，该聚酰亚胺膜18进行热收缩，对晶圆W施加比较大的应力，从而就产生翘曲。由此，有可能产生抗蚀剂膜14中被曝光的曝光区域从预定的区域偏离的曝光不良。其结果，在抗蚀剂膜14和聚酰亚胺膜18形成的图案的位置从预定的位置偏离，因此，在这各膜形成的图案和进行离子注入的区域的微细化有可能变得困难。
不过，在上述的发明的实施方式中，涂敷化学溶液而形成了聚脲膜12。形成该聚脲膜12之际的热收缩较小，如上述那样，与从化学溶液形成聚酰亚胺的情况相比，施加于晶圆W的应力较小，因此，难以在该晶圆W产生翘曲。并且，在将在抗蚀剂膜14形成的图案复制到聚脲膜12之后，利用聚脲膜12的解聚而将聚脲膜12置换成聚酰亚胺膜18，以聚酰亚胺膜18为掩模而对SiC层11进行离子注入。晶圆W的翘曲被抑制，因此，能够在抗蚀剂膜14的预定的位置精度较高地形成图案，作为结果，也能够在聚脲膜12、聚酰亚胺膜18的预定的位置精度较高地形成图案，因此，能够在SiC层11的预定的位置精度较高地进行离子注入。因而，根据发明的实施方式的方法，能够谋求在各膜形成的图案和SiC层11中进行离子注入的区域的微细化。其结果，能够谋求由晶圆W制造的半导体装置的配线的微细化。
不过，图8的(a)、(b)表示除了图5所示的以外的原料单体的例子。作为在晶圆W形成为掩模的脲膜，并不限于如上述的聚脲膜12那样是高分子化合物，既可以是低聚物，也可以如图7的(a)所示那样形成该低聚物那样的胺、异氰酸脂用作原料单体而形成脲膜。再者，如图8的(b)所示，也可以将异氰酸脂和仲胺用作原料单体，在该情况下生成的聚合物所含有的键也是脲键。
不过，作为上述的膜置换用气体，并不限于使用含有PMDA的气体，作为对聚脲膜12进行置换而形成的膜(置换膜)的材质，也不限于聚酰亚胺。在图9的(a)～图9的(e)、图10的(a)～图10的(c)中示出构成膜置换用气体的化合物的例子。图9的(a)～图9的(e)所示的各化合物与由聚脲膜12解聚而产生的胺发生反应，产生各箭头的指向所示的化合物，由该化合物构成置换膜。图10的(a)～图10的(c)所示的各化合物与由聚脲膜12解聚而产生的异氰酸脂发生反应，产生各箭头的指向所示的化合物，由该化合物构成置换膜。
在图11的(a)、(b)中，示出又一置换膜的化合物的例子。在图中也示出构成膜置换用气体的化合物，但该化合物中的X表示氨基或者异氰酸基以及与这些基结合的官能团。因而，如图所示，在图11的(a)、图11的(b)中，示出将分别具有1个、两个氨基或者异氰酸基的化合物作为膜置换用气体供给的情况下形成的置换膜的化合物的例子。置换膜的化合物中的Y表示所形成的键。在图11的(a)的情况下，膜置换用气体所具有的两个骨架(表示为T)夹持具有聚脲的骨架(表示为R)而成的构造的化合物生成为置换膜的化合物。在图11的(b)的情况下，骨架R和骨架T以借助键Y反复的方式交联而成的构造的聚合物生成为置换膜的化合物。
接下来，一边参照图12～图14一边说明作为用于进行从在图1的(a)～图2的(e)中已说明的聚脲膜12的形成到抗蚀剂图案的形成的一系列的处理的基板处理装置的涂敷、显影装置3。图12、图13、图14分别是涂敷、显影装置3的俯视图、立体图、概略纵剖侧视图。该涂敷、显影装置3中的各处理在常压气氛下进行。
涂敷、显影装置3是将承载模块D1、处理模块D2、转接模块D3沿着横向连接成直线状而构成的。在转接模块D3连接有曝光装置D4。在以后的说明中，模块D1～D3的排列方向设为前后方向。承载模块D1具备：承载件C的载置台31；开闭部32，其设置于被载置于载置台31的承载件C的正面，与承载件C的盖一起被开闭；输送机构33，其经由开闭部32在承载件C内与承载模块D1内之间输送晶圆W。
处理模块D2是对晶圆W进行液处理的6个单位模块E从下依次层叠而构成的。作为该6个单位模块E，E1～E3这3种各设置有两层，对于相同的单位模块，同样地构成，进行彼此相同的处理。另外，在各单位模块E中，相互独立地进行晶圆W的输送和处理。
对图12所示的单位模块E1进行说明。设置有从承载模块D1朝向转接模块D3的晶圆W的输送区域34，在输送区域34的左右的一侧，作为加热处理部的加热模块35沿着前后方向设置有多个。在输送区域34的左右的另一侧沿着前后方向设置有：聚脲膜形成模块5；用于形成无机膜13的无机膜形成模块36。聚脲膜形成模块5是通过向晶圆W的表面涂敷化学溶液来形成上述的聚脲膜12的模块，对于其结构，随后详细地说明。无机膜形成模块36是涂敷用于在晶圆W的表面形成上述的无机膜13的化学溶液的模块。另外，在输送区域34中设置有作为晶圆W的输送机构的输送臂F1。
单位模块E2除了替代聚脲膜形成模块5和无机膜形成模块36而具备两个抗蚀剂膜形成模块37之外，与单位模块E1同样地构成。抗蚀剂膜形成模块37是用于在晶圆W的表面涂敷抗蚀剂作为化学溶液而形成抗蚀剂膜14的模块。
单位模块E3除了替代聚脲膜形成模块5和无机膜形成模块36而具备两个显影模块38之外，与单位模块E1同样地构成。显影模块38向晶圆W的表面供给显影液作为化学溶液而对抗蚀剂膜14进行显影，形成抗蚀剂图案。此外，上述的无机膜形成模块36、抗蚀剂膜形成模块37以及显影模块38除了向晶圆W供给的化学溶液的种类不同和没有设置随后叙述的LED57之外，与聚脲膜形成模块5同样地构成。另外，相当于单位模块E1的输送臂F1并设置于单位模块E2、E3的输送臂分别设为F2、F3。此外，设置于单位模块E2的加热模块35构成为对涂敷有抗蚀剂的晶圆W进行加热处理的曝光前的加热处理部，设置于单位模块E3的加热模块35构成为对曝光后的晶圆W进行加热的曝光后的加热处理部。
在处理模块D2的靠承载模块D1侧的位置设置有：塔架T1，其跨6个单位模块E地上下延伸；作为升降自由的输送机构的交接臂39，其相对于塔架T1进行晶圆W的交接。塔架T1具备相互层叠起来的多个交接模块TRS，设置于单位模块E1～E3的各高度的交接模块能够与该单位模块E1～E3的各输送臂F1～F3之间交接晶圆W。
在转接模块D3中，设置有跨6个单位模块E地上下延伸的塔架T2、T3、T4。另外，设置有：作为升降自由的输送机构的转接臂41，其用于相对于塔架T2和塔架T3进行晶圆W的交接；作为升降自由的输送机构的转接臂42，其用于相对于塔架T2和塔架T4进行晶圆W的交接；作为输送机构的转接臂43，其在塔架T2与曝光装置D4之间进行晶圆W的交接。
塔架T2是交接模块TRS、收纳曝光处理前的多张晶圆W并使该曝光处理前的多张晶圆W滞留的缓冲模块、收纳曝光处理后的多张晶圆W的缓冲模块、以及进行晶圆W的温度调整的调温模块等相互层叠而构成的，其中，缓冲模块和调温模块的图示省略。此外，也在塔架T3、T4分别设置有晶圆W被输送的模块，在此省略说明。
参照图15对上述的聚脲膜形成模块5进行说明。图中的附图标记51是吸附保持晶圆W而利用旋转机构52进行旋转的作为载置台的真空吸盘，附图标记53是杯模块，附图标记54是向下方延伸的外周壁和内周壁形成为筒状的引导构件。附图标记55是以能够在整周上进行排气、排液的方式在外杯56与所述外周壁之间形成的排出空间，排出空间54的下方侧成为能够进行气液分离的构造。图中的附图标记57是通过从例如下方侧向晶圆W照射光来进行加热的LED(发光二极管)，在如随后叙述那样向晶圆W供给化学溶液时，以进行聚合的方式对该晶圆W进行加热。
在图5中已说明的二胺的溶液(设为第1化学溶液)从供给源58A被朝向化学溶液喷嘴59供给，在图5中已说明的二异氰酸脂的溶液(设为第2化学溶液)从供给源58B被朝向化学溶液喷嘴59供给，这些溶液在即将向化学溶液喷嘴59供给之前汇合，形成混合溶液。也就是说，第1化学溶液和第2化学溶液在即将向基板供给之前被混合。并且，化学溶液喷嘴59将该混合溶液向铅垂下方喷出。作为原料喷出部的化学溶液喷嘴59与未图示的驱动机构连接，构成为在晶圆W的中心部上与外杯56的外侧之间移动自由。
对聚脲膜形成模块5中的晶圆W的处理进行说明。首先，从构成原料喷出部的化学溶液喷嘴59向晶圆W的中心部供给上述的混合溶液，并且，以预定的转速使晶圆W旋转，该混合溶液在晶圆W的表面被扩展。也就是说，第1化学溶液、第2化学溶液被分别旋涂于晶圆W。然后，混合溶液在晶圆W表面上被加热，溶液中的溶剂被去除而形成聚脲膜12。
此外，也可以是，向晶圆W先供给第1化学溶液和第2化学溶液中的一个化学溶液，之后，供给另一个化学溶液来进行成膜。在该情况下，设置有与供给源58A连接的二胺用的化学溶液喷嘴59以及与供给源58B连接的二异氰酸脂用的化学溶液喷嘴59，既可以从这些化学溶液喷嘴59将化学溶液分别向晶圆W喷出，也可以如图15所示那样通过供给源58A、58B从通用的喷嘴59依次供给第1化学溶液、第2化学溶液。在该情况下，也可以先供给第1化学溶液和第2化学溶液中的任一种。作为如此向晶圆W供给化学溶液的方法，存在如下方式：在即将向晶圆W供给之前将各种化学溶液混合而向晶圆W供给的方式；向晶圆W依次供给各种化学溶液的方式。此外，依次供给除了包括供给各化学溶液各1次的情况之外，也包括交替地反复供给各化学溶液。
不过，上述的各化学溶液喷嘴59也可以构成为，将从供给源58A、58B供给来的化学溶液形成雾而向晶圆W喷出。对于如此将雾向晶圆W供给的情况，既可以在即将向晶圆W供给之前将化学溶液混合而从化学溶液喷嘴59将该混合液形成雾来喷出，也可以将各化学溶液依次向化学溶液喷嘴59供给而形成雾来喷出。如此，向基板供给聚合用的液体包括形成液流而将该液体向基板供给的情况以及以雾的状态供给该液体的情况。此外，在将雾向晶圆W供给时，对于晶圆W，也可以不旋转而设为停止了的状态。此外，上述的无机膜形成模块36、抗蚀剂膜形成模块37以及显影模块38除了向晶圆W供给的化学溶液的种类不同以及没有设置LED57之外，与聚脲膜形成模块5同样地构成。
在即将向晶圆W供给之前将第1化学溶液和第2化学溶液混合的原因在于，防止在向晶圆W供给之前在化学溶液的流路中形成聚脲。若进一步详细地说明上述的聚脲膜形成模块5的结构，则供给源58A、供给源58B分别经由流路501、流路502与化学溶液喷嘴59连接。供给源58A、供给源58B具备分别贮存有第1化学溶液、第2化学溶液的罐，在流路501上夹设有将如此贮存于供给源58A、58B的各化学溶液向化学溶液喷嘴59加压输送的泵503，在流路502上夹设有将如此贮存于供给源58A、58B的各化学溶液向化学溶液喷嘴59加压输送的泵504。流路501、502在例如泵503、504的下游侧相互汇合而形成汇合路径径，该汇合路径径的下游端与化学溶液喷嘴59连接，利用这样的结构能够如已述那样使第1化学溶液和第2化学溶液在即将向晶圆W供给之前混合而形成混合溶液。在图15所示的例子中，流路501、502在化学溶液喷嘴59的上游侧汇合，但也可以设为各流路501、502的端部在化学溶液喷嘴59中汇合的结构。在该情况下，化学溶液喷嘴59内的流路构成流路501、502的下游侧的汇合路径径。
若进一步详细地说明流路501、502汇合的位置，则在第1化学溶液和第2化学溶液的混合液中，为了防止由于在向晶圆W供给之前进行聚合反应而晶圆W的面内的膜厚的均匀性变低，优选流路501、502相互汇合的位置设为晶圆W的附近。即、以防止从第1化学溶液和第2化学溶液被混合到向晶圆W供给为止经过比较长的时间而进行聚合反应且防止在各化学溶液汇合的位置受到来自加热着的晶圆W的热而进行聚合反应为目的，来设为那样的汇合位置。
具体而言，例如，设为如已述那样流路501、502在化学溶液喷嘴59内相互汇合而形成朝向下方的化学溶液喷嘴59的喷出口延伸的汇合路径径的结构。也就是说，设为第1化学溶液和第2化学溶液在化学溶液喷嘴59内被混合的结构。并且，优选的是，以该化学溶液喷嘴59内的汇合路径径的上游端位于晶圆W的表面的附近的方式以向上方距例如晶圆W的表面例如几厘米的方式将该化学溶液喷嘴59与晶圆W分开地配置，来喷出各化学溶液的混合液。如此汇合路径径的上游端配置于晶圆W的附近，因此，从晶圆W所受到的热的影响被抑制，该汇合路径径的上游端的温度比晶圆W的温度低，设为设置有例如聚脲膜形成模块5的室内的温度(例如23℃)～120℃，从而在该汇合路径径的上游端聚合反应的进行被抑制。如上述那样，汇合路径径的上游端设置于化学溶液喷嘴59，因此，以化学溶液喷嘴59的温度比晶圆W的温度低的方式配置有该化学溶液喷嘴59而进行温度控制。
图12中的附图标记30是设置于涂敷、显影装置3的控制部，该控制部30具备程序、存储器、CPU。该程序被存储于计算机存储介质、例如光盘、硬盘、光磁盘等，被安装于控制部30。控制部30利用该程序向涂敷、显影装置3的各部输出控制信号，对各部的动作进行控制。具体而言，该程序编入有步骤组，以便控制涂敷、显影装置3中的由各输送机构进行的模块间的晶圆W的输送和各模块中的用于处理晶圆W的动作，对晶圆W实施在上述的图1的(a)～图2的(e)中已说明的一系列的处理。
对由该涂敷、显影装置3和曝光装置D4构成的系统中的晶圆W的输送路径进行说明。收纳有如在图1的(a)中已说明那样在表面具备SiC层的晶圆W的承载件C被载置于承载模块D1的载置台31，被输送机构33向处理模块D2中的塔架T1的交接模块TRS0输送。晶圆W被交接臂39从该交接模块TRS0向与单位模块E1相对应的交接模块TRS1(可由输送臂F1进行晶圆W的交接的交接模块)输送。
然后，晶圆W被输送臂F1从交接模块TRS1向聚脲膜形成模块5输送，在如图1的(b)所示那样形成了聚脲膜12之后，被向无机膜形成模块36输送而被涂敷化学溶液。接着，晶圆W被向加热模块35输送而被加热，化学溶液中的溶剂蒸发而如图1的(c)所示那样形成无机膜13。接下来，晶圆W被向交接模块TRS1输送，进一步被交接臂39向与单位模块E2相对应的交接模块TRS2输送。
接下来，晶圆W被输送臂F2从交接模块TRS2向抗蚀剂膜形成模块37输送，在被涂敷了抗蚀剂之后，被向加热模块35输送，抗蚀剂中的溶剂蒸发而如图2的(d)所示那样形成抗蚀剂膜14。然后，晶圆W被向塔架T2的交接模块TRS21输送，被转接臂41、43经由塔架T3向曝光装置D4输入，抗蚀剂膜14按照预定的图案被曝光。曝光后的晶圆W被转接臂41、43在塔架T2、T4之间输送而向与单位模块E3相对应的塔架T2的交接模块TRS31输送。
然后，晶圆W被输送臂F3向加热模块35输送而受到了曝光后烘烤之后，被向显影模块38输送而被供给显影液，如图2的(e)所示那样形成抗蚀剂图案。之后，晶圆W被向塔架T1的与单位模块E3相对应的交接模块TRS3输送，被输送机构33返回承载件C。
接下来，一边参照图16的俯视图一边说明进行从在图2的(f)～图4的(j)中已说明的图案向无机膜13的形成到进行离子注入为止的处理的真空处理装置6。真空处理装置6具备其内部气氛被例如干燥后的N2气体设为常压气氛的横长的常压输送室61，在常压输送室61的跟前，沿着左右方向排列设置有用于载置承载件C的输入输出口62。在常压输送室61的正面壁安装有与所述承载件C的盖一起开闭的门63。在常压输送室61内设置有用于输送晶圆W的由关节臂构成的第1输送机构64。而且，在常压输送室61的从输入输出口62侧观察时位于左侧的左侧壁设置有进行晶圆W的朝向、偏心的调整的对准室65。
在常压输送室61的输入输出口62的相反侧以左右排列的方式配置有例如两个加载互锁室66A、66B。在加载互锁室66A、66B与常压输送室61之间设置有闸阀67。在加载互锁室66A、66B的从常压输送室61侧观察位于里侧的位置隔着闸阀69配置有真空输送室68。
真空输送室68经由闸阀6A连接有蚀刻处理模块7、膜置换模块8、掺杂模块9。在真空输送室68中设置有具备由多关节臂构成的两根输送臂的第2输送机构6B，利用第2输送机构6B在与加载互锁室66A、66B以及和上述的真空输送室68连接的模块之间进行晶圆W的交接。
接下来，一边参照作为纵剖侧视图的图17一边对蚀刻处理模块7进行说明。该蚀刻处理模块7构成为，形成电容耦合等离子体，能够进行已述的各蚀刻处理。图中的附图标记71是接地的处理容器，经由在图16中已说明的闸阀6A与真空输送室68连接。处理容器71内部被排气机构72排气，从而处理容器71内设为所期望的压力的真空气氛。
图中的附图标记73是供晶圆W载置的载置台，埋设有用于对晶圆W进行加热的未图示的加热器。载置台73以与处理容器71的底面电连接的方式配置于处理容器71的底面上，起到作为下部电极的作用，作为阳极电极发挥功能。另外，载置台73具备升降销，该升降销以能够与第2输送机构6B之间进行晶圆W的交接的方式相对于载置台73的表面突没，支承晶圆W的背面，但省略图示。此外，在对与真空输送室68连接的其他模块进行说明之际，也省略该升降销的图示。
在载置台73的上方，以与该载置台73的上表面相对的方式设置有喷头74。图中的附图标记75是绝缘构件，对喷头74和处理容器71进行绝缘。在喷头74连接有等离子体产生用的高频电源76，喷头74作为阴极电极发挥功能。图中的附图标记77是气体供给部，将分别用于无机膜13、聚脲膜12和抗蚀剂膜14的蚀刻气体向设置于喷头74内的扩散空间78供给。将蚀刻气体向设置于喷头74内的扩散空间78供给。供给到扩散空间78的蚀刻气体从喷头74的喷出口呈喷淋状向晶圆W供给。在如此向晶圆W供给蚀刻气体时高频电源76连通，在电极间形成电场而使蚀刻气体等离子体化，从而进行晶圆W表面上的膜的蚀刻。
接着，一边参照图18的纵剖侧视图一边对将聚脲膜12置换成聚酰亚胺膜18的膜置换模块8进行说明。该膜置换模块8与蚀刻处理模块7同样地具备处理容器81，该处理容器81经由闸阀6A与真空输送室68连接，其内部设为所期望的压力的真空气氛。图中的附图标记82是为了形成该真空气氛而对处理容器81内进行排气的排气机构。在该处理容器81内设置有具备加热器的载置台83，载置到该载置台83的晶圆W被加热成已述的温度、例如200℃～300℃而进行膜的置换处理。图中的附图标记84是收容有含有PMDA的溶液的供给源，该溶液被介于供给管85的气化器86气化而成为膜置换用气体，向作为气体喷出部的喷头87导入。喷头87在下表面形成有许多喷出孔，将膜置换用气体向晶圆W喷出。
接下来，一边参照作为纵剖侧视图的图19一边对掺杂模块9进行说明。图中的附图标记91是被接地的处理容器，经由闸阀6A与真空输送室68连接。图中的附图标记92是晶圆W的载置台，在载置台92中埋设有对晶圆W进行加热的未图示的加热器和电极93，电极93借助匹配单元93B连接有RF(radio frequency，射频)偏压用的高频电源93A。图中的附图标记94是用于对处理容器91内进行排气而使处理容器91内成为所期望的压力的真空气氛的排气口。另外，在掺杂模块9设置有：第1气体供给部94，其将等离子体激励用的非活性气体和例如BF3(三氟化硼)等掺杂气体从上方朝向晶圆W的中央吹送；第2气体供给部95，其将等离子体激励用的非活性气体和例如BF3(三氟化硼)气体等掺杂气体从晶圆W的外侧朝向侧方吹送。
图中的附图标记96是使等离子体激励用的微波产生的微波产生器，经由匹配器97、波导管98、模式转换器99与同轴波导管101的上部连接。模式转换器99将从微波产生器96供给来的TE模式的微波转换成TEM模式而向同轴波导管101供给。该微波从同轴波导管101向构成处理容器91的顶部的电介质构件102的中央部供给，在该电介质构件102中呈放射状传播，经由设置于该电介质构件102的下方的槽天线板104的未图示的多个槽孔(贯通孔)向与载置台92相对地设置于该槽天线板104的下方的电介质窗105放射。透过了电介质窗105的微波在该电介质窗105的正下方使电场产生，使从第1气体供给部94和第2气体供给部95向处理容器91内供给的气体等离子体化。此外，图中附图标记106是具备冷却水的流路的冷却部，进行电介质构件102等的温度调整。
如上述那样，在电介质窗105的正下方形成的等离子体所含有的自由基和离子被向施加有上述的偏压的载置台92上的晶圆W吸引，进行掺杂。因而，在此所谓的掺杂包括离子注入。此外，也可以使用如下结构的离子注入装置来进行离子注入：在离子源内使气体、固体的蒸气等离子体化，在将该等离子体内的离子引出了之后，利用质量分析器进行质量分析而使所期望的离子分离，将由分离出来的离子构成的离子束经由加速管向晶圆W照射。
如图16所示，真空处理装置6与涂敷、显影装置3同样地具备控制部60，利用储存到构成该控制部60的存储介质的程序，控制信号向真空处理装置6的各部输出，各部的动作被控制。具体而言，该程序编入有步骤组，以便控制真空处理装置6内的晶圆W的输送、各模块中的各气体向晶圆W的供给、断开供给、由高频电源的通断导致的等离子体的形成、各模块中的压力调整等动作，来对晶圆W实施在上述的图2的(f)～图4的(j)中已说明的一系列的处理。
对该真空处理装置6的动作进行说明。若收纳有由例如涂敷、显影装置3处理完毕的晶圆W的承载件C被未图示的输送机构向真空处理装置6输送，载置于输入输出口62上，则该承载件C内的晶圆W被第1输送机构64取出，在按照常压输送室61、对准室65、加载互锁室66A的顺序被输送了之后，被第2输送机构6B按照真空输送室68、蚀刻处理模块7的顺序输送。并且，如在图2的(f)中已说明那样，无机膜13被等离子体化后的蚀刻气体、例如CF4气体蚀刻，在掩模图案形成于该无机膜13之后，如在图3的(g)中已说明那样，利用等离子体化后的蚀刻气体、例如氧气进行聚脲膜12的基于蚀刻的掩模图案的形成和抗蚀剂膜14的去除。然后，无机膜13如在图3的(h)中已说明那样被等离子体化后的蚀刻气体、例如CF4气体蚀刻而被去除。
之后，晶圆W被第2输送机构6B按照真空输送室68、膜置换模块8的顺序输送，如在图3的(i)中已说明那样聚脲膜12被置换成聚酰亚胺膜18。然后，晶圆W被第2输送机构6B按照真空输送室68、掺杂模块9的顺序输送，进行在图4的(j)中已说明的离子注入。接下来，晶圆W被第2输送机构6B按照真空输送室68、加载互锁室66B的顺序输送，被第1输送机构64返回承载件C。
不过，聚脲膜12的蚀刻后的无机膜13的去除也可以利用湿蚀刻来进行，针对无机膜13、聚脲膜12的形成，也可以不是通过液处理、而是利用CVD来进行。作为该CVD，例如与上述的膜置换模块8同样地，能够在真空气氛下对晶圆W进行加热，并且将能够向晶圆W供给气体的结构的CVD模块与真空处理装置6的真空输送室68连接来进行。另外，对于无机膜13的蚀刻，也可以利用常压气氛下的湿蚀刻来进行。
在利用CVD形成聚脲膜12的情况下，作为进行该成膜的CVD模块，设为与例如膜置换模块8大致相同的结构。对于该CVD模块，若列举与膜置换模块8之间的差异点的例子，则为贮存到各原料供给源84的例如液体的状态的异氰酸脂和胺向与各原料供给源84连接起来的供给管85供给，被夹设于各供给管85的气化器86气化而向喷头87供给。也就是说，异氰酸脂和胺被各气化器86气化，经由各供给管85向喷头87供给。并且，喷头87构成为，从例如各供给管85供给来的异氰酸脂的蒸气、胺的蒸气在形成于该喷头87内的各流路通过而向载置台83的晶圆W喷出。如此喷出来的各蒸气中的异氰酸脂和胺在晶圆W上聚合而形成聚脲膜12。
如此也可以利用真空处理来形成聚脲膜12、无机膜13，与之后进行的抗蚀剂膜14的形成同样地在常压气氛下利用液处理来进行，从而，能够在涂敷、显影装置3内进行如上述那样在图2的(a)～图3的(e)中已说明的一系列的处理。另外，对于无机膜13的去除，与作为其前后的处理的聚脲膜12的蚀刻和向聚酰亚胺膜18的置换同样地在真空气氛下利用干蚀刻来进行，从而能够在真空处理装置6内进行在图2的(a)～图3的(e)中已说明的一系列的处理。也就是说，涂敷、显影装置3、真空处理装置6设为如下结构：在进行图1的(a)～图4的(j)的处理时，能够抑制承载件C与晶圆W之间的输送次数和装置间的承载件C的输送次数，抑制处理所需的时间。
[第2实施方式]
接下来，对本发明的半导体装置的制造方法的第2实施方式进行说明。该第2实施方式是隔着掩模对在晶圆W形成的被蚀刻膜进行蚀刻来形成图案的处理，该掩模通过从聚脲膜12向聚酰亚胺膜18的置换来形成。以后，一边参照图20的(a)～图21的(e)，一边以与第1实施方式之间的差异点为中心进行说明。
在图20的(a)中示出朝向上方依次层叠有Si层111、被蚀刻膜112、聚脲膜12、无机膜13、抗蚀剂膜14的晶圆W，在抗蚀剂膜14形成有抗蚀剂图案作为开口部15。此外，被蚀刻膜112例如由多晶硅、SiO2(氧化硅)、Si(硅)、Al(铝)或者TiN(氮化钛)构成，能够利用上述的CVD、化学溶液的涂敷和化学溶液涂敷后的加热形成。
从图20的(a)所示的状态起，与第1实施方式同样地，进行以抗蚀剂膜14为掩模的无机膜13的蚀刻(图20的(b))，在进行了抗蚀剂膜14的去除和以无机膜13为掩模的聚脲膜12的蚀刻之后(图21的(c))，将聚脲膜12置换成聚酰亚胺膜18(图21的(d))。然后，以聚酰亚胺膜18为掩模而对构成下层膜的被蚀刻膜112进行蚀刻(图21的(e))。聚酰亚胺膜18的耐蚀刻性比较高，因此，作为由蚀刻形成的图案的开口部113能够以达到Si层111的方式进行蚀刻。此外，对于以上的处理，能够通过于在第1实施方式中已说明的真空处理装置6内输送晶圆W、在蚀刻模块7中选择与被蚀刻膜相应的恰当的蚀刻气体来进行。
图22表示作为比较例的、在图21的(c)所示的聚脲膜12的蚀刻后不进行向聚酰亚胺膜18的置换、以该聚脲膜12为掩模而进行了蚀刻时的晶圆W的状态。聚脲膜12与聚酰亚胺膜18相比耐蚀刻性较低，因此，在开口部113达到Si层111之前该聚脲膜12就会消失。也就是说，在以不进行向聚酰亚胺膜18的置换而开口部113达到Si层111的方式进行蚀刻的情况下，需要在聚脲膜12上层叠与聚脲膜12的材质不同的材质的掩模。换言之，根据上述的发明的第2实施方式的方法，无需形成如上所述的掩模。进一步详细地说明，在第2实施方式的处理中，无需在晶圆W上形成作为如上所述的掩模的膜以及对所形成的膜进行蚀刻而形成掩模图案。
因而，根据第2实施方式，具有能够简易地进行被蚀刻膜112的蚀刻这样的优点。另外，在第2实施方式中，与第1实施方式同样地，在图案形成到聚脲膜12之后，对该聚脲膜12进行置换，从而形成了聚酰亚胺膜18，因此，能够谋求半导体装置的配线的微细化。此外，作为上述的被蚀刻膜112，也能够由例如被称为low-K的多孔质的层间绝缘膜构成。该层间绝缘膜例如由SiOC构成。不过，若在蚀刻处理中暴露于蚀刻气体或者蚀刻气体的等离子体，则该层间绝缘膜受到损伤，膜的介电常数变化。从聚脲膜12向聚酰亚胺膜18的置换能够不通过蚀刻处理来进行，因此，根据第2实施方式的方法，具有如下优点：在作为被蚀刻膜112的层间绝缘膜形成开口部113时，能够抑制该层间绝缘膜暴露于上述的蚀刻气体、等离子体的情况，抑制对层间绝缘膜的损伤，抑制膜的介电常数的变化。
不过，如在图7中已说明那样，在膜的置换处理中聚脲膜12中的聚脲向聚酰亚胺23的置换从膜的表层朝向内部进行。因而，通过恰当地设定处理时间、晶圆W的温度等进行该置换处理的条件，在如图23的(a)所示那样仅聚脲膜12的表层被置换成聚酰亚胺的状态下，可使该置换处理停止。更详细地说明，能够形成聚酰亚胺膜18覆盖聚脲膜12的侧方和上层的膜构造。该图23的(a)表示从图7的(g)所示的状态起加热处理被停止、残留下来的原料单体22形成了脲键21的状态。
在形成了该膜构造之后进行蚀刻处理，如图23的(b)所示那样使聚脲膜12在晶圆W的表面暴露。然后，将晶圆W加热成聚脲膜12由于解聚而被去除、且聚酰亚胺膜18不分解而残留于晶圆W的温度。由此，能够如图23的(c)所示那样形成具备微细的图案的聚酰亚胺膜18，能够以该聚酰亚胺膜18为掩模而进行已述的离子注入、蚀刻。此外，本发明并不限于已述的各实施方式。在各实施方式中所示的例子可适当变更、或可相互组合。
[评价试验]
以下，说明与本发明相关联地进行的评价试验。
·评价试验1
在基板的表面对聚脲膜进行了成膜。之后，如在发明的实施方式中已说明那样，对该基板进行加热，并且向基板供给由PMDA构成的膜置换用气体，进行了膜的置换处理。在该膜的置换处理中，基板的加热温度设为250℃，加热时间设为30分。在该膜的置换处理后，为了去除所残留的聚脲，将基板以350℃加热5分钟而进行了退火处理。在上述的聚脲膜的成膜后且膜的置换处理前、膜的置换处理后且退火处理前、退火处理后的各时刻利用红外分光法获取了基板的表面的红外吸收光谱。
图24的图表表示评价试验1的结果，将在聚脲膜的成膜后且膜的置换处理前、膜的置换处理后且退火处理前、退火处理后所获取的光谱的波形以单点划线、虚线、实线分别表示。在单点划线的波形中，能在波数是1500cm-1～1700cm-1的范围内发现表示聚脲的存在的峰值(表示为PU)。在虚线的波形和实线的波形中，未发现表示上述的聚脲的存在的峰值，能在波数是1700cm-1～1800cm-1的范围内发现表示聚酰亚胺的存在的峰值(表示为PI)。因而，根据该评价试验1的结果确认到：利用在发明的实施方式中叙述的方法能够将聚脲膜置换成聚酰亚胺膜。
·评价试验2
在将聚脲膜形成到基板的表面之后，向基板供给含有PMDA的膜置换用气体而进行膜的置换处理，然后，将基板以350℃加热5分钟而进行了退火处理。对于膜的置换处理，每个基板以不同的加热温度进行了15分钟。将加热温度设为230℃、240℃、250℃、260℃、270℃的情况分别设为评价试验2-1、2-2、2-3、2-4、2-5。对于评价试验2-1～2-5的基板，在膜的置换处理后且退火处理前的时刻、退火处理后的时刻分别获取了表面上的红外吸收光谱。而且，在这各时刻，获取了基板的表面上的膜的膜厚。另外，作为比较试验，除了不进行膜的置换处理之外，进行了与评价试验2-1～2-5同样的试验。并且，在退火处理前的时刻、退火处理后的时刻分别获取了基板的表面的膜的膜厚。
图25、图26的图表和下述的表1表示该评价试验2的结果。图25、图26的图表分别以实线、虚线、单点划线、双点划线分别表示从比较试验、评价试验2-1、评价试验2-3、评价试验2-5的基板所获取的光谱，图25是从退火处理前的基板所获取的光谱，图26是从退火处理后的基板所获取的光谱。出于图示方便，省略评价试验2-2、2-4的光谱的波形的表示。
若观察图25的退火处理前的光谱的波形，则在比较试验的波形中，能在波数是1500cm-1～1700cm-1的范围内发现表示聚脲的存在的比较大的峰值。该峰值在评价试验2-1～2-4的波形中也能发现，但按照评价试验2-1、2-2、2-3、2-4顺序变小。也就是说，膜的置换处理时的温度越高、峰值也小，在评价试验2-5的波形中没有发现该峰值。另外，在比较试验的波形中，在波数是1700cm-1～1800cm-1的范围内没有发现表示聚酰亚胺的存在的峰值，但在评价试验2-1～2-5中能发现该峰值，膜的置换处理时的温度越高，该峰值越大。
若观察图26的退火处理后的光谱的波形，则在波数是1700cm-1～1800cm-1的范围内没有发现表示聚酰亚胺的存在的峰值，但在评价试验2-1～2-5中能发现该峰值，膜的置换处理时的温度越高，该峰值越大。因而，根据光谱可知：通过将置换处理的温度设为230℃～270℃的范围，能够进行从聚脲向聚酰亚胺的置换，在该温度范围内，温度越高，越进行膜的置换。另外，可知：在膜置换处理后，通过加热成350℃以上，能够去除所残留的聚脲。此外，如表1所示那样成为如下结果：退火处理前的膜厚、即聚脲膜12的膜厚在评价试验2-1～2-5的各基板中大致相同，置换处理的温度越高，退火处理后的膜厚、即聚酰亚胺的膜厚越大。如此以光谱表示的试验结果与膜厚的变化的结果相互匹配。
【表1】
退火处理前的膜厚 退火处理后的膜厚
比较试验(无膜置换) 360nm 0nm
评价试验2-1(230℃) 340nm 30nm
评价试验2-2(240℃) 340nm 50nm
评价试验2-3(250℃) 330nm 80nm
评价试验2-4(260℃) 310nm 110nm
评价试验2-5(270℃) 280nm 170nm
·评价试验3
作为评价试验3，在朝向上方依次层叠有Si层111、作为层间绝缘膜的被蚀刻膜114、聚脲膜12、以Si为主成分的作为防反射膜的无机膜13、抗蚀剂膜14的基板形成抗蚀剂图案，以抗蚀剂膜14为掩模而对无机膜13进行蚀刻，形成了掩模图案(图27的(a))。并且，以无机膜13为掩模而对聚脲膜12进行蚀刻，形成掩模图案，并且去除了无机膜13上的抗蚀剂膜14。之后，以无机膜13为掩模而对被蚀刻膜114进行蚀刻，形成图案，并且去除了无机膜13(图27的(b))。
之后，以260℃将基板加热60分钟，并且，向基板供给含有PMDA的膜置换用气体而进行了膜的置换处理(图27的(c))。之后，进行以350℃加热5分钟的退火处理，去除了所残留的聚脲。在该一系列的处理中，在膜置换处理后且退火处理前的时刻、退火处理后的时刻分别获取了基板的表面的红外吸收光谱。另外，作为比较试验3-1，进行与评价试验3相同的处理，直到对被蚀刻膜114进行蚀刻为止，在该蚀刻后获取了红外吸收光谱。而且，作为比较试验3-2，除了不进行膜的置换处理之外，进行与评价试验4同样的处理，在退火处理后获取了基板的表面的红外吸收光谱。
在图28的图表中，虚线的波形表示在膜的评价试验3中在置换处理后所获取的光谱，单点划线的波形表示在评价试验3中在退火处理后所获取的光谱，实线的波形表示在比较试验3-1中所获取的光谱，双点划线的波形表示在比较试验3-2中所获取的光谱。在比较试验3-1的光谱的波形中，能在波数是1500cm-1～1700cm-1的范围内发现表示聚脲的存在的峰值，但在波数是1700cm-1～1800cm-1的范围内没有发现表示聚酰亚胺的存在的峰值。在比较试验3-2的波形中，均没有发现表示聚脲的存在的峰值、表示聚酰亚胺的存在的峰值。对于评价试验3的退火处理前的波形，略微能发现表示上述的聚脲的存在的峰值，能发现表示上述的聚酰亚胺的存在的峰值。对于评价试验3的退火处理后的波形，没有发现表示上述的聚脲的存在的峰值，能发现表示上述的聚酰亚胺的存在的峰值。因而，根据该评价试验3可知：与评价试验2的结果同样地，通过将基板加热成260℃，能够进行膜的置换处理，以及能够以置换处理后350℃以上的加热去除聚脲。
评价试验4
向晶圆W供给使作为胺的H6XDA气化而生成的蒸气、使作为异氰酸脂的H6XDI气化而生成的蒸气，来形成了聚脲膜12。不过，在该评价试验4中，使用从晶圆W的一端侧朝向另一端侧沿着水平方向供给各蒸气的CVD模块来进行了成膜。作为H6XDA，加热成85℃，气化量设为0.3g/分。作为H6XDI，加热成110℃，气化量设为0.1g/分。这些蒸气向晶圆W的供给进行300秒钟，真空容器内的压力设为0.2Torr(26.67Pa)。另外，蒸气的供给中的晶圆W的温度每次进行处理都进行变更，设定成80℃、70℃或60℃。对于进行了成膜的晶圆W，对在面内的各部形成的聚脲膜12的膜厚进行了测定。
在晶圆W的温度是80℃的情况下，膜厚的平均值是54nm，最大值是65nm，最小值是40nm，1σ是13％。在晶圆W的温度是70℃的情况下，膜厚的平均值是144nm，最大值是188nm，最小值是92nm，1σ是20％。在晶圆W的温度是60℃的情况下，膜厚的平均值是297nm，最大值是468nm，最小值是142nm，1σ是34％。如以上那样，根据该评价试验4确认到：通过向晶圆W供给胺的蒸气和异氰酸脂的蒸气，能形成聚脲膜21。
评价试验5
将作为胺的H6XDA向丙酮添加而制备了第1化学溶液，将作为异氰酸脂的H6XDI向丙酮添加而制备了第2化学溶液。并且，在刚刚将这些化学溶液相互混合而制备成混合溶液之后，向以1500rpm进行旋转的基板进行了旋涂。然后，对所形成的膜的重量和膜厚进行了测定。第1化学溶液、第2化学溶液中的H6XDA、H6XDI的浓度每次进行涂敷都变更，将相同的浓度的第1化学溶液、第2化学溶液相互混合而制备了混合溶液。
对于上述的试验的结果，在浓度是20wt％时，重量是7.7mg，膜厚是3.6μm，在浓度是5wt％时，重量是1.7mg，膜厚是0.7μm，在浓度是2.5wt％时，重量是1.1mg，膜厚是0.5μm，在浓度是2.0wt％时，重量是0.8mg，膜厚是0.3μm，在浓度是1.0wt％时，重量是0.3mg，膜厚是0.1μm。根据该评价试验5的结果确认到能够利用旋涂对聚脲膜进行成膜。

Claims (9)

1.一种半导体装置的制造方法，在该制造方法中，对基板进行处理来制造半导体装置，其特征在于，
该半导体装置的制造方法包括如下工序：
向所述基板的表面供给聚合用的原料而形成由具有脲键的聚合物构成的第1膜的工序；
接下来对所述第1膜进行蚀刻而形成图案的工序；
接下来对所述基板进行加热而使所述聚合物解聚、并且向该基板供给与所述聚合用的原料进行反应而产生生成物的反应气体、以对所述第1膜进行置换的方式形成由与该第1膜的材质不同的材质构成的第2膜的工序，
其中，形成所述第2膜的工序将所述基板加热成200℃～300℃来进行。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
该半导体装置的制造方法包括以所述第2膜为掩模而对设置于该第2膜的下层的下层膜进行蚀刻或离子注入的工序。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述第2膜由聚酰亚胺构成。
4.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
形成所述第1膜的工序是如下工序：将异氰酸脂的蒸气和胺的蒸气向所述基板供给，并且，对该基板进行加热而使异氰酸脂和胺进行聚合反应。
5.一种半导体装置的制造方法，在该制造方法中，对基板进行处理来制造半导体装置，其特征在于，
该半导体装置的制造方法包括如下工序：
向所述基板的表面供给聚合用的原料而形成由具有脲键的聚合物构成的第1膜的工序；
接下来对所述第1膜进行蚀刻而形成图案的工序；
接下来对所述基板进行加热而使所述聚合物解聚、并且向该基板供给与所述聚合用的原料进行反应而产生生成物的反应气体、以对所述第1膜进行置换的方式形成由与该第1膜的材质不同的材质构成的第2膜的工序，
其中，形成所述第1膜的工序是如下工序：将异氰酸脂的液体和胺的液体向所述基板供给，并且，在加热后的该基板的表面上使所述异氰酸脂和所述胺进行聚合反应。
6.根据权利要求5所述的半导体装置的制造方法，其特征在于，
将所述异氰酸脂的液体和所述胺的液体向所述基板供给的工序包括如下工序：
从贮存有异氰酸脂的液体的第1供给源向第1流路供给异氰酸脂的液体的工序；
从贮存有胺的液体的第2供给源向第2流路供给该胺的液体的工序；
向所述第1流路的下游侧和所述第2流路的下游侧汇合而形成的汇合路径供给所述异氰酸脂的液体和所述胺的液体、将这些液体混合而从喷嘴向所述基板喷出的工序。
7.一种真空处理装置，其特征在于，
该真空处理装置具备：
蚀刻处理模块，其在真空气氛下对基板进行蚀刻，在第1膜形成与抗蚀剂图案相对应的图案，该基板在表面设置有：第1膜，其由具有脲键的聚合物构成；抗蚀剂膜，其具备在该第1膜上形成的所述抗蚀剂图案；
置换模块，其对所述基板进行加热而使所述聚合物解聚，并且向该基板供给与聚合用的原料发生反应而产生生成物的反应气体，以对所述第1膜进行置换的方式形成与该第1膜的材质不同的材质的第2膜，
其中，所述置换模块在将所述基板加热到200℃～300℃的状态下向该基板供给所述反应气体。
8.根据权利要求7所述的真空处理装置，其特征在于，
该真空处理装置设置有用于对设置于所述第2膜的下层的下层膜以该第2膜为掩模而进行蚀刻或离子注入的处理模块。
9.一种真空处理装置，其特征在于，
该真空处理装置具备：
蚀刻处理模块，其在真空气氛下对基板进行蚀刻，在第1膜形成与抗蚀剂图案相对应的图案，该基板在表面设置有：第1膜，其由具有脲键的聚合物构成；抗蚀剂膜，其具备在该第1膜上形成的所述抗蚀剂图案；
置换模块，其对所述基板进行加热而使所述聚合物解聚，并且向该基板供给与聚合用的原料发生反应而产生生成物的反应气体，以对所述第1膜进行置换的方式形成与该第1膜的材质不同的材质的第2膜，
其中，通过如下工序来形成所述第1膜：将异氰酸脂的液体和胺的液体向所述基板供给，并且，在加热后的该基板的表面上使所述异氰酸脂和所述胺进行聚合反应。
CN201810214317.3A 2017-03-15 2018-03-15 半导体装置的制造方法和真空处理装置 Active CN108630530B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017050181A JP6809315B2 (ja) 2017-03-15 2017-03-15 半導体装置の製造方法及び真空処理装置
JP2017-050181 2017-03-15

Publications (2)

Publication Number Publication Date
CN108630530A CN108630530A (zh) 2018-10-09
CN108630530B true CN108630530B (zh) 2023-02-28

Family

ID=63519595

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810214317.3A Active CN108630530B (zh) 2017-03-15 2018-03-15 半导体装置的制造方法和真空处理装置

Country Status (5)

Country Link
US (1) US10629448B2 (zh)
JP (1) JP6809315B2 (zh)
KR (1) KR102270547B1 (zh)
CN (1) CN108630530B (zh)
TW (1) TWI720294B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6809315B2 (ja) * 2017-03-15 2021-01-06 東京エレクトロン株式会社 半導体装置の製造方法及び真空処理装置
JP7433016B2 (ja) * 2019-10-28 2024-02-19 東京エレクトロン株式会社 基板処理方法および基板処理システム

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09249851A (ja) * 1996-03-15 1997-09-22 Ulvac Japan Ltd 高分子薄膜の低比誘電率化方法及び層間絶縁膜の形成方法
JPH09326386A (ja) * 1996-06-05 1997-12-16 Ulvac Japan Ltd 層間絶縁膜の形成方法
JP2010276631A (ja) * 2009-05-26 2010-12-09 Hitachi Chemical Dupont Microsystems Ltd ポジ型感光性樹脂組成物、該樹脂組成物を用いたパターン硬化膜の製造方法並びに電子部品及びその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5097010A (en) * 1990-02-05 1992-03-17 Battelle Memorial Institute Thermally-reversible isocyanate polymers
US5470945A (en) * 1990-02-05 1995-11-28 Battelle Memorial Institute Thermally reversible isocyanate-based polymers
US5851261A (en) * 1996-12-30 1998-12-22 Bayer Corporation Process for the production of polyurea encapsulated fertilizer particles and the encapsulated fertilizer particles produced by this process
TW473653B (en) * 1997-05-27 2002-01-21 Clariant Japan Kk Composition for anti-reflective film or photo absorption film and compound used therein
JP4053631B2 (ja) * 1997-10-08 2008-02-27 Ａｚエレクトロニックマテリアルズ株式会社 反射防止膜又は光吸収膜用組成物及びこれに用いる重合体
EP1046958B1 (en) * 1998-07-10 2006-04-12 AZ Electronic Materials USA Corp. Use of a composition for bottom reflection preventive film
US20050227482A1 (en) * 2004-03-24 2005-10-13 Korzenski Michael B Composition useful for removal of bottom anti-reflection coatings from patterned ion-implanted photoresist wafers
CN101115860B (zh) * 2005-03-24 2011-08-24 株式会社爱发科 真空部件的制造方法、树脂被膜形成装置及真空成膜系统
US7803719B2 (en) * 2006-02-24 2010-09-28 Freescale Semiconductor, Inc. Semiconductor device including a coupled dielectric layer and metal layer, method of fabrication thereof, and passivating coupling material comprising multiple organic components for use in a semiconductor device
KR101579266B1 (ko) * 2008-01-11 2016-01-04 닛산 가가쿠 고교 가부시키 가이샤 우레아기를 가지는 실리콘 함유 레지스트 하층막 형성 조성물
US8207028B2 (en) * 2008-01-22 2012-06-26 International Business Machines Corporation Two-dimensional patterning employing self-assembled material
JP4476336B2 (ja) * 2008-02-28 2010-06-09 東京エレクトロン株式会社 パターン形成方法及び半導体装置の製造方法
KR101796331B1 (ko) * 2010-01-29 2017-11-09 제이에스알 가부시끼가이샤 감방사선성 수지 조성물
US9666443B2 (en) * 2013-03-15 2017-05-30 Asml Netherlands B.V. Methods for providing lithography features on a substrate by self-assembly of block copolymers
US9538586B2 (en) 2013-04-26 2017-01-03 Applied Materials, Inc. Method and apparatus for microwave treatment of dielectric films
EP3128369B1 (en) * 2014-03-31 2018-03-28 Fujifilm Corporation Photosensitive resin composition, lithographic printing original plate and method for producing lithographic printing plate
WO2015163195A1 (ja) * 2014-04-25 2015-10-29 日産化学工業株式会社 レジスト下層膜形成組成物及びそれを用いたレジストパターンの形成方法
JP6239466B2 (ja) * 2014-08-15 2017-11-29 東京エレクトロン株式会社 半導体装置の製造方法
KR102021484B1 (ko) * 2014-10-31 2019-09-16 삼성에스디아이 주식회사 막 구조물 제조 방법, 막 구조물, 및 패턴형성방법
JP6404757B2 (ja) * 2015-03-27 2018-10-17 信越化学工業株式会社 レジスト下層膜材料用重合体、レジスト下層膜材料、及びパターン形成方法
JP6763325B2 (ja) * 2017-03-10 2020-09-30 東京エレクトロン株式会社 半導体装置の製造方法、基板処理装置及び真空処理装置
JP6809315B2 (ja) * 2017-03-15 2021-01-06 東京エレクトロン株式会社 半導体装置の製造方法及び真空処理装置
JP6792788B2 (ja) * 2017-03-30 2020-12-02 東京エレクトロン株式会社 半導体装置の製造方法
JP6853716B2 (ja) * 2017-03-31 2021-03-31 信越化学工業株式会社 レジスト下層膜材料、パターン形成方法、及びレジスト下層膜形成方法
JP6718406B2 (ja) * 2017-03-31 2020-07-08 信越化学工業株式会社 レジスト下層膜材料、パターン形成方法、及びレジスト下層膜形成方法
US10514605B2 (en) * 2017-08-04 2019-12-24 International Business Machines Corporation Resist multilayer film-attached substrate and patterning process
JP6926939B2 (ja) * 2017-10-23 2021-08-25 東京エレクトロン株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09249851A (ja) * 1996-03-15 1997-09-22 Ulvac Japan Ltd 高分子薄膜の低比誘電率化方法及び層間絶縁膜の形成方法
JPH09326386A (ja) * 1996-06-05 1997-12-16 Ulvac Japan Ltd 層間絶縁膜の形成方法
JP2010276631A (ja) * 2009-05-26 2010-12-09 Hitachi Chemical Dupont Microsystems Ltd ポジ型感光性樹脂組成物、該樹脂組成物を用いたパターン硬化膜の製造方法並びに電子部品及びその製造方法

Also Published As

Publication number Publication date
KR102270547B1 (ko) 2021-06-28
TWI720294B (zh) 2021-03-01
JP2018156982A (ja) 2018-10-04
JP6809315B2 (ja) 2021-01-06
US10629448B2 (en) 2020-04-21
CN108630530A (zh) 2018-10-09
TW201903894A (zh) 2019-01-16
KR20180105579A (ko) 2018-09-28
US20180269069A1 (en) 2018-09-20

Similar Documents

Publication Publication Date Title
CN108573854B (zh) 半导体装置的制造方法、基板处理装置以及真空处理装置
KR102268929B1 (ko) 반도체 장치의 제조 방법
JP6610812B2 (ja) 半導体装置の製造方法、真空処理装置及び基板処理装置
KR101568748B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치 및 기록 매체
CN108630530B (zh) 半导体装置的制造方法和真空处理装置
KR20180065925A (ko) 반도체 장치의 제조 방법
JP6696491B2 (ja) 半導体装置の製造方法及び真空処理装置
US20190198349A1 (en) Etching method and etching apparatus
KR20190045072A (ko) 반도체 장치의 제조 방법
JP7341100B2 (ja) 半導体装置の製造方法
US20200270392A1 (en) Composite for film formation and film forming method
US20210202298A1 (en) Semiconductor device manufacturing method and semiconductor device manufacturing system
JP2022072395A (ja) 基板処理方法および基板処理システム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant