CN108573854B - 半导体装置的制造方法、基板处理装置以及真空处理装置 - Google Patents

半导体装置的制造方法、基板处理装置以及真空处理装置 Download PDF

Info

Publication number
CN108573854B
CN108573854B CN201810194164.0A CN201810194164A CN108573854B CN 108573854 B CN108573854 B CN 108573854B CN 201810194164 A CN201810194164 A CN 201810194164A CN 108573854 B CN108573854 B CN 108573854B
Authority
CN
China
Prior art keywords
film
mask
substrate
liquid
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810194164.0A
Other languages
English (en)
Other versions
CN108573854A (zh
Inventor
山口达也
新纳礼二
桥本浩幸
野泽秀二
藤川诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN108573854A publication Critical patent/CN108573854A/zh
Application granted granted Critical
Publication of CN108573854B publication Critical patent/CN108573854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H01L21/203—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation
    • H01J2237/31706—Ion implantation characterised by the area treated
    • H01J2237/3171—Ion implantation characterised by the area treated patterned
    • H01J2237/31711—Ion implantation characterised by the area treated patterned using mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本发明提供一种半导体装置的制造方法、基板处理装置以及真空处理装置。在使用掩模来对基板进行离子注入、在离子注入后去除掩模时防止对基板的损伤，进行如下工序：向基板(W)的表面供给聚合用的原料而形成由具有脲键的聚合物构成的第1掩模用的膜(21)的工序；以层叠于第1掩模用的膜(21)上的方式形成第2掩模用的无机膜(22)的工序；在第1掩模用的膜(21)和所述第2掩模用的无机膜(22)形成图案、对基板(W)的表面进行离子注入的工序；在进行了离子注入之后去除第2掩模用的无机膜(22)的工序；在进行了离子注入之后对基板(W)进行加热而使所述聚合物解聚来去除第1掩模用的膜(21)的工序。

Description

半导体装置的制造方法、基板处理装置以及真空处理装置
技术领域
本发明涉及在用于制造半导体装置的基板形成掩模而进行离子注入的技术。
背景技术
在半导体装置的制造工序中，向作为基板的半导体晶圆(以下记载为晶圆)进行离子注入。该离子注入在形成有由例如抗蚀膜构成的掩模的状态下进行，在离子注入后掩模被去除。在专利文献1中记载有用于进行离子注入的掩模和该掩模的去除方法。
现有技术文献
专利文献
专利文献1：日本特开2016-51094号公报
发明内容
发明要解决的问题
如在发明的实施方式所说明那样，通过上述的离子注入，作为有机膜的抗蚀膜的表面成为硬度比较高的碳化层。由于半导体装置的配线的微细化，存在抗蚀膜以具有凹凸的方式形成的情况，在该情况下，除了抗蚀膜的上表面之外，还在侧面形成上述的碳化层。也就是说，具有在晶圆中形成碳化层的量变多的倾向。为了在去除抗蚀膜之际也去除该碳化层，想到进行供给等离子体化后的氧气的处理(灰化)、供给高温的清洗液、极性较高的化学溶液的处理、供给臭氧气体的处理等，但均存在对没有被抗蚀膜覆盖的进行了离子注入的区域造成损伤的担心。另外，具有通过进行这些处理而碳化层破裂、使微粒产生的担心。如已述那样具有形成碳化层的量变大的倾向，因此，具有该微粒的影响变大的担心。
因此，寻求以没有形成该碳化层的方式进行离子注入的技术。在上述的专利文献1中记载有如下内容：将硅含有膜形成为用于进行离子注入的掩模，在离子注入后，将晶圆浸渍于该掩模的剥离液而去除。不过，为了如此进行处理，将基板从进行离子注入的真空气氛向用于进行液处理的常压气氛输送的情况的工序数增加而成本变高，没有效率。
本发明是在这样的状况下做成的，其目的在于提供一种在使用掩模而对基板进行离子注入、在离子注入后去除该掩模时能够防止对基板的损伤的技术。
用于解决问题的方案
对于本发明的半导体装置的制造方法，在该制造方法中，对基板进行处理来制造半导体装置，其特征在于，包括如下工序：
向所述基板的表面供给聚合用的原料而形成由具有脲键的聚合物构成的第1掩模用的膜的工序；
以层叠于所述第1掩模用的膜上的方式形成第2掩模用的无机膜的工序；
在所述第1掩模用的膜和所述第2掩模用的无机膜形成图案、对所述基板的表面进行离子注入的工序；
在所述离子注入后去除所述第2掩模用的无机膜的工序；
在所述离子注入后对基板进行加热而使所述聚合物解聚来去除所述第1掩模用的膜的工序。
本发明的基板处理装置的特征在于，该基板处理装置具备：
第1成膜部，其在基板的表面形成由具有脲键的聚合物构成的第1掩模用的膜；
第2成膜部，其以层叠于所述第1掩模用的膜上的方式形成第2掩模用的无机膜；
第3成膜部，其以层叠于所述第2掩模用的无机膜上的方式形成抗蚀膜；
加热处理部，其对所述抗蚀膜曝光了之后的所述基板进行加热处理；
显影处理部，其用于对加热处理后的所述基板进行显影；
输送机构，其用于进行在处理基板的各部之间的输送，
所述第1成膜部包括：载置台，其用于载置所述基板；原料喷出部，其用于向载置到该载置台的所述基板供给聚合用的液体。
本发明的真空处理装置的特征在于，该真空处理装置包括：
离子注入模块，其在真空气氛下向基板注入离子，该基板形成有：第1掩模用的膜，其由具有脲键的聚合物构成；第2掩模用的无机膜，其层叠于该第1掩模用的膜上，在所述第1掩模用的膜和所述第2掩模用的膜分别形成有掩模图案；
蚀刻处理模块，其在所述离子注入后在真空气氛下将用于去除所述第2掩模用的膜的蚀刻气体向所述基板供给；
去除模块，其在所述离子注入后在真空气氛下对所述基板进行加热而使所述聚合物解聚来去除所述第1掩模用的膜。
发明的效果
根据本发明，在基板的表面形成由具有脲键的聚合物构成的第1掩模用的膜和层叠于第1掩模膜上的第2掩模用的无机膜，隔着在这些掩模用的膜形成的图案对基板的表面进行离子注入。能够利用无机膜在离子注入时防止在第1掩模膜形成碳化层，第1掩模膜能够利用加热去除。因而，无需将基板暴露于严酷的环境，因此，能够在去除各掩模之际防止基板受到损伤。
附图说明
图1是表示晶圆的表面的概略立体图。
图2是表示本发明的实施方式的半导体装置的制造方法的工序的一部分的说明图。
图3是表示本发明的实施方式的半导体装置的制造方法的工序的一部分的说明图。
图4是表示本发明的实施方式的半导体装置的制造方法的工序的一部分的说明图。
图5是表示本发明的实施方式的半导体装置的制造方法的工序的一部分的说明图。
图6是表示利用共聚反应生成具有脲键的聚合物的情形的说明图。
图7是表示比较例中的半导体装置的制造方法的工序的一部分的说明图。
图8是表示形成脲膜的反应的说明图。
图9是用于实施所述半导体装置的制造方法的涂敷、显影装置的俯视图。
图10是所述涂敷、显影装置的立体图。
图11是所述涂敷、显影装置的纵剖侧视图。
图12是设置于所述涂敷、显影装置的用于形成聚脲膜的模块的纵剖侧视图。
图13是用于实施所述半导体装置的制造方法的真空处理装置的俯视图。
图14是设置于所述真空处理装置的蚀刻处理模块的纵剖侧视图。
图15是设置于所述真空处理装置的掺杂模块的纵剖侧视图。
图16是表示用于使异氰酸脂和胺分别以蒸气进行反应而生成具有脲键的聚合物的装置的剖视图。
图17是表示评价试验的结果的曲线图。
图18是表示评价试验的结果的曲线图。
附图标记说明
W、晶圆；14、Si层；21、聚脲膜；22、无机膜；23、抗蚀膜；3、涂敷、显影装置；36、无机膜形成模块；37、抗蚀膜形成模块；38、显影模块；5、聚脲膜形成模块；6、真空处理装置；6B、第2输送机构；7、蚀刻处理模块；8、掺杂模块。
具体实施方式
对将本发明的半导体装置的制造方法适用到制造作为半导体装置的MOSFET(金属氧化物半导体场效应晶体管，metal-oxide-semiconductor field-effect transistor)之一的Fin-FET的工艺的实施方式进行说明。图1表示在作为基板的晶圆W的表面形成的p-MOS的形成区域11和n-MOS的形成区域12。这些形成区域11、12分别具备：硅(Si)层13；作为鳍的Si层14，其从Si层13向上方突出，并且沿着横向延伸；矩形形状的栅极15，其以覆盖Si层14的长度方向的中央部、并且与Si层14延伸的方向正交的方式在Si层13上沿着横向延伸。
若更具体地说明，则以下要说明的工艺是如下工艺：在n-MOS的形成区域12的Si层14被遮蔽的状态下，向p-MOS的形成区域11的Si层14注入B(硼)离子作为p型杂质，从上述的掩模的形成到该掩模的去除使用图2的(a)～图5的(j)来进行说明。该图2的(a)～图5的(j)表示形成区域11、12的Si层14的纵剖侧面。如图1所示，形成区域11、12的各Si层14以沿着横向相互分开的方式形成，但为了使图示简单化，在图2的(a)～图5的(j)中，该各Si层14以左右相邻的方式表示，各图的比左右的中心靠左侧的部分表示p-MOS的形成区域11的Si层14，各图的比左右的中心靠右侧的部分表示n-MOS的形成区域12的Si层14。
首先，以层叠于Si层14上的方式形成作为第1掩模用的膜的聚脲膜21(图2的(a)、图2的(b))。对于该聚脲膜21，在图6中，如将一个例子表示为朝向右侧进行的化学反应式那样能够使作为原料单体的异氰酸脂和胺以形成脲键的方式进行共聚来形成。在图6中，作为异氰酸脂的例子，示出二异氰酸脂，作为胺的例子，示出二胺。此外，图6中的R是例如烃基(直链状烃基或环状烃基)或芳基，n是2以上的整数。另外，在图2的(b)中以H1表示的聚脲膜21的膜厚是例如500nm～1000nm。
作为原料单体的胺，能够使用例如脂环式化合物或脂肪族化合物，作为该脂环式化合物，可列举出例如1，3-双(氨基甲基)环己烷(H6XDA)，作为该脂肪族化合物，可列举出例如1，12-二氨基十二烷(DAD)。作为原料单体的异氰酸脂，能够使用例如脂环式化合物、脂肪族化合物、芳香族化合物等。作为该脂环式化合物，可列举出例如1,3-二(异氰酸根合甲基)环己烷(H6XDI)，作为该脂肪族化合物，可列举出例如六亚甲基二异氰酸酯。
在聚脲膜21的形成后，以层叠于该聚脲膜21上的方式形成作为第2掩模用的膜的无机膜22(图2的(c))。无机膜22是例如含有Si作为主成分的膜，进一步具体而言由例如SiOC(碳氧化硅)膜、SiN(氮化硅)膜、SiO2(氧化硅)等构成。该无机膜22除了与聚脲膜21一起成为离子注入时的掩模之外，也具有作为防反射膜的作用。对于无机膜22，既可以由例如CVD(化学气相沉积，Chemical Vapor Deposition)形成，也可以如随后叙述那样通过向晶圆W供给化学溶液来形成。图中以H2所示的无机膜22的膜厚比上述的聚脲膜21的膜厚小，是例如10nm～50nm。
接下来，以层叠于无机膜22上的方式形成抗蚀膜23(图3的(d))。然后，抗蚀膜23被曝光、显影，从而在该抗蚀膜23的与p-MOS的形成区域11相对应的部位形成开口部24。也就是说，形成抗蚀剂图案(掩模图案)(图3的(e))。之后，以该抗蚀膜23为掩模而无机膜22被蚀刻(图3的(f))，在无机膜22形成构成掩模图案的开口部25。该蚀刻通过例如向晶圆W供给蚀刻气体来进行。若列举一个例子，则如上述那样在无机膜22是SiOC或SiN的情况下，能够使用CF4(四氟化碳)等CF类的气体作为蚀刻气体。
而且，以无机膜22为掩模而对聚脲膜21进行蚀刻，在该聚脲膜21形成构成掩模图案的开口部26，并且，抗蚀膜23被去除(图4的(g))。该蚀刻例如使用O2(氧)气体作为蚀刻气体，通过使该O2气体等离子体化来进行。接下来，以无机膜22和聚脲膜21为掩模而向p-MOS的形成区域11中的Si层14的表面注入B(硼)离子，从而形成离子注入区域27(图4的(h))。然后，无机膜22被蚀刻而被去除(图4的(i))。该蚀刻通过例如向晶圆W供给蚀刻气体来进行。如上述那样在无机膜22是SiOC或SiN的情况下，能够使用CF类的气体作为蚀刻气体。
然后，由于被加热，聚脲膜21被去除(图5的(j))。具体地说明，若聚脲加热成300℃以上、例如350℃，则聚脲中的脲键被切断，解聚成作为原料单体的胺和异氰酸脂。因而，在图6中，朝向左侧的化学反应进行。解聚而成的胺和异氰酸脂从晶圆W扩散而被去除。
为了对在晶圆W已经形成的元件部分不带来不良影响，优选用于去除该聚脲膜21的加热以例如450℃以下进行。加热气氛设为例如N2(氮)气体等非活性气体气氛。此外，如此利用热使聚脲膜21解聚，因此，在聚脲膜21的形成后且进行该解聚前的各工艺以不因该解聚而聚脲膜21消失的温度、例如200℃以下的温度进行。
为了对在以上的图2的(a)～图5的(j)中叙述的、发明的实施例的半导体装置的制造方法的效果进行说明，使用图7的(a)～图7的(b)来对比较例的半导体装置的制造方法进行说明。在该比较例中，相对于发明的实施例的半导体装置的制造方法，在n-MOS的形成区域12的Si层14上形成的掩模的材质不同，作为该掩模，是无机膜22、抗蚀膜23从下侧起依次层叠而构成的(图7的(a))。在进行离子注入而形成离子注入区域27时，在作为有机膜的抗蚀膜23的表面，由于氢与碳之间的键被切断而该氢被去除等，从而形成发明要解决的问题的内容部分已说明的碳化层28(图7的(b))。并且，为了将该碳化层28与抗蚀膜23一起去除，若进行灰化等给晶圆W带来比较大的能量的处理，则没有被遮蔽的离子注入区域27会受到损伤。另外，具有如下担心：由于那样的处理，该碳化层28破裂而成为微粒。
另一方面，根据在上述的图2的(a)～图5的(j)中已说明的发明的实施例的半导体装置的制造方法，以聚脲膜21和层叠到聚脲膜21上的无机膜22为掩模，对Si层14进行离子注入。若不形成无机膜22而仅由聚脲膜21构成掩模，则聚脲膜21是有机膜，因此，与抗蚀膜同样地由于离子注入形成上述的碳化层，但如已述那样在离子注入时，通过将无机膜22设置于聚脲膜21上，防止了碳化层28的形成。并且，在去除聚脲膜21时，能够利用晶圆W的加热来进行。因而，无需将晶圆W暴露于进行碳化层28的去除那样的严酷的环境(施加较大的能量的环境)，因此，能够抑制对离子注入区域27的损伤，因此，能够抑制对作为从晶圆W形成的半导体装置的Fin-FET的损伤，提高该Fin-FET的可靠性。另外，也能够防止由上述的碳化层28的破裂导致的微粒的污染。此外，在如此对p-MOS的形成区域11的Si层14进行离子注入之际，该形成区域11的栅极15也暴露着，因此，该栅极15受到由离子注入导致的损伤，但该栅极15是临时的构造体，随后被去除而本来的栅极被形成。
不过，无机膜22比有机膜坚硬，因此，难以被去除。也就是说，对于无机膜22，若增大膜厚，则去除所需的时间就变长，生产率就降低，因此，优选减小膜厚。不过，若如此将膜厚比较小的无机膜22直接层叠于Si层14上，则离子透过无机膜22，离子也会被注入至n-MOS的形成区域12。因此，在无机膜22的下层形成聚脲膜21，由无机膜22和聚脲膜21构成掩模，从而确保为了防止向n-MOS的形成区域12的离子注入所需要的掩模的膜厚。此外，为了如此作为掩模的作用被可靠地确保，且可靠地防止生产率的降低，聚脲膜21的膜厚、无机膜22的膜厚如已述那样分别设定。另外，对于聚脲，含有酰胺基，在构成一聚合物的酰胺基与构成另一聚合物的酰胺基之间形成有氢键，因此，具有比较高的耐化学试剂性和200℃左右这样的实际应用上充分的耐热性。也就是说，聚脲膜21具备作为掩模优选的性质。
不过，图8的(a)、(b)表示除了图6所示的以外的原料单体的例子。作为在晶圆W形成为掩模的脲膜，并不限于如上述的聚脲膜21那样是高分子化合物，既可以是低聚物，也可以如图8的(a)所示那样将该低聚物所形成那样的胺、异氰酸脂用作原料单体而形成具有脲键的脲膜。再者，如图8的(b)所示，也可以将异氰酸脂和仲胺用作原料单体，在该情况下生成的聚合物所含有的键也是脲键。另外，为了如已述那样使由于加热而解聚成的原料单体气化而从晶圆W去除，优选在该图8的(a)、(b)、图6中所示的官能团R的分子量设为200以下。
接下来，一边参照图9～图11一边说明作为用于进行从在图2的(a)～图3的(e)中已说明的聚脲膜21的形成到抗蚀剂图案的形成的一系列的处理的基板处理装置的涂敷、显影装置3。图9、图10、图11分别是涂敷、显影装置3的俯视图、立体图、概略纵剖侧视图。该涂敷、显影装置3中的各处理在常压气氛下进行。
涂敷、显影装置3是将承载模块D1、处理模块D2、转接模块D3沿着横向连接成直线状而构成的。在转接模块D3连接有曝光装置D4。在以后的说明中，模块D1～D3的排列方向设为前后方向。承载模块D1具备：承载件C的载置台31；开闭部32，其设置于载置于载置台31的承载件C的正面，与承载件C的盖一起被开闭；输送机构33，其经由开闭部32在承载件C内与承载模块D1内之间输送晶圆W。
处理模块D2是对晶圆W进行液处理的6个单位模块E从下依次层叠而构成的。作为该6个单位模块E，E1～E3这3种各设置有两层，对于相同的单位模块，同样地构成，进行彼此相同的处理。另外，在各单位模块E中，相互独立地进行晶圆W的输送和处理。
对图9所示的单位模块E1进行说明。设置有从承载模块D1朝向转接模块D3的晶圆W的输送区域34，在输送区域34的左右的一侧，作为加热处理部的加热模块35沿着前后方向设置有多个。在输送区域34的左右的另一侧沿着前后方向设置有：作为第1成膜部的聚脲膜形成模块5；用于形成无机膜22的作为第2成膜部的无机膜形成模块36。聚脲膜形成模块5是通过向晶圆W的表面涂敷化学溶液来形成上述的聚脲膜21的模块，对于其结构，随后详细地说明。无机膜形成模块36是涂敷用于在晶圆W的表面形成上述的无机膜22的化学溶液的模块。另外，在输送区域34中设置有作为晶圆W的输送机构的输送臂F1。
单位模块E2除了替代聚脲膜形成模块5和无机膜形成模块36而具备两个作为第3成膜部的抗蚀膜形成模块37之外，与单位模块E1同样地构成。抗蚀膜形成模块37是用于在晶圆W的表面涂敷抗蚀剂作为化学溶液而形成抗蚀膜23的模块。
单位模块E3除了替代聚脲膜形成模块5和无机膜形成模块36而具备两个显影模块38之外，与单位模块E1同样地构成。显影模块38向晶圆W的表面供给显影液作为化学溶液而对抗蚀膜23进行显影，形成抗蚀剂图案。另外，相当于单位模块E1的输送臂F1并设置于单位模块E2、E3的输送臂分别设为F2、F3。此外，设置于单位模块E2的加热模块35构成为对涂敷有抗蚀剂的晶圆W进行加热处理的曝光前的加热处理部，设置于单位模块E3的加热模块35构成为对曝光后的晶圆W进行加热的曝光后的加热处理部。
在处理模块D2的靠承载模块D1侧的位置设置有：塔架T1，其跨6个单位模块E地上下延伸；作为升降自由的输送机构的交接臂39，其相对于塔架T1进行晶圆W的交接。塔架T1具备相互层叠起来的多个交接模块TRS，设置于单位模块E1～E3的各高度的交接模块能够与该单位模块E1～E3的各输送臂F1～F3之间交接晶圆W。
在转接模块D3中，设置有跨6个单位模块E地上下延伸的塔架T2、T3、T4。另外，设置有：作为升降自由的输送机构的转接臂41，其用于相对于塔架T2和塔架T3进行晶圆W的交接；作为升降自由的输送机构的转接臂42，其用于相对于塔架T2和塔架T4进行晶圆W的交接；作为输送机构的转接臂43，其在塔架T2与曝光装置D4之间进行晶圆W的交接。
塔架T2是交接模块TRS、收纳曝光处理前的多张晶圆W并使该曝光处理前的多张晶圆W滞留的缓冲模块、收纳曝光处理后的多张晶圆W的缓冲模块、以及进行晶圆W的温度调整的调温模块等相互层叠而构成的，其中，缓冲模块和调温模块的图示省略。此外，也在塔架T3、T4分别设置有晶圆W被输送的模块，在此省略说明。
参照图12对上述的聚脲膜形成模块5进行说明。图中的附图标记51是吸附保持晶圆W而利用旋转机构52进行旋转的作为载置台的真空吸盘，附图标记53是杯模块，附图标记54是向下方延伸的外周壁和内周壁形成为筒状的引导构件。附图标记55是以能够在整周上进行排气、排液的方式在外杯56与所述外周壁之间形成的排出空间，排出空间54的下方侧成为能够进行气液分离的构造。图中的附图标记57是通过从例如下方侧向晶圆W照射光来进行加热的LED(发光二极管)，在如随后叙述那样向晶圆W供给化学溶液时，以进行聚合的方式对该晶圆W进行加热。
在图6中已说明的二胺的溶液(设为第1化学溶液)从供给源58A被朝向化学溶液喷嘴59供给，在图6中已说明的二异氰酸脂的溶液(设为第2化学溶液)从供给源58B被朝向化学溶液喷嘴59供给，这些溶液在即将向化学溶液喷嘴59供给之前汇合，形成混合溶液。也就是说，第1化学溶液和第2化学溶液在即将向基板供给之前被混合。并且，化学溶液喷嘴59将该混合溶液向铅垂下方喷出。作为原料喷出部的化学溶液喷嘴59与未图示的驱动机构连接，构成为在晶圆W的中心部上与外杯56的外侧之间移动自由。
对聚脲膜形成模块5中的晶圆W的处理进行说明。首先，从构成原料喷出部的化学溶液喷嘴59向晶圆W的中心部供给上述的混合溶液，并且，以预定的转速使晶圆W旋转，该混合溶液在晶圆W的表面被扩展。也就是说，第1化学溶液、第2化学溶液被分别旋涂于晶圆W。然后，混合溶液在晶圆W表面上被加热，溶液中的溶剂被去除而形成聚脲膜21。
此外，也可以是，向晶圆W先供给第1化学溶液和第2化学溶液中的一个化学溶液，之后，供给另一个化学溶液来进行成膜。在该情况下，设置有与供给源58A连接的二胺用的化学溶液喷嘴59以及与供给源58B连接的二异氰酸脂用的化学溶液喷嘴59，既可以从这些化学溶液喷嘴59将化学溶液分别向晶圆W喷出，也可以如图12所示那样通过供给源58A、58B从通用的喷嘴59依次供给第1化学溶液、第2化学溶液。在该情况下，也可以先供给第1化学溶液和第2化学溶液中的任一种。
作为如此向晶圆W供给化学溶液的方法，存在如下方式：在即将向晶圆W供给之前将各种化学溶液混合而向晶圆W供给的方式；向晶圆W依次供给各种化学溶液的方式。此外，依次供给除了包括供给各化学溶液各1次的情况之外，也包括交替地反复供给各化学溶液。不过，上述的各化学溶液喷嘴59也可以构成为，将从供给源58A、58B供给来的化学溶液形成雾而向晶圆W喷出。对于如此将雾向晶圆W供给的情况，既可以在即将向晶圆W供给之前将化学溶液混合而从化学溶液喷嘴59将该混合液形成雾来喷出，也可以将各化学溶液依次向化学溶液喷嘴59供给而形成雾来喷出。如此，向基板供给聚合用的液体包括形成液流而将该液体向基板供给的情况以及以雾的状态供给该液体的情况。此外，在将雾向晶圆W供给时，对于晶圆W，也可以不旋转而设为停止了的状态。此外，上述的无机膜形成模块36、抗蚀膜形成模块37以及显影模块38除了向晶圆W供给的化学溶液的种类不同以及没有设置LED57之外，与聚脲膜形成模块5同样地构成。
在即将向晶圆W供给之前将第1化学溶液和第2化学溶液混合的原因在于，防止在向晶圆W供给之前在化学溶液的流路中形成聚脲。若进一步详细地说明上述的聚脲膜形成模块5的结构，则供给源58A、供给源58B分别经由流路501、流路502与化学溶液喷嘴59连接。供给源58A、供给源58B具备分别贮存有第1化学溶液、第2化学溶液的罐，在流路501夹设有将如此贮存于供给源58A的各化学溶液向化学溶液喷嘴59加压输送的泵503，在流路502上夹设有将如此贮存于供给源58B的各化学溶液向化学溶液喷嘴59加压输送的泵504。流路501、502在例如泵503、504的下游侧相互汇合而形成汇合路径，该汇合路径的下游端与化学溶液喷嘴59连接，利用这样的结构能够如已述那样使第1化学溶液和第2化学溶液在即将向晶圆W供给之前混合而形成混合溶液。在图12所示的例子中，流路501、502在化学溶液喷嘴59的上游侧汇合，但也可以设为各流路501、502的端部在化学溶液喷嘴59中汇合的结构。在该情况下，化学溶液喷嘴59内的流路构成流路501、502的下游侧的汇合路径。
若进一步详细地说明流路501、502汇合的位置，则在第1化学溶液和第2化学溶液的混合液中，为了防止由于在向晶圆W供给之前进行聚合反应而晶圆W的面内的膜厚的均匀性变低，优选流路501、502相互汇合的位置设为晶圆W的附近。即、以防止从第1化学溶液和第2化学溶液被混合到向晶圆W供给为止经过比较长的时间而进行聚合反应且防止在各化学溶液汇合的位置受到来自加热着的晶圆W的热而进行聚合反应为目的，来设为那样的汇合位置。
具体而言，例如，设为如已述那样流路501、502在化学溶液喷嘴59内相互汇合而形成朝向下方的化学溶液喷嘴59的喷出口延伸的汇合路径的结构。也就是说，设为第1化学溶液和第2化学溶液在化学溶液喷嘴59内被混合的结构。并且，优选的是，以该化学溶液喷嘴59内的汇合路径的上游端位于晶圆W的表面的附近的方式以向上方距例如晶圆W的表面例如几厘米的方式将该化学溶液喷嘴59与晶圆W分开地配置，来喷出各化学溶液的混合液。如此汇合路径的上游端配置于晶圆W的附近，因此，从晶圆W所受到的热的影响被抑制，该汇合路径的上游端的温度比晶圆W的温度低，设为设置有例如聚脲膜形成模块5的室内的温度(例如23℃)～120℃，从而在该汇合路径的上游端聚合反应的进行被抑制。如上述那样，汇合路径的上游端设置于化学溶液喷嘴59，因此，以化学溶液喷嘴59的温度比晶圆W的温度低的方式配置有该化学溶液喷嘴59而进行温度控制。
图9中的附图标记30是设置于涂敷、显影装置3的控制部，该控制部30具备程序、存储器、CPU。该程序被存储于计算机存储介质、例如光盘、硬盘、光磁盘等，被安装于控制部30。控制部30利用该程序向涂敷、显影装置3的各部输出控制信号，对各部的动作进行控制。具体而言，该程序编入有步骤组，以便控制涂敷、显影装置3中的由各输送机构进行的模块间的晶圆W的输送和各模块中的用于处理晶圆W的动作，对晶圆W实施在上述的图2的(a)～图3的(e)中已说明的一系列的处理。
对由该涂敷、显影装置3和曝光装置D4构成的系统中的晶圆W的输送路径进行说明。收纳有如在图1、图2的(a)中已说明那样具备p-MOS的形成区域11和n-MOS的形成区域12的晶圆W的承载件C被载置于承载模块D1的载置台31，被输送机构33向处理模块D2中的塔架T1的交接模块TRS0输送。晶圆W被交接臂39从该交接模块TRS0向与单位模块E1相对应的交接模块TRS1(可由输送臂F1进行晶圆W的交接的交接模块)输送。
然后，晶圆W被输送臂F1从交接模块TRS1向聚脲膜形成模块5输送，在如图2的(b)所示那样形成了聚脲膜21之后，被向无机膜形成模块36输送而被涂敷化学溶液。接着，晶圆W被向加热模块35输送而被加热，化学溶液中的溶剂蒸发而如图2的(c)所示那样形成无机膜22。接下来，晶圆W被向交接模块TRS1输送，进一步被交接臂39向与单位模块E2相对应的交接模块TRS2输送。
接下来，晶圆W被输送臂F2从交接模块TRS2向抗蚀膜形成模块37输送，在被涂敷了抗蚀剂之后，被向加热模块35输送，抗蚀剂中的溶剂蒸发而如图3的(d)所示那样形成抗蚀膜23。然后，晶圆W被向塔架T2的交接模块TRS21输送，被转接臂41、43经由塔架T3向曝光装置D4输入，抗蚀膜23按照预定的图案被曝光。曝光后的晶圆W被转接臂41、43在塔架T2、T4之间输送而向与单位模块E3相对应的塔架T2的交接模块TRS31输送。
然后，晶圆W被输送臂F3向加热模块35输送而受到了曝光后烘烤之后，被向显影模块38输送而被供给显影液，如图3的(e)所示那样形成抗蚀剂图案。之后，晶圆W被向塔架T1的与单位模块E3相对应的交接模块TRS3输送，被输送机构33返回承载件C。
接下来，一边参照图13的俯视图一边说明进行从在图3的(f)～图5的(j)中已说明的图案向无机膜22的形成到聚脲膜21被去除为止的处理的真空处理装置6。真空处理装置6具备其内部气氛被例如干燥后的N2气体设为常压气氛的横长的常压输送室61，在常压输送室61的跟前，沿着左右方向排列设置有用于载置承载件C的输入输出口62。在常压输送室61的正面壁安装有与所述承载件C的盖一起开闭的门63。在常压输送室61内设置有用于输送晶圆W的由关节臂构成的第1输送机构64。而且，在常压输送室61的从输入输出口62侧观察时位于左侧的左侧壁设置有进行晶圆W的朝向、偏心的调整的对准室65。
在常压输送室61的输入输出口62的相反侧以左右排列的方式配置有例如两个加载互锁室66A、66B。在加载互锁室66A、66B与常压输送室61之间设置有闸阀67。在加载互锁室66A、66B的从常压输送室61侧观察位于里侧的位置隔着闸阀69配置有真空输送室68。
真空输送室68经由闸阀6A连接有蚀刻处理模块7、蚀刻处理模块70、掺杂模块(离子注入模块)8、解聚模块79。蚀刻处理模块7、蚀刻处理模块70是分别进行离子注入前的蚀刻处理、离子注入后的蚀刻处理的模块。在真空输送室68中设置有具备由多关节臂构成的两根输送臂的第2输送机构6B，利用第2输送机构6B在与加载互锁室66A、66B以及和上述的真空输送室68连接的模块之间进行晶圆W的交接。
接下来，一边参照作为纵剖侧视图的图14一边对蚀刻处理模块7进行说明。该蚀刻处理模块7构成为，形成电容耦合等离子体，能够进行已述的各蚀刻处理。图中的附图标记71是接地的处理容器，经由在图13中已说明的闸阀6A与真空输送室68连接。处理容器71内部被排气机构72排气，从而处理容器71内设为所期望的压力的真空气氛。
图中的附图标记73是供晶圆W载置的载置台，埋设有用于对晶圆W进行加热的未图示的加热器。载置台73以与处理容器71的底面电连接的方式配置于处理容器71的底面上，起到作为下部电极的作用，作为阳极电极发挥功能。另外，载置台73具备升降销，该升降销以能够与第2输送机构6B之间进行晶圆W的交接的方式相对于载置台73的表面突没，支承晶圆W的背面，但省略图示。此外，在对与真空输送室68连接的其他模块进行说明之际，也省略该升降销的图示。
在载置台73的上方，以与该载置台73的上表面相对的方式设置有喷头74。图中的附图标记75是绝缘构件，对喷头74和处理容器71进行绝缘。在喷头74连接有等离子体产生用的高频电源76，喷头74作为阴极电极发挥功能。图中的附图标记77是气体供给部，将蚀刻气体向设置于喷头74内的扩散空间78供给。供给到扩散空间78的蚀刻气体从喷头74的喷出口呈喷淋状向晶圆W供给。在如此向晶圆W供给蚀刻气体时高频电源76连通，在电极间形成电场而使蚀刻气体等离子体化，从而进行晶圆W表面上的膜的蚀刻。
蚀刻处理模块7供给用于进行在图3的(f)、图4的(g)中已说明的蚀刻的蚀刻气体。蚀刻处理模块70供给用于进行在图4的(i)中已说明的蚀刻的蚀刻气体。除了如此向晶圆W供给的蚀刻气体的不同之外，蚀刻处理模块70与蚀刻处理模块7同样地构成。
接着，对作为去除聚脲膜21的去除模块的解聚模块79进行说明。该解聚模块79与蚀刻处理模块7同样地具备处理容器71，该处理容器71经由闸阀6A与真空输送室68连接，并且，内部设为真空气氛，在该处理容器71内设置有具备加热器的载置台73，载置到该载置台73的晶圆W被加热成已述的温度而进行聚脲膜21的基于解聚的去除。另外，在解聚模块79中，设置有向例如处理容器71内供给非活性气体的非活性气体供给部，如上述那样，在晶圆W被加热之际，处理容器71内设为非活性气体气氛。
接下来，一边参照作为纵剖侧视图的图15一边对掺杂模块8进行说明。图中的附图标记81是被接地的处理容器，经由闸阀6A与真空输送室68连接。图中的附图标记82是晶圆W的载置台，在载置台82中埋设有对晶圆W进行加热的未图示的加热器和电极83，电极83借助匹配单元83B连接有RF(radio frequency，射频)偏压用的高频电源83A。图中的附图标记84是用于对处理容器81内进行排气而使处理容器81内成为所期望的压力的真空气氛的排气口。另外，在掺杂模块8设置有：第1气体供给部84，其将等离子体激励用的非活性气体和例如BF3(三氟化硼)气体等掺杂气体从上方朝向晶圆W的中央吹送；第2气体供给部85，其将等离子体激励用的非活性气体和例如BF3(三氟化硼)气体等掺杂气体从晶圆W的外侧朝向侧方吹送。
图中的附图标记86是使等离子体激励用的微波产生的微波产生器，经由匹配器87、波导管88、模式转换器89与同轴波导管91的上部连接。模式转换器89将从微波产生器86供给来的TE模式的微波转换成TEM模式而向同轴波导管91供给。该微波从同轴波导管91向构成处理容器81的顶部的电介质构件92的中央部供给，在该电介质构件92中呈放射状传播，经由设置于该电介质构件92的下方的槽天线板94的未图示的多个槽孔(贯通孔)向与载置台82相对地设置于该槽天线板94的下方的电介质窗95放射。透过了电介质窗95的微波在该电介质窗95的正下方使电场产生，使从第1气体供给部84和第2气体供给部85向处理容器81内供给的气体等离子体化。此外，图中附图标记96是具备冷却水的流路的冷却部，进行电介质构件92等的温度调整。
如上述那样，在电介质窗95的正下方形成的等离子体所含有的自由基和离子被向施加有上述的偏压的载置台82上的晶圆W吸引，进行掺杂。因而，在此所谓的掺杂包括离子注入。此外，也可以使用如下结构的离子注入装置来进行离子注入：在离子源内使气体、固体的蒸气等离子体化，在将该等离子体内的离子引出了之后，利用质量分析器进行质量分析而使所期望的离子分离，将由分离出来的离子构成的离子束经由加速管向晶圆W照射。
如图13所示，真空处理装置6与涂敷、显影装置3同样地具备控制部60，利用储存到构成该控制部60的存储介质的程序，控制信号向真空处理装置6的各部输出，各部的动作被控制。具体而言，该程序编入有步骤组，以便控制真空处理装置6内的晶圆W的输送、各模块中的各气体向晶圆W的供给、断开供给、由高频电源的通断导致的等离子体的形成、各模块中的压力调整等动作，来对晶圆W实施在上述的图3的(f)～图5的(j)中已说明的一系列的处理。
对该真空处理装置6的动作进行说明。若收纳有由例如涂敷、显影装置3处理完毕的晶圆W的承载件C被未图示的输送机构向真空处理装置6输送，载置于输入输出口62上，则该承载件C内的晶圆W被第1输送机构64取出，在按照常压输送室61、对准室65、加载互锁室66A的顺序被输送了之后，被第2输送机构6B按照真空输送室68、蚀刻处理模块7的顺序输送。并且，如在图3的(f)中已说明那样，无机膜22被等离子体化后的蚀刻气体、例如CF4气体蚀刻，在该无机膜22形成掩模图案。而且，如在图4的(g)中已说明那样，利用等离子体化后的蚀刻气体、例如氧气，进行聚脲膜21的基于蚀刻的掩模图案的形成和抗蚀膜23的去除。
之后，晶圆W被第2输送机构6B按照真空输送室68、掺杂模块8的顺序输送，进行在图4的(h)中已说明的离子注入。接下来，晶圆W被第2输送机构6B按照真空输送室68、蚀刻处理模块70的顺序输送，如在图4的(i)中已说明那样无机膜22被等离子体化后的蚀刻气体、例如CF4气体蚀刻而被去除。之后，晶圆W被第2输送机构6B按照真空输送室68、解聚模块79的顺序输送，被加热而如图5的(j)所示那样聚脲膜21被解聚，原料单体从晶圆W扩散，从而被去除。然后，晶圆W被第2输送机构6B按照真空输送室68、加载互锁室66B的顺序输送，被第1输送机构64返回承载件C。
不过，离子注入后的无机膜22的去除也可以利用湿蚀刻来进行。在例如无机膜22由SiO2、SiOC构成的情况下，为了进行湿蚀刻，能够使用由HF(氟化氢)构成的蚀刻液。另外，对于无机膜22、聚脲膜21的形成，也可以不是利用液处理，而是如随后叙述那样利用CVD来进行。不过，如已述那样，与之后进行的抗蚀膜23的形成同样地在常压气氛下通过液处理来进行无机膜22和聚脲膜21的形成，从而如上述那样能够在涂敷、显影装置1内进行在图2的(a)～图3的(e)中已说明的一系列的处理。另外，通过与在作为其前后的处理的离子注入和加热对聚脲膜21的去除同样地在真空气氛下利用干蚀刻来进行无机膜22的去除，能够在真空处理装置6内进行在图3的(f)～图5的(j)中已说明的一系列的处理。也就是说，涂敷、显影装置1、真空处理装置6设为如下结构：在进行图2的(a)～图5的(j)的处理时，能够抑制承载件C与晶圆W之间的输送次数和装置间的承载件C的输送次数，抑制处理所需的时间。
如已述那样，聚脲膜21也可以利用CVD进行成膜，在图16中示出用于将含有上述的原料单体的气体向晶圆W供给而利用蒸镀聚合形成聚脲膜21的CVD模块101。附图标记111是划分形成真空气氛的真空容器，图中的附图标记102是为了形成该真空气氛而对真空容器101内进行排气的排气机构。附图标记103、104分别是将作为原料单体的异氰酸脂和胺以液体收容的原料供给源，异氰酸脂的液体和胺的液体被介于供给管105、106的气化器107、108气化，各蒸气被向作为气体喷出部的喷头109导入。
喷头109在下表面形成有许多喷出孔，构成为，将异氰酸脂的蒸气和胺的蒸气从各自的喷出孔向处理气氛喷出。晶圆W被载置于具备调温机构的载置台110。并且，在将真空容器111内设为预定的压力的真空气氛的状态下，向晶圆W供给异氰酸脂的蒸气和胺的蒸气，在晶圆W表面上进行蒸镀聚合，形成已述的聚脲膜21。如此蒸镀聚合时的真空容器111内的温度能够根据原料单体的种类来确定，能够设为例如40℃～150℃。在例如原料单体的蒸气压比较低的情况下，优选晶圆W的温度比较高，在例如原料单体的蒸气压比较高的情况下，优选晶圆W的温度比较低。此外，如已述那样，对于无机膜22，也能够使用这样的CVD模块101来形成。作为CVD模块101，与其他模块同样地连接于例如真空处理装置6的真空输送室68来使用。
不过，若对无机膜22进行补充说明，则只要是除了由于离子注入而形成有碳化层的有机膜以外的膜即可，Cu(铜)膜、Ti(钛)膜、Al(铝)膜等金属膜也包含于无机膜。而且，也可以是，与这些无机膜22和聚脲膜21不同的材质的膜介于无机膜22与聚脲膜21之间。不过，在上述的处理中，按照蚀刻处理模块70、解聚模块79的顺序输送晶圆W而在去除无机膜22之后去除了聚脲膜21，也可以是，按照解聚模块79、蚀刻处理模块70的顺序输送晶圆W，而在去除聚脲膜21之后去除无机膜22。不过，在用于去除聚脲膜21的加热结束后，若原料单体不从晶圆W扩散而残留于晶圆W的周围，则再次由该原料单体形成聚脲膜21。若在聚脲膜21上设置有膜，则该原料单体的扩散有可能被抑制，因此，优选的是，为了可靠地去除聚脲膜21，先去除无机膜22，在该聚脲膜21的上方被敞开了的状态下，进行该聚脲膜21的解聚。
此外，本发明能够适用于为了形成源极、漏极而进行离子注入的情况、形成LDD(轻掺杂漏极，Lightly Doped Drain)的情况等进行半导体装置的制造工序中的各种离子注入的工序。另外，本发明并不限于上述的实施方式，在各实施方式中所示的例子能够适当变更、或能够相互组合。
[评价试验]
以下，说明与本发明相关联的进行了的评价试验。
·评价试验1
作为评价试验1，在1边是8cm的正方形状的基板的表面对聚脲膜21进行成膜，对该聚脲膜21的膜厚和折射率进行了测定之后，在将该基板利用粘合带固定到直径是300mm的晶圆W上的状态下进行了离子注入。在离子注入后，对聚脲膜21的膜厚和折射率进行了测定。然后，将晶圆以350℃加热了5分钟，或者以450℃加热了5分钟。并且，对该加热处理后的聚脲膜21的状态进行了研究。
上述的离子注入以4种处理条件中的任一种来进行。将作为该处理条件的能量、剂量、掺杂物分别是250keV、1E13cm-2、磷(P)的情况设为评价试验1-1。在该评价试验1-1中，离子注入前的聚脲膜21的膜厚、折射率分别是471nm、1.534。将如下情况设为评价试验1-2：作为处理条件，对于能量和剂量，与评价试验1-1相同，掺杂物是BF3。在该评价试验1-2中，离子注入前的聚脲膜21的膜厚、折射率分别是463nm、1.532。另外，将作为处理条件的能量、剂量、掺杂物分别是10keV、1E15cm-2、P的情况设为评价试验1-3。在该评价试验1-3中，离子注入前的聚脲膜21的膜厚、折射率分别是483nm、1.534。将如下情况设为评价试验1-4：作为处理条件，对于能量和剂量，与评价试验1-3相同，掺杂物是BF3。在该评价试验1-4中，离子注入前的聚脲膜21的膜厚、折射率分别是310nm、1.532。
下述的表1是汇总评价试验1的结果而成的表。对于评价试验1-1、1-2，在进行了350℃的加热处理的情况下，聚脲膜21的膜厚小于50nm，在进行了450℃的加热处理的情况下，聚脲膜21消失了。对于评价试验1-3、1-4，无法对离子注入后的聚脲膜21的膜厚和折射率进行测定。这是由形成碳化层导致的。并且，在进行了350℃的加热处理的情况下，聚脲膜21以白浊后的状态残留于晶圆W，在进行了450℃的加热处理的情况下，确认到：碳化层作为壳残留，该壳破裂了。也就是说，确认到：碳化层未被去除而是成为微粒源。根据该评价试验1的结果可知：本发明在如评价试验1-3、1-4那样以比较低的能量、且以比较高的剂量进行离子注入的情况特别有效，在聚脲膜21上形成无机膜22是有效的。
【表1】
Figure BDA0001592582660000221
·评价试验2
作为评价试验2，在将聚脲膜21成膜到晶圆W之后，使用傅里叶变换红外分光光度计(FT-IR)分别取得了表示聚脲膜21中的脲键的存在的特定的波长的峰值(设为初始脲键峰值)的大小、以及表示聚脲膜21中的构成骨架的CH键的存在的特定的波长的峰值(设为初始CH键峰值)的大小。之后，进行了如下任一种退火处理：不进行离子注入而进行退火处理；或在以与评价试验1-1相同的处理条件(低剂量、高能量)对P进行了离子注入之后进行退火处理；或者在以与评价试验1-3相同的处理条件(高剂量、低能量)对P进行离子注入之后进行退火处理。将不进行离子注入而进行了退火处理的情况设为评价试验2-1，将以与评价试验1-1相同的处理条件进行了离子注入之后、进行了退火处理的情况设为评价试验2-2，将以与评价试验1-3相同的处理条件进行了离子注入之后、进行了退火处理的情况设为评价试验2-3。每个晶圆W以不同的温度进行了5分钟这些评价试验2-1～评价试验2-3的退火处理。
并且，对于退火处理了之后的晶圆W，使用FT-IR分别取得了表示脲键的存在的特定的波长的峰值(加热后脲键峰值)的大小、以及表示CH键的存在的特定的波长的峰值(加热后CH键峰值)的大小。然后，按照晶圆W分别算出来脲键的峰值的维持率＝加热后脲键峰值的大小/初始脲键峰值的大小×100(％)、CH键的峰值的维持率＝加热后CH键峰值的大小/初始CH键峰值的大小×100(％)。
图17、图18的图表表示评价试验3的结果。图17、图18的图表的横轴表示退火处理时的晶圆W的加热温度，图17的图表的纵轴、图18的图表的纵轴分别表示脲键的峰值的维持率、CH键的峰值的维持率。表示这些键的峰值的维持率越大、聚脲膜21越多地残留。在各图表中，以涂黑的四角的标记、三角的标记、空心的四角的标记分别表示评价试验2-1的结果、评价试验2-2的结果、评价试验2-3的结果。
若对评价试验2-1、2-2进行比较，则在加热温度300℃的情况下，对于脲键的峰值的维持率和CH键的峰值的维持率，评价试验2-2稍高。并且，在350℃以上的加热温度下，在评价试验2-2中，对于脲键的峰值的维持率和CH键的峰值的维持率，成为非常低的值。也就是说，可知：在评价试验2-2中，包括由于离子注入而变质了的部位在内，能够利用热去除聚脲膜21。
不过，在评价试验2-3中，加热温度在大致比300℃高且400℃以下的范围内，与评价试验2-1、2-2相比，脲键的峰值的维持率和CH键的峰值的维持率较高。也就是说，可知聚脲膜21的去除率较低。因而，根据该评价试验3可知：在仅以聚脲膜21为掩模的情况下，会形成碳化层，聚脲膜21的去除被抑制。此外，在图表中没有示出400℃以上的情况的评价试验2-3的结果，但确认到引起了碳化层的破裂。因而，根据该评价试验2，也与评价试验1同样地确认到：在聚脲膜21上形成无机膜22而进行离子注入是有效的。
评价试验3
将使作为胺的H6XDA气化而生成的蒸气、使作为异氰酸脂的H6XDI气化而生成的蒸气向晶圆W供给，从而形成了聚脲膜21。不过，在该评价试验3中，与在图16中已说明的CVD模块101不同，使用从晶圆W的一端侧朝向另一端侧沿着水平方向供给各蒸气的CVD装置来进行了成膜。作为H6XDA，加热成85℃，气化量设为0.3g/分。作为H6XDI，加热成110℃，气化量设为0.1g/分。这些蒸气向晶圆W的供给进行300秒钟，真空容器101内的压力设为0.2Torr(26.67Pa)。另外，蒸气的供给中的晶圆W的温度每次进行处理都进行变更，设定成80℃、70℃或60℃。对于进行了成膜的晶圆W，对在面内的各部形成的聚脲膜21的膜厚进行了测定。
在晶圆W的温度是80℃的情况下，膜厚的平均值是54nm，最大值是65nm，最小值是40nm，1σ是13％。在晶圆W的温度是70℃的情况下，膜厚的平均值是144nm，最大值是188nm，最小值是92nm，1σ是20％。在晶圆W的温度是60℃的情况下，膜厚的平均值是297nm，最大值是468nm，最小值是142nm，1σ是34％。如以上那样，根据该评价试验3确认到：通过向晶圆W供给胺的蒸气和异氰酸脂的蒸气，能形成聚脲膜21。
评价试验4
将作为胺的H6XDA向丙酮添加而制备了第1化学溶液，将作为异氰酸脂的H6XDI向丙酮添加而制备了第2化学溶液。并且，在刚刚将这些化学溶液相互混合而制备成混合溶液之后，向以1500rpm进行旋转的基板进行了旋涂。然后，对所形成的膜的重量和膜厚进行了测定。第1化学溶液、第2化学溶液中的H6XDA、H6XDI的浓度每次进行涂敷都变更，将相同的浓度的第1化学溶液、第2化学溶液相互混合而制备了混合溶液。
对于上述的试验的结果，在浓度是20wt％时，重量是7.7mg，膜厚是3.6μm，在浓度是5wt％时，重量是1.7mg，膜厚是0.7μm，在浓度是2.5wt％时，重量是1.1mg，膜厚是0.5μm，在浓度是2.0wt％时，重量是0.8mg，膜厚是0.3μm，在浓度是1.0wt％时，重量是0.3mg，膜厚是0.1μm。根据该评价试验4的结果确认到能够利用旋涂对聚脲膜进行成膜。

Claims (11)

1.一种半导体装置的制造方法，在该制造方法中，对基板进行处理来制造半导体装置，其特征在于，
该半导体装置的制造方法包括如下工序：
向所述基板的表面供给聚合用的原料而形成由具有脲键的聚合物构成的第1掩模用的膜的工序；
以层叠于所述第1掩模用的膜上的方式形成第2掩模用的无机膜的工序；
在所述第1掩模用的膜和所述第2掩模用的无机膜形成图案、对所述基板的表面进行离子注入的工序；
在所述离子注入后去除所述第2掩模用的无机膜的工序；
在所述离子注入后对基板进行加热而使所述聚合物解聚来去除所述第1掩模用的膜的工序；
将所述基板加热成300℃～450℃来进行去除所述第1掩模用的膜的工序。
2.根据权利要求1所述的半导体装置的制造方法，其特征在于，
在所述第1掩模用的膜和所述第2掩模用的无机膜形成图案的工序包括如下工序：在第2掩模用的膜上层叠抗蚀膜，接下来，在该抗蚀膜形成图案，接着将该抗蚀膜的图案复制于第1掩模用的膜和第2掩模用的无机膜，
该半导体装置的制造方法包括在进行所述离子注入之前去除所述抗蚀膜的工序。
3.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
所述第2掩模用的无机膜是含有硅的膜。
4.根据权利要求1或2所述的半导体装置的制造方法，其特征在于，
形成所述第1掩模用的膜的工序是如下工序：将异氰酸脂的蒸气和胺的蒸气向所述基板供给，并且，对该基板进行加热而使异氰酸脂和胺进行聚合反应。
5.一种基板处理装置，其特征在于，
该基板处理装置具备：
第1成膜部，其在基板的表面形成由具有脲键的聚合物构成的第1掩模用的膜；
第2成膜部，其以层叠于所述第1掩模用的膜上的方式形成第2掩模用的无机膜；
第3成膜部，其以层叠于所述第2掩模用的无机膜上的方式形成抗蚀膜；
加热处理部，其对所述抗蚀膜曝光了之后的所述基板进行加热处理；
显影处理部，其用于对加热处理后的所述基板进行显影以形成所述抗蚀膜的图案；
蚀刻处理部，其将所述抗蚀膜的图案复制于所述第1掩模用的膜和所述第2掩模用的无机膜；
离子注入部，其在所述第1掩模用的膜和所述第2掩模用的无机膜分别形成图案后，对所述基板的表面进行离子注入；
第一去除部，其在所述离子注入后去除所述第2掩模用的无机膜；
第二去除部，其在所述离子注入后将所述基板加热成300℃～450℃而使所述聚合物解聚来去除所述第1掩模用的膜；
输送机构，其用于进行在处理基板的各部之间的输送，
所述第1成膜部包括：载置台，其用于载置所述基板；原料喷出部，其用于向载置到该载置台的所述基板供给聚合用的液体。
6.根据权利要求5所述的基板处理装置，其特征在于，
所述第1成膜部具备：异氰酸脂用的原料喷出部，其将异氰酸脂以液体向基板供给；胺用的原料喷出部，其将胺以液体向基板供给。
7.一种真空处理装置，其特征在于，
该真空处理装置包括：
离子注入模块，其在真空气氛下向基板注入离子，该基板形成有：第1掩模用的膜，其由具有脲键的聚合物构成；第2掩模用的无机膜，其层叠于该第1掩模用的膜上，在所述第1掩模用的膜和所述第2掩模用的无机膜分别形成有掩模图案；
蚀刻处理模块，其在所述离子注入后在真空气氛下将用于去除所述第2掩模用的无机膜的蚀刻气体向所述基板供给；
去除模块，其在所述离子注入后在真空气氛下将所述基板加热成300℃～450℃而使所述聚合物解聚来去除所述第1掩模用的膜。
8.根据权利要求7所述的真空处理装置，其特征在于，
构成所述离子注入模块的第1真空容器与构成所述蚀刻处理模块和去除模块中的至少一者的第2真空容器是彼此独立的真空容器，
该真空处理装置具备在所述第1真空容器与所述第2真空容器之间输送基板的输送机构。
9.一种半导体装置的制造方法，在该制造方法中，对基板进行处理来制造半导体装置，其特征在于，
该半导体装置的制造方法包括如下工序：
向所述基板的表面供给聚合用的原料而形成由具有脲键的聚合物构成的第1掩模用的膜的工序；
以层叠于所述第1掩模用的膜上的方式形成第2掩模用的无机膜的工序；
在所述第1掩模用的膜和所述第2掩模用的无机膜形成图案、对所述基板的表面进行离子注入的工序；
在所述离子注入后去除所述第2掩模用的无机膜的工序；
在所述离子注入后对基板进行加热而使所述聚合物解聚来去除所述第1掩模用的膜的工序；
形成所述第1掩模用的膜的工序是如下工序：将异氰酸脂的液体和胺的液体向所述基板供给，并且，在加热后的该基板的表面使所述异氰酸脂和胺进行聚合反应，
将所述异氰酸脂的液体和胺的液体向所述基板供给的工序包括如下工序：
从贮存有异氰酸脂的液体的第1供给源向第1流路供给异氰酸脂的液体的工序；
从贮存有胺的液体的第2供给源向第2流路供给该胺的液体的工序；
向所述第1流路的下游侧和所述第2流路的下游侧汇合而形成的汇合路径供给所述异氰酸脂的液体和所述胺的液体、将这些液体混合而从喷嘴向所述基板喷出的工序。
10.一种基板处理装置，其特征在于，
该基板处理装置具备：
第1成膜部，其在基板的表面形成由具有脲键的聚合物构成的第1掩模用的膜；
第2成膜部，其以层叠于所述第1掩模用的膜上的方式形成第2掩模用的无机膜；
第3成膜部，其以层叠于所述第2掩模用的无机膜上的方式形成抗蚀膜；
加热处理部，其对所述抗蚀膜曝光了之后的所述基板进行加热处理；
显影处理部，其用于对加热处理后的所述基板进行显影以形成所述抗蚀膜的图案；
蚀刻处理部，其将所述抗蚀膜的图案复制于所述第1掩模用的膜和所述第2掩模用的无机膜；
离子注入部，其在所述第1掩模用的膜和所述第2掩模用的无机膜分别形成图案后，对所述基板的表面进行离子注入；输送机构，其用于进行在处理基板的各部之间的输送，
所述第1成膜部包括：载置台，其用于载置所述基板；原料喷出部，其用于向载置到该载置台的所述基板供给聚合用的液体，
按照如下工序来形成所述第1掩模用的膜：将异氰酸脂的液体和胺的液体向所述基板供给，并且，在加热后的该基板的表面使所述异氰酸脂和胺进行聚合反应，
将所述异氰酸脂的液体和胺的液体向所述基板供给的工序包括如下工序：
从贮存有异氰酸脂的液体的第1供给源向第1流路供给异氰酸脂的液体的工序；
从贮存有胺的液体的第2供给源向第2流路供给该胺的液体的工序；
向所述第1流路的下游侧和所述第2流路的下游侧汇合而形成的汇合路径供给所述异氰酸脂的液体和所述胺的液体、将这些液体混合而从喷嘴向所述基板喷出的工序。
11.一种真空处理装置，其特征在于，
该真空处理装置包括：
离子注入模块，其在真空气氛下向基板注入离子，该基板形成有：第1掩模用的膜，其由具有脲键的聚合物构成；第2掩模用的无机膜，其层叠于该第1掩模用的膜上，在所述第1掩模用的膜和所述第2掩模用的无机膜分别形成有掩模图案；
蚀刻处理模块，其在所述离子注入后在真空气氛下将用于去除所述第2掩模用的无机膜的蚀刻气体向所述基板供给；
去除模块，其在所述离子注入后在真空气氛下对所述基板进行加热而使所述聚合物解聚来去除所述第1掩模用的膜，
按照如下工序来形成所述第1掩模用的膜：将异氰酸脂的液体和胺的液体向所述基板供给，并且，在加热后的该基板的表面使所述异氰酸脂和胺进行聚合反应，
将所述异氰酸脂的液体和胺的液体向所述基板供给的工序包括如下工序：
从贮存有异氰酸脂的液体的第1供给源向第1流路供给异氰酸脂的液体的工序；
从贮存有胺的液体的第2供给源向第2流路供给该胺的液体的工序；
向所述第1流路的下游侧和所述第2流路的下游侧汇合而形成的汇合路径供给所述异氰酸脂的液体和所述胺的液体、将这些液体混合而从喷嘴向所述基板喷出的工序。
CN201810194164.0A 2017-03-10 2018-03-09 半导体装置的制造方法、基板处理装置以及真空处理装置 Active CN108573854B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-046467 2017-03-10
JP2017046467A JP6763325B2 (ja) 2017-03-10 2017-03-10 半導体装置の製造方法、基板処理装置及び真空処理装置

Publications (2)

Publication Number Publication Date
CN108573854A CN108573854A (zh) 2018-09-25
CN108573854B true CN108573854B (zh) 2023-02-28

Family

ID=63445504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810194164.0A Active CN108573854B (zh) 2017-03-10 2018-03-09 半导体装置的制造方法、基板处理装置以及真空处理装置

Country Status (5)

Country Link
US (1) US10490405B2 (zh)
JP (1) JP6763325B2 (zh)
KR (1) KR102312761B1 (zh)
CN (1) CN108573854B (zh)
TW (1) TWI700731B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6809315B2 (ja) * 2017-03-15 2021-01-06 東京エレクトロン株式会社 半導体装置の製造方法及び真空処理装置
KR20190035036A (ko) * 2017-09-25 2019-04-03 삼성전자주식회사 박막 형성 장치 및 이를 이용한 비정질 실리콘 막 형성방법
JP7065741B2 (ja) * 2018-09-25 2022-05-12 東京エレクトロン株式会社 半導体装置の製造方法
KR20200143605A (ko) * 2019-06-14 2020-12-24 삼성전자주식회사 열분해막을 이용한 반도체 소자의 제조 방법, 반도체 제조 장비 및 이를 이용하여 제조된 반도체 소자
CN110993615A (zh) * 2019-11-28 2020-04-10 信利(仁寿)高端显示科技有限公司 一种tft基板的离子注入方法和制作方法
JP7466406B2 (ja) 2020-08-20 2024-04-12 東京エレクトロン株式会社 半導体装置の製造方法および成膜装置
JP2022130880A (ja) * 2021-02-26 2022-09-07 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、および、基板処理方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201443565A (zh) * 2013-04-05 2014-11-16 Fujifilm Corp 圖案形成方法、電子元件及其製造方法
CN104919369A (zh) * 2013-01-10 2015-09-16 富士胶片株式会社 负型抗蚀剂组合物、使用其的抗蚀剂膜及图案形成方法、以及具备抗蚀剂膜的空白掩模
CN105431779A (zh) * 2013-07-31 2016-03-23 富士胶片株式会社 图案形成方法、图案、以及使用其的蚀刻方法、电子元件的制造方法及电子元件

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607365A (en) * 1969-05-12 1971-09-21 Minnesota Mining & Mfg Vapor phase method of coating substrates with polymeric coating
JPH0335239A (ja) * 1989-06-30 1991-02-15 Toshiba Corp 半導体装置の製造方法
JPH0335239U (zh) * 1989-08-14 1991-04-05
JPH07209864A (ja) * 1994-01-20 1995-08-11 Ulvac Japan Ltd パターン形成方法およびパターン形成装置
US5851261A (en) * 1996-12-30 1998-12-22 Bayer Corporation Process for the production of polyurea encapsulated fertilizer particles and the encapsulated fertilizer particles produced by this process
US20050227482A1 (en) * 2004-03-24 2005-10-13 Korzenski Michael B Composition useful for removal of bottom anti-reflection coatings from patterned ion-implanted photoresist wafers
JP2005292528A (ja) * 2004-04-01 2005-10-20 Jsr Corp レジスト下層膜形成組成物、レジスト下層膜およびパターン形成方法
JP2007279702A (ja) * 2006-03-17 2007-10-25 Ricoh Co Ltd トナー、並びにそれを用いた現像剤、及び画像形成方法
EP2770373A1 (en) * 2013-02-20 2014-08-27 Imec Conformal anti-reflective coating
JP6119667B2 (ja) * 2013-06-11 2017-04-26 信越化学工業株式会社 下層膜材料及びパターン形成方法
JP6243815B2 (ja) 2014-09-01 2017-12-06 信越化学工業株式会社 半導体装置基板の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104919369A (zh) * 2013-01-10 2015-09-16 富士胶片株式会社 负型抗蚀剂组合物、使用其的抗蚀剂膜及图案形成方法、以及具备抗蚀剂膜的空白掩模
TW201443565A (zh) * 2013-04-05 2014-11-16 Fujifilm Corp 圖案形成方法、電子元件及其製造方法
CN105431779A (zh) * 2013-07-31 2016-03-23 富士胶片株式会社 图案形成方法、图案、以及使用其的蚀刻方法、电子元件的制造方法及电子元件

Also Published As

Publication number Publication date
KR102312761B1 (ko) 2021-10-15
US10490405B2 (en) 2019-11-26
CN108573854A (zh) 2018-09-25
JP6763325B2 (ja) 2020-09-30
KR20180103704A (ko) 2018-09-19
JP2018152422A (ja) 2018-09-27
TW201843704A (zh) 2018-12-16
TWI700731B (zh) 2020-08-01
US20180261458A1 (en) 2018-09-13

Similar Documents

Publication Publication Date Title
CN108573854B (zh) 半导体装置的制造方法、基板处理装置以及真空处理装置
US11056349B2 (en) Method of fabricating semiconductor device, vacuum processing apparatus and substrate processing apparatus
JP6465189B2 (ja) 半導体装置の製造方法及び真空処理装置
US8664124B2 (en) Method for etching organic hardmasks
JP4519186B2 (ja) ウェーハトラック環境内のプラズマ処理チャンバを用いて半導体ウェーハを処理する方法及び装置
US20130048605A1 (en) Double patterning etching process
KR20160111508A (ko) 듀얼 다마신 구조에서 유전체 배리어 층을 에칭하기 위한 방법들
CN108630530B (zh) 半导体装置的制造方法和真空处理装置
JP6696491B2 (ja) 半導体装置の製造方法及び真空処理装置
KR20190045072A (ko) 반도체 장치의 제조 방법
US20200270392A1 (en) Composite for film formation and film forming method
US20090032192A1 (en) Method for Resist Strip in Presence of Low K Dielectric Material and Apparatus for Performing the Same
US20110079826A1 (en) Semiconductor device, method for fabricating the same and apparatus for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant