KR20180103704A - 반도체 장치의 제조 방법, 기판 처리 장치 및 진공 처리 장치 - Google Patents

반도체 장치의 제조 방법, 기판 처리 장치 및 진공 처리 장치 Download PDF

Info

Publication number
KR20180103704A
KR20180103704A KR1020180024408A KR20180024408A KR20180103704A KR 20180103704 A KR20180103704 A KR 20180103704A KR 1020180024408 A KR1020180024408 A KR 1020180024408A KR 20180024408 A KR20180024408 A KR 20180024408A KR 20180103704 A KR20180103704 A KR 20180103704A
Authority
KR
South Korea
Prior art keywords
film
mask
substrate
wafer
ion implantation
Prior art date
Application number
KR1020180024408A
Other languages
English (en)
Other versions
KR102312761B1 (ko
Inventor
다츠야 야마구치
레이지 니이노
히로유키 하시모토
슈지 노자와
마코토 후지카와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20180103704A publication Critical patent/KR20180103704A/ko
Application granted granted Critical
Publication of KR102312761B1 publication Critical patent/KR102312761B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H01J37/3171—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32816—Pressure
    • H01J37/32834—Exhausting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/041—Making n- or p-doped regions
    • H01L21/0415—Making n- or p-doped regions using ion implantation
    • H01L21/203—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/67034—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for drying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67213—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one ion or electron beam chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/30—Electron or ion beam tubes for processing objects
    • H01J2237/317—Processing objects on a microscale
    • H01J2237/31701—Ion implantation
    • H01J2237/31706—Ion implantation characterised by the area treated
    • H01J2237/3171—Ion implantation characterised by the area treated patterned
    • H01J2237/31711—Ion implantation characterised by the area treated patterned using mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Analytical Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은, 마스크를 사용해서 기판에 이온 주입을 행하고, 이온 주입 후에 마스크를 제거하는 데 있어서, 기판에의 대미지를 방지하는 것이다.
기판(W)의 표면에 중합용 원료를 공급하여, 요소 결합을 갖는 중합체로 이루어지는 제1 마스크용 막(21)을 형성하는 공정과, 제1 마스크용 막(21) 상에 적층되도록 제2 마스크용 무기막(22)을 형성하는 공정과, 제1 마스크용 막(21) 및 상기 제2 마스크용 무기막(22)에 패턴을 형성하여, 기판(W)의 표면에 이온 주입을 행하는 공정과, 이온 주입을 행한 후에 제2 마스크용 무기막(22)을 제거하는 공정과, 이온 주입을 행한 후에 기판(W)을 가열해서 상기 중합체를 해중합하여 제1 마스크용 막(21)을 제거하는 공정을 행한다.

Description

반도체 장치의 제조 방법, 기판 처리 장치 및 진공 처리 장치{SEMICONDUCTOR DEVICE MANUFACTURING METHOD, SUBSTRATE PROCESSING APPARATUS AND VACUUM PROCESSING APPARATUS}
본 발명은 반도체 장치를 제조하기 위한 기판에 마스크를 형성해서, 이온 주입을 행하는 기술에 관한 것이다.
반도체 장치의 제조 공정에서는, 기판인 반도체 웨이퍼(이하, 웨이퍼라고 기재함)에 이온 주입이 행하여진다. 이 이온 주입은, 예를 들어 레지스트막에 의한 마스크가 형성된 상태에서 행하여지고, 이온 주입 후에 마스크는 제거된다. 특허문헌 1에는, 이온 주입을 행하기 위한 마스크와, 당해 마스크의 제거 방법에 대해서 기재되어 있다.
일본 특허 공개 제2016-51094호 공보
발명의 실시 형태에서도 설명한 바와 같이, 상기 이온 주입에 의해, 유기막인 레지스트막의 표면은, 경도가 비교적 높은 탄화층으로 된다. 반도체 장치의 배선의 미세화에 의해, 레지스트막은 요철을 갖도록 형성되는 경우가 있으며, 그 경우에는 레지스트막의 상면 이외에 측면에도 상기 탄화층이 형성되게 된다. 즉, 웨이퍼에 있어서 탄화층이 형성되는 양이 많아지는 경향이 있다. 레지스트막을 제거할 때 이 탄화층도 제거하기 위해서는, 플라스마화한 산소 가스를 공급하는 처리(애싱), 고온의 세정액이나 비교적 극성이 높은 약액을 공급하는 처리, 오존 가스를 공급하는 처리 등을 행하는 것을 생각할 수 있지만, 모두 레지스트막에 덮여 있지 않은 이온 주입이 행하여진 영역에 대미지를 끼쳐버릴 우려가 있다. 또한, 이들 처리를 행함으로써 탄화층이 파열되어, 파티클을 발생시켜버릴 우려가 있다. 이미 설명한 바와 같이 탄화층이 형성되는 양이 커지는 경향이 있으므로, 이 파티클의 영향이 커질 우려가 있다.
그래서, 이 탄화층이 형성되지 않도록 이온 주입을 행하는 기술이 요구되고 있다. 상기 특허문헌 1에는 규소 함유막을 이온 주입을 행하기 위한 마스크로서 형성하고, 이온 주입 후에는 웨이퍼를 당해 마스크의 박리액에 침지해서 제거하는 것이 기재되어 있다. 그러나, 그와 같이 처리를 행하기 위해서, 이온 주입이 행하여지는 진공 분위기로부터 액 처리를 행하기 위한 상압 분위기로 기판을 반송하는 것은, 공정 수가 증가해서 비용이 높아져, 비효율적이었다.
본 발명은 이러한 사정 하에 이루어진 것이며, 그 목적은, 마스크를 사용해서 기판에 이온 주입을 행하고, 이온 주입 후에 당해 마스크를 제거하는 데 있어서, 기판에의 대미지를 방지할 수 있는 기술을 제공하는 데 있다.
본 발명의 반도체 장치의 제조 방법은, 반도체 장치를 제조하는 방법에 있어서,
상기 기판의 표면에 중합용 원료를 공급하여, 요소 결합을 갖는 중합체로 이루어지는 제1 마스크용 막을 형성하는 공정과,
상기 제1 마스크용 막 상에 적층되도록, 제2 마스크용 무기막을 형성하는 공정과,
상기 제1 마스크용 막 및 상기 제2 마스크용 무기막에 패턴을 형성하고, 상기 기판의 표면에 이온 주입을 행하는 공정과,
상기 이온 주입 후에 상기 제2 마스크용 무기막을 제거하는 공정과,
상기 이온 주입 후에 기판을 가열해서 상기 중합체를 해중합하여 상기 제1 마스크용 막을 제거하는 공정을
포함한다.
본 발명의 기판 처리 장치는, 기판의 표면에, 요소 결합을 갖는 중합체로 이루어지는 제1 마스크용 막을 형성하는 제1 성막부와,
상기 제1 마스크용 막 상에 적층되도록, 제2 마스크용 무기막을 형성하는 제2 성막부와,
상기 제2 마스크용 무기막 상에 적층되도록 레지스트막을 형성하는 제3 성막부와,
상기 레지스트막이 노광된 후의 상기 기판을 가열 처리하는 가열 처리부와,
가열 처리된 상기 기판을 현상하기 위한 현상 처리부와,
기판을 처리하는 각 부의 사이의 반송을 행하기 위한 반송 기구를 구비하고,
상기 제1 성막부는, 상기 기판을 적재하는 적재대와, 당해 적재대에 적재된 상기 기판에 중합용 액체를 기판에 공급하는 원료 토출부를 포함한다.
본 발명의 진공 처리 장치는, 요소 결합을 갖는 중합체로 이루어지는 제1 마스크용 막과, 당해 제1 마스크용 막 상에 적층된 제2 마스크용 무기막이 형성되고, 상기 제1 마스크용 막 및 상기 제2 마스크용 막에 마스크 패턴이 각각 형성된 기판에, 진공 분위기에서 이온을 주입하는 이온 주입 모듈과,
상기 이온 주입 후에 진공 분위기에서 상기 제2 마스크용 막을 제거하기 위한 에칭 가스를 상기 기판에 공급하는 에칭 처리 모듈과,
상기 이온 주입 후에 진공 분위기에서 상기 기판을 가열해서 상기 중합체를 해중합하여 상기 제1 마스크용 막을 제거하는 제거 모듈을
포함한다.
본 발명에 따르면, 기판의 표면에, 요소 결합을 갖는 중합체로 이루어지는 제1 마스크용 막과 제1 마스크막 상에 적층되는 제2 마스크용 무기막을 형성하고, 이들 마스크용 막에 형성된 패턴을 통해서 기판의 표면에 이온 주입을 행한다. 무기막에 의해 이온 주입 시에 제1 마스크막에 탄화층이 형성되는 것을 방지할 수 있고, 제1 마스크막은 가열함으로써 제거할 수 있다. 따라서, 기판을 가혹한 환경에 노출시킬 필요가 없기 때문에, 각 마스크를 제거할 때 기판이 대미지를 받는 것을 방지할 수 있다.
도 1은 웨이퍼의 표면을 도시하는 개략 사시도이다.
도 2는 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 공정의 일부를 도시하는 설명도이다.
도 3은 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 공정의 일부를 도시하는 설명도이다.
도 4는 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 공정의 일부를 도시하는 설명도이다.
도 5는 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 공정의 일부를 도시하는 설명도이다.
도 6은 요소 결합을 갖는 중합체를 공중합에 의한 반응에 의해 생성하는 모습을 도시하는 설명도이다.
도 7은 비교예에서의 반도체 장치의 제조 방법의 공정의 일부를 도시하는 설명도이다.
도 8은 요소막을 형성하는 반응을 도시하는 설명도이다.
도 9는 상기 반도체 장치의 제조 방법을 실시하기 위한 도포, 현상 장치의 평면도이다.
도 10은 상기 도포, 현상 장치의 사시도이다.
도 11은 상기 도포, 현상 장치의 종단 측면도이다.
도 12는 상기 도포, 현상 장치에 설치되는 폴리요소막을 형성하기 위한 모듈의 종단 측면도이다.
도 13은 상기 반도체 장치의 제조 방법을 실시하기 위한 진공 처리 장치의 평면도이다.
도 14는 상기 진공 처리 장치에 설치되는 에칭 처리 모듈의 종단 측면도이다.
도 15는 상기 진공 처리 장치에 설치되는 도핑 모듈의 종단 측면도이다.
도 16은 이소시아네이트와 아민을 각각 증기로 반응시켜 요소 결합을 갖는 중합체를 생성하기 위한 장치를 도시하는 단면도이다.
도 17은 평가 시험의 결과를 나타내는 그래프도이다.
도 18은 평가 시험의 결과를 나타내는 그래프도이다.
본 발명의 반도체 장치의 제조 방법을, 반도체 장치인 MOSFET(metal-oxide-semiconductor field-effect transistor)의 하나인 Fin-FET를 제조하는 프로세스에 적용한 실시 형태에 대해서 설명한다. 도 1은, 기판인 웨이퍼(W)의 표면에 형성된 p-MOS의 형성 영역(11)과 n-MOS의 형성 영역(12)을 나타내고 있다. 이들 형성 영역(11, 12)은, 실리콘(Si)층(13)과, Si층(13)으로부터 상방으로 돌출됨과 함께 가로 방향으로 신장되는 핀인 Si층(14)과, Si층(14)의 길이 방향의 중앙부를 덮음과 함께 Si층(14)이 신장되는 방향과는 직교하도록 Si층(13) 상을 가로 방향으로 신장되는 직사각 형상의 게이트(15)를 각각 구비하고 있다.
이하에 설명하는 프로세스는, 보다 구체적으로 설명하면, n-MOS의 형성 영역(12)의 Si층(14)이 마스크된 상태에서, p-MOS의 형성 영역(11)의 Si층(14)에 p형 불순물로서 B(붕소) 이온을 주입하는 프로세스이며, 상기 마스크의 형성부터 당해 마스크의 제거에 이르기까지를 도 2의 (a) 내지 도 5의 (j)를 사용해서 설명한다. 이 도 2의 (a) 내지 도 5의 (j)는 형성 영역(11, 12)의 Si층(14)의 종단 측면을 나타내고 있다. 도 1에 도시한 바와 같이, 형성 영역(11, 12)의 각 Si층(14)은 가로 방향으로 서로 이격되어 형성되어 있지만, 도시를 간략화하기 위해서 도 2의 (a) 내지 도 5의 (j)에서는, 당해 각 Si층(14)이 좌우에 인접하도록 나타내고 있고, 각 도면의 좌우의 중심보다 좌측이 p-MOS의 형성 영역(11)의 Si층(14)을, 좌우의 중심보다 우측이 n-MOS의 형성 영역(12)의 Si층(14)을 각각 나타내는 것으로 한다.
우선, Si층(14) 상에 적층되도록, 제1 마스크용 막인 폴리요소막(21)이 형성된다(도 2의 (a), 도 2의 (b)). 이 폴리요소막(21)에 대해서는, 도 6 중, 우측을 향해서 진행되는 화학 반응식으로서 일례를 나타내는 바와 같이, 원료 단량체인 이소시아네이트 및 아민을, 요소 결합이 형성되도록 공중합시킴으로써 형성할 수 있다. 도 6에서는 이소시아네이트의 예로서 디이소시아네이트를, 아민의 예로서 디아민을 각각 나타내고 있다. 또한, 도 6 중의 R은 예를 들어 알킬기(직쇄상 알킬기 또는 환상 알킬기) 또는 아릴기이며, n은 2 이상의 정수이다. 또한, 도 2의 (b) 중에 H1로 나타내는 폴리요소막(21)의 막 두께는, 예를 들어 500nm 내지 1000nm이다.
원료 단량체인 아민으로서는, 예를 들어 지환식 화합물 또는 지방족 화합물을 사용할 수 있고, 당해 지환식 화합물로서는, 예를 들어 1,3-비스(아미노메틸)시클로헥산(H6XDA)을, 당해 지방족 화합물로서는, 예를 들어 1,12-디아미노도데칸(DAD)을 각각 들 수 있다. 원료 단량체인 이소시아네이트로서는, 예를 들어 지환식 화합물, 지방족 화합물, 방향족 화합물 등을 사용할 수 있다. 당해 지환식 화합물로서는, 예를 들어 1,3-비스(이소시아네이토메틸)시클로헥산(H6XDI)을, 당해 지방족 화합물로서는, 예를 들어 헥사메틸렌디이소시아네이트를 각각 들 수 있다.
폴리요소막(21)의 형성 후, 당해 폴리요소막(21) 상에 적층되도록, 제2 마스크용 막인 무기막(22)이 형성된다(도 2의 (c)). 무기막(22)은, 예를 들어 Si를 주성분으로서 포함하는 막이며, 더욱 구체적으로는 예를 들어 SiOC(탄소 첨가 실리콘 옥시드)막, SiN(질화 실리콘)막, SiO2(산화 실리콘) 등에 의해 구성된다. 이 무기막(22)은 폴리요소막(21)과 함께 이온 주입 시의 마스크가 되는 것 외에, 반사 방지막으로서의 역할도 갖는다. 무기막(22)에 대해서는, 예를 들어 CVD(Chemical Vapor Deposition)에 의해 형성해도 되고, 후술하는 바와 같이 웨이퍼(W)에 약액을 공급함으로써 형성해도 된다. 도면 중 H2로 나타내는 무기막(22)의 막 두께는, 상기 폴리요소막(21)의 막 두께보다 작아, 예를 들어 10nm 내지 50nm이다.
계속해서, 무기막(22) 상에 적층되도록, 레지스트막(23)이 형성된다(도 3의 (d)). 그리고 레지스트막(23)이 노광, 현상됨으로써, 당해 레지스트막(23) 중 p-MOS의 형성 영역(11)에 대응하는 부위에 개구부(24)가 형성된다. 즉, 레지스트 패턴(마스크 패턴)이 형성된다(도 3의 (e)). 그 후, 이 레지스트막(23)을 마스크로 해서 무기막(22)이 에칭되어(도 3의 (f)), 무기막(22)에 마스크 패턴을 이루는 개구부(25)가 형성된다. 이 에칭은 예를 들어, 웨이퍼(W)에 에칭 가스를 공급함으로써 행하여진다. 일례를 들면, 상기와 같이 무기막(22)이 SiOC 또는 SiN일 경우에는, 에칭 가스로서 CF4(사불화탄소) 등의 CF계의 가스를 사용할 수 있다.
또한 무기막(22)을 마스크로 해서, 폴리요소막(21)을 에칭해서 당해 폴리요소막(21)에 마스크 패턴을 이루는 개구부(26)가 형성됨과 함께, 레지스트막(23)이 제거된다(도 4의 (g)). 이 에칭은, 예를 들어 에칭 가스로서 O2(산소) 가스가 사용되고, 이 O2 가스를 플라스마화함으로써 행하여진다. 계속해서, 무기막(22) 및 폴리요소막(21)을 마스크로 해서 p-MOS의 형성 영역(11)에서의 Si층(14)의 표면에 B(붕소) 이온이 주입됨으로써, 이온 주입 영역(27)이 형성된다(도 4의 (h)). 그 후, 무기막(22)이 에칭되어 제거된다(도 4의 (i)). 이 에칭은, 예를 들어 웨이퍼(W)에 에칭 가스를 공급함으로써 행하여진다. 상기와 같이 무기막(22)이 SiOC 또는 SiN일 경우에는 에칭 가스로서 CF계의 가스를 사용할 수 있다.
그 후, 가열됨으로써 폴리요소막(21)이 제거된다(도 5의 (j)). 구체적으로 설명하면, 폴리요소는, 300℃ 이상, 예를 들어 350℃로 가열하면, 폴리요소 중의 요소 결합이 절단되고, 원료 단량체인 아민과 이소시아네이트로 해중합한다. 따라서, 도 6 중, 좌측을 향하는 화학 반응이 진행되게 된다. 해중합한 아민 및 이소시아네이트는 웨이퍼(W)로부터 확산하여, 제거된다.
웨이퍼(W)에 이미 형성되어 있는 소자 부분에 악영향을 주지 않도록 하기 위해서, 이 폴리요소막(21)을 제거하기 위한 가열은, 예를 들어 450℃ 이하에서 행하는 것이 바람직하다. 가열 분위기는 예를 들어 N2(질소) 가스 등의 불활성 가스 분위기가 된다. 또한, 이렇게 열에 의해 폴리요소막(21)이 해중합하기 때문에, 폴리요소막(21)의 형성 후에 이 해중합을 행하기 전의 각 프로세스는, 당해 해중합에 의해 폴리요소막(21)이 소실하지 않는 온도, 예를 들어 200℃ 이하의 온도에서 행하여진다.
이상의 도 2의 (a) 내지 도 5의 (j)에서 설명한, 발명의 실시예의 반도체 장치의 제조 방법에서의 효과를 설명하기 위해서, 비교예의 반도체 장치의 제조 방법에 대해서 도 7의 (a) 내지 도 7의 (b)를 사용해서 설명한다. 이 비교예에서는, 발명의 실시예의 반도체 장치의 제조 방법에 대하여, n-MOS의 형성 영역(12)의 Si층(14) 상에 형성된 마스크의 재질이 상이하고, 당해 마스크로서는 무기막(22), 레지스트막(23)이 하측에서부터 이 순서대로 적층되어 구성되어 있다(도 7의 (a)). 이온 주입이 행하여져 이온 주입 영역(27)이 형성될 때, 유기막인 레지스트막(23)의 표면에서는 수소와 탄소와의 결합이 절단되어 당해 수소가 제거되는 것 등에 의해, 발명이 해결하고자 하는 과제의 항목에서도 설명한 탄화층(28)이 형성된다(도 7의 (b)). 그리고, 레지스트막(23)과 함께 이 탄화층(28)을 제거하기 위해서 애싱 등의 웨이퍼(W)에 비교적 큰 에너지를 부여하는 처리를 행하면, 마스크되어 있지 않은 이온 주입 영역(27)은 대미지를 받아버린다. 또한, 그러한 처리에 의해, 이 탄화층(28)이 파열되어 파티클로 될 우려가 있다.
한편, 상기 도 2의 (a) 내지 도 5의 (j)에서 설명한 발명의 실시예의 반도체 장치의 제조 방법에 의하면, 폴리요소막(21)과 폴리요소막(21) 상에 적층된 무기막(22)을 마스크로 해서, Si층(14)에 이온 주입을 행하고 있다. 무기막(22)을 형성하지 않고 폴리요소막(21)만에 의해 마스크를 구성하면, 폴리요소막(21)은 유기막이기 때문에, 레지스트막과 마찬가지로 이온 주입에 의해 상기 탄화층이 형성되어버리는데, 이미 설명한 바와 같이 이온 주입 시에 무기막(22)을 폴리요소막(21) 상에 설치함으로써, 탄화층(28)의 형성을 방지하고 있다. 그리고, 폴리요소막(21)을 제거하는 데 있어서는, 웨이퍼(W)의 가열에 의해 행할 수 있다. 따라서, 탄화층(28)의 제거를 행하는 가혹한 환경(큰 에너지가 가해지는 환경)에 웨이퍼(W)를 노출시킬 필요가 없으므로, 이온 주입 영역(27)에의 대미지를 억제할 수 있기 때문에, 웨이퍼(W)로부터 형성되는 반도체 장치인 Fin-FET에의 대미지를 억제하여, 당해 Fin-FET의 신뢰성을 높게 할 수 있다. 또한, 상기 탄화층(28)의 파열에 의한 파티클의 오염도 방지할 수 있다. 또한, 이렇게 p-MOS의 형성 영역(11)의 Si층(14)에 이온 주입을 행할 때는, 당해 형성 영역(11)의 게이트(15)도 노출되어 있기 때문에, 당해 게이트(15)는 이온 주입에 의한 대미지를 받게 되지만, 이 게이트(15)는 임시 구조체이며, 후에 제거되고 본래의 게이트가 형성된다.
그런데, 무기막(22)은, 유기막에 비하면 단단하므로 제거되기 어렵다. 즉, 무기막(22)에 대해서는 막 두께를 크게 하면 제거에 필요한 시간이 길어져버려, 스루풋이 저하되어버리므로, 막 두께는 작게 하는 것이 바람직하다. 그러나 Si층(14) 상에 이와 같이 비교적 막 두께가 작은 무기막(22)이 직접 적층되어 있으면, 이온이 무기막(22)을 투과하여, n-MOS의 형성 영역(12)에도 이온이 주입되어버린다. 그래서, 무기막(22)의 하층에는 폴리요소막(21)을 형성하고, 무기막(22)과 폴리요소막(21)에 의해 마스크를 구성함으로써, n-MOS의 형성 영역(12)에의 이온 주입을 방지하기 위해서 필요한 마스크의 막 두께를 확보하고 있다. 또한, 이렇게 마스크로서의 역할이 확실하게 확보되고, 또한 스루풋의 저하를 확실하게 방지하기 위해서, 폴리요소막(21)의 막 두께, 무기막(22)의 막 두께를 이미 설명한 바와 같이 각각 설정하고 있다. 또한, 폴리요소에 대해서는 아미드기를 포함하고 있고, 하나의 중합체를 구성하는 아미드기와 다른 중합체를 구성하는 아미드기와의 사이에 수소 결합이 형성되므로, 비교적 높은 내약품성 및 200℃ 정도와 같은 실용상 충분한 내열성을 갖는다. 즉, 폴리요소막(21)은 마스크로서 적합한 성질을 구비하고 있다.
그런데 도 8의 (a), (b)는 도 6에 나타낸 것 이외의 원료 단량체의 예를 나타낸 것이다. 웨이퍼(W)에 마스크로서 형성되는 요소막으로서는 상기 폴리요소막(21)과 같이 고분자 화합물인 것에 한정되지 않고, 올리고머이어도 되고, 도 8의 (a)에 도시하는 바와 같이 당해 올리고머가 형성되는, 아민, 이소시아네이트를 원료 단량체로서 사용해서 요소 결합을 갖는 요소막을 형성해도 된다. 또한, 도 8의 (b)에 도시한 바와 같이, 이소시아네이트와 2급 아민을 원료 단량체로서 사용해도 되고, 이 경우에 생성되는 중합체에 포함되는 결합도 요소 결합이다. 또한, 이 도 8의 (a), (b), 도 6에서 나타내는 관능기(R)의 분자량은, 이미 설명한 바와 같이 가열에 의해 해중합한 원료 단량체를 기화시켜 웨이퍼(W)로부터 제거하기 위해서 200 이하로 하는 것이 바람직하다.
계속해서, 도 2의 (a) 내지 도 3의 (e)에서 설명한 폴리요소막(21)의 형성부터 레지스트 패턴의 형성에 이르기까지의 일련의 처리를 행하기 위한 기판 처리 장치인 도포, 현상 장치(3)에 대해서, 도 9 내지 도 11을 참조하면서 설명한다. 도 9, 도 10, 도 11은, 각각 도포, 현상 장치(3)의 평면도, 사시도, 개략적인 종단 측면도이다. 이 도포, 현상 장치(3)에서의 각 처리는, 상압 분위기에서 행하여진다.
도포, 현상 장치(3)은 캐리어 블록(D1)과, 처리 블록(D2)과, 인터페이스 블록(D3)을, 가로 방향으로 직선상으로 접속해서 구성되어 있다. 인터페이스 블록(D3)에는, 노광 장치(D4)가 접속되어 있다. 이후의 설명에서는 블록(D1 내지 D3)의 배열 방향을 전후 방향으로 한다. 캐리어 블록(D1)은, 캐리어(C)의 적재대(31)와, 적재대(31)에 적재되는 캐리어(C)의 정면에 설치된, 캐리어(C)의 덮개와 함께 개폐되는 개폐부(32)와, 개폐부(32)를 통해서 캐리어(C) 내와 캐리어 블록(D1) 내와의 사이에서 웨이퍼(W)를 반송하는 반송 기구(33)를 구비하고 있다.
처리 블록(D2)은, 웨이퍼(W)에 액 처리를 행하는 6개의 단위 블록(E)이 아래에서부터 순서대로 적층되어 구성되어 있다. 이 6개의 단위 블록(E)으로서는 E1 내지 E3의 3종류가 2층씩 설치되어 있고, 동일한 단위 블록에 대해서는 마찬가지로 구성되어, 서로 동일한 처리가 행하여진다. 또한, 각 단위 블록(E)에서는, 서로 독립해서 웨이퍼(W)의 반송 및 처리가 행하여진다.
도 9에 나타내는 단위 블록(E1)에 대해서 설명한다. 캐리어 블록(D1)으로부터 인터페이스 블록(D3)을 향하는 웨이퍼(W)의 반송 영역(34)이 설치되어 있고, 반송 영역(34)의 좌우의 일방측에는 가열 처리부인 가열 모듈(35)이 전후 방향을 따라서 복수 설치되어 있다. 반송 영역(34)의 좌우의 타방측에는 제1 성막부인 폴리요소막 형성 모듈(5)과, 무기막(22)을 형성하기 위한 제2 성막부인 무기막 형성 모듈(36)이, 전후 방향을 따라서 설치되어 있다. 폴리요소막 형성 모듈(5)은, 웨이퍼(W)의 표면에 약액을 도포함으로써, 상기 폴리요소막(21)을 형성하는 모듈이며, 그 구성에 대해서는 상세히 후술한다. 무기막 형성 모듈(36)은, 웨이퍼(W)의 표면에 상기 무기막(22)을 형성하기 위한 약액을 도포하는 모듈이다. 또한, 반송 영역(34)에는, 웨이퍼(W)의 반송 기구인 반송 아암(F1)이 설치되어 있다.
단위 블록(E2)은, 폴리요소막 형성 모듈(5) 및 무기막 형성 모듈(36) 대신에 제3 성막부인 레지스트막 형성 모듈(37)을 2개 구비하는 것을 제외하고, 단위 블록(E1)과 마찬가지로 구성되어 있다. 레지스트막 형성 모듈(37)은, 웨이퍼(W)의 표면에 약액으로서 레지스트를 도포해서 레지스트막(23)을 형성하기 위한 모듈이다.
단위 블록(E3)은, 폴리요소막 형성 모듈(5) 및 무기막 형성 모듈(36) 대신에 현상 모듈(38)을 2개 구비하는 것을 제외하고, 단위 블록(E1)과 마찬가지로 구성되어 있다. 현상 모듈(38)은, 웨이퍼(W)의 표면에 약액으로서 현상액을 공급해서 레지스트막(23)을 현상하여, 레지스트 패턴을 형성한다. 또한, 단위 블록(E1)의 반송 아암(F1)에 상당하고, 단위 블록(E2, E3)에 설치되는 반송 아암을 각각 F2, F3으로 한다. 또한, 단위 블록(E2)에 설치되는 가열 모듈(35)은, 레지스트가 도포된 웨이퍼(W)를 가열 처리하는 노광 전의 가열 처리부로서 구성되고, 단위 블록(E3)에 설치되는 가열 모듈(35)은, 노광 후의 웨이퍼(W)를 가열하는 노광 후의 가열 처리부로서 구성되어 있다.
처리 블록(D2)에서의 캐리어 블록(D1)측에는, 6개의 단위 블록(E)에 걸쳐서 상하로 신장되는 타워(T1)와, 타워(T1)에 대하여 웨이퍼(W)의 수수를 행하기 위한 승강 가능한 반송 기구인 수수 아암(39)이 설치되어 있다. 타워(T1)는 서로 적층된 복수의 수수 모듈(TRS)을 구비하고, 단위 블록(E1 내지 E3)의 각 높이에 설치되는 수수 모듈은, 당해 단위 블록(E1 내지 E3)의 각 반송 아암(F1 내지 F3)과의 사이에서 웨이퍼(W)를 주고받을 수 있다.
인터페이스 블록(D3)에서는, 6개의 단위 블록(E)에 걸쳐서 상하로 신장되는 타워(T2, T3, T4)가 설치되어 있다. 또한, 타워(T2)와 타워(T3)에 대하여 웨이퍼(W)의 수수를 행하기 위한 승강 가능한 반송 기구인 인터페이스 아암(41)과, 타워(T2)와 타워(T4)에 대하여 웨이퍼(W)의 수수를 행하기 위한 승강 가능한 반송 기구인 인터페이스 아암(42)과, 타워(T2)와 노광 장치(D4)의 사이에 웨이퍼(W)의 수수를 행하기 위한 반송 기구인 인터페이스 아암(43)이 설치되어 있다.
타워(T2)는, 수수 모듈(TRS), 노광 처리 전의 복수매의 웨이퍼(W)를 저장해서 체류시키는 버퍼 모듈, 노광 처리 후의 복수매의 웨이퍼(W)를 저장하는 버퍼 모듈, 및 웨이퍼(W)의 온도 조정을 행하는 온도 조절 모듈 등이 서로 적층되어 구성되어 있지만, 여기에서는, 버퍼 모듈 및 온도 조절 모듈의 도시는 생략한다. 또한, 타워(T3, T4)에도 각각 웨이퍼(W)가 반송되는 모듈이 설치되어 있지만, 여기에서는 설명을 생략한다.
상기 폴리요소막 형성 모듈(5)에 대해서, 도 12를 참조하여 설명한다. 도면 중 51은, 웨이퍼(W)를 흡착 유지해서 회전 기구(52)에 의해 회전하는 적재대인 진공 척, 53은 컵 모듈, 54는 하방으로 신장되는 외주벽 및 내주벽이 통 형상으로 형성된 가이드 부재이다. 55는, 전체 주위에 걸쳐서 배기, 액체 배출을 행할 수 있도록 외부 컵(56)과 상기 외주벽과의 사이에 형성된 배출 공간이며, 배출 공간(54)의 하방측은 기액 분리할 수 있는 구조로 되어 있다. 도면 중 57은, 예를 들어 하방측으로부터 웨이퍼(W)에 광을 조사함으로써 가열하는 LED(발광 다이오드)이며, 후술하는 바와 같이 웨이퍼(W)에 약액이 공급될 때, 중합이 행해지도록 당해 웨이퍼(W)를 가열한다.
공급원(58A)으로부터, 도 6에서 설명한 디아민의 용액(제1 약액으로 함)이, 공급원(58B)으로부터, 도 6에서 설명한 디이소시아네이트의 용액(제2 약액으로 함)이 각각 약액 노즐(59)을 향해서 공급되고, 이들 용액은 약액 노즐(59)에 공급되기 직전에 합류하여 혼합 용액을 이룬다. 즉, 제1 약액과 제2 약액은 기판에 공급되기 직전에 혼합된다. 그리고, 약액 노즐(59)은 당해 혼합 용액을 연직 하방으로 토출한다. 원료 토출부인 약액 노즐(59)은, 도시하지 않은 구동 기구에 접속되어 있고, 웨이퍼(W)의 중심부 상과 외부 컵(56)의 외측과의 사이에서 이동 가능하게 구성되어 있다.
폴리요소막 형성 모듈(5)에서의 웨이퍼(W)의 처리에 대해서 설명한다. 우선, 원료 토출부를 이루는 약액 노즐(59)로부터 웨이퍼(W)의 중심부에 상기 혼합 용액이 공급됨과 함께 소정의 회전수로 웨이퍼(W)를 회전시켜, 당해 혼합 용액이 웨이퍼(W)의 표면에 펼쳐진다. 즉, 제1 약액, 제2 약액이 각각 웨이퍼(W)에 스핀 코팅된다. 그리고, 웨이퍼(W) 표면에서 혼합 용액이 가열되어, 용액 중의 용제가 제거되고, 폴리요소막(21)이 형성된다.
또한, 웨이퍼(W)에는 제1 약액 및 제2 약액 중 한쪽의 약액을 먼저 공급하고, 그 후, 다른 쪽의 약액을 공급함으로써 성막을 행해도 된다. 그 경우에는, 공급원(58A)에 접속되는 디아민용 약액 노즐(59)과, 공급원(58B)에 접속되는 디이소시아네이트용 약액 노즐(59)을 설치하여, 이들 약액 노즐(59)로부터 약액을 각각 웨이퍼(W)에 토출해도 되고, 도 12에 도시하는 바와 같이 공급원(58A, 58B)에 공통의 노즐(59)로부터 제1 약액, 제2 약액을 차례로 공급해도 된다. 그 경우, 제1 약액 및 제2 약액 중 어느 쪽을 먼저 공급해도 상관없다.
이와 같이, 웨이퍼(W)에 약액을 공급하는 방법으로서는, 웨이퍼(W)에 공급하기 직전에 각종 약액을 혼합해서 웨이퍼(W)에 공급하는 방식과, 웨이퍼(W)에 각종 약액을 차례로 공급하는 방식이 있다. 또한, 차례로 공급하는 것에는, 각 약액을 1회씩 공급하는 경우 이외에, 각 약액을 교대로 반복해서 공급하는 것도 포함된다. 그런데, 상기 각 약액 노즐(59)은, 공급원(58A, 58B)으로부터 공급된 약액을 미스트로서 웨이퍼(W)에 토출하도록 구성되어 있어도 된다. 그렇게 미스트를 웨이퍼(W)에 공급하는 경우에도, 웨이퍼(W)에 공급하기 직전에 약액을 혼합해서 약액 노즐(59)로부터 그 혼합액을 미스트로서 토출해도 되고, 각 약액을 차례로 약액 노즐(59)에 공급해서 미스트로서 토출해도 된다. 이와 같이, 기판에 중합용 액체를 공급하는 것에는, 액류를 형성해서 당해 액체를 기판에 공급하는 것 및 미스트의 상태로 당해 액체를 공급하는 것이 포함된다. 또한, 미스트를 웨이퍼(W)에 공급하는 데 있어서는, 웨이퍼(W)에 대해서는 회전하고 있지 않고, 정지한 상태로 되어 있어도 된다. 또한, 상기 무기막 형성 모듈(36), 레지스트막 형성 모듈(37) 및 현상 모듈(38)은, 웨이퍼(W)에 공급하는 약액의 종류가 상이한 것 및 LED(57)가 설치되지 않는 것을 제외하고, 폴리요소막 형성 모듈(5)과 마찬가지로 구성되어 있다.
웨이퍼(W)의 직전에서 제1 약액 및 제2 약액을 혼합하는 것은, 웨이퍼(W)에 공급되기 전에 약액의 유로 중에서 폴리요소가 형성되는 것을 방지하기 위해서이다. 상기 폴리요소막 형성 모듈(5)의 구성을 더욱 상세하게 설명하면, 공급원(58A), 공급원(58B)은, 유로(501), 유로(502)를 각각 통해서 약액 노즐(59)에 접속되어 있다. 공급원(58A), 공급원(58B)은, 제1 약액, 제2 약액이 각각 저류되는 탱크를 구비하고, 유로(501, 502)에는, 그렇게 공급원(58A, 58B)에 저류되는 각 약액을 약액 노즐(59)에 압송하는 펌프(503, 504)가 각각 개재 설치되어 있다. 유로(501, 502)는, 예를 들어 펌프(503, 504)의 하류측에서 서로 합류하여 합류로를 이루고, 당해 합류로의 하류단이 약액 노즐(59)에 접속되어 있어, 이와 같은 구성에 의해 상술한 바와 같이 제1 약액 및 제2 약액을 웨이퍼(W)에 공급하기 직전에 혼합시켜 혼합 용액을 이룰 수 있다. 도 12에 나타내는 예에서는 약액 노즐(59)의 상류측에서 유로(501, 502)가 합류하고 있지만, 약액 노즐(59)에 있어서 각 유로(501, 502)의 단부가 합류하는 구성으로 되어 있어도 된다. 그 경우에는, 약액 노즐(59) 내의 유로가 유로(501, 502)의 하류측의 합류로를 이룬다.
유로(501, 502)가 합류하는 위치에 대해서 더욱 상세하게 설명하면, 제1 약액과 제2 약액의 혼합액 중에서, 웨이퍼(W)에 공급되기 전에 중합 반응이 진행됨으로써 웨이퍼(W)의 면내에서의 막 두께의 균일성이 낮아지는 것을 방지하기 위해서, 유로(501, 502)가 서로 합류하는 위치는, 웨이퍼(W)의 근방으로 하는 것이 바람직하다. 즉, 제1 약액과 제2 약액이 혼합되고 나서 웨이퍼(W)에 공급될 때까지 비교적 긴 시간이 경과함으로써 중합 반응이 진행되는 것을 방지하고, 또한 각 약액이 합류하는 위치에서, 가열되어 있는 웨이퍼(W)로부터의 열을 받아 중합 반응이 진행되는 것을 방지하는 것을 목적으로, 그러한 합류 위치로 한다.
구체적으로는 예를 들어, 이미 설명한 바와 같이 약액 노즐(59) 내에서 유로(501, 502)가 서로 합류하여, 하방의 약액 노즐(59)의 토출구를 향해서 신장되는 합류로를 형성하는 구성으로 한다. 즉, 약액 노즐(59) 내에서 제1 약액과 제2 약액이 혼합되는 구성으로 한다. 그리고, 이 약액 노즐(59) 내에서의 합류로의 상류단이 웨이퍼(W)의 표면의 근방에 위치하도록, 예를 들어 웨이퍼(W)의 표면으로부터 예를 들어 수 cm 상방으로 이격되도록, 당해 약액 노즐(59)을 웨이퍼(W)로부터 이격해서 배치하여, 각 약액의 혼합액을 토출하는 것이 바람직하다. 그렇게 합류로의 상류단이 웨이퍼(W)의 근방에 배치되어 있기 때문에, 웨이퍼(W)로부터 받는 열의 영향이 억제되어 있어, 이 합류로의 상류단의 온도는 웨이퍼(W)의 온도보다도 낮아, 예를 들어 폴리요소막 형성 모듈(5)이 설치되는 실내의 온도(예를 들어 23℃) 내지 120℃가 됨으로써, 당해 합류로의 상류단에 있어서 중합 반응의 진행이 억제된다. 상기와 같이 합류로의 상류단은 약액 노즐(59)에 설치되어 있기 때문에, 약액 노즐(59)의 온도가 웨이퍼(W)의 온도보다도 낮아지도록, 당해 약액 노즐(59)이 배치되어 온도 제어되도록 하게 된다.
도 9 중 30은, 도포, 현상 장치(3)에 설치되는 제어부이며, 이 제어부(30)는, 프로그램, 메모리, CPU를 구비하고 있다. 이 프로그램은, 컴퓨터 기억 매체, 예를 들어 콤팩트 디스크, 하드 디스크, 광자기 디스크 등에 수납되어, 제어부(30)에 인스톨된다. 제어부(30)는, 당해 프로그램에 의해, 도포, 현상 장치(3)의 각 부에 제어 신호를 출력하여, 각 부의 동작을 제어한다. 구체적으로, 이 프로그램은, 도포, 현상 장치(3)에서의 각 반송 기구에 의한 모듈 간에서의 웨이퍼(W)의 반송 및 각 모듈에서의 웨이퍼(W)를 처리하기 위한 동작을 제어하고, 웨이퍼(W)에 대하여 상기 도 2의 (a) 내지 도 3의 (e)에서 설명한 일련의 처리가 실시되도록 스텝 군이 짜여져 있다.
이 도포, 현상 장치(3) 및 노광 장치(D4)로 이루어지는 시스템에서의 웨이퍼(W)의 반송 경로에 대해서 설명한다. 도 1, 도 2의 (a)에서 설명한 바와 같이 p-MOS의 형성 영역(11)과 n-MOS의 형성 영역(12)을 구비한 웨이퍼(W)가 저장된 캐리어(C)가 캐리어 블록(D1)의 적재대(31)에 적재되고, 반송 기구(33)에 의해 처리 블록(D2)에서의 타워(T1)의 수수 모듈(TRS0)에 반송된다. 이 수수 모듈(TRS0)로부터 웨이퍼(W)는, 수수 아암(39)에 의해, 단위 블록(E1)에 대응하는 수수 모듈(TRS1)(반송 아암(F1)에 의해 웨이퍼(W)의 수수가 가능한 수수 모듈)에 반송된다.
그 후, 웨이퍼(W)는 반송 아암(F1)에 의해, 수수 모듈(TRS1)로부터 폴리요소막 형성 모듈(5)에 반송되어, 도 2의 (b)에 도시한 바와 같이 폴리요소막(21)이 형성된 후, 무기막 형성 모듈(36)에 반송되어 약액이 도포된다. 이어서, 웨이퍼(W)는 가열 모듈(35)에 반송되어 가열되어, 약액 내의 용제가 증발하고, 도 2의 (c)에 도시한 바와 같이 무기막(22)이 형성된다. 계속해서 웨이퍼(W)는, 수수 모듈(TRS1)에 반송되고, 또한 수수 아암(39)에 의해, 단위 블록(E2)에 대응하는 수수 모듈(TRS2)에 반송된다.
계속해서, 웨이퍼(W)는 반송 아암(F2)에 의해, 수수 모듈(TRS2)로부터 웨이퍼(W)는 레지스트막 형성 모듈(37)에 반송되어, 레지스트가 도포된 후, 가열 모듈(35)에 반송되어, 레지스트 중의 용제가 증발하고, 도 3의 (d)에 도시한 바와 같이 레지스트막(23)이 형성된다. 그 후, 웨이퍼(W)는, 타워(T2)의 수수 모듈(TRS21)에 반송되어, 인터페이스 아암(41, 43)에 의해, 타워(T3)를 통해서 노광 장치(D4)에 반입되고, 레지스트막(23)이 소정의 패턴을 따라서 노광된다. 노광 후의 웨이퍼(W)는, 인터페이스 아암(41, 43)에 의해 타워(T2, T4) 사이를 반송되어, 단위 블록(E3)에 대응하는 타워(T2)의 수수 모듈(TRS31)에 반송된다.
그 후, 반송 아암(F3)에 의해, 웨이퍼(W)는 가열 모듈(35)에 반송되어 포스트익스포저 베이크(post-exposure bake)를 받은 후, 현상 모듈(38)에 반송되어 현상액이 공급되고, 도 3의 (e)에 도시한 바와 같이 레지스트 패턴이 형성된다. 그 후, 웨이퍼(W)는 타워(T1)의 단위 블록(E3)에 대응하는 수수 모듈(TRS3)에 반송되어, 반송 기구(33)에 의해 캐리어(C)로 되돌려진다.
계속해서, 도 3의 (f) 내지 도 5의 (j)에서 설명한 무기막(22)에의 패턴의 형성부터 폴리요소막(21)이 제거될 때까지의 처리를 행하는 진공 처리 장치(6)에 대해서, 도 13의 평면도를 참조하면서 설명한다. 진공 처리 장치(6)는, 그 내부 분위기가 예를 들어 건조한 N2 가스에 의해 상압 분위기로 되는 가로로 긴 상압 반송실(61)을 구비하고, 상압 반송실(61)의 앞쪽으로는, 캐리어(C)를 적재하기 위한 반출입 포트(62)가 좌우 방향으로 배열해서 설치되어 있다. 상압 반송실(61)의 정면 벽에는, 상기 캐리어(C)의 덮개와 함께 개폐되는 도어(63)가 설치되어 있다. 상압 반송실(61) 내에는, 웨이퍼(W)를 반송하기 위한 관절 아암으로 구성된 제1 반송 기구(64)가 설치되어 있다. 또한, 상압 반송실(61)의 반출입 포트(62)측에서 보아 좌측 벽에는, 웨이퍼(W)의 방향이나 편심의 조정을 행하는 얼라인먼트실(65)이 설치되어 있다.
상압 반송실(61)에서의 반출입 포트(62)의 반대측에는, 예를 들어 2개의 로드 로크실(66A, 66B)이 좌우로 나란히 배치되어 있다. 로드 로크실(66A, 66B)과 상압 반송실(61)과의 사이에는, 게이트 밸브(67)가 설치되어 있다. 로드 로크실(66A, 66B)의 상압 반송실(61)측에서 보아 안쪽측에는, 진공 반송실(68)이 게이트 밸브(69)를 통해 배치되어 있다.
진공 반송실(68)에는, 게이트 밸브(6A)를 통해서, 에칭 처리 모듈(7), 에칭 처리 모듈(70), 도핑 모듈(이온 주입 모듈)(8), 해중합 모듈(79)이 접속되어 있다. 에칭 처리 모듈(7), 에칭 처리 모듈(70)은, 이온 주입 전의 에칭 처리, 이온 주입 후의 에칭 처리를 각각 행하는 모듈이다. 진공 반송실(68)에는, 다관절 아암으로 이루어지는 2개의 반송 아암을 구비한 제2 반송 기구(6B)가 설치되어 있고, 제2 반송 기구(6B)에 의해, 로드 로크실(66A, 66B) 및 상기 진공 반송실(68)에 접속되는 모듈 간에서 웨이퍼(W)의 수수가 행하여진다.
계속해서, 에칭 처리 모듈(7)에 대해서, 종단 측면도인 도 14를 참조하면서 설명한다. 이 에칭 처리 모듈(7)은, 용량 결합 플라스마를 형성하여, 이미 설명한 각 에칭 처리를 행할 수 있도록 구성되어 있다. 도면 중 71은 접지된 처리 용기이며, 도 13에서 설명한 게이트 밸브(6A)를 통해서 진공 반송실(68)에 접속되어 있다. 처리 용기(71) 내는, 배기 기구(72)에 의해 내부가 배기됨으로써, 원하는 압력의 진공 분위기가 된다.
도면 중 73은 웨이퍼(W)가 적재되는 적재대이며, 웨이퍼(W)를 가열하기 위한 도시하지 않은 히터가 매설되어 있다. 적재대(73)는, 처리 용기(71)의 저면 상에 전기적으로 접속되어 배치되어 있고, 하부 전극으로서의 역할을 하고, 애노드 전극으로서 기능한다. 또한, 적재대(73)는 제2 반송 기구(6B)와의 사이에서 웨이퍼(W)의 수수가 가능하도록, 적재대(73)의 표면에서 돌출 함몰하여, 웨이퍼(W)의 이면을 지지하는 승강 핀을 구비하지만, 도시는 생략하고 있다. 또한, 진공 반송실(68)에 접속되는 다른 모듈에 대해서 설명할 때도, 당해 승강 핀의 도시는 생략한다.
적재대(73)의 상방에는 이 적재대(73)의 상면과 대향하도록, 샤워 헤드(74)가 설치되어 있다. 도면 중 75는 절연 부재이며, 샤워 헤드(74)와 처리 용기(71)를 절연한다. 샤워 헤드(74)에는, 플라스마 발생용 고주파 전원(76)이 접속되어 있고, 샤워 헤드(74)는 캐소드 전극으로서 기능한다. 도면 중 77은 가스 공급부이며, 에칭 가스를 샤워 헤드(74) 내에 형성되는 확산 공간(78)에 공급한다. 확산 공간(78)에 공급된 에칭 가스는, 샤워 헤드(74)의 토출구로부터 샤워 형상으로 웨이퍼(W)에 공급된다. 이렇게 웨이퍼(W)에 에칭 가스가 공급될 때 고주파 전원(76)이 온으로 되어, 전극 간에 전계가 형성되어 에칭 가스가 플라스마화함으로써, 웨이퍼(W) 표면에서의 막의 에칭이 행하여진다.
에칭 처리 모듈(7)은, 도 3의 (f), 도 4의 (g)에서 설명한 에칭을 행하기 위한 에칭 가스를 공급한다. 에칭 처리 모듈(70)은, 도 4의 (i)에서 설명한 에칭을 행하기 위한 에칭 가스를 공급한다. 이렇게 웨이퍼(W)에 공급하는 에칭 가스의 차이를 제외하고, 에칭 처리 모듈(70)은, 에칭 처리 모듈(7)과 마찬가지로 구성되어 있다.
이어서, 폴리요소막(21)을 제거하는 제거 모듈인 해중합 모듈(79)에 대해서 설명한다. 이 해중합 모듈(79)은, 에칭 처리 모듈(7)과 마찬가지로, 게이트 밸브(6A)를 통해서 진공 반송실(68)에 접속됨과 함께 내부가 진공 분위기로 된 처리 용기(71)를 구비하고 있고, 당해 처리 용기(71) 내에는 히터를 구비하는 적재대(73)가 설치되고, 당해 적재대(73)에 적재된 웨이퍼(W)는 이미 설명한 온도로 가열되어, 폴리요소막(21)의 해중합에 의한 제거가 행하여진다. 또한, 해중합 모듈(79)에서는, 예를 들어 처리 용기(71) 내에 불활성 가스를 공급하는 불활성 가스 공급부가 설치되어, 상기와 같이 웨이퍼(W)가 가열되는 때는, 처리 용기(71) 내는 불활성 가스 분위기로 된다.
계속해서, 도핑 모듈(8)에 대해서, 종단 측면도인 도 15를 참조하면서 설명한다. 도면 중 81은 접지된 처리 용기이며, 게이트 밸브(6A)를 통해서 진공 반송실(68)에 접속되어 있다. 도면 중 82는 웨이퍼(W)의 적재대이며, 적재대(82)에는, 웨이퍼(W)를 가열하는 도시하지 않은 히터와 전극(83)이 매설되고, 전극(83)에는, RF(radio frequency) 바이어스용 고주파 전원(83A)이 매칭 유닛(83B)을 통해서 접속되어 있다. 도면 중 84는, 처리 용기(81) 내를 배기하여, 처리 용기(81) 내를 원하는 압력의 진공 분위기로 하기 위한 배기구이다. 또한, 도핑 모듈(8)에는, 플라스마 여기용 불활성 가스 및 예를 들어 BF3(삼불화붕소) 가스 등의 도핑 가스를, 상방으로부터 웨이퍼(W)의 중앙을 향해서 내뿜는 제1 가스 공급부(84)와, 웨이퍼(W)의 외측으로부터 측방을 향해서 내뿜는 제2 가스 공급부(85)가 설치되어 있다.
도면 중 86은 플라스마 여기용 마이크로파를 발생시키는 마이크로파 발생기이며, 매칭(87), 도파관(88), 모드 변환기(89)를 통해서 동축 도파관(91)의 상부에 접속되어 있다. 모드 변환기(89)는, 마이크로파 발생기(86)로부터 공급된 TE 모드의 마이크로파를 TEM 모드로 변환해서 동축 도파관(91)에 공급한다. 이 마이크로파는 동축 도파관(91)으로부터 처리 용기(81)의 천장부를 구성하는 유전체 부재(92)의 중앙부에 공급되어, 당해 유전체 부재(92)를 방사상으로 전파하여, 당해 유전체 부재(92)의 하방에 설치되는 슬롯 안테나판(94)의 도시하지 않은 복수의 슬롯 구멍(관통 구멍)을 통해서 당해 슬롯 안테나판(94)의 하방에 적재대(82)와 대향해서 설치되는 유전체 창(95)에 방사된다. 유전체 창(95)을 투과한 마이크로파는, 당해 유전체 창(95)의 바로 아래에 전계를 발생시켜, 제1 가스 공급부(84) 및 제2 가스 공급부(85)로부터 처리 용기(81) 내에 공급되는 가스를 플라스마화한다. 또한, 도면 중 96은 냉각수의 유로를 구비하는 냉각부이며, 유전체 부재(92) 등의 온도 조정을 행한다.
상기와 같이 유전체 창(95)의 바로 아래에 형성된 플라스마에 포함되는 라디칼 및 이온이 상기 바이어스가 인가된 적재대(82) 상의 웨이퍼(W)에 인입되어, 도핑이 행하여진다. 따라서, 여기서 말하는 도핑이란 이온 주입을 포함한다. 또한, 이온원 내에서 가스나 고체의 증기를 플라스마화하고, 이 플라스마 내의 이온을 끌어낸 후, 질량분석기에 의해 질량 분석을 해서 원하는 이온을 분리하고, 분리된 이온에 의한 이온빔을, 가속관을 통해서 웨이퍼(W)에 조사하는 구성의 이온 주입 장치를 사용해서 이온 주입을 행하도록 해도 된다.
도 13에 도시한 바와 같이, 진공 처리 장치(6)는, 도포, 현상 장치(3)와 마찬가지로 제어부(60)를 구비하고 있고, 이 제어부(60)를 구성하는, 기억 매체에 저장된 프로그램에 의해 진공 처리 장치(6)의 각 부에 제어 신호가 출력되어, 각 부의 동작이 제어된다. 구체적으로, 이 프로그램은, 진공 처리 장치(6) 내에서의 웨이퍼(W)의 반송, 각 모듈에서의 웨이퍼(W)에의 각 가스의 급단, 고주파 전원의 온/오프에 의한 플라스마의 형성, 각 모듈에서의 압력 조정 등의 동작을 제어하여, 웨이퍼(W)에 대하여 상기의, 도 3의 (f) 내지 도 5의 (j)에서 설명한 일련의 처리가 실시되도록 스텝 군이 짜여져 있다.
이 진공 처리 장치(6)의 동작에 대해서 설명한다. 예를 들어 도포, 현상 장치(3)에서 처리 완료된 웨이퍼(W)가 저장된 캐리어(C)가, 도시하지 않은 반송 기구에 의해 진공 처리 장치(6)에 반송되어, 반출입 포트(62) 상에 적재되면, 당해 캐리어(C) 내의 웨이퍼(W)가, 제1 반송 기구(64)에 의해 취출되어, 상압 반송실(61), 얼라인먼트실(65), 로드 로크실(66A)의 순서로 반송된 후, 제2 반송 기구(6B)에 의해, 진공 반송실(68), 에칭 처리 모듈(7)의 순서로 반송된다. 그리고, 도 3의 (f)에서 설명한 바와 같이, 플라스마화한 에칭 가스, 예를 들어 CF4 가스에 의해 무기막(22)이 에칭되어, 당해 무기막(22)에 마스크 패턴이 형성된다. 또한, 도 4의 (g)에서 설명한 바와 같이, 플라스마화한 에칭 가스, 예를 들어 산소 가스에 의해, 폴리요소막(21)의 에칭에 의한 마스크 패턴의 형성 및 레지스트막(23)의 제거가 행하여진다.
그 후, 웨이퍼(W)는 제2 반송 기구(6B)에 의해, 진공 반송실(68), 도핑 모듈(8)의 순서로 반송되어, 도 4의 (h)에서 설명한 이온 주입이 행하여진다. 계속해서, 웨이퍼(W)는 제2 반송 기구(6B)에 의해, 진공 반송실(68), 에칭 처리 모듈(70)의 순서로 반송되어, 도 4의 (i)에서 설명한 바와 같이 플라스마화한 에칭 가스, 예를 들어 CF4 가스에 의해, 무기막(22)이 에칭되어 제거된다. 그 후, 웨이퍼(W)는 제2 반송 기구(6B)에 의해, 진공 반송실(68), 해중합 모듈(79)의 순서로 반송되어, 가열되어서 도 5의 (j)에 도시한 바와 같이 폴리요소막(21)이 해중합되어, 원료 단량체가 웨이퍼(W)로부터 확산함으로써 제거된다. 그 후, 웨이퍼(W)는, 제2 반송 기구(6B)에 의해, 진공 반송실(68), 로드 로크실(66B)의 순서로 반송되어, 제1 반송 기구(64)에 의해 캐리어(C)로 되돌려진다.
그런데, 이온 주입 후의 무기막(22)의 제거는, 습식 에칭에 의해 행하여져도 된다. 예를 들어 무기막(22)을 SiO2나 SiOC에 의해 구성하는 경우, 습식 에칭을 행하기 위해서 HF(불화수소)로 이루어지는 에칭액을 사용할 수 있다. 또한, 무기막(22), 폴리요소막(21)의 형성에 대해서는 액 처리가 아니라, 후술하는 바와 같이 CVD에 의해 행하도록 해도 된다. 단, 이미 설명한 바와 같이 무기막(22) 및 폴리요소막(21)의 형성을, 그 후에 행하여지는 레지스트막(23)의 형성과 마찬가지로 상압 분위기 하에서 액 처리에 의해 행함으로써, 상기와 같이 도 2의 (a) 내지 도 3의 (e)에서 설명한 일련의 처리를, 도포, 현상 장치(1) 내에서 행할 수 있다. 또한, 무기막(22)의 제거를 그 전후의 처리인 이온 주입 및 가열에 의한 폴리요소막(21)의 제거와 마찬가지로 진공 분위기 하에서 건식 에칭에 의해 행함으로써, 도 3의 (f) 내지 도 5의 (j)에서 설명한 일련의 처리를, 진공 처리 장치(6) 내에서 행할 수 있다. 즉, 도포, 현상 장치(1), 진공 처리 장치(6)는, 도 2의 (a) 내지 도 5의 (j)의 처리를 행하는 데 있어서, 캐리어(C)와 웨이퍼(W)와의 반송 횟수 및 장치 간에서의 캐리어(C)의 반송 횟수를 억제하여, 처리에 요하는 시간을 억제할 수 있는 구성으로 되어 있다.
이미 설명한 바와 같이 폴리요소막(21)은 CVD에 의해 성막해도 되고, 도 16에는 상기 원료 단량체를 포함하는 가스를 웨이퍼(W)에 공급하여, 증착 중합에 의해 폴리요소막(21)을 형성하기 위한 CVD 모듈(101)을 나타낸다. 111은 진공 분위기를 구획하는 진공 용기이며, 도면 중 102는 당해 진공 분위기를 형성하기 위해서 진공 용기(111) 내를 배기하는 배기 기구이다. 103, 104는 각각 원료 단량체인 이소시아네이트 및 아민을 액체로 수용하는 원료 공급원이며, 이소시아네이트의 액체 및 아민의 액체는 공급관(105, 106)에 개재하는 기화기(107, 108)에 의해 기화되어, 각 증기가, 가스 토출부인 샤워 헤드(109)에 도입된다.
샤워 헤드(109)는, 하면에 다수의 토출 구멍이 형성되어 있어, 이소시아네이트의 증기 및 아민의 증기를 각각 별도의 토출 구멍으로부터 처리 분위기에 토출하도록 구성되어 있다. 웨이퍼(W)는, 온도 조절 기구를 구비한 적재대(110)에 적재된다. 그리고, 진공 용기(111) 내를 소정의 압력의 진공 분위기로 한 상태에서, 웨이퍼(W)에 대하여 이소시아네이트의 증기 및 아민의 증기가 공급되고, 웨이퍼(W) 표면에서 증착 중합되어, 이미 설명한 폴리요소막(21)이 형성된다. 이렇게 증착 중합시킬 때의 진공 용기(111) 내의 온도는, 원료 단량체의 종류에 따라 정할 수 있으며, 예를 들어 40℃ 내지 150℃로 할 수 있다. 예를 들어 원료 단량체의 증기압이 비교적 낮은 경우에는 웨이퍼(W)의 온도는 비교적 높은 것이 바람직하고, 예를 들어 원료 단량체의 증기압이 비교적 높은 경우에는 웨이퍼(W)의 온도는 비교적 낮은 것이 바람직하다. 또한, 이미 설명한 바와 같이 무기막(22)에 대해서도, 이러한 CVD 모듈(101)을 사용해서 형성할 수 있다. CVD 모듈(101)로서는, 예를 들어 진공 처리 장치(6)의 진공 반송실(68)에, 다른 모듈과 마찬가지로 접속되어 사용된다.
그런데 무기막(22)에 대해서 보충해서 설명해 두면, 이온 주입에 의해 탄화층이 형성되어버리는 유기막 이외의 막이면 되며, Cu(구리)막, Ti(티타늄)막, Al(알루미늄)막 등의 금속막도 무기막에 포함된다. 또한, 무기막(22)과 폴리요소막(21)과의 사이에는, 이들 무기막(22) 및 폴리요소막(21)과는 상이한 재질의 막이 개재하고 있어도 된다. 그런데 상기 처리에서는 에칭 처리 모듈(70), 해중합 모듈(79)의 순서로 웨이퍼(W)를 반송하여, 무기막(22)을 제거하고 나서 폴리요소막(21)을 제거하고 있지만, 해중합 모듈(79), 에칭 처리 모듈(70)의 순서로 웨이퍼(W)를 반송하여, 폴리요소막(21)을 제거하고 나서 무기막(22)을 제거해도 된다. 단, 폴리요소막(21)을 제거하기 위한 가열 종료 후, 원료 단량체가 웨이퍼(W)로부터 확산하지 않고 웨이퍼(W)의 주위에 잔류하고 있으면, 다시 이 원료 단량체로부터 폴리요소막(21)이 형성되어버린다. 폴리요소막(21) 상에 막이 설치되어 있으면 이 원료 단량체의 확산이 억제될 우려가 있으므로, 확실하게 폴리요소막(21)을 제거하기 위해서는 무기막(22)을 먼저 제거하고, 당해 폴리요소막(21)의 상방이 개방된 상태에서, 당해 폴리요소막(21)의 해중합을 행하는 것이 바람직하다.
또한, 본 발명은, 소스나 드레인을 형성하기 위해서 이온 주입을 행하는 경우나 LDD(Lightly Doped Drain)를 형성하는 경우 등, 반도체 장치의 제조 공정 중의 다양한 이온 주입을 행하는 공정에 적용할 수 있다. 또한, 본 발명은 상기한 실시 형태에 한정되지 않고, 각 실시 형태에서 나타내는 예는 적절히 변경하거나, 서로 조합하거나 하는 것이 가능하다.
[평가 시험]
이하, 본 발명에 관련해서 행하여진 평가 시험에 대해서 설명한다.
·평가 시험 1
평가 시험 1로서, 한 변이 8cm인 정사각 형상의 기판의 표면에 폴리요소막(21)을 성막하고, 당해 폴리요소막(21)의 막 두께와 굴절률을 측정한 후, 직경이 300mm인 웨이퍼(W) 상에 당해 기판을 점착 테이프에 의해 고정된 상태에서 이온 주입을 행하였다. 이온 주입 후, 폴리요소막(21)의 막 두께와 굴절률을 측정하였다. 그 후, 웨이퍼를 350℃에서 5분간 가열하거나, 또는 450℃에서 5분간 가열하였다. 그리고, 이 가열 처리 후의 폴리요소막(21)의 상태를 조사하였다.
상기 이온 주입은, 4종류의 처리 조건 중 어느 하나에서 행하고 있다. 이 처리 조건으로서 에너지, 도우즈량, 도펀트가 각각 250keV, 1E13cm-2, 인(P)인 것을 평가 시험 1-1로 한다. 이 평가 시험 1-1에서, 이온 주입 전에 있어서의 폴리요소막(21)의 막 두께, 굴절률은, 각각 471nm, 1.534이었다. 처리 조건으로서, 에너지 및 도우즈량에 대해서는 평가 시험 1-1과 동일하고, 도펀트가 BF3인 것을 평가 시험 1-2로 한다. 이 평가 시험 1-2에서 이온 주입 전에 있어서의 폴리요소막(21)의 막 두께, 굴절률은, 각각 463nm, 1.532이었다. 또한, 처리 조건으로서 에너지, 도우즈량, 도펀트가 각각 10keV, 1E15cm-2, P인 것을 평가 시험 1-3으로 한다. 이 평가 시험 1-3에서 이온 주입 전에 있어서의 폴리요소막(21)의 막 두께, 굴절률은, 각각 483nm, 1.534이었다. 처리 조건으로서, 에너지 및 도우즈량에 대해서는 평가 시험 1-3과 동일하고, 도펀트가 BF3인 것을 평가 시험 1-4로 한다. 이 평가 시험 1-4에서 이온 주입 전에 있어서의 폴리요소막(21)의 막 두께, 굴절률은, 각각 310nm, 1.532이었다.
하기 표 1은, 평가 시험 1의 결과를 정리한 것이다. 평가 시험 1-1, 1-2에 대해서, 350℃의 가열 처리를 행한 경우에는 폴리요소막(21)의 막 두께는 50nm보다 작게 되어 있고, 450℃의 가열 처리를 행한 경우에는 폴리요소막(21)은 소실되었다. 평가 시험 1-3, 1-4에 대해서, 이온 주입 후의 폴리요소막(21)의 막 두께 및 굴절률을 측정할 수 없었다. 이것은 탄화층이 형성된 것에 의한 것이다. 그리고, 350℃의 가열 처리를 행한 경우에는 폴리요소막(21)이 백탁된 상태로 웨이퍼(W)에 잔류하고 있고, 450℃의 가열 처리를 행한 경우에는 탄화층이 껍질로서 잔류하여, 이 껍질이 파열되어 있는 것이 확인되었다. 즉, 탄화층이 제거되지 않고, 파티클원으로 되어 있는 것이 확인되었다. 이 평가 시험 1의 결과로부터, 본 발명은 평가 시험 1-3, 1-4와 같이 비교적 낮은 에너지, 또한 비교적 높은 도우즈로 이온 주입을 행하는 경우에 특히 유효하고, 폴리요소막(21) 상에는 무기막(22)을 형성하는 것이 유효한 것을 알 수 있다.
Figure pat00001
·평가 시험 2
평가 시험 2로서, 폴리요소막(21)을 웨이퍼(W)에 성막한 후, 푸리에 변환 적외선 분광 광도계(FT-IR)를 사용해서 폴리요소막(21) 중의 요소 결합의 존재를 나타내는 특정한 파장의 피크(초기 요소 결합 피크로 함)의 크기와, 폴리요소막(21) 중의 골격을 이루는 CH 결합의 존재를 나타내는 특정한 파장의 피크(초기 CH 결합 피크로 함)의 크기를 각각 취득하였다. 그 후, 이온 주입을 행하지 않고 어닐 처리를 하거나, 평가 시험 1-1과 동일한 처리 조건(저 도우즈, 고 에너지)에서 P를 이온 주입한 후에 어닐 처리를 하거나, 또는 평가 시험 1-3과 동일한 처리 조건(고 도우즈, 저 에너지)에서 P를 이온 주입한 후에 어닐 처리를 하거나 중 어느 하나를 행하였다. 이온 주입을 행하지 않고 어닐 처리한 것을 평가 시험 2-1, 평가 시험 1-1과 동일한 처리 조건에서 이온 주입한 후, 어닐 처리한 것을 평가 시험 2-2, 평가 시험 1-3과 동일한 처리 조건에서 이온 주입한 후, 어닐 처리한 것을 평가 시험 2-3으로 한다. 이들 평가 시험 2-1 내지 평가 시험 2-3의 어닐 처리는 5분간, 웨이퍼(W)마다 상이한 온도에서 행하였다.
그리고, 어닐 처리한 후의 웨이퍼(W)에 대해서 FT-IR을 사용하여, 요소 결합의 존재를 나타내는 특정한 파장의 피크(가열 후 요소 결합 피크)의 크기와, CH 결합의 존재를 나타내는 특정한 파장의 피크(가열 후 CH 결합 피크)의 크기를 각각 취득하였다. 그리고 웨이퍼(W)마다, 요소 결합의 피크의 유지율=가열 후 요소 결합 피크의 크기/초기 요소 결합 피크의 크기×100(％), CH 결합의 피크의 유지율=가열 후 CH 결합 피크의 크기/초기 CH 결합 피크의 크기×100(％)을 각각 산출하였다.
도 17, 도 18의 그래프는 평가 시험 3의 결과를 나타내고 있다. 도 17, 도 18의 그래프의 횡축은 어닐 처리 시의 웨이퍼(W)의 가열 온도를 나타내고, 도 17의 그래프의 종축, 도 18의 그래프의 종축은, 요소 결합의 피크의 유지율, CH 결합의 피크의 유지율을 각각 나타내고 있다. 이들 결합의 피크의 유지율이 클수록 폴리요소막(21)이 많이 잔류하고 있는 것을 나타낸다. 각 그래프에 있어서, 검게 칠한 사각의 플롯, 삼각의 플롯, 백색의 사각의 플롯으로 평가 시험 2-1의 결과, 평가 시험 2-2의 결과, 평가 시험 2-3의 결과를 각각 나타내고 있다.
평가 시험 2-1, 2-2를 비교하면, 가열 온도 300℃의 경우, 요소 결합의 피크의 유지율 및 CH 결합의 피크의 유지율에 대해서, 평가 시험 2-2가 약간 더 높다. 그리고, 350℃ 이상의 가열 온도에서는, 평가 시험 2-2에서 요소 결합의 피크의 유지율 및 CH 결합의 피크의 유지율에 대해서 매우 낮은 값으로 되어 있었다. 즉, 평가 시험 2-2에서는 이온 주입에 의해 변질된 개소를 포함하여, 폴리요소막(21)을 열에 의해 제거할 수 있음을 알 수 있다.
그러나, 평가 시험 2-3에서는, 가열 온도가 대략 300℃보다도 높고 400℃ 이하의 범위에서는, 평가 시험 2-1, 2-2에 비해 요소 결합의 피크의 유지율 및 CH 결합의 피크의 유지율이 높다. 즉, 폴리요소막(21)의 제거율이 낮은 것을 알 수 있다. 따라서, 이 평가 시험 3으로부터 폴리요소막(21)만을 마스크로 했을 경우, 탄화층이 형성되어버려, 폴리요소막(21)의 제거가 억제되어버리는 것을 알 수 있다. 또한, 그래프에서는 400℃ 이상의 경우의 평가 시험 2-3의 결과를 나타내지 않고 있지만, 탄화층의 파열이 일어난 것이 확인되었다. 따라서, 이 평가 시험 2로부터도 평가 시험 1과 마찬가지로, 폴리요소막(21) 상에 무기막(22)을 형성해서 이온 주입을 행하는 것이 유효한 것으로 확인되었다.
·평가 시험 3
아민으로서 H6XDA를 기화시켜 생성한 증기, 이소시아네이트로서 H6XDI를 기화시켜 생성한 증기를 웨이퍼(W)에 공급해서 폴리요소막(21)을 형성하였다. 단, 이 평가 시험 3에서는, 도 16에서 설명한 CVD 모듈(101)과는 달리, 웨이퍼(W)의 일단측으로부터 타단측을 향해서 수평 방향으로 각 증기가 공급되는 CVD 장치를 사용해서 성막을 행하였다. H6XDA로서는 85℃로 가열하고, 기화량은 0.3g/분으로 하였다. H6XDI로서는 110℃로 가열하고, 기화량은 0.1g/분으로 하였다. 이들 증기의 웨이퍼(W)에의 공급은 300초간 행하고, 진공 용기(101) 내의 압력은 0.2Torr(26.67Pa)로 하였다. 또한, 증기의 공급 중에 있어서의 웨이퍼(W)의 온도는 처리를 행할 때마다 변경하고 있으며, 80℃, 70℃ 또는 60℃로 설정하였다. 성막이 행하여진 웨이퍼(W)에 대해서는, 면내의 각 부에 형성된 폴리요소막(21)의 막 두께를 측정하였다.
웨이퍼(W)의 온도가 80℃인 경우에 있어서, 막 두께의 평균값은 54nm, 최댓값은 65nm, 최솟값은 40nm, 1σ는 13％이었다. 웨이퍼(W)의 온도가 70℃일 경우에 있어서, 막 두께의 평균값은 144nm, 최댓값은 188nm, 최솟값은 92nm, 1σ는 20％이었다. 웨이퍼(W)의 온도가 60℃일 경우에 있어서, 막 두께의 평균값은 297nm, 최댓값은 468nm, 최솟값은 142nm, 1σ는 34％이었다. 이상과 같이, 이 평가 시험 3으로부터는, 웨이퍼(W)에 대하여 아민의 증기 및 이소시아네이트의 증기를 공급함으로써, 폴리요소막(21)을 형성하는 것이 가능한 것으로 확인되었다.
·평가 시험 4
아민인 H6XDA를 아세톤에 첨가해서 제1 약액을, 이소시아네이트인 H6XDI를 아세톤에 첨가해서 제2 약액을 각각 제조하였다. 그리고, 이들 약액을 서로 혼합해서 혼합 용액으로서 제조한 직후에, 1500rpm으로 회전하는 기판에 스핀 코팅하였다. 그 후, 형성된 막의 중량과 막 두께를 측정하였다. 제1 약액, 제2 약액 내의 H6XDA, H6XDI의 농도는, 도포를 행할 때마다 변경하고, 서로 동일한 농도의 제1 약액, 제2 약액을 혼합해서 혼합 용액을 제조하였다.
상기 시험의 결과, 농도가 20wt％일 때 중량이 7.7mg, 막 두께가 3.6㎛이며, 농도가 5wt％일 때 중량이 1.7mg, 막 두께가 0.7㎛이며, 농도가 2.5wt％일 때 중량이 1.1mg, 막 두께가 0.5㎛이며, 농도가 2.0wt％일 때 중량이 0.8mg, 막 두께가 0.3㎛이며, 농도가 1.0wt％일 때 중량이 0.3mg, 막 두께가 0.1㎛이었다. 이 평가 시험 4의 결과로부터, 스핀 코팅에 의해 폴리요소막을 성막할 수 있음이 확인되었다.
W : 웨이퍼 14 : Si층
21 : 폴리요소막 22 : 무기막
23 : 레지스트막 3 : 도포, 현상 장치
36 : 무기막 형성 모듈 37 : 레지스트막 형성 모듈
38 : 현상 모듈 5 : 폴리요소막 형성 모듈
6 : 진공 처리 장치 6B : 제2 반송 기구
7 : 에칭 처리 모듈 8 : 도핑 모듈

Claims (11)

  1. 반도체 장치를 제조하는 방법에 있어서,
    상기 기판의 표면에 중합용 원료를 공급하여, 요소 결합을 갖는 중합체로 이루어지는 제1 마스크용 막을 형성하는 공정과,
    상기 제1 마스크용 막 상에 적층되도록, 제2 마스크용 무기막을 형성하는 공정과,
    상기 제1 마스크용 막 및 상기 제2 마스크용 무기막에 패턴을 형성하여, 상기 기판의 표면에 이온 주입을 행하는 공정과,
    상기 이온 주입 후에 상기 제2 마스크용 무기막을 제거하는 공정과,
    상기 이온 주입 후에 기판을 가열해서 상기 중합체를 해중합하여 상기 제1 마스크용 막을 제거하는 공정을
    포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 제1 마스크용 막 및 상기 제2 마스크용 무기막에 패턴을 형성하는 공정은, 제2 마스크용 막 상에 레지스트막을 적층하고, 계속해서 당해 레지스트막에 상기 패턴을 형성하고, 계속해서 당해 레지스트막의 상기 패턴을 제1 마스크용 막 및 제2 마스크용 무기막에 전사하는 공정을 포함하고,
    상기 이온 주입을 행하기 전까지 상기 레지스트막을 제거하는 공정을 포함하는, 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 제1 마스크용 막을 제거하는 공정은, 상기 기판을 300℃ 내지 450℃로 가열해서 행하여지는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 제2 마스크용 무기막은, 실리콘을 포함하는 막인, 반도체 장치의 제조 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 마스크용 막을 형성하는 공정은, 이소시아네이트의 액체와 아민의 액체를 상기 기판에 공급함과 함께, 가열된 당해 기판의 표면에서 상기 이소시아네이트와 아민을 중합 반응시키는 공정인, 반도체 장치의 제조 방법.
  6. 제5항에 있어서,
    상기 이소시아네이트의 액체와 아민의 액체를 상기 기판에 공급하는 공정은,
    이소시아네이트의 액체가 저류되는 제1 공급원으로부터 제1 유로에 이소시아네이트의 액체를 공급하는 공정과,
    아민의 액체가 저류되는 제2 공급원으로부터 제2 유로에 당해 아민의 액체를 공급하는 공정과,
    상기 제1 유로의 하류측과 상기 제2 유로의 하류측이 합류해서 형성되는 합류로에 상기 이소시아네이트의 액체와 상기 아민의 액체를 공급하고, 이들 액체를 혼합하여, 노즐로부터 상기 기판에 토출하는 공정,
    을 포함하는, 반도체 장치의 제조 방법.
  7. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 제1 마스크용 막을 형성하는 공정은, 이소시아네이트의 증기와 아민의 증기를 상기 기판에 공급함과 함께 당해 기판을 가열해서 이소시아네이트와 아민을 중합 반응시키는 공정인, 반도체 장치의 제조 방법.
  8. 기판의 표면에, 요소 결합을 갖는 중합체로 이루어지는 제1 마스크용 막을 형성하는 제1 성막부와,
    상기 제1 마스크용 막 상에 적층되도록, 제2 마스크용 무기막을 형성하는 제2 성막부와,
    상기 제2 마스크용 무기막 상에 적층되도록 레지스트막을 형성하는 제3 성막부와,
    상기 레지스트막이 노광된 후의 상기 기판을 가열 처리하는 가열 처리부와,
    가열 처리된 상기 기판을 현상하기 위한 현상 처리부와,
    기판을 처리하는 각 부의 사이의 반송을 행하기 위한 반송 기구를 포함하고,
    상기 제1 성막부는, 상기 기판을 적재하는 적재대와, 당해 적재대에 적재된 상기 기판에 중합용 액체를 기판에 공급하는 원료 토출부를 포함하는 기판 처리 장치.
  9. 제8항에 있어서,
    상기 제1 성막부는, 이소시아네이트를 제1 액체로서 기판에 공급하는 이소시아네이트용 원료 토출부와, 아민을 제2 액체로서 기판에 공급하는 아민용 원료 토출부를 포함하는, 기판 처리 장치.
  10. 요소 결합을 갖는 중합체로 이루어지는 제1 마스크용 막과, 당해 제1 마스크용 막 상에 적층된 제2 마스크용 무기막이 형성되고, 상기 제1 마스크용 막 및 상기 제2 마스크용 막에 마스크 패턴이 각각 형성된 기판에, 진공 분위기에서 이온을 주입하는 이온 주입 모듈과,
    상기 이온 주입 후에 진공 분위기에서 상기 제2 마스크용 막을 제거하기 위한 에칭 가스를 상기 기판에 공급하는 에칭 처리 모듈과,
    상기 이온 주입 후에 진공 분위기에서 상기 기판을 가열해서 상기 중합체를 해중합하여 상기 제1 마스크용 막을 제거하는 제거 모듈을
    포함하는 진공 처리 장치.
  11. 제10항에 있어서,
    상기 이온 주입 모듈을 구성하는 제1 진공 용기와,
    상기 제1 진공 용기와는 다르고, 상기 에칭 처리 모듈 및 상기 제거 모듈 중 적어도 한쪽을 구성하는 제2 진공 용기와,
    상기 제1 진공 용기와, 상기 제2 진공 용기와의 사이에서 상기 기판을 반송하는 반송 기구를 더 포함하는, 진공 처리 장치.
KR1020180024408A 2017-03-10 2018-02-28 반도체 장치의 제조 방법, 기판 처리 장치 및 진공 처리 장치 KR102312761B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2017-046467 2017-03-10
JP2017046467A JP6763325B2 (ja) 2017-03-10 2017-03-10 半導体装置の製造方法、基板処理装置及び真空処理装置

Publications (2)

Publication Number Publication Date
KR20180103704A true KR20180103704A (ko) 2018-09-19
KR102312761B1 KR102312761B1 (ko) 2021-10-15

Family

ID=63445504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180024408A KR102312761B1 (ko) 2017-03-10 2018-02-28 반도체 장치의 제조 방법, 기판 처리 장치 및 진공 처리 장치

Country Status (5)

Country Link
US (1) US10490405B2 (ko)
JP (1) JP6763325B2 (ko)
KR (1) KR102312761B1 (ko)
CN (1) CN108573854B (ko)
TW (1) TWI700731B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200035214A (ko) * 2018-09-25 2020-04-02 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6809315B2 (ja) * 2017-03-15 2021-01-06 東京エレクトロン株式会社 半導体装置の製造方法及び真空処理装置
KR20190035036A (ko) * 2017-09-25 2019-04-03 삼성전자주식회사 박막 형성 장치 및 이를 이용한 비정질 실리콘 막 형성방법
KR20200143605A (ko) * 2019-06-14 2020-12-24 삼성전자주식회사 열분해막을 이용한 반도체 소자의 제조 방법, 반도체 제조 장비 및 이를 이용하여 제조된 반도체 소자
CN110993615A (zh) * 2019-11-28 2020-04-10 信利(仁寿)高端显示科技有限公司 一种tft基板的离子注入方法和制作方法
JP7466406B2 (ja) 2020-08-20 2024-04-12 東京エレクトロン株式会社 半導体装置の製造方法および成膜装置
JP2022130880A (ja) * 2021-02-26 2022-09-07 株式会社Ｓｃｒｅｅｎホールディングス 基板処理装置、および、基板処理方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607365A (en) * 1969-05-12 1971-09-21 Minnesota Mining & Mfg Vapor phase method of coating substrates with polymeric coating
JPH0335239U (ko) * 1989-08-14 1991-04-05
JPH07209864A (ja) * 1994-01-20 1995-08-11 Ulvac Japan Ltd パターン形成方法およびパターン形成装置
US5851261A (en) * 1996-12-30 1998-12-22 Bayer Corporation Process for the production of polyurea encapsulated fertilizer particles and the encapsulated fertilizer particles produced by this process
US20050227482A1 (en) * 2004-03-24 2005-10-13 Korzenski Michael B Composition useful for removal of bottom anti-reflection coatings from patterned ion-implanted photoresist wafers
JP2005292528A (ja) * 2004-04-01 2005-10-20 Jsr Corp レジスト下層膜形成組成物、レジスト下層膜およびパターン形成方法
US20070218387A1 (en) * 2006-03-17 2007-09-20 Masayuki Ishii Toner as well as developer and image forming method using the same
JP2014160820A (ja) * 2013-02-20 2014-09-04 Imec コンフォーマル反射防止コーティング
JP2015018220A (ja) * 2013-06-11 2015-01-29 信越化学工業株式会社 下層膜材料及びパターン形成方法
JP2016051094A (ja) 2014-09-01 2016-04-11 信越化学工業株式会社 半導体装置基板の製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0335239A (ja) * 1989-06-30 1991-02-15 Toshiba Corp 半導体装置の製造方法
JP6088827B2 (ja) * 2013-01-10 2017-03-01 富士フイルム株式会社 ネガ型レジスト組成物、それを用いたレジスト膜及びパターン形成方法、並びにレジスト膜を備えたマスクブランクス
JP2014202969A (ja) * 2013-04-05 2014-10-27 富士フイルム株式会社 パターン形成方法、電子デバイス及びその製造方法
JP6097652B2 (ja) * 2013-07-31 2017-03-15 富士フイルム株式会社 パターン形成方法、パターン、並びに、これらを用いたエッチング方法、及び、電子デバイスの製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3607365A (en) * 1969-05-12 1971-09-21 Minnesota Mining & Mfg Vapor phase method of coating substrates with polymeric coating
JPH0335239U (ko) * 1989-08-14 1991-04-05
JPH07209864A (ja) * 1994-01-20 1995-08-11 Ulvac Japan Ltd パターン形成方法およびパターン形成装置
US5851261A (en) * 1996-12-30 1998-12-22 Bayer Corporation Process for the production of polyurea encapsulated fertilizer particles and the encapsulated fertilizer particles produced by this process
US20050227482A1 (en) * 2004-03-24 2005-10-13 Korzenski Michael B Composition useful for removal of bottom anti-reflection coatings from patterned ion-implanted photoresist wafers
KR20060128037A (ko) * 2004-03-24 2006-12-13 어드밴스드 테크놀러지 머티리얼즈, 인코포레이티드 패턴화된 이온―주입 포토레지스트 웨이퍼로부터 하부반사―방지 코팅 제거용 조성물
JP2005292528A (ja) * 2004-04-01 2005-10-20 Jsr Corp レジスト下層膜形成組成物、レジスト下層膜およびパターン形成方法
US20070218387A1 (en) * 2006-03-17 2007-09-20 Masayuki Ishii Toner as well as developer and image forming method using the same
JP2014160820A (ja) * 2013-02-20 2014-09-04 Imec コンフォーマル反射防止コーティング
JP2015018220A (ja) * 2013-06-11 2015-01-29 信越化学工業株式会社 下層膜材料及びパターン形成方法
JP2016051094A (ja) 2014-09-01 2016-04-11 信越化学工業株式会社 半導体装置基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200035214A (ko) * 2018-09-25 2020-04-02 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법

Also Published As

Publication number Publication date
CN108573854B (zh) 2023-02-28
CN108573854A (zh) 2018-09-25
TWI700731B (zh) 2020-08-01
JP6763325B2 (ja) 2020-09-30
US20180261458A1 (en) 2018-09-13
JP2018152422A (ja) 2018-09-27
KR102312761B1 (ko) 2021-10-15
US10490405B2 (en) 2019-11-26
TW201843704A (zh) 2018-12-16

Similar Documents

Publication Publication Date Title
KR102312761B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 진공 처리 장치
US11056349B2 (en) Method of fabricating semiconductor device, vacuum processing apparatus and substrate processing apparatus
JP6610812B2 (ja) 半導体装置の製造方法、真空処理装置及び基板処理装置
WO2013032873A1 (en) Double patterning etching process
US20150079799A1 (en) Method for stabilizing an interface post etch to minimize queue time issues before next processing step
KR20180065925A (ko) 반도체 장치의 제조 방법
KR20190046638A (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
CN108630530B (zh) 半导体装置的制造方法和真空处理装置
KR100806828B1 (ko) 웨이퍼 트랙 환경에서 플라즈마 처리 챔버들로 반도체웨이퍼들을 처리하기 위한 방법들 및 장치
US11069536B2 (en) Device manufacturing method
JP6696491B2 (ja) 半導体装置の製造方法及び真空処理装置
TW201903901A (zh) 絕緣膜之成膜方法、絕緣膜之成膜裝置及基板處理系統
JP7341100B2 (ja) 半導体装置の製造方法
US20200270392A1 (en) Composite for film formation and film forming method
US8497196B2 (en) Semiconductor device, method for fabricating the same and apparatus for fabricating the same
JP2023155943A (ja) 半導体装置の製造方法および半導体装置の製造システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right