CN1085343A - 通孔填料组合物 - Google Patents
通孔填料组合物 Download PDFInfo
- Publication number
- CN1085343A CN1085343A CN93103313A CN93103313A CN1085343A CN 1085343 A CN1085343 A CN 1085343A CN 93103313 A CN93103313 A CN 93103313A CN 93103313 A CN93103313 A CN 93103313A CN 1085343 A CN1085343 A CN 1085343A
- Authority
- CN
- China
- Prior art keywords
- roasting
- paste
- inorganic bond
- baked
- via fill
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Dispersion Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
- Conductive Materials (AREA)
Abstract
一种厚膜糊,特别适合用作通孔填料,包括细分
的不与银形成合金的导体金属颗粒,选自Os、Ru、Ir、
Rh及其混合物和合金,并可任意含有少量的无机粘
合剂,两者均分散于液体有机介质中。
Description
本发明涉及厚膜组合物,尤其是厚膜糊组合物,它们用于形成多层电子线路元件中的互连通孔。
电路密度的增大刺激了多层陶瓷电路的研制。针对这种需求,研究出了两类技术:(1)埋线技术和(2)在单片陶瓷基体上丝网印刷的多层互连电路的技术。
埋线陶瓷互连电路包括三种主要构件:电介质层,如氧化铝及与玻璃堇青石结合的氧化铝;金属化层,如在高温及还原条件下采用的Mo和W,或者在低温及空气或惰性气氛下采用的贵金属及其合金;和通孔填料导体,如贵金属及其混合物和合金,用来连接紧邻或近邻电路层中的导电路径。
电介质层最通常是由生带(green tape)形成,所谓生带是细分的未烧结的电介质和无机粘合材料颗粒分散在固体有机聚合物基质中(该有机聚合物在焙烧电介质材料时能挥发)而得到的膜。但是电介质层也能通过在基体上涂电介质厚膜糊而形成。这种厚膜糊是细分的电介质固体和无机粘合剂分散在含有溶于溶剂中的聚合物粘合剂的有机介质中的分散物。
多层电路的制造方法是在各层电介质带上形成孔(通孔),在带层上丝网印刷金属路径并用导体糊充填通孔;然后将通孔已填充的几层印有电路图形的生带片叠在一起,层压并在适当的温度焙烧以有效地挥发除去导电层和介电层中所含的有机物质,将导电金属烧结和使电介质致密化。依据任何具体系统中所用的材料,它们可在低温(800-1000℃)或高温(1300-1600℃)形成埋线陶瓷互连电路。
丝网印刷的多层互连电路的形成是通过将电介质糊、导体和引线导体(相当于埋线法中的通孔填料)丝网印刷在一片陶瓷基体上以构成相继的各层。通常是每一层,有时是一层上的每一部分(电介质和导体)分开印刷、干燥和焙烧的。然后重复该过程以形成多层结构。该技术限于几层电路,而据报导埋线(带)结构可达60层以上。
为了便于接线、提高可靠性和降低成本,可以埋入银导体和在最上层敷金来制造电路板。这种具有埋入的Ag和顶上敷Au导体的结构需要利用厚膜通孔填料糊组合物将埋入的Ag与外部的Au进行电连接。
用Ag、Au或Ag/Pd通孔填料糊连接,存在一些缺点。例如,Ag容易扩散到Au中,从而使Au导体褪色并由于存在Ag迁移到顶层的危险而降低了可靠性。Ag和Au相互扩散,尤其是在烧结它们的温度下(700-950℃),导致出现空隙和最终形成开路。在埋Ag和顶层敷Cu而用Ag、Cu、Au和Ag/Pd通孔填料糊连接时也遇到类似的问题。用Ag、Cu和Ag/Pd通孔填料胶连接Ag与Cu可能导致形成Ag-Cu共晶体,其熔融温度比Ag和Cu都低,这种连接变得容易熔融从而可能导致开路。
因此,非常需要一种通孔填料组合物,它要能连接不相似的金属(例如Ag和Au或Ag和Cu)并阻止一种金属扩散到另一种金属中。除了阻止扩散的性质外,该组合物也应当具有低的电阻和能适应多层结构的机械上的要求。
在其基本方面,本发明涉及一种厚膜糊组合物,包括分散在液体有机介质中的细分的导体金属颗粒,这种金属不会与银形成合金,可选自Os、Ru、Ir、Rh及其混合物和合金。
在进一方面,本发明涉及烧结的多层电子结构,包括交替的烧结的电介质层和导体电路图形层,它具有通孔相互连接,通孔中填充上述组合物,其中(1)烧结电介质带层包括烧结的氯化铝或分散在无机粘合剂基体中的细分的烧结氧化铝颗粒,和(2)导体电路图形和通孔填料组合物在空气中焙烧以完全除去其中的有机介质并烧结导电金属。
在再一方面,本发明涉及烧结的多层结构,包括交替的烧结的电介质材料和导体电路图形,它具有互连通孔,通孔中填充上述组合物,其中(1)烧结的电介质带层包括烧结的氧化铝或分散在无机粘合剂基体中的细分的烧结氧化铝颗粒,和(2)导体电路图形具有与通孔填料组合物相同的成分,并且导体电路图形和通孔填料组合物都在空气中焙烧以有效地完全使其中的有机介质挥发并烧结导电金属。
本发明的通孔填料组合物一般通过丝网印刷方法涂敷。这样,它们应当是可丝网印刷的厚膜糊的形式。这些通孔填料糊不需要使用无机粘合剂,因此它们包括分散在液体有机介质中的细分的不与银形成合金(即不与Ag形成固溶体)的金属颗粒。具有这种性质的合适的金属是Os、Ru、Ir、Rh及其混合物或合金。在这些金属中,以Ru为较好。金属颗粒可以部分氧化并且较好的是具有0.1-5m2/g的表面积。金属和液体有机介质的精确比例将依赖于糊的流变学。然而,一般情况下,糊料将含90-99%(重量)金属颗粒分散于1-10%的液体有机介质中。只要糊的流变性质适于印刷设备,介质和金属的比例不是关键性的。当组合物焙烧时,有机介质完全从糊中挥发,而导电金属颗粒被烧结。
在混合多层元件的制造中,导电层电路图形由用厚膜导体糊通过丝网印刷形成。这种糊包含分散在液体有机介质中的细分的银或银的低合金的颗粒。在有些情况下,糊料也可含有少量的无机粘合剂,通常不超过导电糊固体含量的约10%(重量)。如果真要使用,至少约需0.5%(重量)无机粘合剂才能获得足够的技术效果。无机粘合剂的软化点温度要低于银的烧结温度,通过焙烧具有厚膜糊导电层的多层组件,有机介质从糊中完全挥发,而银金属颗粒被烧结。如果确实使用无机粘合剂,它也将被烧结。应当注意到,按照本发明,上述通孔填料组合物同样适用于形成导电层。
对于通孔填料组合物、导电层糊以及生带,在每种场合中固体颗粒的尺寸本身不是关键性的,只要颗粒不要太大以致于对烧结发生不利影响或太大而不能进行丝网印刷或太小而带来处理的困难。因此,用于本发明的固体颗粒大小应当在0.1-20微米的范围内,较好在0.5-10微米范围。用于多层电路的介电层可以用厚膜糊或生带(未烧结)来形成。
在用电介质厚膜糊的情况下,电介质分隔层是丝网印刷的。在用电介质生带情况下,一层或多层生带层叠在底层基体上。电介质厚膜糊包括分散在液体有机介质中的细分的电介质固体颗粒,而电介质生带则包括分散在固体有机聚合物基体中的细分的电介质固体颗粒。在两种情况下,当电介质层被焙烧时,分散介质完全挥发,而电介质固体致密化。
当用生带形成电介质层时,该带是否含无机粘合剂依赖于该体系焙烧的温度。例如,氧化铝生带高温灼烧时(1300-1600℃)不需或只需很少无机粘合剂,因为它更可能在焙烧时充分致密化。这样,高温焙烧的氧化铝生带含0-10%(体积)无机粘合剂。另一方面,氧化铝生带在低温(800-1000℃)焙烧时需要相当体积量的在这种低焙烧温度下会烧结的无机粘合剂。在后一情况中,焙烧过的带基本上是氧化铝颗粒分散在烧结的玻璃粘合剂基体中。因此,在低温焙烧的氧化铝生带可含50%(体积)以上的无机粘合剂(以无机固体总量为基准)。对于达到本发明的优点,用于生带、导电层厚膜糊或通孔填料糊的无机粘合剂(如果含有的话)的化学成分不是关键性的。
在多层电路的制备中使用本发明的通孔填料组合物时,多层器件可在非还原气氛如空气或氮气中焙烧,不必要采用还原性气氛如氢气。本发明的组合物的一个明显的优点是它们能在空气中焙烧而无需特别调节焙烧的气氛。
实施例1
通过常规的组分混合物与辊压粉碎制备厚膜糊。糊料具有以下组分,按重量计:
有机介质(萜品醇,Texanol ,乙基纤维素)丁基化羟基甲苯大豆卵磷脂Texanol 钌金属粉末 | 4.25%0.10%1.00%0.65%93.00% |
上述厚膜糊用作按以下方式制造的互连多层电路的通孔填料:
1.用市售的氧化铝基生带(Du Pont 851 Green Tape)形成电介质层;
2.用金厚膜糊形成多层电路的外层导体电路图形;
3.用银厚膜糊形成多层电路的内部导体电路图形;和
4.用上述含钌糊填充连接各电路图形的通孔。
包括四个导电层和四个电介质层的组件切成分开的两部分并在空气中在850℃焙烧。为了观察多重焙烧的结果,一部分焙烧5次,另一部分焙烧10次。将两部分的各个通孔截面抛光,用电子探针微量分析法(EPA)检测截面上Ag和Au的分布。前用扫描电子显微镜(SEM)放大到100-500X检测这两部分。
焙烧过的样品的5X和10X的扫描电镜照片表明Au和Ru界面及Ag与Ru界面清晰且Ru金属被很好地烧结。EPA图表明在焙烧时几乎没有Au或Ag迁移到通孔填料中。
实施例2
为了测定在空气和氮气中焙烧本发明的通孔填料组合物的效果,用丝网印刷法在氧化铝基体上印上一层上述通孔填料糊并焙烧。焙烧后的印刷层厚约30微米。一层是在850℃在空气中焙烧的,另一层在900℃在氮气中焙烧。空气中焙烧的层的导电率为10毫欧姆每平方,而氮气中焙烧的具有明的金属外观,导电率为35毫欧姆每平方。这些数据表明,在氧化铝上焙烧时,不论哪种焙烧气氛,都能得到良好的导电率。这是与常规通孔填料糊相比的明显优点,在常规方法中氧化铝的反应活性对通孔填料的性能有不利的影响。
Claims (13)
1、一种厚膜糊组合物,其特征在于,以无机固体总量为基准计算,它包括90-100%重量的细分的不与银形成合金的,选自Os、Ru、Ir、Rh及其混合物和合金的导电金属颗粒,和10-0%重量的细分的无机粘合剂颗粒,两者均分散在液体有机介质中。
2、如权利要求1的组合物,其特征在于,其中的导电金属是Ru。
3、如权利要求1的组合物,其特征在于,该组合物含有0.5-10%的软化点为400-1000℃的无机粘合剂。
4、一种在被电介质层隔开的各电功能层之间形成导电通孔的方法,其特征在于包括以下步骤:
(1)在分隔电功能层的介电层中形成通孔;
(2)通过丝网印刷,用权利要求1的组合物填充通孔;和
(3)焙烧填充后的通孔以使液体有机介质从糊中挥发掉并烧结导电金属和可能有的无机粘合剂。
5、如权利要求4的方法,其特征在于,其中电介质层由不含无机粘合剂的氧化铝生带形成,通孔填料糊不含无机粘合剂,以及焙烧是在1300-1600℃下在非还原气氛中进行的。
6、如权利要求4的方法,其特征在于,其中电介质层由含无机粘合剂的氧化铝生带形成,通孔填料糊不含无机粘合剂,以及焙烧是在800-1000℃在非还原气氛下进行的。
7、如权利要求4的方法,其特征在于,其中电功能层选自电阻和导体。
8、如权利要求4的方法,其特征在于,其中电功能层是印刷和焙烧而形成的导体层,且所用的厚膜糊具有与通孔填料组合物相同的成分。
9、一种焙烧过的多层电子结构,其特征在于,该结构包括交替的电介带层和导体图形层,它们具有互连通孔,填充有权利要求1的厚膜糊,并且通过在非还原气氛下焙烧其中有机介质已完全挥而而导电金属已被烧结。
10、如权利要求9的焙烧过的多层电子结构,其特征在于,焙烧过的电介质带层包括氧化铝,而该结构是在1300-1600℃焙烧的。
11、如权利要求9的焙烧过的多层电子结构,其特征在于,焙烧过的电介质带层包括90-99.5%氧化铝和10-0.5%的软化点为800-1000℃的无机粘合剂,而该结构是在1300-1600℃温度下焙烧的。
12、如权利要求9的焙烧过的多层电子结构,其特征在于,焙烧过的电介质带层包括数量不占主要地位的分散在软化点为400-700℃的无机粘合剂基体中的氧化铝,并且该结构是在800-1000℃焙烧的。
13、如权利要求9的焙烧过的多层电子结构,其特征在于,焙烧过的导体电路图形组合物和通孔填料组合物是相同的。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US95627392A | 1992-10-05 | 1992-10-05 | |
US956,273 | 1992-10-05 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN1085343A true CN1085343A (zh) | 1994-04-13 |
Family
ID=25498017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN93103313A Pending CN1085343A (zh) | 1992-10-05 | 1993-03-23 | 通孔填料组合物 |
Country Status (6)
Country | Link |
---|---|
EP (1) | EP0591604B1 (zh) |
JP (1) | JP2724089B2 (zh) |
KR (1) | KR0128679B1 (zh) |
CN (1) | CN1085343A (zh) |
DE (1) | DE69311870T2 (zh) |
TW (1) | TW238393B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI413474B (zh) * | 2005-05-30 | 2013-10-21 | Sumitomo Electric Industries | 多層印刷配線板 |
CN111463192A (zh) * | 2013-08-01 | 2020-07-28 | 日月光半导体制造股份有限公司 | 半导体封装件 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5842106A (en) * | 1995-06-06 | 1998-11-24 | Sarnoff Corporation | Method of producing micro-electrical conduits |
US6146743A (en) * | 1997-02-21 | 2000-11-14 | Medtronic, Inc. | Barrier metallization in ceramic substrate for implantable medical devices |
US5855995A (en) * | 1997-02-21 | 1999-01-05 | Medtronic, Inc. | Ceramic substrate for implantable medical devices |
US7261841B2 (en) * | 2003-11-19 | 2007-08-28 | E. I. Du Pont De Nemours And Company | Thick film conductor case compositions for LTCC tape |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2280957A1 (fr) * | 1974-08-01 | 1976-02-27 | Ibm | Composition conductrice pour metallisation, support ceramique revetu de cette composition et procede de formation |
JPS6025290A (ja) * | 1983-07-21 | 1985-02-08 | 松下電器産業株式会社 | 混成集積回路基板の製造方法 |
US4514321A (en) * | 1983-08-25 | 1985-04-30 | E. I. Du Pont De Nemours And Company | Thick film conductor compositions |
JPS645095A (en) * | 1987-06-26 | 1989-01-10 | Tdk Corp | Formation of conductive pattern |
US4847003A (en) * | 1988-04-04 | 1989-07-11 | Delco Electronics Corporation | Electrical conductors |
JPH03281783A (ja) * | 1990-03-29 | 1991-12-12 | Vacuum Metallurgical Co Ltd | 金属薄膜の形成方法 |
-
1993
- 1993-03-05 EP EP93103541A patent/EP0591604B1/en not_active Expired - Lifetime
- 1993-03-05 DE DE69311870T patent/DE69311870T2/de not_active Expired - Fee Related
- 1993-03-08 TW TW082101686A patent/TW238393B/zh active
- 1993-03-10 JP JP5049229A patent/JP2724089B2/ja not_active Expired - Lifetime
- 1993-03-18 KR KR1019930004145A patent/KR0128679B1/ko not_active IP Right Cessation
- 1993-03-23 CN CN93103313A patent/CN1085343A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI413474B (zh) * | 2005-05-30 | 2013-10-21 | Sumitomo Electric Industries | 多層印刷配線板 |
CN111463192A (zh) * | 2013-08-01 | 2020-07-28 | 日月光半导体制造股份有限公司 | 半导体封装件 |
Also Published As
Publication number | Publication date |
---|---|
TW238393B (zh) | 1995-01-11 |
JPH06115947A (ja) | 1994-04-26 |
DE69311870D1 (de) | 1997-08-07 |
EP0591604A3 (en) | 1995-08-30 |
KR0128679B1 (ko) | 1998-04-06 |
JP2724089B2 (ja) | 1998-03-09 |
EP0591604B1 (en) | 1997-07-02 |
DE69311870T2 (de) | 1997-11-27 |
EP0591604A2 (en) | 1994-04-13 |
KR940010132A (ko) | 1994-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5439732A (en) | Ceramic multi-layer wiring board | |
EP1981320B1 (en) | Conductive paste, multilayer ceramic substrate and method for manufacturing multilayer ceramic substrate | |
US4517252A (en) | Pre-alloyed thick film conductor for use with aluminum wire bonding and method of bonding | |
EP0954026B1 (en) | Conductive paste and method for producing ceramic substrate using the same | |
CN1197102C (zh) | 多层陶瓷电子部件及其制造方法 | |
US8071187B2 (en) | Method for fabricating metallized ceramics substrate, metallized ceramics substrate fabricated by the method, and package | |
CN1282202C (zh) | 导电糊膏及其生产方法以及用其制成的印刷线路板 | |
CN1085343A (zh) | 通孔填料组合物 | |
US6117367A (en) | Pastes for improved substrate dimensional control | |
US9307649B2 (en) | Mixed-metal system conductors for use in low-temperature co-fired ceramic circuits and devices | |
JP3003413B2 (ja) | 多層セラミック基板の製造方法 | |
CN1637957A (zh) | 用于ltcc带的厚膜导体糊状组合物 | |
CN1274186C (zh) | 布线板及其制造方法 | |
JP2006100422A (ja) | 積層コンデンサ及びその製造方法 | |
JP5248941B2 (ja) | セラミック部品及びその製造方法 | |
JPH0812953B2 (ja) | ガラスセラミックス多層回路基板焼結体 | |
KR0173553B1 (ko) | 비어 충전 및 포착 패드 첩부용 후막 조성물 | |
JP2010010394A (ja) | セラミック配線基板 | |
JPH10178247A (ja) | 配線基板およびその製造方法 | |
JPH04329207A (ja) | 導体組成物および配線基板 | |
DE102004025549A1 (de) | Verfahren zur Herstellung von elektrischen Bauelementen sowie elektrisches Bauelement, insbesondere Sensorelement | |
JPH06104571A (ja) | 低温焼成セラミックス多層基板の製造方法 | |
JPH0737421A (ja) | バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |