KR940010132A - 비아 충진 조성물 - Google Patents

비아 충진 조성물 Download PDF

Info

Publication number
KR940010132A
KR940010132A KR1019930004145A KR930004145A KR940010132A KR 940010132 A KR940010132 A KR 940010132A KR 1019930004145 A KR1019930004145 A KR 1019930004145A KR 930004145 A KR930004145 A KR 930004145A KR 940010132 A KR940010132 A KR 940010132A
Authority
KR
South Korea
Prior art keywords
fired
inorganic binder
layer
composition
dielectric
Prior art date
Application number
KR1019930004145A
Other languages
English (en)
Other versions
KR0128679B1 (ko
Inventor
호마달리 자콥
하비 몬스 아더
Original Assignee
미리암 디. 메코너헤이
이. 아이. 듀폰 디 네모아 앤드 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미리암 디. 메코너헤이, 이. 아이. 듀폰 디 네모아 앤드 캄파니 filed Critical 미리암 디. 메코너헤이
Publication of KR940010132A publication Critical patent/KR940010132A/ko
Application granted granted Critical
Publication of KR0128679B1 publication Critical patent/KR0128679B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Conductive Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

은과 합금될수 없는Os, Ru, Ir, Rh 및 이들의 혼합물 및 합금으로 이루어진 군으로부터 선택된 전도성 금속의 미분 입자와, 임의로 소량의 무기 결합제로 이루어지고, 액체 유기 매질중에 분산된, 비아충진용으로 특히 적당한 후막 페이스트.

Description

비아 충진 조성물
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (13)

  1. 은과 합금될수 없는 Os, Ru, Ir, Rh 및 이들의 혼합물 및 합금으로 이루어진 군으로부터 선택된 전도성금속의 미분 입자, 전체 무기 고상물 기준으로 90-100중량% 및 무기 결합제의 미분입자 10-0중량%로 이루어지고, 액체 유기 매질에 분산된 후막 페이스트 조성물.
  2. 제1항에 있어서, 전도성 금속이 Ru인 조성물.
  3. 제1항에 있어서, 400-1000℃의 연화점을 갖는 무기 결합제 0.5-10%를 함유하는 조성물.
  4. (1)전기 기능층들을 분리시키는 유전층에 비아 홀을 형성시키는 단계, (2)스크린 인쇄에 의해 비아 홀을 제1항 기재의 조성물로 충진시키는 단계, (3)충진된 비아 홀을 소정하여 페이스트로부터 액체 유기 매질을 휘발시키고, 전도성 금속 입자와 존재하는 경우 무기 결합제를 소결시키는 단계의 연속 단계로 이루어진, 유전층에 의해 분리된 전기 기능층들 사이에 전기 전도성 비아를 형성하는 방법.
  5. 제4항에 있어서, 유전층이 무기 결합제를 함유하지 않는 알루미나 그린 테이프로부터 형성되고, 비아충진 페이스트가 무기 결합제를 함유하지 않으며, 소성이 비환원성 분위기하에 1300-1600℃에서 수행되는 방법.
  6. 제4항에 있어서, 유전층이 무기 결합제를 함유한 알루미나 그린 테이프로부터 형성되며, 비아 충진 페이스트가 무기 결합제를 함유하고, 소성이 비환원성 분리기하에 800-1000℃에서 수행되는 방법.
  7. 제4항에 있어서, 전기 기능층이 저항체 및 전도체로부터 선택되는 방법.
  8. 제4항에 있어서, 전기 기능층이 비아충진 조성물과 동일한 조성을 갖는 후막 페이스트를 인쇄 및 소성시킴으로써 제조된 전도성 층인 방법.
  9. 유전성 테이프층과 전도체 패턴층의 교대층으로 이루어지고, 제1항 기재의 후막 페이스트로 충진된 상호 접속 비아를 가지며, 비환원성 분위기하에서 소성됨으로써 유기 매질이 완전히 휘발되고 전도성 금속이 소결된 소성된 다층 전자 구조체.
  10. 제9항에 있어서, 소성된 유전성 테이프층이 알루미나로 이루어지고, 구조체가 1300-1600℃의 온도에서 소성된 것인 다층 전자 구조체.
  11. 제9항에 있어서, 소성된 유전성 테이프가 90-99.5%의 알루미나와 10-0.5%의 800-1000℃의 연화점을 갖는 무기 결합제로 이루어지고, 구조체가 1300-1600℃의 온도에서 소성된 것인 소성된 다층 전자 구조체.
  12. 제9항에 있어서, 소성된 유전성 테이프층이 400-700℃의 연화점을 갖는 무기 결합제의 매트릭스중에 분산된 소량의 알루미나로 이루어지고, 구조체가 800-1000℃의 온도에서 소성된 것인 소성인 다층 전자 구조체.
  13. 제9항에 있어서, 전도체 패턴과 비아 충진 재료의 소성된 조성이 서로 동일한 것인 소성된 다층 전자 구조체.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930004145A 1992-10-05 1993-03-18 비아 충진 조성물 KR0128679B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US95627392A 1992-10-05 1992-10-05
US07/956,273 1992-10-05
US7/956,273 1992-10-05

Publications (2)

Publication Number Publication Date
KR940010132A true KR940010132A (ko) 1994-05-24
KR0128679B1 KR0128679B1 (ko) 1998-04-06

Family

ID=25498017

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930004145A KR0128679B1 (ko) 1992-10-05 1993-03-18 비아 충진 조성물

Country Status (6)

Country Link
EP (1) EP0591604B1 (ko)
JP (1) JP2724089B2 (ko)
KR (1) KR0128679B1 (ko)
CN (1) CN1085343A (ko)
DE (1) DE69311870T2 (ko)
TW (1) TW238393B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100617436B1 (ko) * 2003-11-19 2006-08-31 이 아이 듀폰 디 네모아 앤드 캄파니 Ｌｔｃｃ 테이프를 위한 후막 도체 페이스트 조성물

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1996039260A1 (en) * 1995-06-06 1996-12-12 David Sarnoff Research Center, Inc. Method of producing micro-electrical conduits
US6146743A (en) * 1997-02-21 2000-11-14 Medtronic, Inc. Barrier metallization in ceramic substrate for implantable medical devices
US5855995A (en) * 1997-02-21 1999-01-05 Medtronic, Inc. Ceramic substrate for implantable medical devices
WO2006129487A1 (ja) * 2005-05-30 2006-12-07 Sumitomo Electric Industries, Ltd. 導電性ペースト及びそれを用いた多層プリント配線板
CN111463192A (zh) * 2013-08-01 2020-07-28 日月光半导体制造股份有限公司 半导体封装件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2280957A1 (fr) * 1974-08-01 1976-02-27 Ibm Composition conductrice pour metallisation, support ceramique revetu de cette composition et procede de formation
JPS6025290A (ja) * 1983-07-21 1985-02-08 松下電器産業株式会社 混成集積回路基板の製造方法
US4514321A (en) * 1983-08-25 1985-04-30 E. I. Du Pont De Nemours And Company Thick film conductor compositions
JPS645095A (en) * 1987-06-26 1989-01-10 Tdk Corp Formation of conductive pattern
US4847003A (en) * 1988-04-04 1989-07-11 Delco Electronics Corporation Electrical conductors
JPH03281783A (ja) * 1990-03-29 1991-12-12 Vacuum Metallurgical Co Ltd 金属薄膜の形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100617436B1 (ko) * 2003-11-19 2006-08-31 이 아이 듀폰 디 네모아 앤드 캄파니 Ｌｔｃｃ 테이프를 위한 후막 도체 페이스트 조성물

Also Published As

Publication number Publication date
KR0128679B1 (ko) 1998-04-06
TW238393B (ko) 1995-01-11
JPH06115947A (ja) 1994-04-26
EP0591604A2 (en) 1994-04-13
JP2724089B2 (ja) 1998-03-09
DE69311870T2 (de) 1997-11-27
CN1085343A (zh) 1994-04-13
EP0591604A3 (en) 1995-08-30
DE69311870D1 (de) 1997-08-07
EP0591604B1 (en) 1997-07-02

Similar Documents

Publication Publication Date Title
US3965552A (en) Process for forming internal conductors and electrodes
US3679950A (en) Ceramic capacitors
US4191789A (en) Fabrication of bi-level circuits
US4071880A (en) Ceramic bodies with end termination electrodes
KR880002411A (ko) 소성된 다층 전자 부품의 중간층 소성도증 기포생성을 억제하기 위한 방법.
KR910003707A (ko) 후막 도체 조성물
US3784887A (en) Process for making capacitors and capacitors made thereby
KR850002682A (ko) 세라믹 다층기판 및 그 제조방법
JPH0387091A (ja) アルミナ多層配線基板及びその製造方法
US3772748A (en) Method for forming electrodes and conductors
US3829356A (en) Sintered ceramic bodies with porous portions
JP3467872B2 (ja) 多層セラミック基板の製造方法
KR940010132A (ko) 비아 충진 조성물
JP3467873B2 (ja) 多層セラミック基板の製造方法
KR970027020A (ko) 비어 충전 및 포착 패드 첩부용 후막 조성물
JPH03272197A (ja) 多層ガラスセラミック回路基板の製造方法
CA1088641A (en) Articles with internal conductors and method of making such articles
KR880010448A (ko) 후막 전자 물질
JPS60176296A (ja) グレ−ズ抵抗素子一体型多層基板の製造方法
JPS5858716A (ja) 積層セラミツクコンデンサ
KR850003819A (ko) 축전기 전극 조성물
JPH1083717A (ja) 導電性組成物
JPH0467359B2 (ko)
CA1039370A (en) Articles with internal conductors and method of making such articles
JPH08242049A (ja) 多層配線基板用導電性ペースト

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee