CN108495749A - 导电性基板 - Google Patents

导电性基板 Download PDF

Info

Publication number
CN108495749A
CN108495749A CN201780008071.8A CN201780008071A CN108495749A CN 108495749 A CN108495749 A CN 108495749A CN 201780008071 A CN201780008071 A CN 201780008071A CN 108495749 A CN108495749 A CN 108495749A
Authority
CN
China
Prior art keywords
layer
metal
conductive board
blackening
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780008071.8A
Other languages
English (en)
Other versions
CN108495749B (zh
Inventor
下地匠
志贺大树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Publication of CN108495749A publication Critical patent/CN108495749A/zh
Application granted granted Critical
Publication of CN108495749B publication Critical patent/CN108495749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B5/00Non-insulated conductors or conductive bodies characterised by their form
    • H01B5/14Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/021Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material including at least one metal alloy layer
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14Metallic material, boron or silicon
    • C23C14/18Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00Electroplating: Baths therefor
    • C25D3/02Electroplating: Baths therefor from solutions
    • C25D3/56Electroplating: Baths therefor from solutions of alloys
    • C25D3/562Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of iron or nickel or cobalt
    • CCHEMISTRY; METALLURGY
    • C25ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25DPROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D9/00Electrolytic coating other than with metals
    • C25D9/04Electrolytic coating other than with metals with inorganic materials
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Electrochemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Laminated Bodies (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

本发明提供一种导电性基板,其包括透明基材、形成在该透明基材的至少一个面上的金属层、形成在该金属层上的黑化层,该黑化层包含单质镍、镍氧化物、镍氢氧化物及铜。

Description

导电性基板
技术领域
本发明涉及一种导电性基板。
背景技术
静电容量式触控面板,通过检测物体接近面板表面时引起的静电容量的变化,将该接近的物体在面板表面上的位置信息变换成电信号。用于静电容量式触控面板的导电性基板被设置在显示器的表面,因此导电性基板的导电层的材料被要求具有低反射率、不易辨识。
因此,作为用于触控面板用导电性基板的导电层的材料,使用反射率低、不易辨识的材料,并形成在透明基板或透明薄膜上。
例如专利文献1公开了1种历来的触控面板用透明导电性薄膜,其中在高分子薄膜上形成有作为透明导电膜的ITO(氧化铟-锡)膜。
然而,近年来随着具备触控面板的显示器的大画面化发展,触控面板用透明导电性薄膜等的导电性基板也被要求大面积化。但是,ITO因其电阻值高,而存在无法对应导电性基板的大面积化的问题。
对此,为了抑制导电性基板的电阻,已提出作为导电层使用铜网格配线,并对铜网格配线的表面进行黑化处理的方法。
例如,专利文献2公开了一种薄膜状触控面板感应器的制造方法,其包括:在由薄膜支持的铜薄膜上形成保护层的工序;通过光刻法,至少将保护层加工成条纹状配线图案及引出(lead out)用配线图案的工序;通过蚀刻去除露出的铜薄膜,形成条纹状铜配线及引出用铜配线的工序;对铜配线进行黑化处理的工序。
然而,专利文献2中采用的这种通过蚀刻形成条纹状铜配线之后对铜配线进行黑化处理的方法,因制造工序增加,而造成生产性方面的问题。
对此,本发明的发明者们,针对透明基材上形成有金属层及黑化层的导电性基板,研究了通过对金属层及黑化层进行蚀刻来形成具有所希望的配线图案的导电性基板,从而可削减制造工序,获得高生产性的导电性基板的制造方法。
<现有技术文献>
<专利文献>
专利文献1:日本国特开2003-151358号公报
专利文献2:日本国特开2013-206315号公报
发明内容
<本发明要解决的课题>
然而,金属层及黑化层对蚀刻液的反应性有时大为不同。因此,若对金属层及黑化层同时进行蚀刻,有时会出现无法将其中一层蚀刻成目标的形状,或平面内的蚀刻不均匀而造成尺寸偏差的情况,从而造成无法对金属层及黑化层同时进行蚀刻的问题。
鉴于上述现有技术的问题,本发明的一个形态其目的在于提供一种能够同时对金属层及黑化层进行蚀刻的导电性基板。
<解决上述课题的手段>
为了解决上述问题,本发明的一个形态提供一种导电性基板,其包括透明基材、形成在该透明基材的至少一个面上的金属层、形成在该金属层上的黑化层,该黑化层包含单质镍、镍氧化物、镍氢氧化物及铜。
<发明的效果>
根据本发明的一个形态,能够提供可同时对金属层及黑化层进行蚀刻的导电性基板。
附图说明
图1A是本发明的实施方式的导电性基板的剖面图。
图1B是本发明的实施方式的导电性基板的剖面图。
图2A是本发明的实施方式的导电性基板的剖面图。
图2B是本发明的实施方式的导电性基板的剖面图。
图3是本发明的实施方式的具有网格状配线的导电性基板的俯视图。
图4A是沿着图3的A-A’线的剖面图。
图4B是沿着图3的A-A’线的剖面图。
具体实施方式
以下,关于本发明的导电性基板及导电性基板的制造方法的一实施方式进行说明。
(导电性基板)
本实施方式的导电性基板可以具有透明基材、形成在透明基材的至少一个面上的金属层、形成在金属层上的黑化层。且,黑化层可以包含单质镍、镍氧化物、镍氢氧化物及铜。
在此,本实施方式中的导电性基板包括,透明基材的表面上具有金属层及黑化层且对金属层等进行图案化之前的基板,以及对金属层等进行图案化之后的基板,即配线基板。对金属层及黑化层进行图案化之后的导电性基板,由于其包含透明基材未被金属层等覆盖的区域,因此可使光透射,构成透明导电性基板。
在此,首先对本实施方式的导电性基板中包含的各构件进行说明。
关于透明基材并无特别限定,能够优选使用可使可见光透射的绝缘体薄膜或玻璃基板等。
作为可使可见光透射的绝缘体薄膜,例如可以优选使用聚酰胺(polyamide)类薄膜、聚对苯二甲酸乙二酯(polyethylene terephthalate)类薄膜、聚萘二甲酸乙二酯(polyethylene naphthalate)类薄膜、环烯烃(cycloolefin)类薄膜、聚亚酰胺(polyimide)类薄膜、聚碳酸酯(poly carbonate)类薄膜等的树脂薄膜等。尤其是,作为可使可见光透射的绝缘体薄膜的材料,更优选使用PET(聚对苯二甲酸乙二酯)、COP(环烯烃共聚物)、PEN(聚萘二甲酸乙二酯)、聚亚酰胺、聚酰胺、聚碳酸酯等。
关于透明基材的厚度并无特别限定,可以根据作为导电性基板时被要求的强度或静电容量、光透射率等,任意选择。透明基材的厚度例如可以是10μm以上200μm以下。尤其在用于触控面板用途的情况下,透明基材的厚度优选为20μm以上120μm以下,更优选为20μm以上100μm以下。用于触控面板用途的情况下,例如用于需要减小显示器整体厚度的用途时,透明基材的厚度优选为20μm以上50μm以下。
透明基材优选具有较高的全光线透射率,例如全光线透射率优选为30%以上、更优选为60%以上。透明基材的全光线透射率在上述范围时,例如在用于触控面板用途的情况下,可充分确保显示器的辨识性。
在此,可以根据JIS K 7361-1规定的方法来评价透明性基材的全光线透射率。
以下,关于金属层进行说明。
关于构成金属层的材料并无特别限定,可以选择导电率符合用途的材料。铜具有良好的电特性且容易进行蚀刻处理,因此,作为构成金属层的材料优选使用铜。即,金属层优选包含铜。
在金属层包含铜的情况下,构成金属层的材料例如优选是由Cu及从Ni、Mo、Ta、Ti、V、Cr、Fe、Mn、Co、W中选择的至少1种以上的金属构成的铜合金,或是包含铜及从上述金属中选择的1种以上的金属的材料。另外,金属层也可以是由铜构成的铜层。
关于形成金属层的方法并无特别限定,但为了避免图案化后的导电性基板中的透明基材被露出的部分的光透射率降低,在其他构件与金属层之间最好不配置粘合剂。即,优选在其他构件的上面直接形成金属层。在此,例如可以在下述密接层或透明基材的上面形成、配置金属层。因此,优选在密接层或透明基材的上面直接形成、配置金属层。
由于在其他构件的上面直接形成金属层,金属层优选具有采用干式镀法形成的金属薄膜层。关于干式镀法并无特别限定,例如可以使用蒸镀法或溅镀法、离子镀法等。溅镀法尤其容易控制膜厚,因此优选采用溅镀法。
另外,想进一步加厚金属层时,在采用干式镀法形成金属薄膜层之后,可以采用湿式镀法叠层金属镀层。具体而言,例如可以在透明基材或密接层上,采用干式镀法形成金属薄膜层,并以该金属薄膜层作为供电层,采用作为湿式镀法之一种的电镀法来形成金属镀层。
在此,仅采用上述干式镀法形成金属层的情况下,能由金属薄膜层构成金属层。此外,组合干式镀法及湿式镀法来形成金属层的情况下,能由金属薄膜层及金属镀层构成金属层。
如上所述,可以仅采用干式镀法,或组合使用干式镀法及湿式镀法来形成金属层,因此无需使用粘合剂就能够在透明基材或密接层上直接形成、配置金属层。
关于金属层的厚度并无特别限定,可以根据金属层被用为配线时提供给该配线的电流大小或配线宽度等,任意选择。
然而,随着金属层增厚,通过蚀刻来形成配线图案时需要更多的蚀刻时间,从而容易发生侧蚀,有时会出现难以形成细线等的问题。因此,金属层的厚度优选为5μm以下,更优选为3μm以下。
另外,尤其从降低导电性基板的电阻值,以提供充分的电流的观点而论,例如金属层的厚度优选为50nm以上,更优选为60nm以上,进而优选为150nm以上。
在此,如上所述金属层具有金属薄膜层及金属镀层的情况下,金属薄膜层的厚度与金属镀层的厚度的合计厚度优选在上述范围内。
无论是金属层由金属薄膜层构成的情况,还是由金属薄膜层及金属镀层构成的情况,关于金属薄膜层的厚度均无特别限定,例如优选为50nm以上700nm以下。
以下,关于黑化层进行说明。
金属层具有金属光泽,因此,如果仅是在透明基材上对金属层进行蚀刻来形成配线,因配线会反射光,例如用于触控面板用配线基板的情况下,会造成显示器的辨识性降低的问题。因此,一直在对黑化层的设置方法进行研究。然而,金属层及黑化层对蚀刻液的反应性有时大为不同,若对金属层及黑化层同时进行蚀刻,会出现无法将金属层或黑化层蚀刻成所希望的形状,或尺寸有偏差等的问题。因此,在历来研究的导电性基板中,必须在不同的工序对金属层及黑化层进行蚀刻,而难以同时,即同一工序对金属层及黑化层进行蚀刻。
对此,本发明的发明者们关于能与金属层同时进行蚀刻的黑化层,即,对蚀刻液的反应性良好,与金属层同时进行蚀刻时也能够获得规定形状的图案,且能够抑制发生尺寸偏差的黑化层进行了研究。其结果发现,黑化层包含单质镍、镍氧化物、镍氢氧化物及铜时,黑化层能够对蚀刻液显出与金属层大致同等的反应性,从而完成了本发明。
如上所述,本实施方式的导电性基板的黑化层可以包含单质镍、镍氧化物、镍氢氧化物及铜。
在此,关于黑化层包含的铜的状态并无特别限定,例如可以包含铜单体及/或铜化合物形式的铜。作为铜化合物,例如可以举出铜氧化物及铜氢氧化物等。
因此,黑化层例如包含单质镍、镍氧化物及镍氢氧化物,还可以包含从铜单体即金属铜、铜氧化物、铜氢氧化物中选择的1种以上。
如上所述,黑化层包含镍氧化物及镍氢氧化物时,黑化层成为能够抑制金属层表面的光反射的颜色,从而能够发挥作为黑化层的功能。
另外,黑化层还包含例如铜单体及/或铜化合物形式的铜时,黑化层对蚀刻液的反应性可达到与金属层同等的程度。因此,在对金属层及黑化层同时进行蚀刻的情况下,能够将两个层都蚀刻成目标的形状,可以在平面内进行均匀蚀刻,抑制发生尺寸偏差。即,能够对金属层及黑化层同时进行蚀刻。
关于黑化层中包含的各成分的比率并无特别限定,可以根据导电性基板被要求的光反射抑制程度、对蚀刻液的反应性程度等,任意选择。然而,从充分提高对蚀刻液的反应性的观点而言,例如,关于黑化层,根据通过X射线光电子分光法(XPS)测定的Ni 2P光谱及Cu LMM光谱求出的镍原子数为100时,铜原子数之比优选为5以上90以下。即,黑化层中包含的镍与铜,按其原子数之比率,镍为100的情况下,铜优选为5以上90以下。镍原子数为100的情况下,铜原子数之比更优选为7以上90以下,进而优选为7以上65以下。
在此,镍原子数是指黑化层中包含的全部镍原子之数,不仅包含以单质形式存在的镍,还包含形成镍氧化物等化合物的镍。
另外,关于黑化层,对通过XPS测定出的Ni 2P光谱进行峰值分离解析而算出的黑化层包含的单质镍,即,金属镍的原子数为100时,构成镍氧化物的镍原子数优选为25以上280以下,构成镍氢氧化物的镍原子数优选为10以上220以下。其理由在于,黑化层中,相对于金属镍,包含规定比率的镍氧化物及镍氢氧化物时,可使黑化层成为尤其适合抑制金属层表面的光反射的颜色。
在此,如上所述,采用XPS对黑化层进行测定时,为了能够分析内部状态,例如,优选先通过Ar离子蚀刻等,除去黑化层最表面的10nm部分,然后进行测定。
关于黑化层的形成方法并无特别限定,只要是能够形成包含上述各成分的黑化层的方法,可以选择任意的方法。在此,湿式法容易控制包含上述各成分的黑化层的组成,因此优选使用湿式法。
作为湿式法,尤其优选电镀法。
关于通过电镀法进行黑化层成膜时使用的黑化镀液,调制成能够形成具有上述组成的黑化层即可,对其组成并无特别限定。例如,可以优选使用包含镍离子、铜离子、pH调整剂的黑化镀液。
关于黑化镀液中各成分的浓度并无特别限定,可以根据成膜的黑化层被要求的金属层表面光反射抑制程度等,任意选择。
例如,黑化镀液中的镍离子浓度优选为2.0g/l以上,更优选为3.0g/l以上。其理由在于,通过将黑化镀液中的镍离子浓度设为2.0g/l以上,能够使黑化层成为尤其适合抑制金属层表面的光反射的颜色,从而能够抑制导电性基板的反射率。
关于黑化镀液中的镍离子浓度的上限值并无特别限定,例如优选为20.0g/l以下,更优选15.0g/l以下。其理由在于,通过将黑化镀液中的镍离子浓度设为20.0g/l以下,能够抑制成膜的黑化层中的镍成分过剩,防止黑化层表面成为有光泽的镍镀层似的面,从而能够抑制导电性基板的反射率。
另外,黑化镀液中的铜离子浓度优选为0.005g/l以上,更优选为0.008g/l以上。其理由在于,在黑化镀液中的铜离子浓度为0.005g/l以上的情况下,能够使黑化层成为尤其适于抑制金属层表面的光反射的颜色,提高黑化层对蚀刻液的反应性,与金属层一同蚀刻黑化层时,也能够通过图案化形成希望的形状。
关于黑化镀液中的铜离子浓度的上限值并无特别限定,例如优选为4.0g/l以下,更优选1.02g/l以下。其理由在于,通过将黑化镀液中的铜离子浓度设为4.0g/l以下,能够抑制成膜的黑化层对蚀刻液的反应性过高,使黑化层成为尤其适于抑制金属层表面的光反射的颜色,从而能够抑制导电性基板的反射率。
调制黑化镀液时,关于镍离子及铜离子的供应方法并无特别限定,例如能够以盐的状态供应。例如,可以适当使用氨基磺酸(sulfamic acid)盐或硫酸盐。在此,关于盐的种类,可以对各金属元素使用相同种类的盐,也可以同时使用不同种类的盐。具体而言,例如可以使用硫酸镍及硫酸铜等相同种类的盐来调制黑化镀液。另外,例如也可以同时使用硫酸镍及氨基磺酸铜等不同种类的盐来调制黑化镀液。
并且,作为pH调整剂,能够优选使用碱金属氢氧化物。其理由在于,通过作为pH调整剂使用碱金属氢氧化物,尤其能够降低具备使用该黑化镀液成膜的黑化层的导电性基板的反射率。关于作为pH调整剂使用碱金属氢氧化物时为何能够降低具有使用该黑化镀液成膜的黑化层的导电性基板的反射率的理由尚不明确,推测认为提供给黑化镀液中的氢氧化物离子能够促进氧化镍的析出。通过促进氧化镍的析出,能够使该黑化层成为尤其适于抑制金属层表面的光反射的颜色。从而,格外能够抑制具有该黑化层的导电性基板的反射率。
作为pH调整剂的碱金属氢氧化物,例如可以使用从氢氧化钠、氢氧化钾、氢氧化锂中选择的1种以上。尤其是,作为pH调整剂的碱金属氢氧化物,更优选是从氢氧化钠、氢氧化钾中选择的1种以上。其理由在于,氢氧化钠、氢氧化钾极容易入手,成本方面占有优势。
关于本实施方式的黑化镀液的pH值并无特别限定,例如优选为4.0以上5.2以下,更优选为4.5以上5.0以下。
其理由在于,通过将黑化镀液的pH值设为4.0以上,使用该黑化镀液形成黑化层时,能够更确实地抑制黑化层发生颜色不均,从而能够形成格外能够抑制光反射的颜色的黑化层。另外,通过将黑化镀液的pH值设为5.2以下,能够抑制黑化镀液成分的一部分发生析出。
另外,黑化镀液还可以包含络合剂。作为络合剂,例如可以优选使用氨基磺酸。黑化镀液包含氨基磺酸时,能够形成颜色尤其适于抑制金属层表面的光反射的黑化层。
关于黑化镀液中的络合剂的含有量并无特别限定,可以根据形成的黑化层被要求的反射率抑制程度等,任意选择。
例如,作为络合剂使用氨基磺酸的情况下,关于黑化镀液中的氨基磺酸的浓度并无特别限定,例如优选为1g/l以上50g/l以下,更优选为5g/l以上20g/l以下。其理由在于,通过将氨基磺酸的浓度设为1g/l以上,能够使黑化层成为尤其适于抑制金属层表面的光反射的颜色,从而能够抑制导电性基板的反射率。另外,即使添加过剩的氨基磺酸,抑制导电性基板的反射率的效果并不会提高,因此,如上所述优选为50g/l以下。
关于黑化层的厚度并无特别限定,可以根据导电性基板被要求的光反射抑制程度等,任意选择。
黑化层的厚度例如优选为30nm以上,更优选为50nm以上。黑化层具有抑制金属层所致的光反射的功能,而黑化层的厚度过薄时,有时无法充分抑制金属层的光反射。对此,通过将黑化层的厚度设为30nm以上,能够更确实地抑制金属层表面的反射,因此优选为30nm以上。
另外,关于黑化层的厚度的上限值并无特别限定,然而,超出必要的增厚会导致形成配线时的蚀刻所需时间延长,而使成本上升。因此,黑化层的厚度优选为120nm以下,更优选为90nm以下。
另外,除了上述透明基材、金属层、黑化层之外,还可以在导电性基板设置其他任意的层。例如可以设置密接层。
以下关于密接层的结构例进行说明。
如上所述,可以在透明基材上形成金属层,然而,在透明基材上直接形成金属层的情况下,透明基材与金属层的密接性有时不够充分。因此,在透明基材的上面直接形成金属层的情况下,在制造过程中或使用时,金属层有时会从透明基材上剥离。
对此,在本实施方式的导电性基板中,为了提高透明基材与金属层的密接性,可以在透明基材上配置密接层。即,还可以构成在透明基材与金属层之间设有密接层的导电性基板。
通过在透明基材与金属层之间配置密接层,能够提高透明基材与金属层的密接性,抑制金属层从透明基材剥离。
另外,密接层还能够发挥作为黑化层的功能。由此,还能够抑制来自金属层的下面侧,即透明基材侧的光造成的金属层光反射。
关于构成密接层的材料并无特别限定,可以根据透明基材及金属层的密接力、所要求的金属层表面的光反射抑制程度,或相对于使用导电性基板的环境(例如,湿度或温度)的稳定性程度等,任意选择。
密接层优选包含例如从Ni、Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、Mn中选择的至少1种以上的金属。另外,密接层还可以包含从碳、氧、氢、氮中选择的1种以上的元素。
在此,密接层还可以包含从Ni、Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、Mn中选择的至少2种以上金属的金属合金。在此情况下,密接层仍可以包含从碳、氧、氢、氮中选择的1种以上的元素。此时,作为包含从Ni、Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、Mn中选择的至少2种以上金属的金属合金,可以优选使用Cu-Ti-Fe合金或Cu-Ni-Fe合金、Ni-Cu合金、Ni-Zn合金、Ni-Ti合金、Ni-W合金、Ni-Cr合金、Ni-Cu-Cr合金。
关于密接层的成膜方法并无特别限定,优选采用干式镀法进行成膜。作为干式镀法,例如可以优选使用溅镀法、离子镀法或蒸镀法等。采用干式法进行密接层成膜的情况下,考虑到容易控制膜厚,更优选溅镀法。在此,如上所述,可以在密接层添加从碳、氧、氢、氮中选择的1种以上的元素,在此情况下更可以优选使用反应性溅镀法。
欲使密接层包含从碳、氧、氢、氮中选择的1种以上的元素的情况下,在密接层成膜时的气氛中预先添加包含从碳、氧、氢、氮中选择的1种以上的元素的气体,从而能够在密接层中添加这些元素。例如,欲向密接层添加碳元素时使用一氧化碳气体及/或二氧化碳气体,欲添加氧元素时使用氧气,欲添加氢元素时使用氢气及/或水,欲添加氮元素时使用氮气,可将这些预先添加到进行干镀时的气氛中。
优选将包含从碳、氧、氢、氮中选择的1种以上的元素的气体添加到惰性气体中,以此作为干式镀层时的气氛气体。作为惰性气体并无特别限定,例如可以优选使用氩。
采用如上所述的干式镀法形成密接层,能够提高透明基材与密接层的密接性。并且,密接层作为其主成分例如可以包含金属,因此其与金属层的密接性也高。从而,通过在透明基材与金属层之间配置密接层,能够抑制金属层的剥离。
关于密接层的厚度并无特别限定,例如优选为3nm以上50nm以下,更优选为3nm以上35nm以下,进而优选为3nm以上33nm以下。
欲使密接层也发挥黑化层的功能时,即,抑制金属层的光反射时,优选将密接层的厚度设在上述的3nm以上。
关于密接层的厚度的上限值并无特别限定,然而,超出必要的增厚会导致成膜所需时间及形成配线时的蚀刻所需时间延长,而使成本上升。因此,密接层的厚度如上所述,优选为50nm以下,更优选为35nm以下,进而优选为33nm以下。
以下,关于导电性基板的结构例进行说明。
如上所述,本实施方式的导电性基板可以包括透明基材、金属层及黑化层。另外,可以任意设置密接层等的层。
关于具体的结构例,以下参照图1A、图1B、图2A、图2B进行说明。图1A、图1B、图2A、图2B例示了本实施方式的导电性基板在与透明基材、金属层、黑化层的叠层方向平行的面上的剖面图。
本实施方式的导电性基板可以具有,例如在透明基材的至少一个面上,从透明基材侧依次叠层金属层及黑化层的结构。
具体例如是图1A所示的导电性基板10A,可以在透明基材11的一个面11a侧依次叠层金属层12、黑化层13各一层。另外,如图1B所示的导电性基板10B,在透明基材11的一个面11a侧,以及另一个面(另一面)11b侧,可以分别依次叠层金属层12A及12B、黑化层13A及13B各一层。
另外,还可以构成作为任意层设置有例如密接层的结构。在此情况下,例如可以在透明基材的至少一个面上,从透明基材侧开始依次形成密接层、金属层及黑化层。
具体例如图2A所示的导电性基板20A,可以在透明基材11的一个面11a侧,依次叠层密接层14、金属层12及黑化层13。
在此情况下,也可以在透明基材11的两面都叠层密接层、金属层及黑化层。具体如图2B所示的导电性基板20B,可以在透明基材11的一个面11a侧及另一个面11b侧,分别依次叠层密接层14A及14B、金属层12A及12B、黑化层13A及13B。
另外,如图1B、图2B所示,在透明基材的两面叠层有金属层及黑化层等的情况下,以透明基材11作为对称面,叠层在透明基材11上下两侧的层彼此对称配置的例子,然而本发明并不限定于该形态。例如,在图2B中,透明基材11的一个面11a侧的结构可以是与图1B相同的结构,不设置密接层14A,而是依次叠层有金属层12A、黑化层13A的形态,使叠层于透明基材11的上下侧的层成为非对称结构。
另外,在本实施方式的导电性基板中,通过在透明基材上设置金属层及黑化层,能够抑制金属层所致的光反射,从而抑制导电性基板的反射率。
关于本实施方式的导电性基板的反射率程度并无特别限定,例如,为了提高用为触控面板用导电性基板时的显示器的辨识性,优选具有反射率。例如,对波长400nm以上700nm以下的光的平均反射率优选为15%以下,更优选为10%以下。
通过向导电性基板的黑化层照射光并进行测定,能够测定反射率。具体而言,例如图1A所示,在透明基材11的一个面11a侧依次叠层有金属层12及黑化层13的情况下,能够以向黑化层13照射光的方式,对黑化层13的表面A照射光并进行测定。测定时,可以按上述方式将波长400nm以上700nm以下的光,以例如波长1nm的间隔照射到导电性基板的黑化层13,并将测定出的值的平均值作为该导电性基板的反射率。
本实施方式的导电性基板,可以优选用为触控面板用导电性基板。在此情况下,导电性基板可以采用具有网格状配线的结构。
通过对以上说明的本实施方式的导电性基板的金属层及黑化层进行蚀刻,能够获得具有网格状配线的导电性基板。
例如,能够由两层配线形成网格状配线。具体结构例如像图3所示。图3表示了从金属层等的叠层方向的上面侧观察具有网格状配线的导电性基板30时的图,为使配线图案易懂,省略了透明基材及对金属层进行图形化而形成的配线31A、31B之外的层结构。另外,还显示了透过透明基材11可看见的配线31B。
图3所示的导电性基板30具备透明基材11、与图中Y轴方向平行的多个配线31A、与X轴方向平行的配线31B。在此,通过对金属层进行蚀刻形成了配线31A、31B,在该配线31A、31B的上面及/或下面形成有未图示的黑化层。另外,黑化层被蚀刻成与配线31A、31B相同的形状。
关于透明基材11与配线31A、31B的配置并无特别限定。透明基材11与配线的配置结构例,如图4A、4B所示。图4A、4B相当于沿着图3的A-A’线的剖面图。
首先,如图4A所示,可以在透明基材11的上下面分别配置配线31A、31B。在此,图4A中,在配线31A的上面及31B的下面配置有被蚀刻成与配线相同形状的黑化层32A及32B。
另外,如图4B所示,可以使用1组透明基材11,夹着一个透明基材11在其上下面配置配线31A、31B,且,一个配线31B被配置在透明基材11之间。在此情况下,在配线31A、31B的上面配置有被蚀刻成与配线相同形状的黑化层32A及32B。在此,如上所述,除了金属层及黑化层之外,还可以设置密接层。因此,无论是图4A、图4B的任一个情况下,例如可以在配线31A及/或配线31B与透明基材11之间设置密接层。设置密接层的情况下,优选将密接层也蚀刻成与配线31A、31B相同的形状。
例如,利用如图1B所示的在透明基材11的两面设有金属层12A及12B、黑化层13A及13B的导电性基板,能够形成如图3图及图第4A所示的具有网格状配线的导电性基板。
以使用图1B的导电性基板来形成的情况为例进行说明,首先,对透明基材11的一个面11a侧的金属层12A及黑化层13A进行蚀刻,形成沿着X轴方向彼此有规定间隔、并与图1B中的Y轴方向平行配置的多个线状图案。在此,图1B中的X轴方向表示与各层的宽度方向平行的方向。另外,图1B中的Y轴方向表示图1B中与纸面垂直的方向。
然后,对透明基材11的另一个面11b侧的金属层12B及黑化层13B进行蚀刻,形成沿着Y轴方向彼此有规定间隔、并与第1B图中的X轴方向平行配置的多个线状图案。
通过以上操作,能够形成具有如图3、图4A所示的网格状配线的导电性基板。并且,可以同时对透明基材11的两面进行蚀刻。即,可以对金属层12A及12B、黑化层13A及13B同时进行蚀刻。另外,通过使用图2B所示的导电性基板进行同样的蚀刻,还能够制作成如图4A所示的在配线31A、31B与透明基材11之间设有密接层的导电性基板,该密接层通过图案化而成为与配线31A、31B相同形状。
通过使用2枚如图1A或图2A所示的导电性基板,能够形成如图3所示的具有网格状配线的导电性基板。以使用2枚如图1A所示的导电性基板来形成的情况为例进行说明,将2枚如图1A所示的导电性基板,分别对其金属层12及黑化层13进行蚀刻,形成沿着Y轴方向彼此有规定间隔的、并与X轴方向平行配置的多个线状图案。然后,将通过上述蚀刻处理形成在各导电性基板上的线状图案设置成彼此交叉的方向,并贴合2枚导电性基板,从而能够获得具有网格状配线的导电性基板。贴合2枚导电性基板时,关于贴合面并无特别限定。例如,可以对叠层有金属层12等的图1A中的表面A及未叠层金属层12等的图1A中的另一个面11b进行贴合,以获得如图4B所示的结构。
另外,例如还可以对透明基材11上的未叠层金属层12等的面,即图1A中的另一个面11b彼此进行贴合,以获得剖面如图4A所示的结构。
并且,通过用图2A所示的导电性基板代替图1A所示的导电性基板,还能够制作成如4A、图4B所示的,在配线31A及31B与透明基材11之间设有密接层的导电性基板,该密接成经图案化而具有与配线31A及31B相同的形状。
关于如图3、图4A及图4B所示的具有网格状配线的导电性基板的配线的宽度、配线之间的距离并无特别限定,例如,可以根据流通于配线的电流量等进行选择。
在此,根据本实施方式的导电性基板,其具有包含单质镍、镍氧化物、镍氢氧化物及铜的黑化层,通过同时蚀刻黑化层及铜层来进行图案化的情况下,也能够将黑化层及铜层图像化成希望的形状。具体而言,例如能够形成配线宽度为10μm以下的配线。因此,本实施方式的导电性基板优选包含配线宽度为10μm以下的配线。关于配线宽度的下限值并无特别限定,例如可以是3μm以上。
另外,图3、图4A及图4B中表示了组合直线形状的配线来形成网格状配线(配线图案)的例子,而本实施方式并不限定于此,构成配线图案的配线可以是任意形状。例如,构成网格状配线图案的配线的形状可以分别是锯齿型弯曲的线(z型直线)等各种形状,以防止在显示器的画像之间发生叠纹(干涉纹)。
具有上述由2层配线构成的网格状配线的导电性基板,可以优选用为例如投影型静电容量方式的触控面板用的导电性基板。
根据以上所述的本实施方式的导电性基板,在透明基材的至少一个面上形成的金属层上,具有黑化层的叠层结构。并且,由于黑化层包含单质镍、镍氧化物、镍氢氧化物及铜,因此,通过对金属层及黑化层进行蚀刻来进行图案化时,容易对黑化层进行图案化来形成所希望的形状。
另外,本实施方式的导电性基板包含的黑化层,能够充分抑制金属层表面的光反射,从而获得反射率低的导电性基板。另外,用于例如触控面板等用途时,能够提高显示器的辨识性。
(导电性基板的制造方法)
以下,关于本实施方式的导电性基板的制造方法的一结构例进行说明。
本实施方式的导电性基板的制造方法可以包括以下工序。
金属层形成工序,在透明基材的至少一个面上形成金属层。
黑化层形成工序,在金属层上形成黑化层。
并且,在黑化层形成工序中,能够形成包含单质镍、镍氧化物、镍氢氧化物及铜的黑化层。
以下,关于本实施方式的导电性基板的制造方法进行具体说明。
在此,能够适当采用本实施方式的导电性基板的制造方法来制造上述导电性基板。并且,除了以下将说明的内容之外,可以采用与上述导电性基板相同的结构,因此省略部分说明。
可以预先准备透明基材,以供进行金属层形成工序。关于在此使用的透明基材的种类并无特别限定,能够优选使用前文所述的可使可见光透射的绝缘体薄膜(树脂薄膜)、玻璃基板等透明基材。还可以根据需要,将透明基材预先切割成任意的尺寸。
另外,如前文所述,金属层优选具有金属薄膜层。另外,金属层还可以具有金属薄膜层及金属镀层。因此,金属层形成工序可以包含例如通过干式镀法形成金属薄膜层的工序。另外,金属层形成工序还可以包括,通过干式镀法形成金属薄膜层的工序,以及,以该金属薄膜层作为供电层,通过作为湿式镀法之一种的电镀法来形成金属镀层的工序。
关于形成金属薄膜层的工序中使用的干式镀法并无特别限定,例如可以使用蒸镀法、溅镀法或离子镀法等。另外,作为蒸镀法可以优选使用真空蒸镀法。由于溅镀法尤其容易控制膜厚,因此作为形成金属薄膜层的工序中使用的干式镀法更优选使用溅镀法。
以下,关于形成金属镀层的工序进行说明。关于以湿式镀法形成金属镀层的工序中的条件,即,电镀处理的条件并无特别限定,采用常用方法中的各项条件即可。例如,将形成有金属薄膜层的基材放入装有金属镀液的镀槽内,并通过对电流密度、基材的搬运速度进行控制,能够形成金属镀层。
以下,关于黑化层形成工序进行说明。
在黑化层形成工序中,可形成包含单质镍、镍氧化物、镍氢氧化物及铜的黑化层。
可以通过湿式法形成黑化层。具体而言,例如,可以使用金属层作为供电层,在上文所述的包含黑化镀液的镀槽内,通过电镀法在金属层上形成黑化层。通过以金属层作为供电层,并采用电镀法形成黑化层,从而能够在金属层的与透明基材相对的面的反侧面的整个面上形成黑化层。
关于黑化镀液前文已作说明,在此省略赘述。
在本实施方式的导电性基板的制造方法中,除了上述工序之外,还可以实施任意工序。
例如,若想在透明基材与金属层之间形成密接层时,可以实施密接层形成工序,在透明基材的欲形成金属层的面上形成密接层。实施密接层形成工序的情况下,可以在实施密接层形成工序之后实施金属层形成工序,在金属层形成工序中,可以在经本工序之后透明基材上已形成有密接层的基材之上形成金属薄膜层。
在密接层形成工序中,关于密接层的成膜方法并无特别限定,优选采用干式镀法进行成膜。作为干式镀法,例如可以优选使用溅镀法、离子镀法或蒸镀法等。通过干式法形成密接层时容易控制膜厚,因此更优选采用溅镀法。另外,如前文所述,可以在密接层添加从碳、氧、氢、氮中选择的1种以上的元素,在此情况下更优选使用反应性溅镀法。
通过本实施方式的导电性基板的制造方法获得的导电性基板,例如可以用于触控面板等的各种用途。并且,用于各种用途时,优选对本实施方式的导电性基板中包含的金属层及黑化层进行图案化。另外,在设置密接层的情况下,优选对密接层也进行图案化。例如按照所希望的配线图案,可以对金属层及黑化层,根据情况还对密接层进行图案化,优选以相同形状对金属层及黑化层进行图案化,且还可以根据情况对密接层也进行图案化。
因此,本实施方式的导电性基板的制造方法可以包括对金属层及黑化层进行图案化的图案化工序。并且,形成有密接层的情况下,该图案化工序可以是对密接层、金属层及黑化层进行图案化的工序。
关于图案化工序的具体顺序并无特别限定,可以按照任意顺序实施。例如,如图1A所示,在透明基材11上叠层有金属层12及黑化层13的导电性基板10A的情况下,首先可以实施掩膜配置步骤,在黑化层13上的表面A配置具有所希望的图案的掩膜。其次,可以实施蚀刻步骤,向黑化层13上的表面A,即,配置有掩膜的面侧提供蚀刻液。
关于蚀刻步骤中使用的蚀刻液并无特别限定。然而,通过本实施方式的导电性基板的制造方法形成的黑化层对蚀刻液具有与金属层大致相同的反应性。因此,关于在蚀刻步骤使用的蚀刻液并无特别限定,可以优选使用通常对金属层进行蚀刻时使用的蚀刻液。
作为蚀刻液,例如可以优选使用包含从硫酸、过氧化氢(过氧化氢水)、盐酸、二氯化铜(cupric chloride)及二氯化铁(ferric chloride)中选择的1种以上的混合水溶液。关于蚀刻液中的各成分的含量并无特别限定。
蚀刻液可以在室温下使用,为了提高反应性,也可以加温使用,例如,可以加温至40℃以上50℃以下使用。
另外,对如图1B所示的在透明基材11的一个面11a、另一个面11b上叠层有金属层12A及12B、黑化层13A及13B的导电性基板10B,也可以实施图案化工序。在此情况下,例如可以实施掩膜配置步骤,在黑化层13A、13B上的表面A及表面B配置具有所希望的图案的掩膜。其次,可以实施蚀刻步骤,向黑化层13A、13B上的表面A及表面B,即,配置有掩膜的面侧提供蚀刻液。
关于在蚀刻步骤形成的图案并无特别限定,可以是任意形状。例如,图1A所示的导电性基板10A的情况,如前文所述可以使金属层12及黑化层13形成包含多个直线或锯齿型弯曲线(z型直线)的图案。
另外,图1B所示的导电性基板10B的情况下,可以由金属层12A与金属层12B形成网格状配线的图案。在此情况下,优选分别进行图案化,使黑化层13A成为与金属层12A相同的形状、使黑化层13B成为与金属层12B相同的形状。
另外,例如通过图案化工序对上述导电性基板10A的金属层12等进行图案化之后,还可以实施对图案化的2枚以上的导电性基板进行叠层的叠层工序。叠层时,例如以使各导电性基板的金属层的图案交叉的方式进行叠层,从而可以获得具有网格状配线的叠层导电性基板。
关于对叠层的2枚以上的导电性基板进行固定的方法并无特别限定,例如可以利用粘合剂等进行固定。
通过以上所述的本实施方式的导电性基板的制造方法获得的导电性基板,其具有在透明基材的至少一个面上形成的金属层上叠层有黑化层的结构。并且,由于黑化层包含单质镍、镍氧化物、镍氢氧化物及铜,因此,如上所述,在通过蚀刻金属层及黑化层来进行图案化时,容易将黑化层图案化成所希望的形状。
另外,利用本实施方式的导电性基板的制造方法获得的导电性基板中包含的黑化层,能够充分抑制金属层表面的光反射,从而能够获得反射率低的导电性基板。因此,例如用于触控面板等用途时,能够提高显示器的辨识性。
【实施例】
以下根据具体的实施例、比较例进行说明,但本发明并不限定于这些实施例。
(评价方法)
对以下实验例中制作的试料,通过以下方法进行了评价。
(1)黑化层的成分分析
使用X射线光电子分光装置(PHI社制造,型号:QuantaSXM),进行了黑化层的成分分析。其中,X射线源使用了单色化Al(1486.6e V)。
详见下文,在以下各实验例中,制作了具有图1A的结构的导电性基板。在此,对图1A中的黑化层13的外露的表面A进行了Ar离子蚀刻,并测定了与最表面相距10nm的内部的Ni 2P光谱及Cu LMM光谱。并根据获得的光谱,算出了黑化层包含的镍原子数为100时的铜原子数的比率。在此,表1中以金属成分比表示了其结果。
另外,根据Ni 2P光谱的峰值分离解析,算出了黑化层包含的金属镍的原子数为100时构成镍氧化物的镍原子数,及构成镍氢氧化物的镍原子数。在此,表1中以镍成分比表示了其结果。
(2)反射率测定
将反射率测定单元设置在紫外可视分光光度计(株式会社岛津制作所制造型号:UV-2600)上,进行了测定。
如下所述,在各实验例中制作了具有图1A所示的结构的导电性基板。因此,进行反射率测定时,对图1A所示的导电性基板10A的黑化层13的表面A,设定入射角5°、受光角5°,并以1nm的间隔照射了波长400nm以上700nm以下的光,测定出正反射率,并以其平均值作为该导电性基板的反射率(平均反射率)。
(3)蚀刻特性
首先,通过层压法在以下实验例中获得的导电性基板的黑化层表面上粘贴了干的薄膜保护层(日立化成RY3310)。然后,通过光罩进行紫外线曝光,并使用1%碳酸钠水溶液溶解保护层,进行了显影。通过以上,制作成了保护层宽度在3.0μm以上10.0μm以下的范围内按0.5μm单位变化的图案的样品。即,形成了保护层宽度为3.0μm、3.5μm、4.0μm…9.5μm、10.0μm等,以0.5μm单位变化的15种线状图案。
然后,将样品浸渍于由硫酸10重量%、过氧化氢3重量%构成的30℃的蚀刻液中40秒钟,并用氢氧化钠水溶液剥离、除去了干的薄膜保护层。
在200倍的显微镜下观察获得的样品,求出了残留于导电性基板上的金属配线的配线宽度的最小值。
剥离保护层之后,残留于导电性基板上的金属配线的配线宽度的最小值越小,或形成的金属配线周围的溶解残留物越少,表示铜层与黑化层对蚀刻液的反应性越接近相同水平。在此,残留的金属配线的配线宽度的最小值为3μm以上10μm以下,并且,在形成的金属配线周围不见溶解残留物的情况评价为“○”。另外,残留的金属配线的最小值为3μm以上10μm以下,在形成的金属配线周围残留有一部分溶解残留物,但实际使用中并无障碍的情况评价为“△”。未溶解于蚀刻液,且未能形成配线宽度为10μm以下的金属配线的情况,评价为不合格“×”。“○”或“△”的情况,可视为具备能够同时进行蚀刻的金属层及黑化层的导电性基板,可评价为合格。
在此,表2中表示了作为评价结果的“○”、“△”、“×”。
(试料的制作条件)
在以下说明的条件下制作导电性基板,并按照上述评价方法进行了评价。
实验例1-实验例10均为实施例。
[实验例1]
制作了具有图1A所示的结构的导电性基板。
(金属层形成工序)
在由聚对苯二甲酸乙二酯树脂(PET)制成的长300m、宽250mm、厚100μm的长条状透明基材的一个面上,形成了作为金属层的铜层。另外,对作为透明基材的、使用聚对苯二甲酸乙二酯树脂制成的透明基材,采用JIS K 7361-1规定的方法进行了全光线透射率的评价,其结果为97%。
在金属层形成工序中,实施了金属薄膜层形成工序及金属镀层形成工序。
首先,关于金属薄膜层形成工序进行说明。
在金属薄膜层形成工序中,作为基材使用上述透明基材,在透明基材的一个面上,作为金属薄膜层形成了铜薄膜层。
在金属薄膜层形成工序中,首先,将通过预先加热至60℃而除去了水分的上述透明基材,设置在溅镀装置的腔内。
其次,进行排气使腔内压力降至1×10-3Pa,然后导入氩气,使腔内压力成为1.3Pa。
向预先设置在溅镀装置的阴极的铜靶提供电力,在透明基材的一个面上形成了厚度0.7μm的铜薄膜层。
然后,在金属镀层形成工序中,作为金属镀层形成了铜镀层。通过电镀法形成了铜镀层,铜镀层的厚度为0.3μm。
通过实施以上的金属薄膜层形成工序及金属镀层形成工序,作为金属层形成了厚度1.0μm的铜层。
将通过金属层形成工序制作成的、透明基材上形成有厚度1.0μm的铜层的基板浸渍于20g/l的硫酸中30sec,进行清洗后实施了以下的黑化层形成工序。
(黑化层形成工序)
在黑化层形成工序中,使用黑化镀液并通过电镀法,在铜层的一个面上形成了黑化层。
另外,作为黑化镀液,调制了包含镍离子、铜离子、氨基磺酸、氢氧化钠的镀液。通过向黑化镀液添加硫酸镍6水合物、硫酸铜5水合物,提供了镍离子、铜离子。
然后,以黑化镀液中的镍离子的浓度成为5g/l、铜离子的浓度成为0.03g/l、氨基磺酸的浓度成为11g/l的方式,添加调制了各成分。
另外,向黑化镀液添加氢氧化钠水溶液,将黑化镀液的pH调整为4.9。
在黑化层形成工序中,以黑化镀液的温度40℃、电流密度0.10A/dm2、镀层时间400sec的条件,进行电镀,形成了黑化层。
形成的黑化层的膜厚为70nm。
对通过以上工序获得的导电性基板,实施了上文所述的黑化层成分分析、反射率及蚀刻特性的评价。其结果如表1所示。
[实验例2-实验例10]
在各实验例中,形成黑化层时的黑化镀液中的镍离子浓度、铜离子浓度、黑化层成膜时的电流密度及镀层时间的变化点如表1所示,其他按照与实验例1相同的条件,制作导电性基板,并进行了评价。其结果如表1所。
【表1】
根据表1所示的结果,确认到实验例1-实验例10中,黑化层均包含单质镍、镍氧化物、镍氢氧化物及铜。
并且,关于蚀刻特性的评价结果为“〇”或“△”,确认到这些导电性基板具有能够同时进行蚀刻的金属层及黑化层。
尤其是,按照黑化层中包含的镍与铜的原子数比率,镍为100时铜为7以上90以下的实验例1-8中,确认到蚀刻特性为“〇”,反射率也在10%以下。因此,实验例1-实验例8的导电性基板中,确认到金属层与黑化层对蚀刻液的反应性尤其相近,具有可格外抑制金属层表面的光反射的黑化层。
以上根据实施方式及实施例等说明了导电性基板,但本发明并不限定于上述实施方式及实施例等。在申请专利范围记载的本发明要旨范围内,可以进行各种变形、变更。
本申请根据2016年1月29日向日本国专利厅提出的专利申请2016-016603号请求优先权,并引用专利申请2016-016603号的全部内容。
符号说明
10A、10B、20A、20B、30 导电性基板
11 透明基材
12、12A、12B 金属层
13、13A、13B、32A、32B 黑化层

Claims (3)

1.一种导电性基板,其包括:
透明基材;
形成在所述透明基材的至少一个面上的金属层;以及
形成在所述金属层上的黑化层,
所述黑化层包含单质镍、镍氧化物、镍氢氧化物及铜。
2.根据权利要求1所述的导电性基板,其中,
所述黑化层中包含的镍与铜按其原子数比率,
镍为100时,铜为5以上90以下。
3.根据权利要求1或2所述的导电性基板,其中,
在所述透明基材与所述金属层之间具有密接层。
CN201780008071.8A 2016-01-29 2017-01-20 导电性基板 Active CN108495749B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016016603 2016-01-29
JP2016-016603 2016-01-29
PCT/JP2017/002009 WO2017130867A1 (ja) 2016-01-29 2017-01-20 導電性基板

Publications (2)

Publication Number Publication Date
CN108495749A true CN108495749A (zh) 2018-09-04
CN108495749B CN108495749B (zh) 2021-02-26

Family

ID=59398236

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780008071.8A Active CN108495749B (zh) 2016-01-29 2017-01-20 导电性基板

Country Status (5)

Country Link
JP (1) JP6791172B2 (zh)
KR (1) KR102695185B1 (zh)
CN (1) CN108495749B (zh)
TW (1) TWI716534B (zh)
WO (1) WO2017130867A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111043548A (zh) * 2019-12-31 2020-04-21 深圳市卓越华予电路有限公司 一种导电板、轨道灯及导电板的生产方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010179A (ja) * 2008-06-24 2010-01-14 Toppan Printing Co Ltd プラズマディスプレイ前面板用黒色化シールドメッシュおよびその製造方法
JP2013129183A (ja) * 2011-11-22 2013-07-04 Toray Ind Inc 積層体
CN104584143A (zh) * 2012-08-31 2015-04-29 Lg化学株式会社 导电结构和制造该导电结构的方法
JP2015103223A (ja) * 2013-11-28 2015-06-04 グンゼ株式会社 導電性基板、タッチパネル及び電磁波シールド
EP3101517A1 (en) * 2014-01-31 2016-12-07 Sumitomo Metal Mining Co., Ltd. Conductive substrate, conductive substrate laminate, method for producing conductive substrate, and method for producing conductive substrate laminate
CN107533881A (zh) * 2015-04-28 2018-01-02 住友金属矿山股份有限公司 导电基板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5143325A (ja) * 1974-10-11 1976-04-14 Furukawa Electric Co Ltd Takoshitsunitsukerutokinno seizohoho
JPS61163289A (ja) * 1985-01-14 1986-07-23 Nippon Kagaku Sangyo Kk ニツケル及びニツケル合金による黒色電気めつき浴
JPH0368795A (ja) * 1989-08-07 1991-03-25 K D K Kk 印刷回路用銅箔の製造方法
JPH104254A (ja) * 1996-06-14 1998-01-06 Ibiden Co Ltd プリント配線板の製造方法
JP4508380B2 (ja) * 2000-08-23 2010-07-21 イビデン株式会社 多層プリント配線板の製造方法
JP5143325B2 (ja) 2001-08-17 2013-02-13 株式会社日本触媒 ヒドロキシアルキル(メタ)アクリレートの製造方法
JP4086132B2 (ja) 2001-11-16 2008-05-14 株式会社ブリヂストン 透明導電性フィルムおよびタッチパネル
JP2009231426A (ja) * 2008-03-21 2009-10-08 Toppan Printing Co Ltd プラズマディスプレイ前面板用黒色化シールドメッシュの製造方法及びプラズマディスプレイ前面板用黒色化シールドメッシュ及びプラズマディスプレイパネル
JP5462113B2 (ja) * 2010-09-01 2014-04-02 尾池工業株式会社 回路パターンを有する電極体およびその製造方法
JP2013206315A (ja) 2012-03-29 2013-10-07 Toppan Printing Co Ltd フィルム状タッチパネルセンサー及びその製造方法
KR101649435B1 (ko) * 2012-04-19 2016-08-19 딥솔 가부시키가이샤 구리-니켈 합금 전기 도금 욕 및 도금 방법
KR101432144B1 (ko) * 2013-01-16 2014-08-20 박범호 터치패널용 메탈메쉬의 금속 표면을 흑화 처리하기 위한 흡광층 조성물 및 흡광층 형성방법
JP2015151594A (ja) * 2014-02-17 2015-08-24 住友金属鉱山株式会社 細線パターンの形成方法、及び導電性基板の製造方法
US10752985B2 (en) * 2014-10-29 2020-08-25 Sumitomo Metal Mining Co., Ltd. Laminate film and electrode substrate film, and method of manufacturing the same
JP6249101B2 (ja) * 2014-11-25 2017-12-20 住友金属鉱山株式会社 積層体フィルムと電極基板フィルムおよびこれ等の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010179A (ja) * 2008-06-24 2010-01-14 Toppan Printing Co Ltd プラズマディスプレイ前面板用黒色化シールドメッシュおよびその製造方法
JP2013129183A (ja) * 2011-11-22 2013-07-04 Toray Ind Inc 積層体
CN104584143A (zh) * 2012-08-31 2015-04-29 Lg化学株式会社 导电结构和制造该导电结构的方法
JP2015103223A (ja) * 2013-11-28 2015-06-04 グンゼ株式会社 導電性基板、タッチパネル及び電磁波シールド
EP3101517A1 (en) * 2014-01-31 2016-12-07 Sumitomo Metal Mining Co., Ltd. Conductive substrate, conductive substrate laminate, method for producing conductive substrate, and method for producing conductive substrate laminate
CN107533881A (zh) * 2015-04-28 2018-01-02 住友金属矿山股份有限公司 导电基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111043548A (zh) * 2019-12-31 2020-04-21 深圳市卓越华予电路有限公司 一种导电板、轨道灯及导电板的生产方法

Also Published As

Publication number Publication date
WO2017130867A1 (ja) 2017-08-03
TWI716534B (zh) 2021-01-21
KR102695185B1 (ko) 2024-08-13
JPWO2017130867A1 (ja) 2018-11-22
KR20180108591A (ko) 2018-10-04
TW201738086A (zh) 2017-11-01
CN108495749B (zh) 2021-02-26
JP6791172B2 (ja) 2020-11-25

Similar Documents

Publication Publication Date Title
WO2018221183A1 (ja) 透明導電性基板の製造方法、透明導電性基板
TW201539278A (zh) 導電性基板、積層導電性基板、導電性基板的製造方法、及積層導電性基板的製造方法
TWI728095B (zh) 導電性基板、導電性基板的製造方法
CN108495749A (zh) 导电性基板
JP6806092B2 (ja) 黒化めっき液、導電性基板の製造方法
CN107533403B (zh) 导电衬底、液晶触摸面板
JP6597139B2 (ja) 黒化めっき液、導電性基板
KR102631091B1 (ko) 흑화 도금액 및 도전성 기판 제조방법
CN107614757A (zh) 黑化镀液、导电性基板
CN110545996B (zh) 导电性基板
JP6806093B2 (ja) 黒化めっき液、導電性基板の製造方法
CN110537393B (zh) 导电性基板、导电性基板的制造方法
CN107077244A (zh) 导电性基板的制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant