CN110537393B - 导电性基板、导电性基板的制造方法 - Google Patents

导电性基板、导电性基板的制造方法 Download PDF

Info

Publication number
CN110537393B
CN110537393B CN201880025236.7A CN201880025236A CN110537393B CN 110537393 B CN110537393 B CN 110537393B CN 201880025236 A CN201880025236 A CN 201880025236A CN 110537393 B CN110537393 B CN 110537393B
Authority
CN
China
Prior art keywords
layer
conductive substrate
roughened
metal layer
insulating base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880025236.7A
Other languages
English (en)
Other versions
CN110537393A (zh
Inventor
下地匠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Publication of CN110537393A publication Critical patent/CN110537393A/zh
Application granted granted Critical
Publication of CN110537393B publication Critical patent/CN110537393B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B15/08Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern

Abstract

提供一种导电性基板,具有:绝缘性基材;金属层,形成在所述绝缘性基材的至少一个面上;及粗化镀层,形成在所述金属层上。所述粗化镀层包括晶粒平均尺寸为50nm以上且150nm以下的粒状结晶。

Description

导电性基板、导电性基板的制造方法
技术领域
本发明涉及导电性基板、导电性基板的制造方法。
背景技术
液晶显示器、便携式电话、数码相机等各种电子机器中,使用了实装有各种电子部件并具有配线图案的导电性基板。
具有配线图案的导电性基板通过在绝缘性基材上形成金属层,并根据预期的配线图案对该金属层进行图案化而形成。就具有配线图案的导电性基板而言,一般通过在金属层上配置具有与所要形成的配线图案相对应的形状的光阻(抗蚀剂(resist)),并实施蚀刻而形成。
然而,在通过蚀刻形成配线图案的情况下,蚀刻不仅沿金属层的厚度方向,而且还沿作为与厚度方向垂直的方向的面方向进行。沿面方向的蚀刻的进行会导致产生光阻的下部也被蚀刻的、所谓的侧蚀(side etching)。
故,当在金属层上形成光阻图案时,考虑到侧蚀量,也可预先实施使光阻图案变粗的补正。但该补正却阻碍了具有配线图案的导电性基板的配线的微细化。
此外,例如专利文献1中公开了如下一种铜箔配线形成方法,包括在铜箔表面上形成密着(密接)层、在所述密着层之上形成感光性光阻、按照预期的图案对所述感光性光阻进行曝光、对所述感光性光阻进行显影、除去从所述感光性光阻露出的所述密着层、及对所述铜箔进行蚀刻以形成配线的步骤。
〔现有技术文献〕
〔专利文献〕
〔专利文献1〕日本国特开2005-039097号公报
发明内容
[发明要解决的课题]
然而,即使采用专利文献1公开的铜箔配线形成方法也无法充分抑制侧蚀的发生。
鉴于上述现有技术的问题,于本发明的一方面,以提供一种可抑制侧蚀的发生的导电性基板为目的。
[用于解决课题的手段]
为了解决上述课题,于本发明的一方面,提供一种导电性基板,其具有:
绝缘性基材;
金属层,形成在所述绝缘性基材的至少一个面上;及
粗化镀层,形成在所述金属层上,
其中,所述粗化镀层包括晶粒平均尺寸为50nm以上且150nm以下的粒状结晶。
[发明效果]
根据本发明的一方面,能够提供一种可抑制侧蚀的发生的导电性基板。
附图说明
[图1A]本发明的实施方式的导电性基板的剖面图。
[图1B]本发明的实施方式的导电性基板的剖面图。
[图2A]本发明的实施方式的导电性基板的剖面图。
[图2B]本发明的实施方式的导电性基板的剖面图。
[图3]本发明的实施方式的具备网(mesh)状配线的导电性基板的俯视图。
[图4A]沿图3的A-A’线的剖面图的一个构成例。
[图4B]沿图3的A-A’线的剖面图的另一个构成例。
[图5]侧蚀量的说明图。
具体实施方式
以下,对本发明的导电性基板和导电性基板的制造方法的实施方式进行说明。
(导电性基板)
本实施方式的导电性基板可具有绝缘性基材、形成在绝缘性基材的至少一个面(表面)上的金属层、及形成在金属层上的粗化镀层。
另外,粗化镀层可包括晶粒平均尺寸(size)为50nm以上且150nm以下的粒状结晶。
此外,在其他形态中,粗化镀层也可包括平均长度为100nm以上且300nm以下、平均宽度为30nm以上且80nm以下、并且平均纵横比(aspect)为2.0以上且4.5以下的针状结晶。
需要说明的是,本实施方式的导电性基板是指,包括对金属层等进行图案化前的、在绝缘性基材的表面上具有金属层和粗化镀层的基板、及对金属层等进行了图案化的基板、即、配线基板。
这里,首先对本实施方式的导电性基板所包含的各部件在以下进行说明。
作为绝缘性基材的材料对其并无特别限定,但例如可优选使用从聚酰胺系树脂、聚对苯二甲酸乙二醇酯系树脂、聚萘二甲酸乙二醇酯系树脂、环烯系树脂、聚酰亚胺系树脂、聚碳酸酯系树脂等中选出的一种以上的树脂。特别地,作为绝缘性基材的材料,可较佳使用从聚酰胺、PET(聚对苯二甲酸乙二醇酯)、PEN(聚萘二甲酸乙二醇酯)、COP(环烯聚合物)、聚酰亚胺、聚碳酸酯等中选出的一种以上的树脂。
对绝缘性基材的厚度并无特别限定,可根据作为导电性基板时所要求的强度、基于导电性基板的用途的规格、静电容量等进行任意选择。作为绝缘性基材的厚度,例如优选为10μm以上且200μm以下,较佳为12μm以上且120μm以下,更佳为12μm以上且100μm以下。
接下来对金属层进行说明。
对构成金属层的材料并无特别限定,可选择具有符合用途的电传导率的材料,但从电气特性较优且蚀刻处理较容易的观点来看,作为构成金属层的材料优选使用铜。即,金属层优选含有铜。
在金属层含有铜的情况下,构成金属层的材料例如优选为Cu和从Ni、Mo、Ta、Ti、V、Cr、Fe、Mn、Co、及W的金属群中选出的至少一种以上的金属的铜合金、或包括铜和从所述金属群中选出的一种以上的金属的材料。此外,金属层也可为由铜构成的铜层。
即,在金属层含有铜的情况下,金属层可为从铜、含有铜的金属、及铜合金中选出的一种以上的层。在金属层含有铜的情况下,金属层优选为铜或铜合金的层。其理由在于,就铜或铜合金的层而言,尤其是其电传导率(导电性)较高,通过蚀刻加工可容易形成配线。还在于,就铜或铜合金的层而言,尤其容易产生后述的侧蚀,但在本实施方式的导电性基板中可对侧蚀进行抑制。
对形成金属层的方法并无特别限定,但例如优选通过在其他部件和金属层之间不配置粘接剂(粘着剂)而形成。即,金属层优选直接配置在其他部件的上表面。需要说明的是,金属层例如可形成并配置在后述的密着层和/或绝缘性基材的上表面。为此,金属层优选直接形成并配置在密着层或绝缘性基材的上表面。
为了在其他部件的上表面上直接形成金属层,金属层优选具有采用干式镀法而成膜的金属薄膜层。作为干式镀法对其并无特别限定,但例如可使用蒸镀法、溅射法、离子镀法等。尤其从膜厚控制较容易的观点来看,优选采用溅射法。
此外,在使金属层更厚的情况下,可在采用干式镀法形成金属薄膜层之后再使用湿式镀法对金属镀层进行层叠。具体而言,例如可在绝缘性基材或密着层上采用干式镀法形成金属薄膜层,再将该金属薄膜层使用为供电层,并采用作为湿式镀法的一种的电解镀法形成金属镀层。
需要说明的是,在如上所述仅采用干式镀法对金属层进行成膜的情况下,金属层可由金属薄膜层构成。此外,在通过干式镀法和湿式镀法的组合形成金属层的情况下,金属层可由金属薄膜层和金属镀层构成。
通过如上所述仅采用干式镀法、或者采用干式镀法和湿式镀法的组合来形成金属层,可在绝缘性基材或密着层上不通过粘接剂而直接形成并配置金属层。
对金属层的厚度并无特别限定,在将金属层使用为配线的情况下,可根据供给至该配线的电流的大小、配线宽度等进行任意选择。
然而,金属层若过厚,则进行用于形成配线图案的蚀刻时,蚀刻所需的时间较长,故存在产生容易发生侧蚀、难以形成细线等问题的情况。为此,金属层的厚度优选为5μm以下,较佳为3μm以下。
此外,尤其从降低导电性基板的电阻值以可充分提供电流的观点来看,例如金属层的厚度优选为50nm以上,较佳为60nm以上,更佳为150nm以上。
需要说明的是,在金属层如上所述具有金属薄膜层和金属镀层的情况下,金属薄膜层的厚度和金属镀层的厚度的合计优选位于上述范围。
在金属层由金属薄膜层构成的情况、以及由金属薄膜层和金属镀层构成的情况的任一情况下,都对金属薄膜层的厚度并无特别限定,但例如优选为50nm以上且700nm以下。
接下来对粗化镀层进行说明。
本发明的发明人对在金属层上配置光阻并进行蚀刻的情况下无法充分抑制侧蚀的原因进行了锐意研究。其结果为,明确了存在金属层和光阻的密着性不足导致蚀刻液会浸入金属层和光阻之间并进行扩展的情况,其为无法充分抑制侧蚀的原因。
故,本发明的发明人进一步进行了研究并发现,当在金属层上设置粗化镀层,由此在导电性基板的表面、具体而言在粗化镀层的表面上配置光阻的情况下,可提高粗化镀层和光阻之间的密着性。据此,发现了通过采用具有该粗化镀层的导电性基板可抑制侧蚀,并完成了本发明。
就本实施方式的导电性基板的粗化镀层而言,其表面、具体而言粗化镀层的与绝缘性基材相对的面的相反侧的面、即、如后所述进行图案化时配置光阻的面优选为粗糙面。
从尤其要抑制侧蚀的发生的观点来看,粗化镀层优选包含从粒状结晶和针状结晶中选出的一种以上的结晶。
在粗化镀层包含粒状结晶的情况下,粗化镀层优选包含晶粒平均尺寸为50nm以上且150nm以下的粒状结晶。
其原因在于,通过使粗化镀层包含粒状结晶,并使其晶粒平均尺寸为50nm以上且150nm以下,可提高以粗化镀层的表面为粗糙面时的粗化镀层和光阻之间的密着性,并尤其可抑制侧蚀的发生。
在粗化镀层包含粒状结晶的情况下,其晶粒平均尺寸优选为70nm以上且150nm以下。
此外,在粗化镀层包含粒状结晶的情况下,粒状结晶的晶粒尺寸的标准偏差σ优选为10nm以上,较佳为15nm以上。其理由在于,通过使标准偏差σ为10nm以上,就粗化镀层所含的粒状结晶而言,意味着具有一定程度以上的偏差,尤其可提高粗化镀层和光阻之间的密着性。对粒状结晶的晶粒尺寸的标准偏差σ的上限值并无特别限定,但例如可为100nm以下。
需要说明的是,粒状结晶的晶粒尺寸是指,在如后所述采用扫描式电子显微镜等对粗化镀层的粗糙面进行观察的情况下,完全包摄(subsumtion)进行测定的粒状结晶的最小尺寸的圆的直径。
此外,在粗化镀层包含针状结晶的情况下,粗化镀层优选包含平均长度为100nm以上且300nm以下、平均宽度为30nm以上且80nm以下、并且平均纵横比为2.0以上且4.5以下的针状结晶。
其原因在于,通过使粗化镀层包含针状结晶,并使其平均长度为100nm以上且300nm以下,平均宽度为30nm以上且80nm以下,并且纵横比为2.0以上且4.5以下,可提高将粗化镀层的表面作为粗糙面时的粗化镀层和光阻之间的密着性,尤其可抑制侧蚀的发生。
在粗化镀层包含针状结晶的情况下,优选为,其平均长度为120nm以上且260nm以下,平均宽度为40nm以上且70nm以下,并且平均纵横比为2.5以上且4.5以下。
此外,在粗化镀层包含针状结晶的情况下,针状结晶的长度、宽度、及纵横比的标准偏差σ分别优选为40nm以上、5nm以上、及0.5以上。其理由在于,通过使针状结晶的长度、宽度、及纵横比的标准偏差σ位于上述范围,就粗化镀层所含有的针状结晶而言,意味着具有一定程度以上的偏差,尤其可提高粗化镀层和光阻之间的密着性。对针状结晶的长度、宽度、及纵横比的标准偏差σ的上限值并无特别限定,但例如可分别为75nm以下、50nm以下、及5以下。
需要说明的是,针状结晶的长度和宽度是指,在如后所述采用扫描式电子显微镜等对粗化镀层的粗糙面进行观察的情况的、各针状结晶的长边的长度和短边的长度。另外,纵横比为长度除以宽度后的值。
就粗化镀层所含的结晶的晶粒平均尺寸、平均长度、平均宽度、平均纵横比、及标准偏差σ而言,例如可根据使用扫描式电子显微镜(SEM:Scanning Electron Microscope)观察粗化镀层的粗糙面而得的观察图像进行测定和计算。
对观察粗化镀层的粗糙面时的具体条件并无特别限定,但例如优选在任意的位置扩大50000倍。另外,在粗化镀层含有粒状结晶的情况下,可对1个视野内任意选择的20个粒状结晶进行晶粒尺寸的测定,并将该20个粒状结晶的晶粒尺寸的平均值作为晶粒平均尺寸。此外,还可根据20个粒状结晶的晶粒尺寸的测定值和所算出的晶粒平均尺寸,计算晶粒尺寸的标准偏差。
在粗化镀层含有针状结晶的情况下,同样可对1个视野内任意选择的20个针状结晶进行长度和宽度的测定,并计算纵横比。另外,可将20个针状结晶的长度、宽度、及纵横比的平均值作为平均长度、平均宽度、及平均纵横比。此外,还可根据20个针状结晶的长度、宽度的测定值、纵横比的计算值、及所算出的平均长度、平均宽度、平均纵横比,计算各自的标准偏差。
需要说明的是,就粒状结晶或针状结晶而言,优选以1个视野内包括20个以上的方式选择观察视野的位置,但在无法选择包含20个以上的粒状结晶或针状结晶的视野的情况下,也可使用数量小于20个的粒状结晶或针状结晶来计算晶粒平均尺寸或平均长度、平均宽度、平均纵横比。
如上所述,就粗化镀层的粗糙面而言,通过扫描式电子显微镜等可算出粒状结晶等的结晶的尺寸,故也可以说,上述粒状结晶和/或针状结晶为粗化镀层的粗糙面所含有的结晶。
对本实施方式的导电性基板的粗化镀层的材料并无特别限定,但例如可包括镍单体(单质镍)、镍氧化物、镍氢氧化物、及铜。
这里,对粗化镀层所含的铜的状态并无特别限定,但铜例如可包括从铜单体(单质铜)和铜的化合物中选出的一种以上。作为铜的化合物,例如可列举出铜氧化物、铜氢氧化物等。
为此,粗化镀层例如可含有单质镍、镍氧化物、及镍氢氧化物,另外还可含有从单质铜即金属铜、铜氧化物、及铜氢氧化物中选出的一种以上。
通过使粗化镀层含有从单质镍、镍氧化物、镍氢氧化物、及铜、例如从单质铜和铜的化合物中选出的一种以上,粗化镀层的相对于蚀刻液的反应性可与金属层相同。为此,在同时对金属层和粗化镀层进行蚀刻的情况下,可使两个层都变为目标形状,并可在平面内进行均匀蚀刻,尤其可抑制尺寸偏差和/或侧蚀的发生。
对粗化镀层的形成方法并无特别限定,例如可采用湿式法形成。
作为湿式法,尤其优选使用电解镀法。
对采用电解镀法进行粗化镀层的成膜时所使用的镀液的组成成分并无特别限定。例如,可优选使用包含镍离子和铜离子的镀液。
例如,镀液中的镍离子浓度优选为2.0g/L以上,较佳为3.0g/L以上。
对镀液中的镍离子浓度的上限值并无特别限定,但例如优选为20.0g/L以下,较佳为15.0g/L以下。
此外,镀液中的铜离子浓度优选为0.005g/L以上,较佳为0.008g/L以上。
对镀液中的铜离子浓度的上限值并无特别限定,但例如优选为4.0g/L以下,较佳为1.02g/L以下。
当调制镀液时,对镍离子和铜离子的供给方法并无特别限定,例如可在盐的状态下进行供给。例如,可优选使用氨基磺酸盐和/或硫酸盐。需要说明的是,就盐的种类而言,各金属元素都可为相同种类的盐,也可同时使用不同种类的盐。具体而言,例如也可使用硫酸镍和硫酸铜那样的相同种类的盐来调制镀液。此外,例如还可同时使用硫酸镍和氨基磺酸(sulphamic acid)铜那样的不同种类的盐来调制镀液。
另外,作为pH调整剂,可优选使用碱金属氢氧化物。
就作为pH调整剂的碱金属氢氧化物而言,例如可使用从氢氧化钠、氢氧化钾、及氢氧化锂中选出的一种以上。特别地,就作为pH调整剂的碱金属氢氧化物而言,优选为从氢氧化钠和氢氧化钾中选出的一种以上。其原因在于,氢氧化钠和氢氧化钾很容易获得,并且成本也较低。
对本实施方式的镀液的pH值并无特别限定,但例如优选为3.0以上且5.2以下,较佳为3.5以上且5.0以下。
此外,镀液还可含有络合剂(complexing agent)。作为络合剂,例如可优选使用酰胺硫酸(amide sulfuric acid)。
对镀液中的络合剂的含量并无特别限定,可进行任意选择。
例如,在作为络合剂使用酰胺硫酸的情况下,对镀液中的酰胺硫酸的浓度并无特别限定,但例如优选为1g/L以上且50g/L以下,较佳为5g/L以上且20g/L以下。
需要说明的是,通过对粗化镀层成膜时的镀液的pH值和/或电流密度进行调整,可对粗化镀层所含的结晶的形状和/或大小进行选择。例如,通过使镀液的pH值较高或使成膜时的电流密度较高,可容易生成针状结晶,另外,通过使镀液的pH值较低或使成膜时的电流密度较低,可容易生成粒状结晶。
为此,例如可进行预备试验来选择条件,以获得具有预期的形状和尺寸的结晶的粗化镀层。
对粗化镀层的厚度并无特别限定,可对其厚度进行选择以充分提高与光阻层之间的密着性。
粗化镀层的厚度例如优选为50nm以上,较佳为70nm以上。其原因在于,通过使粗化镀层的厚度为50nm以上,可充分地在表面上形成凹凸,由此可提高与光阻层之间的密着性。
此外,对粗化镀层的厚度的上限值并无特别限定,但如果过厚,则形成配线时的蚀刻所需的时间变长,会招致成本的上升。为此,粗化镀层的厚度优选为350nm以下,较佳为150nm以下,更佳为145nm以下。
此外,导电性基板除了上述的绝缘性基材、金属层、及粗化镀层以外,还可设置任意的层。例如,可设置密着层。
对密着层的构成例进行说明。
如上所述,金属层可形成在绝缘性基材上,但在将金属层直接形成在绝缘性基材上的情况下,存在绝缘性基材和金属层的密着性不足的情况。为此,在将金属层直接形成在绝缘性基材的上表面的情况下,制造过程中或使用时,存在金属层会从绝缘性基材剥离的问题。
故,本实施方式的导电性基板中,为了提高绝缘性基材和金属层之间的密着性,可在绝缘性基材上配置密着层。即,也可为在绝缘性基材和金属层之间具有密着层的导电性基板。
通过在绝缘性基材和金属层之间配置密着层,可提高绝缘性基材和金属层的密着性,并可切实地对金属层从绝缘性基材的剥离进行抑制。
对构成密着层的材料并无特别限定,可根据与绝缘性基材和金属层之间的密着力、所要求的金属层表面的光反射的抑制程度、相对于导电性基板使用环境(例如,湿度和/或温度)的稳定性程度等进行任意选择。
密着层例如优选包含从Ni、Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、及Mn中选出的至少一种以上的金属。此外,密着层还可再包含从碳、氧、氢、及氮中选出的一种以上的元素。
需要说明的是,密着层也可包含金属合金,该金属合金包括从Ni、Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、及Mn中选出的至少两种以上的金属。此情况下,密着层也还可再包含从碳、氧、氢、及氮中选出的一种以上的元素。此时,作为包含从Ni、Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、及Mn中选出的至少两种以上的金属的金属合金,可优选使用Cu-Ti-Fe合金、Cu-Ni-Fe合金、Ni-Cu合金、Ni-Zn合金、Ni-Ti合金、Ni-W合金、Ni-Cr合金、及/或、Ni-Cu-Cr合金。
对密着层的成膜方法并无特别限定,但优选采用干式镀法进行成膜。作为干式镀法,例如可优选使用溅射法、离子镀法、蒸镀法等。在采用干式法对密着层进行成膜的情况下,从膜厚控制较容易的观点来看,较佳使用溅射法。需要说明的是,密着层中如上所述也可添加从碳、氧、氢、及氮中选出的一种以上的元素,此时更佳地可使用反应性溅射法。
在密着层包含从碳、氧、氢、及氮中选出的一种以上的元素的情况下,通过预先在密着层成膜时的氛围气(环境气体)中添加含有从碳、氧、氢、及氮中选出的一种以上的元素的气体,可将其添加在密着层中。例如,在密着层中添加碳的情况下,可在进行干式镀时的氛围气中预先添加从一氧化碳气体和二氧化碳气体中选出的一种以上,在添加氧的情况下,可在进行干式镀时的氛围气中预先添加氧气,在添加氢的情况下,可在进行干式镀时的氛围气中预先添加从氢气和水中选出的一种以上,在添加氮的情况下,可在进行干式镀时的氛围气中预先添加氮气。
就含有从碳、氧、氢、及氮中选出的一种以上的元素的气体而言,优选添加非活性气体(惰性气体),以作为干式镀时的环境气体。作为非活性气体,对其并无特别限定,但例如可优选使用氩气。
通过对密着层如上所述采用干式镀法进行成膜,可提高绝缘性基材和密着层之间的密着性。另外,密着层例如可包含金属作为主成分,故与金属层之间的密着性也较高。为此,通过在绝缘性基材和金属层之间配置密着层,可抑制金属层的剥离。
对密着层的厚度并无特别限定,但例如优选为3nm以上且50nm以下,较佳为3nm以上且35nm以下,更佳为3nm以上且33nm以下。
接下来,对导电性基板的构成例进行说明。
如上所述,本实施方式的导电性基板可具有绝缘性基材、金属层、及粗化镀层。此外,还可任意地设置密着层等的层。
以下结合图1A和图1B对具体构成例进行说明。图1A和图1B示出了本实施方式的导电性基板的、与绝缘性基材、金属层、及粗化镀层的层叠方向平行的面的剖面图的例子。
就本实施方式的导电性基板而言,例如可在绝缘性基材的至少一个面上具有从绝缘性基材侧开始依次对金属层和粗化镀层进行了层叠的结构。
具体而言,例如,如图1A所示的导电性基板10A那样,可在绝缘性基材11的一个面11a侧依次对金属层12和粗化镀层13进行各为一层的层叠。就粗化镀层13而言,可使粗化镀层13的与绝缘性基材11相对的面的相反侧的面即表面A作为粗糙面。此外,如图1B所示的导电性基板10B那样,也可在绝缘性基材11的一个面11a侧和另一个面(另一面)11b侧分别依次对金属层12A、12B和粗化镀层13A、13B进行各为一层的层叠。此情况下,就粗化镀层13A、13B而言,也可使与绝缘性基材11相对的面的相反侧的面即表面A和表面B作为粗糙面。
此外,还可为再设置了作为任意的层的例如密着层的结构。此情况下,例如,可为在绝缘性基材的至少一个面上从绝缘性基材侧开始依次形成了密着层、金属层、及粗化镀层的结构。
具体而言,例如,如图2A所示的导电性基板20A那样,在绝缘性基材11的一个面11a侧可依次对密着层14、金属层12、及粗化镀层13进行层叠。
此情况下,也可为在绝缘性基材11的两个面上对密着层、金属层、及粗化镀层进行层叠的结构。具体而言,如图2B所示的导电性基板20B那样,可在绝缘性基材11的一个面11a侧和另一个面11b侧分别依次对密着层14A、14B、金属层12A、12B、及粗化镀层13A、13B进行层叠。
需要说明的是,图1B和图2B中示出了在绝缘性基材的两个面上进行了金属层、粗化镀层等的层叠的情况下,以绝缘性基材11为对称面,绝缘性基材11的上下所层叠的层呈对称配置的例子,但并不限定于该形态。例如,还可使图2B中的绝缘性基材11的一个面11a侧的结构与图1B中的结构同样地为不设置密着层14A而仅依次层叠了金属层12A和粗化镀层13A的形态,由此可使绝缘性基材11的上下所层叠的层为非对称的结构。
就本实施方式的导电性基板而言,可优选作为对各种电子部件进行实装而使用的导电性基板来使用。对导电性基板的配线形状并无特别限定,可具有任意的形状和图案。这里,以具备网状配线的导电性基板为例进行说明。
具备网状配线的导电性基板可通过对至此说明的本实施方式的导电性基板的金属层和粗化镀层、根据情况还包括密着层进行蚀刻而获得。
例如,可通过两层配线作为(形成)网状配线。具体构成例示于图3。图3示出了对具备网状配线的导电性基板30从金属层等的层叠方向的上表面侧进行观察的图,为了易于理解配线图案,绝缘性基材和通过对金属层进行图案化而形成的配线31A、31B以外的层的记载(图示)被进行了省略。此外,还示出了经由绝缘性基材11可看到的配线31B。
图3所示的导电性基板30具有绝缘性基材11、与图中Y轴方向平行的多个(plural)配线31A、及与X轴方向平行的配线31B。需要说明的是,配线31A、31B通过对金属层进行蚀刻而形成,该配线31A、31B的上表面或下表面上形成了图中未示的粗化镀层。此外,粗化镀层被蚀刻为与配线31A、31B相同的形状。
对绝缘性基材11和配线31A、31B的配置并无特别限定。图4A和图4B中示出了绝缘性基材11和配线的配置的构成例。图4A和图4B相当于沿图3的A-A’线的剖面图。
首先,如图4A所示,绝缘性基材11的上、下表面上可分别配置配线31A、31B。需要说明的是,图4A中,在配线31A的上表面和配线31B的下表面上还配置了形状被蚀刻为与配线相同的粗化镀层32A、32B。
此外,如图4B所示,也可使用一组绝缘性基材11,以夹着一个绝缘性基材11的方式在上、下表面上配置配线31A、31B,并且将一个配线31B配置在绝缘性基材11之间。此情况下,配线31A、31B的上表面上也可配置形状被蚀刻为与配线相同的粗化镀层32A、32B。需要说明的是,如上所述,除了金属层和粗化镀层以外还可设置密着层。为此,在图4A和图4B的任一情况下,例如都可在配线31A和配线31B中的任意一个或两个与绝缘性基材11之间设置密着层。在设置密着层的情况下,密着层也优选被蚀刻为形状与配线31A、31B相同。
就图3和图4A所示的具有网状配线的导电性基板而言,例如,可基于图1B那样在绝缘性基材11的两个面上具备金属层12A、12B和粗化镀层13A、13B的导电性基板来形成。
若以使用图1B的导电性基板来形成的情况为例进行说明,则首先对绝缘性基材11的一个面11a侧的金属层12A和粗化镀层13A实施蚀刻,以使与图1B中Y轴方向平行的多个线状的图案沿X轴方向隔开预定间隔而配置。需要说明的是,图1B中的X轴方向是指与各层的宽度方向平行的方向。此外,图1B中的Y轴方向是指与图1B中的纸面垂直的方向。
接下来,对绝缘性基材11的另一个面11b侧的金属层12B和粗化镀层13B进行蚀刻,以使与图1B中X轴方向平行的多个线状的图案沿Y轴方向隔开预定间隔而配置。
通过以上的操作,可形成图3和图4A所示的具有网状配线的导电性基板。需要说明的是,也可同时实施绝缘性基材11的两个面的蚀刻。即,金属层12A、12B和粗化镀层13A、13B的蚀刻也可同时进行。此外,就图4A中的配线31A、31B和绝缘性基材11之间还具有形状被图案化为与配线31A、31B相同的密着层的导电性基板而言,可通过使用图2B所示的导电性基板并同样地进行蚀刻而制作。
图3所示的具有网状配线的导电性基板还可使用两个图1A或图2A所示的导电性基板来形成。若以使用两个图1A的导电性基板来形成的情况为例进行说明,则针对两个图1A所示的导电性基板分别蚀刻金属层12和粗化镀层13,以使与X轴方向平行的多个线状的图案沿Y轴方向隔开预定间隔而配置。然后,以使通过所述蚀刻处理在各导电性基板上所形成的线状的图案互相交叉的方式调整方向并使两个导电性基板贴合,由此可作为(获得)具备网状配线的导电性基板。对两个导电性基板贴合时的贴合面并无特别限定。例如,通过使层叠了金属层12等的图1A中的表面A和没有层叠金属层12等的图1A中的另一个面11b进行贴合,也可成为图4B所示的结构。
此外,例如通过使绝缘性基材11的没有层叠金属层12等的图1A中的另一个面11b相互之间进行贴合,还可成为剖面示于图4A的结构。
需要说明的是,就图4A和图4B中的配线31A、31B和绝缘性基材11之间还具有形状被图案化为与配线31A、31B相同的密着层的导电性基板而言,可藉有使用图2A所示的导电性基板以取代图1A所示的导电性基板来进行制作。
对图3、图4A、及图4B所示的具有网状配线的导电性基板中的配线的宽度和/或配线间的距离并无特别限定,例如,可根据配线中所流动的电流量等进行选择。
然而,根据本实施方式的导电性基板,即使在具有粗化镀层,并且对粗化镀层和金属层进行了蚀刻和图案化的情况下,也可抑制侧蚀的发生,并可将粗化镀层和金属层图案化为预期形状。具体而言,例如可形成配线宽度为10μm以下的配线。为此,本实施方式的导电性基板优选包含配线宽度为10μm以下的配线。对配线宽度的下限值并无特别限定,但例如可为3μm以上。
图3、图4A、及图4B中示出了通过组合直线形状的配线以形成网状配线(配线图案)的例子,但并不限定于该形态,配线图案的形状和/或构成配线图案的配线可为任意形状。
此外,图4A和图4B中示出了残留有粗化镀层且具有配线图案的导电性基板的例子,但粗化镀层是为了提高与光阻之间的密着性而设置的层,故形成配线图案之后也可将其除去。在进行除去的情况下,例如可通过一般的硫酸/过氧化氢水类的微蚀刻液除去粗化镀层。
根据以上的本实施方式的导电性基板,在形成于绝缘性基材的至少一个面的金属层上具有层叠了粗化镀层的结构。为此,与光阻之间的密着性较高,可抑制侧蚀的发生。
(导电性基板的制造方法)
接下来,对本实施方式的导电性基板的制造方法的一构成例进行说明。
本实施方式的导电性基板的制造方法可具有以下的步骤。
在绝缘性基材的至少一个面上形成金属层的金属层形成步骤。
在金属层上形成粗化镀层的粗化镀层形成步骤。
另外,在粗化镀层形成步骤中,可使用含有镍离子和铜离子的镀液并采用电解法进行粗化镀层的成膜。
以下,对本实施方式的导电性基板的制造方法进行具体说明。
需要说明的是,通过本实施方式的导电性基板的制造方法可优选制造上述导电性基板。为此,就以下所说明的部分以外的部分而言,可为与上述导电性基板时同样的结构,故对一部分说明进行了省略。
可预先准备供金属层形成步骤中使用的绝缘性基材。另外,根据需要还可预先进行将绝缘性基材切断为任意尺寸等的处理。
另外,金属层如上所述优选具有金属薄膜层。此外,金属层还可具有金属薄膜层和金属镀层。为此,金属层形成步骤例如可具有采用干式镀法形成金属薄膜层的步骤。此外,金属层形成步骤也可具有采用干式镀法形成金属薄膜层的步骤、及将该金属薄膜层作为供电层并采用作为湿式镀法的一种的电镀法形成金属镀层的步骤。
作为金属薄膜层形成步骤中采用的干式镀法,对其并无特别限定,例如可使用蒸镀法、溅射法、或离子镀法等。需要说明的是,作为蒸镀法,可优选使用真空蒸镀法。作为金属薄膜层形成步骤中采用的干式镀法,尤其从膜厚控制较容易的观点来看,较佳使用溅射法。
接下来,对金属镀层形成步骤进行说明。对采用湿式镀法形成金属镀层的步骤中的条件、即、电镀处理的条件并无特别限定,可使用常规方法中的诸条件。例如,将形成了金属薄膜层的基材供给至具有金属镀液的镀槽内,并对电流密度和/或基材的搬送速度进行控制,据此可形成金属镀层。
接下来,对粗化镀层形成步骤进行说明。
在粗化镀层形成步骤中,例如可形成含有单质镍、镍氧化物、镍氢氧化物、及铜的粗化镀层。
粗化镀层可通过湿式法形成。具体而言,例如,将金属层作为供电层来使用,据此在具有上述镀液的镀槽内,可在金属层上通过电解法、例如、电解镀法形成粗化镀层。通过这样地将金属层作为供电层,并采用电解镀法形成粗化镀层,可在金属层的与绝缘性基材相对的面的相反侧的面的整面上形成粗化镀层。
对粗化镀层进行成膜时,通过调整镀液的pH值和/或电流密度,可选择粗化镀层所含的结晶的形状和/或尺寸。例如,通过使镀液的pH值较高或使成膜时的电流密度较高,可容易生成针状结晶,另外,通过使镀液的pH值较低或使成膜时的电流密度较低,可容易生成粒状结晶。
为此,例如可进行预备试验来选择条件,以成为(获得)具有预期的形状和尺寸的结晶的粗化镀层。
镀液如上所述,故省略其说明。
在本实施方式的导电性基板的制造方法中,除了所述步骤以外,还可实施任意的步骤。
例如,在绝缘性基材和金属层之间形成密着层的情况下,可实施在绝缘性基材的形成金属层的面上形成密着层的密着层形成步骤。在实施密着层形成步骤的情况下,金属层形成步骤可在密着层形成步骤之后实施,在金属层形成步骤中,可在本步骤中于绝缘性基材上形成了密着层的基材上形成金属薄膜层。
在密着层形成步骤中,对密着层的成膜方法并无特别限定,但优选采用干式镀法进行成膜。作为干式镀法,例如可优选使用溅射法、离子镀法、蒸镀法等。在对密着层采用干式法进行成膜的情况下,从膜厚控制较容易的观点来看,较佳采用溅射法。需要说明的是,密着层中如上所述还可添加从碳、氧、氢、及氮中选出的一种以上的元素,此时可更较佳地采用反应性溅射法。
就通过本实施方式的导电性基板的制造方法所获得的导电性基板而言,例如可应用于用来对各种电子部件进行实装而使用的导电性基板等的各种用途。另外,在应用于各种用途的情况下,优选对本实施方式的导电性基板中所含的金属层和粗化镀层进行了图案化。需要说明的是,在设置密着层的情况下,优选对密着层也进行了图案化。就金属层和粗化镀层、根据情况还包括密着层而言,例如可按照预期的配线图案进行图案化,另外,就金属层和粗化镀层、根据情况还包括密着层而言,优选被图案化为相同的形状。
为此,本实施方式的导电性基板的制造方法可具有对金属层和粗化镀层进行图案化的图案化步骤。需要说明的是,在形成了密着层的情况下,图案化步骤可为对密着层、金属层、及粗化镀层进行图案化的步骤。
对图案化步骤的工序并无特别限定,可按照任意的工序进行实施。例如,在如图1A那样于绝缘性基材11上进行了金属层12和粗化镀层13的层叠的导电性基板10A的情况下,首先可实施在粗化镀层13的表面A上配置具有预期图案的光阻的光阻配置工序。然后可实施向粗化镀层13的表面A、即、配置了光阻的表面侧供给蚀刻液的蚀刻工序。
对蚀刻工序中使用的蚀刻液并无特别限定,可根据金属层、粗化镀层的组成成分等进行任意选择。例如,在金属层和粗化镀层相对于蚀刻液的反应性大致相同的情况下,可优选采用一般的金属层的蚀刻时所使用的蚀刻液。
作为蚀刻液,例如可优选使用包含从硫酸、过氧化氢(过氧化氢水)、盐酸、氯化铜(cupric chloride)、及氯化铁(ferric chloride)中选出的一种以上的混合水溶液。对蚀刻液中的各组成成分的含量并无特别限定。
蚀刻液可在室温下使用,但为了提高反应性,也可进行加温后再使用,例如可加热至40℃以上且50℃以下后再进行使用。
此外,就如图1B那样在绝缘性基材11的一个面11a和另一个面11b上层叠了金属层12A、12B和粗化镀层13A、13B的导电性基板10B而言,也可实施进行图案化的图案化步骤。此情况下,例如可实施在粗化镀层13A、13B的表面A和表面B上配置具有预期图案的光阻的光阻配置工序。之后,可实施向粗化镀层13A、13B的表面A和表面B、即、配置了光阻的表面侧供给蚀刻液的蚀刻工序。
对蚀刻工序中形成的图案并无特别限定,可为任意的形状。例如,在图1A所示的导电性基板10A的情况下,如上所述,可使金属层12和粗化镀层13以含有多条直线和/或弯曲成锯齿状的线(之字形直线)的方式形成图案。
此外,在图1B所示的导电性基板10B的情况下,还可采用使金属层12A和金属层12B成为网状配线的方式形成图案。此情况下,粗化镀层13A优选被图案化为与金属层12A相同的形状,粗化镀层13B优选被图案化为与金属层12B相同的形状。
此外,例如在图案化步骤中对所述导电性基板10A的金属层12等进行了图案化之后,也可实施使图案化了的两个以上的导电性基板进行层叠的层叠步骤。层叠时,例如通过使各导电性基板的金属层的图案交叉层叠,也可获得具备网状配线的层叠导电性基板。
对使层叠了的两个以上的导电性基板固定的方法并无特别限定,例如可通过粘接剂等进行固定。
就通过以上的本实施方式的导电性基板的制造方法所获得的导电性基板而言,在形成于绝缘性基材的至少一个面的金属层上具有层叠了粗化镀层的结构。另外,就粗化镀层而言,变为了与绝缘性基材相对的面的相反侧的面为粗糙面的粗化镀层。为此,与光阻之间的密着性较高,可抑制侧蚀的发生。
[实施例]
以下基于具体实施例和比较例进行说明,但本发明并不限定于该些实施例。
(评价方法)
对以下的实施例和比较例中所制作的试料采用下述方法进行了评价。
(1)粗化镀层的成分分析
粗化镀层的成分分析通过X射线光电子分光装置(PHI社制,型号:QuantaSXM)进行。需要说明的是,X射线源使用了单色化Al(1486.6eV)。
如后所述,在以下的各实施例和比较例中,制作了具有图1A的结构的导电性基板。故,对图1A中从粗化镀层13的外部露出的表面A进行Ar离子蚀刻,并对从最表面开始的10nm深的内部的Ni 2P光谱和Cu LMM光谱进行了测定。
由此可确认到,实施例1~实施例10和比较例1~比较例4的任意一个例子中都包含单质镍、镍氧化物、镍氢氧化物、及铜。
(2)粗化镀层所含有的结晶的形状和尺寸
对作为粗化镀层的粗糙面的与绝缘性基材相对的面的相反侧的面、具体而言图1A的表面A通过扫描式电子显微镜进行了观察,并对粗化镀层所含有的结晶的形状和尺寸进行了评价。
评价时,首先在粗化镀层的粗糙面的任意位置处将观察区域放大了50000倍。然后对该观察区域内存在的结晶的形状进行了观察。当观察到了粒状结晶时,在表1的结晶形状的栏中表示为粒状,当观察到了针状结晶时,在表1的结晶形状的栏中表示为针状。
另外,在观察到了粒状结晶的情况下,选择20个作为评价对象的粒状结晶,并对晶粒平均尺寸和标准偏差σ进行了测定和计算。需要说明的是,粒状结晶的晶粒尺寸是指,完全包摄进行粒状结晶的测定的粒状结晶的最小尺寸的的圆的直径。此外,在观察到了针状结晶的情况下,选择20个作为评价对象的针状结晶,并对平均长度、平均宽度、平均纵横比、及标准偏差σ进行了测定和计算。
在评价粒状结晶的情况下,将其晶粒平均尺寸和标准偏差记载于表1中的「晶粒尺寸/长度」栏。
在评价针状结晶的情况下,将其长度平均值和标准偏差记载于表1中的「晶粒尺寸/长度」栏,并将宽度和纵横比的平均值分别记载于表1中的「宽度」栏和「纵横比」栏。
各参数已经在上面进行了说明,故这里省略其说明。
(3)侧蚀量
首先,在以下的实施例和比较例中所获得的导电性基板的粗化镀层表面上通过层压(laminate)法贴附干膜光阻(日立化成RY3310)。然后,介由光掩膜进行紫外线曝光,再通过1%的碳酸钠水溶液对光阻进行溶解并进行了显影。据此,制作了在粗化镀层上具有相互平行的多条直线状的图案的光阻的样品。
接下来,将样品浸渍于由10重量%的硫酸和3重量%的过氧化氢所组成的30℃的蚀刻液。
针对所获得的样品,不剥离光阻,并对与导电性基板的各层的层叠方向平行且与光阻的直线状的图案垂直的剖面进行了观察。此情况下,如图5所示,观察到了在绝缘性基材51上层叠有图案化了的金属层52、图案化了的粗化镀层53、及光阻54的剖面形状。之后,测定了光阻的宽度方向的端部54a和图案化了的金属层52的宽度方向的端部52a之间的距离L,并将其作为侧蚀量。
需要说明的是,在从浸渍至蚀刻液开始的60秒后、120秒后、及180秒后的时点分别从蚀刻液中取出导电性基板并清洗后,如上所述进行了侧蚀量的评价。
(试料的制作条件)
在以下所说明的条件下制作了导电性基板,并通过上述评价方法进行了评价。
[实施例1]
制作了具有图1A所示的结构的导电性基板。
(金属层形成步骤)
在长度为300m,宽度为250mm,并且厚度为100μm的长条状的聚对苯二甲酸乙二醇酯树脂(PET)制绝缘性基材的一个面上,作为金属层进行了铜层的成膜。
在金属层形成步骤中,实施了金属薄膜层形成步骤和金属镀层形成步骤。
首先,对金属薄膜层形成步骤进行说明。
在金属薄膜层形成步骤中,作为基材使用了所述的绝缘性基材,并在绝缘性基材的一个面上作为金属薄膜层形成了铜薄膜层。
在金属薄膜层形成步骤中,首先,将预先加热至60℃并去除了水分的所述绝缘性基材设置在溅射装置的腔体内。
接着,将腔体内排气至1×10-3Pa之后,导入氩气,并使腔体内的压力为1.3Pa。
向预先设置在溅射装置的阴极上的铜靶提供电力,由此在绝缘性基材的一个面上进行了厚度为0.7μm的铜薄膜层的成膜。
接下来,在金属镀层形成步骤中作为金属镀层形成了铜镀层。就铜镀层而言,采用电镀法进行了铜镀层的厚度为0.3μm的成膜。
通过实施以上的金属薄膜层形成步骤和金属镀层形成步骤,作为金属层可形成厚度为1.0μm的铜层。
将金属层形成步骤中所制作的绝缘性基材上形成了厚度为1.0μm的铜层的基板浸渍在20g/L的硫酸内30sec(秒),清洗后实施了以下的粗化镀层形成步骤。
(粗化镀层形成步骤)
在粗化镀层形成步骤中,使用镀液并采用电解镀法在铜层的一个面上形成了粗化镀层。
需要说明的是,作为镀液,调制了含有镍离子、铜离子、酰胺硫酸、及氢氧化钠的镀液。镀液中,通过添加硫酸镍6水和物(六水硫酸镍)和硫酸铜5水和物(五水硫酸铜),进行了镍离子和铜离子的供给。
之后,对各成分进行了添加和调制,以使镀液中的镍离子的浓度为6.5g/L,铜离子的浓度为0.2g/L,并且酰胺硫酸的浓度为11g/L。
此外,将氢氧化钠水溶液添加至镀液,并将镀液的pH值调整为3.6。
在粗化镀层形成步骤中,于镀液的温度为40℃,电流密度为0.08A/dm2,并且电解镀时间为180sec的条件下进行了电解镀,由此形成了粗化镀层。
所形成的粗化镀层的膜厚为111nm。
对通过以上步骤所获得的导电性基板实施了所述的粗化镀层的成分分析、粗化镀层所含有的结晶的形状和尺寸的评价、及侧蚀量的评价。结果示于表1。
[实施例2~实施例10]
各实施例中,除了对形成粗化镀层时的镀液中的镍离子浓度、铜离子浓度、pH值、粗化镀层成膜时的电流密度、及电解镀时间如表1所示进行了变更这点之外,与实施例1同样地制作了导电性基板,并进行了评价。结果示于表1。
[比较例1~比较例4]
各比较例中,除了对形成粗化镀层时的镀液中的镍离子浓度、铜离子浓度、pH值、粗化镀层成膜时的电流密度、及电解镀时间如表1所示进行了变更这点之外,与实施例1同样地制作了导电性基板,并进行了评价。结果示于表1。
[表1]
Figure GDA0003685333700000231
由表1所示的结果可确认到,在实施例1~实施例10中,粗化镀层含有粒状或针状的结晶。另外还确认到了,在粒状结晶的情况下,晶粒平均尺寸为50nm以上且150nm以下,在针状结晶的情况下,平均长度为100nm以上且300nm以下,平均宽度为30nm以上且80nm以下,并且平均纵横比为2.0以上且4.5以下。
另一方面,在比较例1~比较例4中,尽管也确认到了粗化镀层含有粒状或针状的结晶,但其尺寸不满足上述范围。
其结果为,确认到了在实施例1~实施例10中可充分抑制侧蚀量,但在比较例1~比较例4中侧蚀量则较大。
以上对导电性基板和导电性基板的制造方法通过实施方式和实施例等进行了说明,但本发明并不限定于所述实施方式和实施例等。在权利要求书记载的本发明的主旨的范围内还可进行各种各样的变形和变更。
本申请主张基于2017年4月17日向日本国专利厅申请的特愿2017-081580号的优先权,并将特愿2017-081580号的全部内容援引用于本国际申请。
[符号说明]
10A、10B、20A、20B、30 导电性基板,
11、51 绝缘性基材,
12、12A、12B、52 金属层,
13、13A、13B、32A、32B、53 粗化镀层。

Claims (6)

1.一种导电性基板,具有:
绝缘性基材;
金属层,形成在所述绝缘性基材的至少一个面上;和
粗化镀层,形成在所述金属层的与所述绝缘性基材相对的面的相反侧的面上,
其中,所述粗化镀层包含单质镍、镍氧化物、镍氢氧化物、及铜,并且包含晶粒平均尺寸为50nm以上且150nm以下的粒状结晶。
2.一种导电性基板,具有:
绝缘性基材;
金属层,形成在所述绝缘性基材的至少一个面上;和
粗化镀层,形成在所述金属层的与所述绝缘性基材相对的面的相反侧的面上,
其中,所述粗化镀层包含单质镍、镍氧化物、镍氢氧化物、及铜,并且包含平均长度为100nm以上且300nm以下、平均宽度为30nm以上且80nm以下、且平均纵横比为2.0以上且4.5以下的针状结晶。
3.如权利要求1或2所述的导电性基板,其中,
所述粗化镀层的厚度为50nm以上且350nm以下。
4.如权利要求1或2所述的导电性基板,其中,
所述金属层为铜或铜合金的层。
5.如权利要求3所述的导电性基板,其中,
所述金属层为铜或铜合金的层。
6.一种权利要求1至5中的任一项所述的导电性基板的制造方法,具有:
在绝缘性基材的至少一个面上形成金属层的金属层形成步骤;和
在所述金属层的与所述绝缘性基材相对的面的相反侧的面上形成粗化镀层的粗化镀层形成步骤,
其中,在所述粗化镀层形成步骤中,使用含有镍离子和铜离子的镀液并采用电解法对所述粗化镀层进行成膜,所述粗化镀层包含单质镍、镍氧化物、镍氢氧化物、及铜。
CN201880025236.7A 2017-04-17 2018-04-11 导电性基板、导电性基板的制造方法 Active CN110537393B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017081580 2017-04-17
JP2017-081580 2017-04-17
PCT/JP2018/015248 WO2018193935A1 (ja) 2017-04-17 2018-04-11 導電性基板、導電性基板の製造方法

Publications (2)

Publication Number Publication Date
CN110537393A CN110537393A (zh) 2019-12-03
CN110537393B true CN110537393B (zh) 2022-09-20

Family

ID=63855842

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880025236.7A Active CN110537393B (zh) 2017-04-17 2018-04-11 导电性基板、导电性基板的制造方法

Country Status (4)

Country Link
JP (1) JP6954345B2 (zh)
CN (1) CN110537393B (zh)
TW (1) TWI765021B (zh)
WO (1) WO2018193935A1 (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834140A (en) * 1995-09-22 1998-11-10 Circuit Foil Japan Co., Ltd. Electrodeposited copper foil for fine pattern and method for producing the same
JP2007046095A (ja) * 2005-08-09 2007-02-22 Mitsubishi Shindoh Co Ltd 銅箔およびその表面処理方法
JP2008088541A (ja) * 2006-09-05 2008-04-17 Hitachi Chem Co Ltd 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
TW201400643A (zh) * 2013-08-09 2014-01-01 Xin Hong Co Ltd 圖案導電線路的結構及形成方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52145769A (en) * 1976-05-31 1977-12-05 Nippon Mining Co Method of surface treating printed circuit copper foil
TW317575B (zh) * 1994-01-21 1997-10-11 Olin Corp
JP3295308B2 (ja) * 1996-06-28 2002-06-24 株式会社日鉱マテリアルズ 電解銅箔
JP3258308B2 (ja) * 2000-02-03 2002-02-18 株式会社日鉱マテリアルズ レーザー穴開け性に優れた銅箔及びその製造方法
JP2006005149A (ja) * 2004-06-17 2006-01-05 Furukawa Circuit Foil Kk 抵抗層付き導電性基材及び抵抗層付き回路基板材料
JP2007103440A (ja) * 2005-09-30 2007-04-19 Mitsui Mining & Smelting Co Ltd 配線基板の製造方法および配線基板
US8449987B2 (en) * 2006-06-12 2013-05-28 Jx Nippon Mining & Metals Corporation Rolled copper or copper alloy foil with roughened surface and method of roughening rolled copper or copper alloy foil
KR101228168B1 (ko) * 2007-09-28 2013-01-30 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 인쇄 회로용 동박 및 동장 적층판
JP4978456B2 (ja) * 2007-12-19 2012-07-18 日立電線株式会社 印刷回路用銅箔
KR101188147B1 (ko) * 2008-06-17 2012-10-05 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 인쇄 회로 기판용 구리박 및 인쇄 회로 기판용 동장 적층판
CN103125149B (zh) * 2010-09-27 2016-09-14 吉坤日矿日石金属株式会社 印刷电路板用铜箔、其制造方法、印刷电路板用树脂基板以及印刷电路板
JP5417538B1 (ja) * 2012-06-11 2014-02-19 Jx日鉱日石金属株式会社 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法
JP2014152352A (ja) * 2013-02-06 2014-08-25 Sh Copper Products Corp 複合銅箔および複合銅箔の製造方法
JP2015200025A (ja) * 2014-03-31 2015-11-12 Jx日鉱日石金属株式会社 キャリア付銅箔、プリント配線板、積層板、電子機器、積層体及びプリント配線板の製造方法
US20180072019A1 (en) * 2015-04-28 2018-03-15 Sumitomo Metal Mining Co., Ltd. Conductive substrate
WO2017033740A1 (ja) * 2015-08-26 2017-03-02 住友金属鉱山株式会社 導電性基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834140A (en) * 1995-09-22 1998-11-10 Circuit Foil Japan Co., Ltd. Electrodeposited copper foil for fine pattern and method for producing the same
JP2007046095A (ja) * 2005-08-09 2007-02-22 Mitsubishi Shindoh Co Ltd 銅箔およびその表面処理方法
JP2008088541A (ja) * 2006-09-05 2008-04-17 Hitachi Chem Co Ltd 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ
TW201400643A (zh) * 2013-08-09 2014-01-01 Xin Hong Co Ltd 圖案導電線路的結構及形成方法

Also Published As

Publication number Publication date
TWI765021B (zh) 2022-05-21
CN110537393A (zh) 2019-12-03
JPWO2018193935A1 (ja) 2020-03-05
TW201842625A (zh) 2018-12-01
JP6954345B2 (ja) 2021-10-27
WO2018193935A1 (ja) 2018-10-25

Similar Documents

Publication Publication Date Title
CN103731974B (zh) 2层挠性基板及以2层挠性基板作为基材的印刷布线板
JP2010070850A (ja) 銅張積層板およびその製造方法並びにプリント配線板およびその製造方法
JP5769030B2 (ja) 金属化樹脂フィルムおよびその製造方法
WO2010074054A1 (ja) 電子回路の形成方法
JPWO2011086972A1 (ja) 電子回路及びその形成方法並びに電子回路形成用銅張積層板
CN110537393B (zh) 导电性基板、导电性基板的制造方法
TWI791428B (zh) 黑化鍍液、導電性基板的製造方法
JP2010222651A (ja) 銅張り積層板および銅めっき皮膜の成膜方法
JP6597139B2 (ja) 黒化めっき液、導電性基板
JP5835670B2 (ja) プリント配線基板およびその製造方法
WO2018193940A1 (ja) 導電性基板
JP7003665B2 (ja) 黒化めっき液、導電性基板の製造方法
JP4257632B2 (ja) 抵抗層付き銅箔とその製造方法
JP2003200523A (ja) 抵抗層内蔵型銅張り積層板、それを用いたプリント回路基板
JP6667982B2 (ja) フレキシブル配線板
TWI791427B (zh) 黑化鍍液、導電性基板之製造方法
CN108495749B (zh) 导电性基板
JP6842229B2 (ja) 導電性基板、導電性基板の製造方法
JP2023005364A (ja) 銅張積層板および銅張積層板の製造方法
JP2010153537A (ja) フレキシブル配線用基板
JP2022159627A (ja) 銅張積層板および銅張積層板の製造方法
JP2019057683A (ja) 配線基板用積層体及びその製造方法
JP2006120942A (ja) 抵抗素子の製造方法および抵抗素子
JP2017136818A (ja) 積層体基板、導電性基板、積層体基板の製造方法、導電性基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant