TWI765021B - 導電性基板、導電性基板之製造方法 - Google Patents
導電性基板、導電性基板之製造方法 Download PDFInfo
- Publication number
- TWI765021B TWI765021B TW107112918A TW107112918A TWI765021B TW I765021 B TWI765021 B TW I765021B TW 107112918 A TW107112918 A TW 107112918A TW 107112918 A TW107112918 A TW 107112918A TW I765021 B TWI765021 B TW I765021B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- metal layer
- plating
- roughened
- conductive substrate
- Prior art date
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
- B32B15/08—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
- H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Laminated Bodies (AREA)
- Manufacturing Of Printed Circuit Boards (AREA)
Abstract
提供一種導電性基板,具有:絕緣性基材;形成在上述絕緣性基材的至少一個面上的金屬層;及形成在上述金屬層上的粗化鍍層,上述粗化鍍層含有平均晶粒尺寸為50nm以上且150nm以下的粒狀結晶。
Description
本發明涉及導電性基板、導電性基板的製造方法。
液晶顯示器、攜帶電話、數位相機等各種電子機器中,使用了安裝有各種電子零件並具有配線圖案的導電性基板。
具有配線圖案的導電性基板藉由在絕緣性的基材上形成金屬層,並根據期望的配線圖案對該金屬層進行圖案化而形成。就具有配線圖案的導電性基板而言,一般藉由在金屬層上配置具有與所要形成的配線圖案相對應的形狀的阻劑(resist),並實施蝕刻而形成。
然而,在藉由蝕刻形成配線圖案的情況下,蝕刻不僅沿金屬層的厚度方向,而且還沿作為與厚度方向垂直的方向的面方向進行。沿面方向的蝕刻的進行會導致產生阻劑的下部也被蝕刻的所謂的側蝕(side etching)。
故,當在金屬層上形成阻劑圖案時,考慮到側蝕量,也預先實施了使阻劑圖案變粗的補正。但該補正卻阻礙了具有配線圖案的導電性基板的配線的微細化。
此外,例如專利文獻1中公開了如下一種銅箔配線形成方法,包括在銅箔表面上形成密著層、在上述密著層之上形成感光性阻劑、按照期望的圖案對上述感光性阻劑進行曝光、對上述感光性阻劑進行顯影、除去從上述感光性阻劑所露出的上述密著層、及對上述銅箔進行蝕刻以形成配線的步驟。
〔專利文獻1〕 日本特開2005-039097號公報
然而,即使採用專利文獻1所公開的銅箔配線形成方法也無法充分抑制側蝕的發生。
鑑於上述先前技術的問題,於本發明的一方面,以提供一種可抑制側蝕的發生的導電性基板為目的。
為了解決上述課題,於本發明的一方面,提供一種導電性基板,具有:絕緣性基材;形成在上述絕緣性基材的至少一個面上的金屬層;及形成在上述金屬層上的粗化鍍層,上述粗化鍍層含有平均晶粒尺寸為50nm以上且150nm以下的粒狀結晶。
根據本發明的一方面,能夠提供一種可抑制側蝕的發生的導電性基板。
10A、10B、20A、20B、30‧‧‧導電性基板
11、51‧‧‧絕緣性基材
12、12A、12B、52‧‧‧金屬層
13、13A、13B、32A、32B、53‧‧‧粗化鍍層
〔第1A圖〕 本發明的實施方式的導電性基板的斷面圖。
〔第1B圖〕 本發明的實施方式的導電性基板的斷面圖。
〔第2A圖〕 本發明的實施方式的導電性基板的斷面圖。
〔第2B圖〕 本發明的實施方式的導電性基板的斷面圖。
〔第3圖〕 本發明的實施方式的具備網(mesh)狀配線的導電性基板的俯視圖。
〔第4A圖〕 沿圖3的A-A’線的斷面圖的一構成例。
〔第4B圖〕 沿圖3的A-A’線的斷面圖的另一構成例。
〔第5圖〕 側蝕量的說明圖。
以下,對本發明的導電性基板和導電性基板的製造方法的一實施方式進行說明。
(導電性基板)
本實施方式的導電性基板可具有絕緣性基材、形成在絕緣性基材的至少一個面上的金屬層、及形成在金屬層上的粗化鍍層。
另外,粗化鍍層可含有平均晶粒尺寸(size)為50nm以上且150nm以下的粒狀結晶。
此外,在其他形態中,粗化鍍層也可含有平均長度為100nm以上且300nm以下,平均寬度為30nm以上且80nm以下,並且平均縱橫比(aspect ratio)為2.0以上且4.5以下的針狀結晶。
需要說明的是,本實施方式的導電性基板是指,包括對金屬層等進行圖案化前的在絕緣性基材的表面上具有金屬層和粗化鍍層的基板、及對金屬層等進行了圖案化的基板,即配線基板。
這裡,首先對本實施方式的導電性基板所包含的各構件在以下 進行說明。
作為絕緣性基材的材料對其並無特別限定,但例如可優選使用從聚醯胺系樹脂、聚對酞酸乙二酯系樹脂、聚萘二甲酸乙二酯系樹脂、環烯系樹脂、聚醯亞胺系樹脂、聚碳酸酯系樹脂等中選出的一種以上的樹脂。特別地,作為絕緣性基材的材料,可較佳使用從聚醯胺、PET(聚對酞酸乙二酯)、PEN(聚萘二甲酸乙二酯)、COP(環烯聚合物)、聚醯亞胺、聚碳酸酯等中選出的一種以上的樹脂。
對絕緣性基材的厚度並無特別限定,可根據作為導電性基板時所要求的強度、基於導電性基板的用途的規格、靜電容量等進行任意選擇。作為絕緣性基材的厚度,例如優選為10μm以上且200μm以下,較佳為12μm以上且120μm以下,更佳為12μm以上且100μm以下。
接下來對金屬層進行說明。
對構成金屬層的材料並無特別限定,可選擇具有符合用途的電傳導率的材料,但從電氣特性較優且蝕刻處理較容易的觀點來看,作為構成金屬層的材料優選使用銅。即,金屬層優選含有銅。
在金屬層含有銅的情況下,構成金屬層的材料例如優選為Cu和從Ni、Mo、Ta、Ti、V、Cr、Fe、Mn、Co、及W的金屬群中選出的至少一種以上的金屬的銅合金、或包括銅和從上述金屬群中選出的一種以上的金屬的材料。此外,金屬層也可為由銅所構成的銅層。
即,在金屬層含有銅的情況下,金屬層可為從銅、含有銅的金屬、及銅合金中選出的一種以上的層。在金屬層含有銅的情況下,金屬層優選為銅或銅合金的層。其理由在於,就銅或銅合金的層而言,尤其是其電傳導率(導電性)較高,藉由蝕刻加工可容易形成配線。還在於,就銅或銅合金的層而言,尤其容易產生後述的側蝕,但在本實施方式的導電性基板中可對側蝕進 行抑制。
對形成金屬層的方法並無特別限定,但例如優選藉由在其他構件和金屬層之間不配置接著劑而形成。即,金屬層優選直接配置在其他構件的上表面。需要說明的是,金屬層例如可形成並配置在後述的密著層和/或絕緣性基材的上表面。為此,金屬層優選直接形成並配置在密著層或絕緣性基材的上表面。
為了在其他構件的上表面上直接形成金屬層,金屬層優選具有採用乾式鍍法而成膜的金屬薄膜層。作為乾式鍍法對其並無特別限定,但例如可使用蒸鍍法、濺射法、離子鍍法等。尤其從膜厚控制較容易的觀點來看,優選採用濺射法。
此外,在使金屬層更厚的情況下,可在採用乾式鍍法形成金屬薄膜層之後再使用濕式鍍法對金屬鍍層進行積層。具體而言,例如可在絕緣性基材或密著層上採用乾式鍍法形成金屬薄膜層,再將該金屬薄膜層使用為供電層,並採用作為濕式鍍法的一種的電解鍍法形成金屬鍍層。
需要說明的是,在如上所述僅採用乾式鍍法使金屬層成膜的情況下,金屬層可由金屬薄膜層構成。此外,在藉由乾式鍍法和濕式鍍法的組合形成金屬層的情況下,金屬層可由金屬薄膜層和金屬鍍層構成。
藉由如上所述僅採用乾式鍍法、或採用乾式鍍法和濕式鍍法的組合來形成金屬層,可在絕緣性基材或密著層上不藉由接著劑而直接形成並配置金屬層。
對金屬層的厚度並無特別限定,在將金屬層使用為配線的情況下,可根據供給至該配線的電流的大小、配線寬度等進行任意選擇。
然而,金屬層若過厚,則進行用於形成配線圖案的蝕刻時,蝕刻所需的時間較長,故存在產生容易發生側蝕、難以形成細線等問題的情況。 為此,金屬層的厚度優選為5μm以下,較佳為3μm以下。
此外,尤其從降低導電性基板的電阻值以可充分提供電流的觀點來看,例如金屬層的厚度優選為50nm以上,較佳為60nm以上,更佳為150nm以上。
需要說明的是,在金屬層如上所述具有金屬薄膜層和金屬鍍層的情況下,金屬薄膜層的厚度和金屬鍍層的厚度的合計優選位於上述範圍。
在金屬層由金屬薄膜層構成的情況、或由金屬薄膜層和金屬鍍層構成的情況的任一情況下,都對金屬薄膜層的厚度並無特別限定,但例如優選為50nm以上且700nm以下。
接下來對粗化鍍層進行說明。
本發明的發明人對在金屬層上配置阻劑並進行蝕刻的情況下無法充分抑制側蝕的原因進行了深入研究。其結果為,明確了存在金屬層和阻劑的密著性不足導致蝕刻液會浸入金屬層和阻劑之間並進行擴展的情況,其為無法充分抑制側蝕的原因。
故,本發明的發明人進一步進行了研究並發現,當在金屬層上設置粗化鍍層,由此在導電性基板的表面、具體而言、粗化鍍層的表面上配置阻劑的情況下,可提高粗化鍍層和阻劑之間的密著性。據此,發現了藉由採用具有該粗化鍍層的導電性基板可抑制側蝕,並完成了本發明。
就本實施方式的導電性基板的粗化鍍層而言,其表面、具體而言、粗化鍍層的與絕緣性基材相對的面的相反側的面、即、如後所述進行圖案化時配置阻劑的面優選為粗化面。
從尤其要抑制側蝕的發生的觀點來看,粗化鍍層優選含有從粒狀結晶和針狀結晶中選出的一種以上的結晶。
在粗化鍍層含有粒狀結晶的情況下,粗化鍍層優選含有平均晶 粒尺寸為50nm以上且150nm以下的粒狀結晶。
其原因在於,藉由使粗化鍍層含有粒狀結晶,並使其平均晶粒尺寸為50nm以上且150nm以下,可提高以粗化鍍層的表面為粗化面時的粗化鍍層和阻劑之間的密著性,並尤其可抑制側蝕的發生。
在粗化鍍層含有粒狀結晶的情況下,其平均晶粒尺寸優選為70nm以上且150nm以下。
此外,在粗化鍍層含有粒狀結晶的情況下,粒狀結晶的晶粒尺寸的標準偏差σ優選為10nm以上,較佳為15nm以上。其理由在於,藉由使標準偏差σ為10nm以上,就粗化鍍層所含有的粒狀結晶而言,意味著具有一定程度以上的不均勻性,尤其可提高粗化鍍層和阻劑之間的密著性。對粒狀結晶的晶粒尺寸的標準偏差σ的上限值並無特別限定,但例如可為100nm以下。
需要說明的是,粒狀結晶的晶粒尺寸是指,在如後所述採用掃描式電子顯微鏡等對粗化鍍層的粗化面進行觀察的情況下,完全包攝(subsumption)進行測定的粒狀結晶的最小尺寸的圓的直徑。
此外,在粗化鍍層含有針狀結晶的情況下,粗化鍍層優選含有平均長度為100nm以上且300nm以下,平均寬度為30nm以上且80nm以下,並且平均縱橫比為2.0以上且4.5以下的針狀結晶。
其原因在於,藉由使粗化鍍層含有針狀結晶,並使其平均長度為100nm以上且300nm以下,平均寬度為30nm以上且80nm以下,並且縱橫比為2.0以上且4.5以下,可提高將粗化鍍層的表面作為粗化面時的粗化鍍層和阻劑之間的密著性,尤其可抑制側蝕的發生。
在粗化鍍層含有針狀結晶的情況下,優選為,其平均長度為120nm以上且260nm以下,平均寬度為40nm以上且70nm以下,並且平均縱橫比為2.5以上且4.5以下。
此外,在粗化鍍層含有針狀結晶的情況下,針狀結晶的長度、寬度、及縱橫比的標準偏差σ分別優選為40nm以上、5nm以上、及0.5以上。其理由在於,藉由使針狀結晶的長度、寬度、及縱橫比的標準偏差σ位於上述範圍,就粗化鍍層所含有的針狀結晶而言,意味著具有一定程度以上的不均勻性,尤其可提高粗化鍍層和阻劑之間的密著性。對針狀結晶的長度、寬度、及縱橫比的標準偏差σ的上限值並無特別限定,但例如可分別為75nm以下、50nm以下、及5以下。
需要說明的是,針狀結晶的長度和寬度是指,在如後所述採用掃描式電子顯微鏡等對粗化鍍層的粗化面進行觀察的情況時,各針狀結晶的長邊的長度和短邊的長度。另外,縱橫比為長度除以寬度後的值。
就粗化鍍層所含有的結晶的平均晶粒尺寸、平均長度、平均寬度、平均縱橫比、及標準偏差σ而言,例如可根據使用掃描式電子顯微鏡(SEM:Scanning Electron Microscope)觀察粗化鍍層的粗化面時的觀察圖像進行測定和計算。
對觀察粗化鍍層的粗化面時的具體條件並無特別限定,但例如優選在任意的位置擴大50000倍。另外,在粗化鍍層含有粒狀結晶的情況下,可對1個視野內任意選擇的20個粒狀結晶進行晶粒尺寸的測定,並將該20個粒狀結晶的晶粒尺寸的平均值作為平均晶粒尺寸。此外,還可根據20個粒狀結晶的晶粒尺寸的測定值和所算出的平均晶粒尺寸,計算晶粒尺寸的標準偏差。
在粗化鍍層含有針狀結晶的情況下,同樣可對1個視野內任意選擇的20個針狀結晶進行長度和寬度的測定,並計算縱橫比。另外,可將20個針狀結晶的長度、寬度、及縱橫比的平均值作為平均長度、平均寬度、及平均縱橫比。此外,還可根據20個針狀結晶的長度、寬度的測定值、縱橫比的計算值、及所算出的平均長度、平均寬度、平均縱橫比,計算各自的標準偏差。
需要說明的是,就粒狀結晶或針狀結晶而言,優選以1個視野內包括20個以上的方式選擇觀察視野的位置,但在無法選擇包含20個以上的粒狀結晶或針狀結晶的視野的情況下,也可使用數量小於20個的粒狀結晶或針狀結晶來計算平均晶粒尺寸或平均長度、平均寬度、平均縱橫比。
如上所述,就粗化鍍層的粗化面而言,藉由掃描式電子顯微鏡等可算出粒狀結晶等的結晶的尺寸,故也可以說,上述的粒狀結晶和/或針狀結晶為粗化鍍層的粗化面所含有的結晶。
對本實施方式的導電性基板的粗化鍍層的材料並無特別限定,但例如可包括單質鎳、鎳氧化物、鎳氫氧化物、及銅。
這裡,對粗化鍍層所含有的銅的狀態並物特別限定,但銅例如可包括從單質銅和銅的化合物中選出的一種以上。作為銅的化合物,例如可列舉出銅氧化物、銅氫氧化物等。
為此,粗化鍍層例如可含有單質鎳、鎳氧化物、及鎳氫氧化物,另外還可含有從單質銅即金屬銅、銅氧化物、及銅氫氧化物中選出的一種以上。
藉由使粗化鍍層含有從單質鎳、鎳氧化物、鎳氫氧化物、及銅、例如從單質銅和銅的化合物中選出的一種以上,可使粗化鍍層的對蝕刻液的反應性與金屬層相同。為此,在同時對金屬層和粗化鍍層進行蝕刻的情況下,可使兩個層變為目標形狀,並可在平面內進行均勻蝕刻,尤其可抑制尺寸不均勻性和/或側蝕的發生。
對粗化鍍層的形成方法並無特別限定,例如可採用濕式法形成。
作為濕式法,尤其優選使用電解鍍法。
對採用電解鍍法進行粗化鍍層的成膜時所使用的鍍液的組成成 分並無特別限定。例如,可優選使用含有鎳離子和銅離子的鍍液。
例如,鍍液中的鎳離子濃度優選為2.0g/L以上,較佳為3.0g/L以上。
對鍍液中的鎳離子濃度的上限值並無特別限定,但例如優選為20.0g/L以下,較佳為15.0g/L以下。
此外,鍍液中的銅離子濃度優選為0.005g/L以上,較佳為0.008g/L以上。
對鍍液中的銅離子濃度的上限值並無特別限定,但例如優選為4.0g/L以下,較佳為1.02g/L以下。
當調製鍍液時,對鎳離子和銅離子的供給方法並無特別限定,例如可在鹽的狀態下進行供給。例如,可優選使用胺磺酸鹽和/或硫酸鹽。需要說明的是,就鹽的種類而言,各金屬元素都可為相同種類的鹽,也可同時使用不同種類的鹽。具體而言,例如也可使用硫酸鎳和硫酸銅那樣的相同種類的鹽來調製鍍液。此外,例如還可同時使用硫酸鎳和胺磺酸銅那樣的不同種類的鹽來調製鍍液。
另外,作為pH調整劑,可優選使用鹼金屬氫氧化物。
就作為pH調整劑的鹼金屬氫氧化物而言,例如可使用從氫氧化鈉、氫氧化鉀、及氫氧化鋰中選出的一種以上。特別地,就作為pH調整劑的鹼金屬氫氧化物而言,較佳為從氫氧化鈉和氫氧化鉀中選出的一種以上。其原因在於,氫氧化鈉和氫氧化鉀很容易獲得,並且成本也較低。
對本實施方式的鍍液的pH值並無特別限定,但例如優選為3.0以上且5.2以下,較佳為3.5以上且5.0以下。
此外,鍍液還可含有錯合劑。作為錯合劑,例如可優選使用醯胺硫酸。
對鍍液中的錯合劑的含量並無特別限定,可進行任意選擇。
例如,在作為錯合劑使用醯胺硫酸的情況下,對鍍液中的醯胺硫酸的濃度並無特別限定,但例如優選為1g/L以上且50g/L以下,較佳為5g/L以上且20g/L以下。
需要說明的是,藉由對粗化鍍層成膜時的鍍液的pH值和/或電流密度進行調整,可對粗化鍍層所含有的結晶的形狀和/或大小進行選擇。例如,藉由使鍍液的pH值較高或使成膜時的電流密度較高,可容易生成針狀結晶,另外,藉由使鍍液的pH值較低或使成膜時的電流密度較低,可容易生成粒狀結晶。
為此,例如可進行預備試驗來選擇條件,以獲得具有期望的形狀和尺寸的結晶的粗化鍍層。
對粗化鍍層的厚度並無特別限定,可對其厚度進行選擇,以可充分提高與阻劑層之間的密著性。
粗化鍍層的厚度例如優選為50nm以上,較佳為70nm以上。其原因在於,藉由使粗化鍍層的厚度為50nm以上,可充分地在表面上形成凹凸,由此可提高與阻劑層之間的密著性。
此外,對粗化鍍層的厚度的上限值並無特別限定,但如果過厚,則形成配線時的蝕刻所需的時間變長,會招致成本的上昇。為此,粗化鍍層的厚度優選為350nm以下,較佳為150nm以下,更佳為145nm以下。
此外,導電性基板除了上述的絕緣性基材、金屬層、及粗化鍍層以外還可設置任意的層。例如,可設置密著層。
對密著層的構成例進行說明。
如上所述,金屬層可形成在絕緣性基材上,但在將金屬層直接形成在絕緣性基材上的情況下,存在絕緣性基材和金屬層的密著性不足的情 況。為此,在將金屬層直接形成在絕緣性基材的上表面的情況下、製造過程中、或使用時,存在金屬層會從絕緣性基材剝離的情況。
故,在本實施方式的導電性基板中,為了提高絕緣性基材和金屬層之間的密著性,可在絕緣性基材上配置密著層。即,也可為在絕緣性基材和金屬層之間具有密著層的導電性基板。
藉由在絕緣性基材和金屬層之間配置密著層,可提高絕緣性基材和金屬層的密著性,並可更切實地對金屬層從絕緣性基材的剝離進行抑制。
對構成密著層的材料並無特別限定,可根據與絕緣性基材和金屬層之間的密著力、所要求的金屬層表面的光反射的抑制程度、對於導電性基板使用環境(例如,濕度和/或溫度)的穩定性程度等進行任意選擇。
密著層例如優選含有從Ni、Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、及Mn中選出的至少一種以上的金屬。此外,密著層還可再含有從碳、氧、氫、及氮中選出的一種以上的元素。
需要說明的是,密著層也可含有金屬合金,該金屬合金包括從Ni、Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、及Mn中選出的至少兩種以上的金屬。此情況下,密著層也還可再含有從碳、氧、氫、及氮中選出的一種以上的元素。此時,作為含有從Ni、Zn、Mo、Ta、Ti、V、Cr、Fe、Co、W、Cu、Sn、及Mn中選出的至少兩種以上的金屬的金屬合金,可優選使用Cu-Ti-Fe合金、Cu-Ni-Fe合金、Ni-Cu合金、Ni-Zn合金、Ni-Ti合金、Ni-W合金、Ni-Cr合金、及/或、Ni-Cu-Cr合金。
對密著層的成膜方法並無特別限定,但優選採用乾式鍍法進行成膜。作為乾式鍍法,例如可優選使用濺射法、離子鍍法、蒸鍍法等。在採用乾式法使密著層成膜的情況下,從膜厚控制較容易的觀點來看,使用濺射法較佳。需要說明的是,密著層中如上所述也可添加從碳、氧、氫、及氮中選出的 一種以上的元素,此時可更佳地使用反應性濺射法。
在密著層含有從碳、氧、氫、及氮中選出的一種以上的元素的情況下,藉由預先在密著層成膜時的環境中添加含有從碳、氧、氫、及氮中選出的一種以上的元素的氣體,可將其添加在密著層中。例如,在密著層中添加碳的情況下,可在進行乾式鍍時的環境中預先添加從一氧化碳氣體和二氧化碳氣體中選出的一種以上,在添加氧的情況下,可在進行乾式鍍時的環境中預先添加氧氣,在添加氫的情況下,可在進行乾式鍍時的環境中預先添加從氫氣和水中選出的一種以上,在添加氮的情況下,可在進行乾式鍍時的環境中預先添加氮氣。
就含有從碳、氧、氫、及氮中選出的一種以上的元素的氣體而言,優選添加非活性氣體,以作為乾式鍍時的環境氣體。作為非活性氣體,對其並無特別限定,但例如可優選使用氬。
藉由如上所述採用乾式鍍法使密著層成膜,可提高絕緣性基材和密著層之間的密著性。另外,密著層例如可含有金屬作為主成分,故與金屬層之間的密著性也較高。為此,藉由在絕緣性基材和金屬層之間配置密著層,可抑制金屬層的剝離。
對密著層的厚度並無特別限定,但例如優選為3nm以上且50nm以下,較佳為3nm以上且35nm以下,更佳為3nm以上且33nm以下。
接下來,對導電性基板的構成例進行說明。
如上所述,本實施方式的導電性基板可具有絕緣性基材、金屬層、及粗化鍍層。此外,還可任意地設置密著層等的層。
以下使用圖1A和圖1B對具體構成例進行說明。圖1A和圖1B示出了本實施方式的導電性基板的與絕緣性基材、金屬層、及粗化鍍層的積層方向平行的面的斷面圖的例子。
就本實施方式的導電性基板而言,例如可在絕緣性基材的至少一個面上具有從絕緣性基材側開始依次積層有金屬層和粗化鍍層的結構。
具體而言,例如,如圖1A所示的導電性基板10A,可在絕緣性基材11的一個面11a側依次對金屬層12和粗化鍍層13進行各為一層的積層。就粗化鍍層13而言,可使粗化鍍層13的與絕緣性基材11相對的面的相反側的面、即、表面A作為粗化面。此外,如圖1B所示的導電性基板10B,也可在絕緣性基材11的一個面11a側和另一個面(另一面)11b側分別依次對金屬層12A、12B和粗化鍍層13A、13B進行各為一層的積層。此情況下,就粗化鍍層13A、13B而言,也可使與絕緣性基材11相對的面的相反側的面、即、表面A和表面B作為粗化面。
此外,還可為再設置了作為任意的層的例如密著層的結構。此情況下,例如,可為在絕緣性基材的至少一個面上從絕緣性基材側開始依次形成了密著層、金屬層、及粗化鍍層的結構。
具體而言,例如,如圖2A所示的導電性基板20A,在絕緣性基材11的一個面11a側可依次對密著層14、金屬層12、及粗化鍍層13進行積層。
此情況下,也可為在絕緣性基材11的兩個面上對密著層、金屬層、及粗化鍍層進行積層的結構。具體而言,如圖2B所示的導電性基板20B,可在絕緣性基材11的一個面11a側和另一個面11b側分別依次對密著層14A、14B、金屬層12A、12B、及粗化鍍層13A、13B進行積層。
需要說明的是,圖1B和圖2B中示出了在絕緣性基材的兩個面上進行了金屬層、粗化鍍層等的積層的情況下,以絕緣性基材11為對稱面,絕緣性基材11的上下所積層的層呈對稱配置的例子,但並不限定於該形態。例如,還可使圖2B中的絕緣性基材11的一個面11a側的結構與圖1B中的結構同樣地為不設置密著層14A而僅依次積層了金屬層12A和粗化鍍層13A的形態,由此可使 絕緣性基材11的上下所積層的層為非對稱的結構。
就本實施方式的導電性基板而言,可優選作為對各種電子零件進行安裝而使用的導電性基板來使用。對導電性基板的配線形狀並無特別限定,可具有任意的形狀和圖案。這裡,以具備網狀配線的導電性基板為例進行說明。
具備網狀配線的導電性基板可藉由對至此說明的本實施方式的導電性基板的金屬層和粗化鍍層、根據情況還包括密著層進行蝕刻而獲得。
例如,可藉由兩層配線作為(獲得)網狀配線。具體構成例示於圖3。圖3示出了對具備網狀配線的導電性基板30從金屬層等的積層方向的上表面側進行觀察的圖,為了易於理解配線圖案,絕緣性基材和藉由對金屬層進行圖案化而形成的配線31A、31B以外的層的記載(圖示)被進行了省略。此外,還示出了經由絕緣性基材11可看到的配線31B。
圖3所示的導電性基板30具有絕緣性基材11、與圖中Y軸方向平行的複數個配線31A、及與X軸方向平行的配線31B。需要說明的是,配線31A、31B藉由對金屬層進行蝕刻而形成,該配線31A、31B的上表面或下表面上形成了圖中未示的粗化鍍層。此外,粗化鍍層被蝕刻為與配線31A、31B相同的形狀。
對絕緣性基材11和配線31A、31B的配置並無特別限定。圖4A和圖4B中示出了絕緣性基材11和配線的配置的構成例。圖4A和圖4B相當於沿圖3的A-A’線的斷面圖。
首先,如圖4A所示,絕緣性基材11的上、下表面上可分別配置配線31A、31B。需要說明的是,圖4A中,配線31A的上表面和配線31B的下表面上還配置了形狀被蝕刻為與配線相同的粗化鍍層32A、32B。
此外,如圖4B所示,也可使用一組絕緣性基材11,以夾著一個 絕緣性基材11的方式在上、下表面上配置配線31A、31B,並且,將一個配線31B配置在絕緣性基材11之間。此情況下,配線31A、31B的上表面上也可配置形狀被蝕刻為與配線相同的粗化鍍層32A、32B。需要說明的是,如上所述,除了金屬層和粗化鍍層以外還可設置密著層。為此,在圖4A和圖4B的任一情況下,例如都可在配線31A和配線31B中的任意一個或兩個與絕緣性基材11之間設置密著層。在設置密著層的情況下,密著層也優選被蝕刻為形狀與配線31A、31B相同。
就圖3和圖4A所示的具有網狀配線的導電性基板而言,例如,可基於圖1B那樣在絕緣性基材11的兩個面上具備金屬層12A、12B和粗化鍍層13A、13B的導電性基板來形成。
若以使用圖1B的導電性基板來形成的情況為例進行說明,則首先對絕緣性基材11的一個面11a側的金屬層12A和粗化鍍層13A實施蝕刻,以使與圖1B中Y軸方向平行的複數個線狀的圖案沿X軸方向隔開預定間隔而配置。需要說明的是,圖1B中的X軸方向是指與各層的寬度方向平行的方向。此外,圖1B中的Y軸方向是指與圖1B中的紙面垂直的方向。
接下來,對絕緣性基材11的另一個面11b側的金屬層12B和粗化鍍層13B進行蝕刻,以使與圖1B中X軸方向平行的複數個線狀的圖案沿Y軸方向隔開預定間隔而配置。
藉由以上的操作,可形成圖3和圖4A所示的具有網狀配線的導電性基板。需要說明的是,也可同時實施絕緣性基材11的兩個面的蝕刻。即,金屬層12A、12B和粗化鍍層13A、13B的蝕刻也可同時進行。此外,就圖4A中的配線31A、31B和絕緣性基材11之間還具有形狀被圖案化為與配線31A、31B相同的密著層的導電性基板而言,可藉由使用圖2B所示的導電性基板並同樣地進行蝕刻而製作。
圖3所示的具有網狀配線的導電性基板還可使用兩個圖1A或圖2A所示的導電性基板來形成。若以使用兩個圖1A的導電性基板來形成的情況為例進行說明,則針對兩個圖1A所示的導電性基板分別蝕刻金屬層12和粗化鍍層13,以使與X軸方向平行的複數個線狀的圖案沿Y軸方向隔開預定間隔而配置。然後,以使藉由上述蝕刻處理在各導電性基板上所形成的線狀的圖案互相交叉的方式調整方向並使兩個導電性基板貼合,由此可製成具備網狀配線的導電性基板。對兩個導電性基板貼合時的貼合面並無特別限定。例如,藉由使積層了金屬層12等的圖1A中的表面A和沒有積層金屬層12等的圖1A中的另一個面11b貼合,也可成為圖4B所示的結構。
此外,例如藉由使絕緣性基材11的沒有積層金屬層12等的圖1A中的另一個面11b彼此貼合,還可成為斷面示於圖4A的結構。
需要說明的是,就圖4A和圖4B中的配線31A、31B和絕緣性基材11之間還具有形狀被圖案化為與配線31A、31B相同的密著層的導電性基板而言,可藉由使用圖2A所示的導電性基板以取代圖1A所示的導電性基板來進行製作。
對圖3、圖4A、及圖4B所示的具有網狀配線的導電性基板中的配線的寬度和/或配線間的距離並無特別限定,例如,可根據配線中所流動的電流量等進行選擇。
然而,根據本實施方式的導電性基板,即使在具有粗化鍍層,並對粗化鍍層和金屬層進行了蝕刻和圖案化的情況下,也可抑制側蝕的發生,並可將粗化鍍層和金屬層圖案化為期望形狀。具體而言,例如可形成配線寬度為10μm以下的配線。為此,本實施方式的導電性基板優選包含配線寬度為10μm以下的配線。對配線寬度的下限值並無特別限定,但例如可為3μm以上。
圖3、圖4A、及圖4B中示出了藉由組合直線形狀的配線以形成 網狀配線(配線圖案)的例子,但並不限定於該形態,配線圖案的形狀和/或構成配線圖案的配線可為任意形狀。
此外,圖4A和圖4B中示出了殘留有粗化鍍層且具有配線圖案的導電性基板的例子,但粗化鍍層是為了提高與阻劑之間的密著性而設置的層,故形成配線圖案之後也可將其除去。在進行除去的情況下,例如可藉由一般的硫酸/過氧化氫水類的微蝕刻液除去粗化鍍層。
根據以上的本實施方式的導電性基板,在形成於絕緣性基材的至少一個面的金屬層上具有積層了粗化鍍層的結構。為此,與阻劑之間的密著性較高,可抑制側蝕的發生。
(導電性基板的製造方法)
接著,對本實施方式的導電性基板的製造方法的一構成例進行說明。
本實施方式的導電性基板的製造方法可具有以下的步驟。
在絕緣性基材的至少一個面上形成金屬層的金屬層形成步驟。
在金屬層上形成粗化鍍層的粗化鍍層形成步驟。
另外,在粗化鍍層形成步驟中,可使用含有鎳離子和銅離子的鍍液並採用電解法進行粗化鍍層的成膜。
以下,對本實施方式的導電性基板的製造方法進行具體說明。
需要說明的是,藉由本實施方式的導電性基板的製造方法可優選製造上述的導電性基板。為此,就以下所說明的部分以外的部分而言,可為與上述的導電性基板的情形同樣的結構,故省略一部分說明。
可預先準備供金屬層形成步驟中使用的絕緣性基材。另外,根據需要還可預先進行將絕緣性基材切斷為任意尺寸等的處理。
另外,金屬層如上所述優選具有金屬薄膜層。此外,金屬層還可具有金屬薄膜層和金屬鍍層。為此,金屬層形成步驟例如可具有採用乾式鍍 法形成金屬薄膜層的步驟。此外,金屬層形成步驟也可具有採用乾式鍍法形成金屬薄膜層的步驟、及將該金屬薄膜層作為供電層並採用作為濕式鍍法的一種的電鍍法形成金屬鍍層的步驟。
作為金屬薄膜層形成步驟中採用的乾式鍍法,對其並無特別限定,例如可使用蒸鍍法、濺射法、或離子鍍法等。需要說明的是,作為蒸鍍法,可優選使用真空蒸鍍法。作為金屬薄膜層形成步驟中採用的乾式鍍法,尤其從膜厚控制較容易的觀點來看,較佳使用濺射法。
接下來,對金屬鍍層形成步驟進行說明。對採用濕式鍍法形成金屬鍍層的步驟中的條件、即、電鍍處理的條件並無特別限定,可使用常規方法中的諸條件。例如,將形成了金屬薄膜層的基材供給至具有金屬鍍液的鍍槽內,並對電流密度和/或基材的搬送速度進行控制,據此可形成金屬鍍層。
接下來,對粗化鍍層形成步驟進行說明。
在粗化鍍層形成步驟中,例如可形成含有單質鎳、鎳氧化物、鎳氫氧化物、及銅的粗化鍍層。
粗化鍍層可藉由濕式法形成。具體而言,例如,將金屬層作為供電層來使用,由此在具有上述的鍍液的鍍槽內可在金屬層上藉由電解法、例如、電解鍍法形成粗化鍍層。藉由這樣地將金屬層作為供電層,並採用電解鍍法形成粗化鍍層,可在金屬層的與絕緣性基材相對的面的相反側的面的整面上形成粗化鍍層。
使粗化鍍層成膜時,藉由調整鍍液的pH值和/或電流密度,可選擇粗化鍍層所含有的結晶的形狀和/或尺寸。例如,藉由使鍍液的pH值較高或使成膜時的電流密度較高,可容易生成針狀結晶,另外,藉由使鍍液的pH值較低或使成膜時的電流密度較低,可容易生成粒狀結晶。
為此,例如可進行預備試驗來選擇條件,以成為具有期望的形 狀和尺寸的結晶的粗化鍍層。
鍍液如上所述,故省略其說明。
在本實施方式的導電性基板的製造方法中,除了上述步驟以外,還可實施任意的步驟。
例如,在絕緣性基材和金屬層之間形成密著層的情況下,可實施在絕緣性基材的形成金屬層的面上形成密著層的密著層形成步驟。在實施密著層形成步驟的情況下,金屬層形成步驟可在密著層形成步驟之後實施,在金屬層形成步驟中,可在本步驟中於絕緣性基材上形成了密著層的基材上形成金屬薄膜層。
在密著層形成步驟中,密著層的成膜方法並無特別限定,但優選採用乾式鍍法進行成膜。作為乾式鍍法,例如可優選使用濺射法、離子鍍法、蒸鍍法等。在採用乾式法使密著層成膜的情況下,從膜厚控制較容易的觀點來看,較佳採用濺射法。需要說明的是,密著層中如上所述還可添加從碳、氧、氫、及氮中選出的一種以上的元素,此時可更佳地採用反應性濺射法。
就藉由本實施方式的導電性基板的製造方法所獲得的導電性基板而言,例如可應用於對各種電子零件進行安裝而使用的導電性基板等的各種用途。另外,在應用於各種用途的情況下,優選對本實施方式的導電性基板中所含的金屬層和粗化鍍層進行了圖案化。需要說明的是,在設置密著層的情況下,優選對密著層也進行了圖案化。就金屬層和粗化鍍層、根據情況還包括密著層而言,例如可按照期望的配線圖案進行圖案化,另外,就金屬層和粗化鍍層、根據情況還包括密著層而言,優選被圖案化為相同的形狀。
為此,本實施方式的導電性基板的製造方法可具有對金屬層和粗化鍍層進行圖案化的圖案化步驟。需要說明的是,在形成了密著層的情況下,圖案化步驟可為對密著層、金屬層、及粗化鍍層進行圖案化的步驟。
對圖案化步驟的工序並無特別限定,可按照任意的工序進行實施。例如,在圖1A那樣於絕緣性基材11上進行了金屬層12和粗化鍍層13的積層的導電性基板10A的情況下,首先可實施在粗化鍍層13的表面A上配置具有期望圖案的阻劑的阻劑配置工序。然後可實施向粗化鍍層13的表面A、即、配置了阻劑的表面側供給蝕刻液的蝕刻工序。
對蝕刻工序中使用的蝕刻液並無特別限定,可根據金屬層、粗化鍍層的組成成分等進行任意選擇。例如,在金屬層和粗化鍍層對於蝕刻液的反應性大致相同的情況下,可優選採用一般的金屬層的蝕刻時所使用的蝕刻液。
作為蝕刻液,例如可優選使用含有從硫酸、過氧化氫(過氧化氫水)、鹽酸、氯化銅(II)、及氯化鐵(III)中選出的一種以上的混合水溶液。對蝕刻液中的各組成成分的含量並無特別限定。
蝕刻液也可在室溫下使用,但為了提高反應性,還可加溫後再使用,例如可加熱至40℃以上且50℃以下後再進行使用。
此外,就圖1B那樣在絕緣性基材11的一個面11a和另一個面11b上積層了金屬層12A、12B和粗化鍍層13A、13B的導電性基板10B而言,也可實施進行圖案化的圖案化步驟。此情況下,例如可實施在粗化鍍層13A、13B的表面A和表面B上配置具有期望圖案的阻劑的阻劑配置工序。之後,可實施向粗化鍍層13A、13B的表面A和表面B、即、配置了阻劑的表面側供給蝕刻液的蝕刻工序。
對蝕刻工序中形成的圖案並無特別限定,可為任意的形狀。例如,在圖1A所示的導電性基板10A的情況下,如上所述,也可使金屬層12和粗化鍍層13以含有複數條直線和/或彎曲成鋸齒狀的線(之字形直線)的方式形成圖案。
此外,在圖1B所示的導電性基板10B的情況下,還可採用使金屬層12A和金屬層12B成為網狀配線的方式形成圖案。此情況下,粗化鍍層13A優選被圖案化為與金屬層12A相同的形狀,粗化鍍層13B優選被圖案化為與金屬層12B相同的形狀。
此外,例如在圖案化步驟中對上述導電性基板10A的金屬層12等進行了圖案化之後,也可實施使圖案化了的兩個以上的導電性基板進行積層的積層步驟。積層時,例如藉由使各導電性基板的金屬層的圖案交叉積層,也可獲得具備網狀配線的積層導電性基板。
對使積層了的兩個以上的導電性基板固定的方法並無特別限定,例如可藉由接著劑等進行固定。
就藉由以上的本實施方式的導電性基板的製造方法所獲得的導電性基板而言,在形成於絕緣性基材的至少一個面的金屬層上具有積層了粗化鍍層的結構。另外,就粗化鍍層而言,變為了與絕緣性基材相對的面的相反側的面為粗化面的粗化鍍層。為此,與阻劑之間的密著性較高,可抑制側蝕的發生。
實施例
以下基於具體實施例和比較例進行說明,但本發明並不限定於該些實施例。
(評價方法)
對以下的實施例和比較例中所製作的試料採用下述方法進行了評價。
(1)粗化鍍層的成分分析
粗化鍍層的成分分析藉由X射線光電子分光裝置(PHI社製,型號:QuantaSXM)進行。需要說明的是,X射線源使用了單色化Al(1486.6eV)。
如後所述,在以下的各實施例和比較例中,製作了具有圖1A的 結構的導電性基板。故,對圖1A中從粗化鍍層13的外部所露出的表面A進行Ar離子蝕刻,並對從最表面開始的10nm深的內部的Ni 2P光譜和Cu LMM光譜進行了測定。
由此可確認到,實施例1~實施例10和比較例1~比較例4的任意一個例子中都含有單質鎳、鎳氧化物、鎳氫氧化物、及銅。
(2)粗化鍍層所含有的結晶的形狀和尺寸
對作為粗化鍍層的粗化面的與絕緣性基材相對的面的相反側的面、具體而言、圖1A的表面A藉由掃描式電子顯微鏡進行了觀察,並對粗化鍍層所含有的結晶的形狀和尺寸進行了評價。
評價時,首先在粗化鍍層的粗化面的任意位置處將觀察區域放大了50000倍。然後對該觀察區域內所存在的結晶的形狀進行了觀察。當觀察到了粒狀結晶時,在表1的結晶形狀的欄中表示為粒狀,當觀察到了針狀結晶時,在表1的結晶形狀的欄中表示為針狀。
另外,在觀察到了粒狀結晶的情況下,選擇20個作為評價對象的粒狀結晶,並對平均晶粒尺寸和標準偏差σ進行了測定和計算。需要說明的是,粒狀結晶的晶粒尺寸是指,完全包攝進行粒狀結晶的測定的粒狀結晶的最小尺寸的的圓的直徑。此外,在觀察到針狀結晶的情況下,選擇20個作為評價對象的針狀結晶,並對平均長度、平均寬度、平均縱橫比、及標準偏差σ進行了測定和計算。
在評價粒狀結晶的情況下,將其平均晶粒尺寸和標準偏差記載於表1中的「晶粒尺寸/長度」欄。
在評價針狀結晶的情況下,將其長度平均值和標準偏差記載於表1中的「晶粒尺寸/長度」欄,並將寬度和縱橫比的平均值分別記載於表1中的「寬度」欄和「縱橫比」欄。
各參數已經在上面進行了說明,故這裡省略其說明。
(3)側蝕量
首先,在以下的實施例和比較例中所獲得的導電性基板的粗化鍍層表面上藉由層壓(laminate)法貼附乾膜阻劑(日立化成RY3310)。然後,經由光掩膜進行紫外線曝光,再藉由1%的碳酸鈉水溶液對阻劑進行溶解並進行了顯影。據此,製作了在粗化鍍層上具有相互平行的複數條直線狀的圖案的阻劑的樣品。
接下來,將樣品浸漬於由10重量%的硫酸和3重量%的過氧化氫所組成的30℃的蝕刻液。
針對所獲得的樣品,不剝離阻劑,並對與導電性基板的各層的積層方向平行且與阻劑的直線狀的圖案垂直的斷面進行了觀察。此情況下,如圖5所示,觀察到了在絕緣性基材51上積層有圖案化了的金屬層52、圖案化了的粗化鍍層53、及阻劑54的斷面形狀。之後,測定了阻劑的寬度方向的端部54a和圖案化了的金屬層52的寬度方向的端部52a之間的距離L,並將其作為側蝕量。
需要說明的是,在從浸漬至蝕刻液開始的60秒後、120秒後、及180秒後的時點分別從蝕刻液中取出導電性基板並清洗後,如上所述進行了側蝕量的評價。
(試料的製作條件)
在以下所說明的條件下製作了導電性基板,並藉由上述評價方法進行了評價。
〔實施例1〕
製作了具有圖1A所示的結構的導電性基板。
(金屬層形成步驟)
在長度為300m,寬度為250mm,並且厚度為100μm的長條狀的聚對酞酸乙二酯樹脂(PET)製絕緣性基材的一個面上,作為金屬層進行了銅層的成膜。
在金屬層形成步驟中,實施了金屬薄膜層形成步驟和金屬鍍層形成步驟。
首先,對金屬薄膜層形成步驟進行說明。
在金屬薄膜層形成步驟中,作為基材使用了上述的絕緣性基材,並在絕緣性基材的一個面上作為金屬薄膜層形成了銅薄膜層。
在金屬薄膜層形成步驟中,首先,將預先加熱至60℃並去除了水分的上述絕緣性基材設置在濺射裝置的室內。
接著,將室內排氣至1×10-3Pa之後,導入氬氣,並使室內的壓力為1.3Pa。
向預先設置在濺射裝置的陰極上的銅靶提供電力,由此在絕緣性基材的一個面上進行了厚度為0.7μm的銅薄膜層的成膜。
接下來,在金屬鍍層形成步驟中作為金屬鍍層形成了銅鍍層。就銅鍍層而言,採用電鍍法進行了銅鍍層的厚度為0.3μm的成膜。
藉由實施以上的金屬薄膜層形成步驟和金屬鍍層形成步驟,作為金屬層形成了厚度為1.0μm的銅層。
將金屬層形成步驟中所製作的絕緣性基材上形成了厚度為1.0μm的銅層的基板浸漬在20g/L的硫酸內30sec(秒),清洗後實施了以下的粗化鍍層形成步驟。
(粗化鍍層形成步驟)
在粗化鍍層形成步驟中,使用鍍液並採用電解鍍法在銅層的一個面上形成了粗化鍍層。
需要說明的是,作為鍍液,調製了含有鎳離子、銅離子、醯胺 硫酸、及氫氧化鈉的鍍液。鍍液中,藉由添加硫酸鎳6水合物和硫酸銅5水合物,進行了鎳離子和銅離子的供給。
之後,對各成分進行了添加和調製,以使鍍液中的鎳離子的濃度為6.5g/L,銅離子的濃度為0.2g/L,並且醯胺硫酸的濃度為11g/L。
此外,將氫氧化鈉水溶液添加至鍍液,並將鍍液的pH值調整為3.6。
在粗化鍍層形成步驟中,於鍍液的溫度為40℃,電流密度為0.08A/dm2,並且電解鍍時間為180sec的條件下進行了電解鍍,由此形成了粗化鍍層。
所形成的粗化鍍層的膜厚為111nm。
對藉由以上步驟所獲得的導電性基板實施了上述的粗化鍍層的成分分析、粗化鍍層所含有的結晶的形狀和尺寸的評價、及側蝕量的評價。結果示於表1。
〔實施例2~實施例10〕
各實施例中,除了對形成粗化鍍層時的鍍液中的鎳離子濃度、銅離子濃度、pH值、粗化鍍層成膜時的電流密度、及電解鍍時間如表1所示進行了變更這點之外,與實施例1同樣地製作了導電性基板,並進行了評價。結果示於表1。
〔比較例1~比較例4〕
各比較例中,除了對形成粗化鍍層時的鍍液中的鎳離子濃度、銅離子濃度、pH值、粗化鍍層成膜時的電流密度、及電解鍍時間如表1所示進行了變更這點之外,與實施例1同樣地製作了導電性基板,並進行了評價。結果示於表1。
由表1所示的結果可確認到,在實施例1~實施例10中,粗化鍍層含有粒狀或針狀的結晶。另外還確認到了,在粒狀結晶的情況下,平均晶粒尺寸為50nm以上且150nm以下,在針狀結晶的情況下,平均長度為100nm以上且300nm以下,平均寬度為30nm以上且80nm以下,並且平均縱橫比為2.0以上且4.5以下。
另一方面,在比較例1~比較例4中,盡管也確認到了粗化鍍層含有粒狀或針狀的結晶,但其尺寸不滿足上述範圍。
其結果為,確認到了在實施例1~實施例10中可充分抑制側蝕量,但在比較例1~比較例4中側蝕量則較大。
以上對導電性基板和導電性基板的製造方法藉由實施方式和實施例等進行了說明,但本發明並不限定於上述實施方式和實施例等。在申請專利範圍記載的本發明的主旨的範圍內還可進行各種各樣的變形和變更。
本申請主張基於2017年4月17日向日本專利廳申請的特願2017- 081580號的優先權,並將特願2017-081580號的全部內容引用於本申請。
10A、10B‧‧‧導電性基板
11‧‧‧絕緣性基材
11a‧‧‧一個面
11b‧‧‧另一個面
12、12A、12B‧‧‧金屬層
13、13A、13B‧‧‧粗化鍍層
A、B‧‧‧表面
X、Y‧‧‧X軸、Y軸
Claims (5)
- 一種導電性基板,具有:絕緣性基材;形成在該絕緣性基材的至少一個面上的金屬層;及形成在該金屬層上的粗化鍍層,該粗化鍍層含有平均晶粒尺寸為50nm以上且150nm以下的粒狀結晶。
- 一種導電性基板,具有:絕緣性基材;形成在該絕緣性基材的至少一個面上的金屬層;及形成在該金屬層上的粗化鍍層,該粗化鍍層含有平均長度為100nm以上且300nm以下,平均寬度為30nm以上且80nm以下,並且平均縱橫比(aspect ratio)為2.0以上且4.5以下的針狀結晶。
- 如請求項1或2所述之導電性基板,其中,該粗化鍍層的厚度為50nm以上且350nm以下。
- 如請求項1或2所述之導電性基板,其中,該金屬層為銅或銅合金的層。
- 一種導電性基板的製造方法,具有:在絕緣性基材的至少一個面上形成金屬層的金屬層形成步驟;及在該金屬層上形成粗化鍍層的粗化鍍層形成步驟,在該粗化鍍層形成步驟中,使用含有鎳離子和銅離子的鍍液並採用電解法使該粗化鍍層成膜。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP2017-081580 | 2017-04-17 | ||
JP2017081580 | 2017-04-17 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201842625A TW201842625A (zh) | 2018-12-01 |
TWI765021B true TWI765021B (zh) | 2022-05-21 |
Family
ID=63855842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW107112918A TWI765021B (zh) | 2017-04-17 | 2018-04-16 | 導電性基板、導電性基板之製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP6954345B2 (zh) |
CN (1) | CN110537393B (zh) |
TW (1) | TWI765021B (zh) |
WO (1) | WO2018193935A1 (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1018075A (ja) * | 1996-06-28 | 1998-01-20 | Nikko Gould Foil Kk | 電解銅箔 |
JP2001217516A (ja) * | 2000-02-03 | 2001-08-10 | Nikko Materials Co Ltd | レーザー穴開け性に優れた銅箔及びその製造方法 |
JP2009149928A (ja) * | 2007-12-19 | 2009-07-09 | Hitachi Cable Ltd | 印刷回路用銅箔 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52145769A (en) * | 1976-05-31 | 1977-12-05 | Nippon Mining Co | Method of surface treating printed circuit copper foil |
TW317575B (zh) * | 1994-01-21 | 1997-10-11 | Olin Corp | |
JP3313277B2 (ja) * | 1995-09-22 | 2002-08-12 | 古河サーキットフォイル株式会社 | ファインパターン用電解銅箔とその製造方法 |
JP2006005149A (ja) * | 2004-06-17 | 2006-01-05 | Furukawa Circuit Foil Kk | 抵抗層付き導電性基材及び抵抗層付き回路基板材料 |
JP2007046095A (ja) * | 2005-08-09 | 2007-02-22 | Mitsubishi Shindoh Co Ltd | 銅箔およびその表面処理方法 |
JP2007103440A (ja) * | 2005-09-30 | 2007-04-19 | Mitsui Mining & Smelting Co Ltd | 配線基板の製造方法および配線基板 |
CN101466875B (zh) * | 2006-06-12 | 2011-01-05 | 日矿金属株式会社 | 具有粗化处理面的轧制铜或铜合金箔以及该轧制铜或铜合金箔的粗化方法 |
JP4973231B2 (ja) * | 2006-09-05 | 2012-07-11 | 日立化成工業株式会社 | 銅のエッチング処理方法およびこの方法を用いてなる配線基板と半導体パッケージ |
EP2216427B1 (en) * | 2007-09-28 | 2013-01-23 | JX Nippon Mining & Metals Corporation | Copper foil for printed circuit and copper clad laminate |
JP4938130B2 (ja) * | 2008-06-17 | 2012-05-23 | Jx日鉱日石金属株式会社 | 印刷回路基板用銅箔及び印刷回路基板用銅張積層板 |
CN103125149B (zh) * | 2010-09-27 | 2016-09-14 | 吉坤日矿日石金属株式会社 | 印刷电路板用铜箔、其制造方法、印刷电路板用树脂基板以及印刷电路板 |
JP5417538B1 (ja) * | 2012-06-11 | 2014-02-19 | Jx日鉱日石金属株式会社 | 表面処理銅箔及びそれを用いた積層板、プリント配線板、電子機器、並びに、プリント配線板の製造方法 |
JP2014152352A (ja) * | 2013-02-06 | 2014-08-25 | Sh Copper Products Corp | 複合銅箔および複合銅箔の製造方法 |
TW201400643A (zh) * | 2013-08-09 | 2014-01-01 | Xin Hong Co Ltd | 圖案導電線路的結構及形成方法 |
JP2015200025A (ja) * | 2014-03-31 | 2015-11-12 | Jx日鉱日石金属株式会社 | キャリア付銅箔、プリント配線板、積層板、電子機器、積層体及びプリント配線板の製造方法 |
KR102390079B1 (ko) * | 2015-04-28 | 2022-04-25 | 스미토모 긴조쿠 고잔 가부시키가이샤 | 도전성 기판 |
CN107924253B (zh) * | 2015-08-26 | 2022-07-01 | 住友金属矿山股份有限公司 | 导电性基板 |
-
2018
- 2018-04-11 JP JP2019513577A patent/JP6954345B2/ja active Active
- 2018-04-11 WO PCT/JP2018/015248 patent/WO2018193935A1/ja active Application Filing
- 2018-04-11 CN CN201880025236.7A patent/CN110537393B/zh active Active
- 2018-04-16 TW TW107112918A patent/TWI765021B/zh active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1018075A (ja) * | 1996-06-28 | 1998-01-20 | Nikko Gould Foil Kk | 電解銅箔 |
JP2001217516A (ja) * | 2000-02-03 | 2001-08-10 | Nikko Materials Co Ltd | レーザー穴開け性に優れた銅箔及びその製造方法 |
JP2009149928A (ja) * | 2007-12-19 | 2009-07-09 | Hitachi Cable Ltd | 印刷回路用銅箔 |
Also Published As
Publication number | Publication date |
---|---|
CN110537393B (zh) | 2022-09-20 |
JP6954345B2 (ja) | 2021-10-27 |
TW201842625A (zh) | 2018-12-01 |
JPWO2018193935A1 (ja) | 2020-03-05 |
WO2018193935A1 (ja) | 2018-10-25 |
CN110537393A (zh) | 2019-12-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20110311834A1 (en) | Two-layer flexible substrate, and copper electrolytic solution for producing same | |
JP6083433B2 (ja) | 2層フレキシブル配線用基板及びフレキシブル配線板並びにそれらの製造方法 | |
JP5769030B2 (ja) | 金属化樹脂フィルムおよびその製造方法 | |
TWI568865B (zh) | Layer 2 flexible wiring substrate and manufacturing method thereof, and two-layer flexible wiring board and manufacturing method thereof | |
TWI765021B (zh) | 導電性基板、導電性基板之製造方法 | |
TWI791428B (zh) | 黑化鍍液、導電性基板的製造方法 | |
TWI762618B (zh) | 導電性基板 | |
JP5751530B2 (ja) | 長尺導電性基板の電解めっき方法および銅張積層板の製造方法 | |
JP6597139B2 (ja) | 黒化めっき液、導電性基板 | |
WO2016190224A1 (ja) | 黒化めっき液、導電性基板 | |
JP5835670B2 (ja) | プリント配線基板およびその製造方法 | |
JP6398175B2 (ja) | 2層フレキシブル配線板およびその製造方法 | |
JP7003665B2 (ja) | 黒化めっき液、導電性基板の製造方法 | |
JP6667982B2 (ja) | フレキシブル配線板 | |
TWI791427B (zh) | 黑化鍍液、導電性基板之製造方法 | |
WO2017130867A1 (ja) | 導電性基板 | |
JPWO2017175629A1 (ja) | 導電性基板 | |
JP6405615B2 (ja) | 2層フレキシブル配線用基板およびその製造方法 | |
JP2008091596A (ja) | 表面平滑性を有する銅被覆ポリイミド基板とその製造方法 | |
JP2010153537A (ja) | フレキシブル配線用基板 |