TWI728095B - 導電性基板、導電性基板的製造方法 - Google Patents
導電性基板、導電性基板的製造方法 Download PDFInfo
- Publication number
- TWI728095B TWI728095B TW106112467A TW106112467A TWI728095B TW I728095 B TWI728095 B TW I728095B TW 106112467 A TW106112467 A TW 106112467A TW 106112467 A TW106112467 A TW 106112467A TW I728095 B TWI728095 B TW I728095B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- copper
- substrate
- blackened
- wiring
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
- G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
- G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B13/00—Apparatus or processes specially adapted for manufacturing conductors or cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B5/00—Non-insulated conductors or conductive bodies characterised by their form
- H01B5/14—Non-insulated conductors or conductive bodies characterised by their form comprising conductive layers or films on insulating-supports
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Laminated Bodies (AREA)
- Non-Insulated Conductors (AREA)
- Manufacturing Of Electric Cables (AREA)
Abstract
提供一種導電性基板,其具備透明基材、及形成於該透明基材的至少一個面上的金屬配線,該金屬配線具有銅配線層及黑化配線層疊層的構造,黑化配線層包含鎳及銅,該金屬配線間露出的該透明基材的可見光透射率為90%以上,且b*為1.0以下。
Description
本發明係關於一種導電性基板、導電性基板的製造方法。
靜電容式觸控面板,檢測物體接近面板表面時引起的靜電容量變化,並將面板表面上的該接近的物體的位置資訊變換成電訊號。靜電容式觸控面板中使用的導電性基板被設置在顯示器的表面,因此要求導電性基板的導電層的材料具有低反射率、不易識別。
因此,作為靜電容式觸控面板中使用的導電層的材料,目前採用反射率低、不易識別的材料,在透明基板或透明膜上形成配線。
例如,專利文獻1公開了一種包含高分子膜及透明導電膜的透明導電性膜,該透明導電膜由通過氣相成膜法形成於該高分子膜上的金屬氧化物構成,該透明導電性膜的特徵在於,由金屬氧化物構成的透明導電膜包括由第一金屬氧化物構成的透明導電膜、及設於該第一金屬氧化物之上且由第二金屬氧化物構成的透明導電膜,且,由第二金屬氧化構成的透明導電膜的成膜條件與由第一金屬氧化物構成的透明導電膜的成膜條件不同。並且,還公開了由金屬氧化物構成的透明導電膜是氧化銦-氧化錫(ITO)膜。
然而,近年來具備觸控面板的顯示器不斷趨於大畫面化及高性能化,隨之,作為導電層的材料,在研究使用銅等金屬來代替電阻高的
ITO(例如參照專利文獻2、3)。然而,由於金屬具有金屬光澤,故會有因反射而造成顯示器識別性降低的問題。因此,在研究具有作為導電層的銅等的金屬層的同時,還研究具有由黑色材料構成的黑化層的導電性基板。
<先前技術文獻>
<專利文獻>
專利文獻1:(日本)特開2003-151358號公報
專利文獻2:(日本)特開2011-018194號公報
專利文獻3:(日本)特開2013-069261號公報
為了製作出如上述構成配線圖案的金屬配線包含有銅等金屬層及黑化層的導電性基板,需要製備基材上預先疊層有金屬層及黑化層的疊層體基板,並根據金屬配線的圖案,對該金屬層及黑化層進行蝕刻。
然而,由於銅等的金屬層及黑化層對蝕刻液的反應性不同,因此無法完全去除黑化層,黑化層的殘渣會殘留於金屬配線間的開口部,導致在該開口部露出的透明基材的可見光透射率降低。
鑑於上述先前技術的問題,本發明之一形態其目的在於提供一種金屬配線間露出的透明基材的可見光透射率高的導電性基板。
為了達成上述目的,本發明之一形態提供一種導電性基板,其包括透明基材、形成於該透明基材的至少一個面上的金屬配線,該金屬配線具有銅配線層及黑化配線層疊層而成的構造,該黑化配線層包含鎳及
銅,該金屬配線間露出的該透明基材的可見光透射率為90%以上,且b*為1.0以下。
根據本發明之一形態,能夠提供金屬配線間露出的透明基材的可見光透射率高的導電性基板。
10A、10B、20A、20B‧‧‧疊層體基板
30、40‧‧‧導電性基板
11、11A、11B‧‧‧透明基材
12、12A、12B‧‧‧銅層
13、13A、13B、131、132、131A、132A、131B、132B‧‧‧黑化層
14、14A、14B、24、24A、24B‧‧‧金屬疊層體
32、42A、42B、62‧‧‧銅配線層
33、431A、432A、431B、432B、631、632‧‧‧黑化配線層
34、44A、44B‧‧‧金屬配線
圖1A是本發明實施方式的疊層體基板的剖面圖。
圖1B是本發明實施方式的疊層體基板的剖面圖。
圖2A是本發明實施方式的疊層體基板的剖面圖。
圖2B是本發明實施方式的疊層體基板的剖面圖。
圖3是本發明實施方式的導電性基板的剖面圖。
圖4是本發明實施方式的具有網格狀配線的導電性基板的俯視圖。
圖5A是沿著圖4的A-A’線的剖面圖。
圖5B是沿著圖4的A-A’線的剖面圖。
圖6A是蝕刻步驟的說明圖。
圖6B是蝕刻步驟的說明圖。
圖6C是蝕刻步驟的說明圖。
圖6D是蝕刻步驟的說明圖。
以下,參照附圖來說明本發明的導電性基板及導電性基板製造方法的一實施方式。
在此,對相同構件賦予相同符號,並省略其部說明。
本實施形態的導電性基板可具有透明基材、及形成於透明基材的至少一個面上的金屬配線。
並且,金屬配線可具有銅配線層及、包含鎳與銅的黑化配線層疊層而成的構造,金屬配線間露出的透明基材的可見光透射率為90%以上,且b*為1.0以下。
另外,本實施形態中的疊層體基板是指,對銅層等進行圖案化之前在透明基材表面設有銅層及黑化層的金屬疊層體的基板。又,導電性基板意指銅層及黑化層已圖案化成想要的配線圖案的基板,即配線基板。導電性基板包括透明基材未被銅層等覆蓋的區域,因此能夠使光透射,成為透明導電性基板。
本實施形態的導電性基板,可以下述方式製作:使用「包括透明基材及形成於透明基材的至少一個面上的金屬疊層體且金屬疊層體具有銅層及包含鎳與銅的黑化層疊層而成的構造」的疊層體基板,對該銅層及黑化層進行圖案化。因此,首先對本實施形態的疊層體基板的構成例進行說明。
(疊層體基板)
首先,關於本實施形態的疊層體基板包含的各構件進行說明。
關於透明基材並無特別限定,能夠優選使用可使可見光透射的絕緣體膜、玻璃基板等。
作為可使可見光透射的絕緣體膜,例如可以優選使用從聚醯胺類膜、聚對酞酸乙二酯類膜、聚2,6萘二甲酸乙二酯(polyethylene
naphthalate)類膜、環烯烴類膜、聚醯亞胺類膜、聚碳酸酯類膜等中選擇的1種以上的樹脂膜等。尤其是,作為可使可見光透射的絕緣體膜的材料,能夠更優選使用從PET(聚對酞酸乙二酯)、COP(環烯烴聚合物)、PEN(聚2,6萘二甲酸乙二酯)、聚醯亞胺、聚醯胺、聚碳酸酯等中選擇的1種以上。
關於透明基材的厚度並無特別限定,可根據作為導電性基板時被要求的強度、靜電容量、光的透射率等,任意選擇。作為透明基材的厚度,例如可以是10μm以上200μm以下。尤其是用於觸控面板用途的情況下,透明基材的厚度優選為20μm以上120μm以下,更優選為20μm以上100μm以下。在用於觸控面板用途的情況下,例如格外要求減小顯示器整體厚度的用途時,透明基材的厚度更優選為20μm以上50μm以下。
透明基材優選具有高的可見光透射率,例如可見光透射率優選為90%以上。其理由在於,透明基材的可見光透射率為90%以上時,例如在用於觸控面板用途的情況下,能夠充分確保顯示器的識別性。
另,透明基材的可見光透射率能夠根據JIS K 7361-1規定的方法進行評價。
其次,關於金屬疊層體進行說明。金屬疊層體可具有銅層及包含鎳與銅的黑化層疊層而成的構造。
在此首先關於銅層進行說明。
銅層可由銅構成。此外,也可包含起因於靶或鍍液等在製造步驟中混入的不可避免成份。
關於形成銅層的方法無特別限定,但為了避免光透射率的降低,在其他構件與銅層之間最好不配置接著劑。即,優選在其他構件的上
面直接形成銅層。另,可以在黑化層或透明基材的上面形成銅層。因此,銅層優選直接形成於黑化層或透明基材的上面。
為了在其他構件的上面直接形成銅層,銅層優選具有通過乾式鍍法成膜的銅薄膜層。乾式鍍法並無特別限定,例如能夠採用蒸鍍法、濺鍍法、離子鍍法等。尤其是,濺鍍法易於控制膜厚,因此優選使用濺鍍法。
在需要進一步加厚銅層的情況下,可以在乾式鍍法之後採用濕式鍍法,在銅膜層上疊層鍍銅層。具體而言,例如,可以在透明基材或黑化層上通過乾式鍍法形成銅薄膜層,然後以該銅薄膜層作為供電層,採用作為濕式鍍法之一的電鍍法,形成鍍銅層。
另,如上所述在僅採用乾式鍍法進行銅層成膜的情況下,銅層可由銅薄膜層構成。另外,在組合乾式鍍法與濕式鍍法來形成銅層的情況下,銅層可由銅薄膜層及鍍銅層構成。
如上所述,通過僅採用乾式鍍法,或組合乾式鍍法及濕式鍍法來形成銅層,能夠在透明基材或黑化層上直接形成銅層,而無需使用接著劑。
關於銅層的厚度並無特別限定,於銅層經圖案化形成銅配線層的情況下,可根據對該銅配線層提供的電流大小及配線寬度等,任意選擇。
然而,若銅層增厚,則當為了形成配線圖案而進行蝕刻時,由於需要更多的蝕刻時間,因此容易發生側蝕,有時會發生難以形成細線等的問題。因此,銅層的厚度優選為5μm以下,更優選為1μm以下。
另外,尤其從降低導電性基板的電阻值,能夠充分地提供電流的觀點而論,例如銅層的厚度優選為50nm以上,更優選為60nm以上,進而優選為150nm以上。
另,在銅層具有如上所述的銅薄膜層及鍍銅層的情況下,銅薄膜層厚度及鍍銅層厚度的合計厚度優選在上述範圍。
無論銅層是由銅薄膜層構成的情況,還是由銅薄膜層及鍍銅層構成的情況,關於銅薄膜層的厚度並無特別限定,但例如優選為50nm以上500nm以下。
以下,關於黑化層進行說明。
銅層具有金屬光澤,因此,在透明基材上如果僅是對銅層進行蝕刻來形成金屬配線層,配線會反射光,例如於使用作為觸控面板用配線基板的情況下,會有顯示器的識別性降低的問題。因此,在研究在金屬配線層想要抑制光反射的面設置黑化配線層的方法。
然而,銅層與黑化層對蝕刻液的反應性不同,有時無法完全去除黑化層,黑化層的殘渣會殘留於金屬配線間的開口部,因而會有露出於該開口部的透明基材的可見光透射率降低的問題。
因此,本發明的發明人發現,通過將黑化層設成包含鎳與銅的層,並使用規定的蝕刻液,能夠製成露出於金屬配線間開口部的透明基材的可見光透射率高的導電性基板,從而完成了本發明。
本實施形態的導電性基板的黑化層可包含鎳與銅,另外還可以包含例如氧。特別是,本實施形態的導電性基板的黑化層亦可由鎳、銅及氧構成。
如上所述,通過黑化層包含鎳與銅,能夠充分抑制銅層表面的光反射,且,在對銅層及黑化層進行圖案化的情況下,亦能夠抑制在透明基材表面產生黑化層的殘渣。
關於黑化層的成膜方法並無特別限定,只要是能夠形成包含鎳與銅的層的方法,能夠選擇任意的方法。惟,黑化層優選不透過接著劑就直接形成在透明基材及/或銅層等其他構件的上面。具體而言,作為黑化層的成膜方法,例如能夠使用濕式鍍法或乾式鍍法。若為濕式鍍法之情形,例如能夠使用電鍍法,若為乾式鍍法之情形,則例如能夠使用蒸鍍法、濺鍍法、離子鍍法等。在使用乾式鍍法的情況下,由於膜厚之控制特別容易,因此優選使用濺鍍法。
另外,當在疊層體基板中配置複數層黑化層的情況下,同一疊層體基板內包含的複數層黑化層,可由同一成膜方法形成,亦可由不同成膜方法形成。
關於黑化層的厚度並無特別限定,可根據疊層體基板或導電性基板被要求的光反射抑制程度等,任意選擇。
黑化層的厚度例如優選為15nm以上,更優選為20nm以上。黑化層具有抑制銅層光反射的功能,但黑化層的厚度薄的情況下,有時無法充分抑制銅層的光反射。針對於此,通過將黑化層的厚度設為15nm以上,能夠更確實地抑制銅層表面的反射。
又,關於黑化層的厚度的上限值並無特別限定,但超出必要的增厚,會導致形成金屬配線時的蝕刻所需時間延長,導致成本上升。因此,黑化層的厚度優選為70nm以下,更優選為50nm以下。
以下,關於疊層體基板的構成例進行說明。
如上所述,本實施方式的疊層體基板可具有透明基材、銅層及黑化層。此時,關於在透明基材上疊層銅層及黑化層的順序並無特別限定。又,銅層及黑化層也可以分別形成複數層。然而,為了抑制銅層表面的光反射,優選在銅層表面當中的尤其想抑制光反射的面配置黑化層。在要求特別抑制銅層表面的光反射的情況下,也可製成在銅層的上面及下面形成有黑化層的疊層構造,即黑化層夾著銅層的構造。
關於具體的構成例,以下參照圖1A、圖1B、圖2A、圖2B進行說明。圖1、圖2表示本實施方式的疊層體基板在與透明基材、銅層、黑化層的疊層方向平行的面的剖面圖的例子。
本實施形態的疊層體基板可以具有例如在透明基材的至少一個面上疊層有銅層及黑化層的構造。
具體而言,例如圖1A所示的疊層體基板10A,在透明基材11的一個面11a側,可依序疊層銅層12及黑化層13各一層。在此情況下,由銅層12與黑化層13構成金屬疊層體14。
又,如圖1B所示的疊層體基板10B,在透明基材11的一個面11a側,及為另一個面的另一面11b側,可分別依序疊層銅層12A、12B、及黑化層13A、13B各一層。在此情況下,銅層12A與黑化層13A構成一個面11a側的金屬疊層體14A,銅層12B與黑化層13B構成另一面11b側的金屬疊層體14B。
另,銅層12(12A、12b)、及黑化層13(13A、13B)的疊層順序並不限定於圖1A、圖1B的例子,也可以從透明基材11側開始依序
疊層黑化層13(13A、13B)、銅層12(12A、12B)。
又,例如亦可為在透明基材11的一個面側設置有複數層黑化層的構成。在此情況下,可以是在透明基材的至少一個面上,從透明基材側開始依序形成有黑化層、銅層及黑化層的構造。
具體而言,例如圖2A所示的疊層體基板20A,在透明基材11的一個面11a側,可以依序疊層第1黑化層131、銅層12及第2黑化層132。在此情況下,由第1黑化層131、銅層12及第2黑化層132構成金屬疊層體24。
另,對第1黑化層及第2黑化層,不進行個別區分而一併顯示時,亦僅記載為黑化層。
又,亦可為在透明基材11的兩面疊層有銅層、第1黑化層、第2黑化層的構成。具體而言,如圖2B所示的疊層體基板20B,可在透明基材11的一個面11a側及另一面(另一個面)11b側,分別依序疊層第1黑化層131A、131b、銅層12A、12B、及第2黑化層132A、132B。在此情況下,由第1黑化層131A、銅層12A及第2黑化層132A構成一個面11a側的金屬疊層體24A,由第1黑化層131B、銅層12B及第2黑化層132B構成另一面11b側的金屬疊層體24B。
另,圖1B、圖2B中表示了在透明基材的兩面疊層銅層及黑化層的情況下,以透明基材11作為對稱面,在透明基材11的上下疊層的層彼此對稱配置的例子,但並不限定於該形態。例如,也可將圖2B中的透明基材11的一個面11a側的構造設成與圖1A的構造同樣的依序疊層有銅層12及黑化層13的形態,將透明基材11的上下疊層的層設成非對稱構造。
至此對本實施方式的疊層體基板進行了說明,本實施形態的疊層體基板中,在透明基材上設有銅層及黑化層,因此能夠抑制銅層的光反射。
(導電性基板)
以下關於本實施方式的導電性基板進行說明。
另,本實施形態的導電性基板具有對以上說明的疊層體基板的金屬疊層體進行圖案化而形成有規定配線圖案的金屬配線的形態。因此,本實施形態的導電性基板具有的透明基材、銅配線層及黑化配線層能夠分別採用與疊層體基板中說明的透明基材、銅層及黑化層同樣的材料,或各構件的適當厚度也能夠設成相同範圍。因此,關於上文中已說明的內容,疊層體基板中將省略贅述。
在此,圖3表示本實施方式的導電性基板的各層在與疊層方向平行的面的剖面圖的構成例。
如圖3所示,本實施形態的導電性基板具有透明基材11、形成於透明基材11的至少一個面上的金屬配線34,金屬配線34可具有由銅配線層32、及包含鎳與銅的黑化配線層33疊層而成的構造。
圖3所示的導電性基板30,例如可對上述圖1A所示的疊層體基板10A的金屬疊層體14進行圖案化而形成。
另外,在圖3中表示了金屬配線34從透明基材11側依序疊層有銅配線層32、黑化配線層33的例子,但並不限定於該形態。例如,也可為從透明基材11側依序疊層有黑化配線層33、銅配線層32的構成。又,本實施方式的導電性基板例如亦可通過對圖1B、圖2A或圖2B所示的疊層
體基板的金屬疊層體進行圖案化來製作。在使用圖1B或圖2B所示的疊層體基板的情況下,對金屬疊層體14A(24A)、及金屬疊層體14B(24B)進行圖案化,能夠形成在透明基材11的兩面具有金屬配線的導電性基板。另外,在使用例如圖2A、圖2B所示的疊層體基板的情況下,能夠形成具有在黑化配線層間配置有銅配線層的金屬配線的導電性基板。
並且,本實施方式的導電性基板,從金屬配線34間露出的透明基材11的可見光透射率優選為90%以上。
其理由在於,金屬配線34間露出的透明基材11的可見光透射率為90%以上時,意味著在通過對金屬疊層體進行圖案化而形成的金屬配線間的開口部的透明基材表面,幾乎不會殘留黑化層的殘渣。並且,從金屬配線34間露出的透明基材11的可見光透射率為90%以上時,例如用作觸控面板用導電性基板的情況下,能夠格外提高顯示器的識別性,因此優選可見光透射率為90%以上。
在此所說的從金屬配線間露出的透明基材的可見光透射率,是指例如圖3中於金屬配線34間的開口部35露出的透明基材11的可見光透射率。另,在使用如圖1B或圖2B般在透明基材的一個面及另一面的兩面設有金屬疊層體的疊層體基板來製作成導電性基板的情況下,則指於透明基材的一個面及另一面的兩面未被金屬配線覆蓋的部分的可見光透射率。
又,可見光透射率,是指例如將波長400nm以上700nm以下的光使其波長按規定間隔,具體而言例如按1nm間隔變化,照射到從金屬配線間露出的透明基材,並對各波長的光測得的透射率的平均值。
又,本實施形態的導電性基板,從金屬配線34間露出的透明基材11的b*,即從金屬配線34間露出的透明基材11的透射光的顏色被轉換成CIE(L*a*b*)表色系時的b*值優選為1.0以下。另,從金屬配線34間露出的透明基材11的b*,是指與上述可見光透射率的情況同樣,例如圖3中於金屬配線34間的開口部35露出的透明基材11的b*。
其理由在於,從金屬配線34間露出的透明基材11的b*為1.0以下時,意味著在通過對金屬疊層體進行圖案化而形成的金屬配線34間的開口部的透明基材表面幾乎不會殘留黑化層的殘渣。並且,在金屬配線34間的開口部35的b*為1.0以下的情況下,例如用作觸控面板用的導電性基板時,能夠格外提高顯示器的識別性,因此優選b*為1.0以下。
關於b*的下限值並無特別限定,例如可以是0.1以上。
例如,從金屬配線34間露出的透明基材11的b*,例如可對金屬配線34間的開口部35露出的透明基材11根據JIS Z 8722(2009年改訂)進行測量。
另,在使用如圖1B或圖2B般在透明基材的一個面及另一面的兩面設有金屬疊層體的疊層體基板來製作導電性基板的情況下,在透明基材的一個面及另一面的兩面當中未被金屬配線覆蓋的部分進行b*測量。
又,本實施形態的導電性基板例如可以是具有網格狀金屬配線的導電性基板。以下以形成為具有網格狀金屬配線的導電性基板的情形為例子進行說明。
例如,能夠使用兩層金屬配線,形成網格狀配線。圖4表示
具體的構成例。圖4表示從銅配線層及黑化配線層的疊層方向的上面側觀察具有網格狀配線的導電性基板40時的圖。圖4所示的導電性基板40具有透明基材11、與圖中Y軸方向平行的複數條金屬配線44A及與X軸方向平行的金屬配線44B。另,金屬配線44A、44B具有銅配線層及黑化配線層,並優選將銅配線層及黑化配線層蝕刻成在與透明基材11配置有金屬配線的面平行的面的剖面為相同形狀。
關於透明基材11與金屬配線44A、44B的配置並無特別限定。圖5A、圖5B表示透明基材11與金屬配線的配置構成例。圖5A、圖5B相當於圖4中沿著A-A’線的剖面圖。
首先,如圖5A所示,可在透明基材11的上下面分別配置有銅配線層42A、42B。另外,圖5A中,在銅配線層42A、42B與透明基材11之間,可分別配置第1黑化配線層431A、431B,該第1黑化配線層431A、431B被蝕刻成在與透明基材11配置有金屬配線的面平行的面的剖面成為與銅配線層相同之形狀。又,可在銅配線層42A、42B的與透明基材11相對的面的反側面上分別配置第2黑化配線層432A、432B,該第2黑化配線層432A、432B被蝕刻成在與透明基材11配置有金屬配線的面平行的面的剖面成為與銅配線層相同之形狀。
又,如圖5B所示,亦可使用1組透明基材11A、11B,夾著一個透明基材11A在其上下面配置銅配線層42A、42B,且一個銅配線層42B被配置在透明基材11A、11B之間。圖5B的情況也與上述同樣,可在銅配線層42A、42B與透明基材11A、11B之間配置第1黑化配線層431A、431B,該第1黑化配線層431A、431B被蝕刻成在與透明基材11A、11B配置有金
屬配線的面平行的面的剖面成為與銅配線層42A、42相同之形狀。又,可在銅配線層42A、42B的與透明基材11A、11B相對的面的反側面上分別配置第2黑化配線層432A、432B,該第2黑化配線層432A、432B被蝕刻成在與透明基材11A、11B配置有金屬配線的面平行的面的剖面成為與銅配線層42A、42B相同之形狀。
在圖5A、圖5B的任一情況下,由銅配線層42A、第1黑化配線層431A及第2黑化配線層432A構成金屬配線44A,由銅配線層42B、第1黑化配線層431B及第2黑化配線層432B構成金屬配線44B。
另外,在圖5A、圖5B中表示了配置有第1黑化配線層431A、431B及第2黑化配線層432A、432B的例子,但並不限定於該形態,也可以是不具備任一黑化配線層的構成。然而,優選將黑化配線層配置在銅配線層當中尤其想抑制光反射的面。因此,優選在要求抑制光反射的面設置黑化配線層。
圖4及圖5A所示的具有網格狀配線的導電性基板,例如可從如圖2B般於透明基材11的兩面具有銅層12A、12B,及黑化層131A、132A、131B、132B的疊層體基板形成。
若以使用圖2B的疊層體基板20B形成的情況為例進行說明,則首先將透明基材11的一個面11a側的銅層12A及黑化層131A、132A蝕刻成與圖2B中的Y軸方向平行的複數條線狀圖案沿著X軸方向隔著規定間距配置。另,圖2B中的X軸方向,是指與各層的寬度方向平行的方向。又,圖2B中的Y軸方向,是指圖2B中與紙面垂直的方向。
然後,將透明基材11的另一面11b側的銅層12B及黑化層
131B、132B蝕刻成與圖2B中的X軸方向平行的複數條線狀圖案隔著規定間距沿著Y軸方向配置。
通過以上操作,能夠形成圖4、圖5A所示的具有網格狀配線的導電性基板。另,透明基材11的兩面的蝕刻也可同時進行。即,銅層12A、12B、黑化層131A、132A、131B、132B的蝕刻亦可同時進行。
又,若要製成不具備圖5A中的第1黑化配線層431A、431B的導電性基板時,可使用圖1B所示的疊層體基板10B來代替圖2B的疊層體基板20B,同樣地進行蝕刻,藉此來製作。
圖4所示的具有網格狀配線的導電性基板,亦可通過使用2片圖1A或圖2A所示的疊層體基板來形成。若以使用2片圖2A的疊層體基板20A來形成導電性基板的情況為例進行說明,則對2片圖2A所示的疊層體基板分別將銅層12及黑化層131、132蝕刻成與X軸方向平行的複數條線狀圖案隔著規定間距沿著Y軸方向配置。然後,以使通過上述蝕刻處理形成於各疊層體基板的線狀圖案彼此交叉的方式,使朝向一致地貼合2片經圖案化的疊層體基板,從而能夠形成具有網格狀配線的導電性基板。關於將2片經圖案化的疊層體基板,即導電性基板貼合時的貼合面並無特別限定。例如,亦可將圖2A中的第2黑化層132的表面132a及透明基材11的未疊層銅層12等的面11b貼合,形成為圖5B所示的構造。
又,例如亦可將透明基材11的未疊層銅層12等的圖2A中的面11b彼此貼合,使剖面為圖5A所示的構造。
另,關於如圖4、圖5A、圖5B所示的具有網格狀配線的導電性基板中的配線寬度、配線間的距離並無特別限定,例如可根據流入配
線的電流量等進行選擇。
另外,圖4、圖5A、圖5B雖表示組合直線狀金屬配線來形成網格狀配線(配線圖案)的例子,但並不限定於該形態,構成配線圖案的金屬配線可以是任意形狀。例如,為了防止顯示器的圖像間發生波紋(干涉紋),亦可使構成網格狀配線圖案的金屬配線的形狀分別是鋸齒型彎曲的線(鋸齒直線)等各種形狀。
如上所述具有由2層金屬配線構成的網格狀配線的導電性基板能夠優選用作例如投影型靜電容量式的觸控面板用導電性基板。
(導電性基板的製造方法)
接著,說明本實施形態的導電性基板製造方法之一構成例。
本實施方式的導電性基板製造方法可具有如下之蝕刻步驟:對具有透明基材及形成於透明基材的至少一個面上的金屬疊層體的疊層體基板中的該金屬疊層體進行蝕刻,來形成金屬配線,其中該金屬疊層體具有銅層及包含鎳與銅的黑化層疊層的構造。
並且,蝕刻步驟可依序具有以下步驟。
第1蝕刻步驟:使用含有從氯化鐵、過氧化氫水、硫酸、鹽酸中選擇的1種以上的第1蝕刻液進行蝕刻。
水洗步驟:對疊層體基板進行水洗。
第2蝕刻步驟:使用由鹽酸及水構成的pH值為2.5以下的第2蝕刻液進行蝕刻。
(蝕刻步驟)
關於本實施形態的導電性基板製造方法的蝕刻步驟,以下參照圖6A~
圖6D進行說明。
如圖6A所示,準備具有透明基材11及形成於透明基材11的至少一個面上的金屬疊層體24的疊層體基板。金屬疊層體24可以具有銅層12及黑化層131、132。在此,圖6A中表示了使用以上說明的圖2A所示的疊層體基板20A的例子,但疊層體基板的構造並不限定於該形態。亦可使用以上說明的具有其他構造的疊層體基板,例如圖1A、圖1B、圖2B所示的疊層體基板。
另外,如圖6A所示,可在位於金屬疊層體24的與透明基材相對的一個面24a之相反側的另一面24b上,形成具有與形成之金屬配線圖案相應的形狀的阻劑層61(阻劑層形成步驟)。
關於阻劑層61的形成方法並無特別限定,例如以層壓法在金屬疊層體24的另一面24b上黏貼感光性乾膜阻劑,形成感光性阻劑層。然後,透過具有形成於感光性阻劑層之金屬配線的配線圖案的光罩(photo mask),照射紫外線,使之感光。
然後,可使感光性阻劑層與顯影液接觸,溶解未照射紫外線的部分,形成具有開口部611的阻劑層61。關於顯影液並無特別限定,例如可使用碳酸鈉水溶液。
另外,與圖6A的情況不同,例如使用圖1B等在透明基材的兩面設有金屬疊層體的疊層體基板作為疊層體基板的情況下,可在各金屬疊層體的與透明基材相對的面的相反側面上形成阻劑,實施以下蝕刻步驟。
然後,如圖6B所示,能夠使用阻劑層61實施第1蝕刻步驟。
在第1蝕刻步驟中,能夠使用含有從氯化鐵、過氧化氫水、硫酸、鹽酸中選擇的1種以上物質的第1蝕刻液,對金屬疊層體24進行蝕刻。在第1蝕刻步驟中,例如能夠從阻劑層61的上面提供第1蝕刻液,實施蝕刻。或也可將疊層體基板浸漬於第1蝕刻液實施蝕刻。
通過實施第1蝕刻步驟,如圖6B所示,能夠形成金屬配線64,該金屬配線64具有形狀與上述形成的阻劑層61的圖案對應的銅配線層62、黑化配線層631、632。
然而,僅靠第1蝕刻步驟,如圖6B所示,在金屬配線64間的開口部641,有時會產生黑化層131、132等的殘渣65。若在金屬配線64的開口部641產生殘渣65,則透明基材11無法在該開口部641直接露出,透明基材11會因該殘渣65而發生著色等,將該導電性基板用於觸控面板用途的情況下,有時顯示器的識別性會降低。
對此,本實施形態的蝕刻步驟,在實施第1蝕刻步驟之後,能夠實施第2蝕刻步驟。惟,為了清除殘留於疊層體基板上的第1蝕刻步驟中使用的第1蝕刻液,優選在實施對疊層體基板進行水洗的水洗步驟之後,實施第2蝕刻步驟。
另,關於水洗步驟的具體條件並無特別限定,可將導電性基板供給至裝有水的水洗槽內,進行水洗。又,也可例如向導電性基板的表面噴射水來進行清洗。
水洗步驟之後,實施第2蝕刻步驟之前,也可根據需要,實施去除附著於導電性基板的水的脫水步驟、乾燥步驟等。
接著說明第2蝕刻步驟。
在第2蝕刻步驟中,能夠使用由鹽酸及水構成的pH值為2.5以下的第2蝕刻液,對金屬配線64間的殘渣65進行蝕刻、清除。
通過第1蝕刻步驟,能夠對金屬疊層體24進行蝕刻,形成具有形狀與所希望的配線圖案對應的金屬配線64的導電性基板。然而,如上所述,在金屬配線64間的開口部641產生殘渣65,殘渣65殘留於金屬配線64間的開口部的狀態下,當將該導電性基板用於觸控面板的用途之情形時,會導致顯示器識別性降低,而成為問題。
因此,本實施形態的導電性基板的製造方法中,使用第2蝕刻液,能夠對金屬配線64間產生的殘渣進行蝕刻、清除。
第2蝕刻液,如上所述優選由鹽酸及水構成。其理由在於,殘渣65主要起因於包含鎳與銅的黑化層131、132,殘渣65也是含有鎳與銅作為主要成份,尤其是鎳的含量多。因此,通過使用由鹽酸及水構成的蝕刻液作為第2蝕刻液,能夠更確實地去除殘渣65。又,通過將第2蝕刻液的pH值設為2.5以下,能夠提高與殘渣65的反應性,能夠更加確實地去除殘渣65,故較佳。
第2蝕刻液的pH值低時,在去除殘渣時能夠發揮格外高的效果,因此對其下限值並無特別限定,但為了抑制在第2蝕刻步驟中對通過第1蝕刻步驟形成的金屬配線造成損傷,例如可以設成pH值1.0以上。
如上所述,通過使黑化層為包含鎳與銅的層,使用由鹽酸及水構成且pH值為2.5以下的蝕刻液作為第2蝕刻液,能夠更確實地去除在金屬配線間地開口部產生的殘渣。因此,能夠獲得該開口部的可見光透射率良好的導電性基板。
又,若金屬配線間的開口部殘留有殘渣,則透明基材會泛黃,從金屬配線間露出的透明基材11的b*有時會大於1.0。然而,通過使用上述規定的第2蝕刻液,能夠更確實地去除在金屬配線間的開口部產生的殘渣。因此,能夠使從金屬配線間露出的透明基材11的b*為1.0以下。
第2蝕刻步驟中,除了使用第2蝕刻液作為蝕刻液之外,其他可採用與第1蝕刻步驟之情形相同方式實施。具體而言,例如可從阻劑61的上面提供第2蝕刻液來實施。或可將完成第1蝕刻步驟的疊層體基板浸漬於第2蝕刻液來實施。藉此,如圖6C所示,能夠形成在透明基材11上具有金屬配線64的導電性基板,該金屬配線64具有與阻劑層61相應的圖案的銅配線層62及黑化配線層631、632,且能夠去除存在於金屬配線64間的開口部641的殘渣65。
完成第2蝕刻步驟後,能夠去除阻劑(阻劑去除步驟)。
關於去除阻劑的方法並無特別限定,例如能夠使用氫氧化鈉水溶液等,剝離、去除感光性阻劑。藉此,如圖6D所示,能夠獲得在透明基材11上設有金屬配線64的導電性基板,該金屬配線64具有黑化配線層631、632及銅配線層62。
又,本實施方式的導電性基板的製造方法中,亦可根據需要,而進一步具有任意的步驟。例如,可具有下述之疊層體基板製造步驟:製造提供給以上說明的蝕刻步驟的疊層體基板。
(疊層體基板製造步驟)
疊層體基板製造步驟可具有以下步驟。另,疊層體基板製造步驟相當於上述本實施方式的疊層體基板製造方法。
銅層形成步驟:在透明基材的至少一個面上形成銅層。
黑化層形成步驟:在透明基材的至少一個面上形成黑化層。
另,於疊層體基板中,在透明基材上配置銅層及黑化層時的疊層順序並無特別限定。又,銅層與黑化層也可分別形成複數層。因此,對上述銅層形成步驟及黑化層形成步驟的實施順序、實施次數並無特別限定,可配合形成的疊層體基板的構造,以任意的次數、時機實施。
以下,說明各步驟。
首先,說明銅層形成步驟。
在銅層形成步驟中,可在透明基材的至少一個面上形成銅層。
另,關於提供給銅層形成步驟或黑化層形成步驟的透明基材的種類並無特別限定,如上所述,能夠優選使用可使可見光透射的樹脂基板(樹脂膜)或玻璃基板等。亦可根據需要將透明基材預先切成任意的尺寸等。
並且,如上所述,銅層優選具有銅薄膜層。又,銅層也可具有銅薄膜層及鍍銅層。因此,銅層形成步驟例如可具有通過乾式鍍法來形成銅薄膜層的銅薄膜層形成步驟。又,銅層形成步驟也可具有「通過乾式鍍法來形成銅薄膜層的銅薄膜層形成步驟」及「以該銅薄膜層作為供電層,通過為濕式鍍法之一種的電鍍法來形成鍍銅層的鍍銅層形成步驟」。
關於在銅薄膜層形成步驟中採用的乾式鍍法並無特別限定,例如能夠採用蒸鍍法、濺鍍法或離子鍍法等。另,作為蒸鍍法可優選使用真空蒸鍍法。作為在銅薄膜層形成步驟中採用的乾式鍍法,由於膜厚
之控制特別容易,因此更優選使用濺鍍法。
接著,說明形成鍍銅層的鍍銅層形成步驟。關於藉由濕式鍍法進行鍍銅層形成步驟的條件,即,例如電鍍處理的條件並無特別限定,可以採用常用方法中的諸條件。例如,將形成有銅薄膜層的基材放入裝有鍍銅液的鍍槽中,並通過控制電流密度、基材的搬送速度,來形成鍍銅層。
接下來,說明黑化層形成步驟。
如上所述,黑化層形成步驟是在透明基材的至少一個面側進行黑化層成膜的步驟。關於黑化層的成膜方法並無特別限定,只要是能夠形成為包含鎳與銅的方法,則能夠選擇任意的方法。然而,優選在透明基材及/或銅層等的其他構件上面,不利用接著劑就直接形成黑化層。因此,可根據黑化層成膜時的基底層的構成等,選擇成膜方法,作為黑化層的成膜方法例如能夠採用濕式鍍法或乾式鍍法。若為濕式鍍法的情況,則例如可採用電鍍法,若為乾式鍍法的情況,則例如可採用蒸鍍法、濺鍍法、離子鍍法等。在採用乾式鍍法的情況下,由於膜厚之控制特別容易,因此優選使用濺鍍法。又,黑化層例如亦可包含氧,在通過乾式鍍法來形成不僅包含鎳與銅還包含氧的黑化層的情況下,例如能夠採用反應性濺鍍法來形成該黑化層。形成含氧的黑化層的情況下,可先在黑化層的成膜氛圍中,例如在非活性氣體中添加氧。作為非活性氣體能夠使用氬等。
另外,在疊層體基板中配置複數層黑化層的情況下,同一疊層體基板內包含的複數層黑化層可藉由相同的成膜方法形成,也可藉由不同的成膜方法形成。
(貼合步驟)
又,如上所述,亦可準備2片例如圖1A、圖2A所示的在透明基材11的一個面側具有銅層、黑化層的疊層體基板,並對金屬疊層體進行圖案化獲得所希望的金屬配線之後,進行貼合,形成具有網格狀配線的導電性基板。
如上所述,對2片經圖案化的疊層體基板進行貼合的情況下,亦可具有對2片經圖案化的疊層體基板進行貼合的貼合步驟。
關於在貼合步驟中對2片經圖案化的疊層體基板進行貼合的方法並無特別限定,例如能夠使用接著劑等進行接著。
以上說明了本實施方式的導電性基板的製造方法。根據本實施方式的導電性基板的製造方法,能夠減少金屬配線間的開口部的殘渣。因此,能夠提供從金屬配線間露出的透明基材的可見光透射率高且b*為1.0以下的導電性基板。從而,例如將本實施形態的導電性基板用作觸控面板用的導電性基板,將其配置於顯示器的顯示面上時,能夠製成抑制顯示器之識別性降低的導電性基板。
[實施例]
以下舉具體的實施例、比較例進行說明,但本發明並不限定於這些實施例。
(評價方法)
對實施例、比較例中製作的試樣,按以下方法進行了評價。
(1)露出於金屬配線間的開口部的透明基材的可見光透射率
在以下各實施例、比較例中,對具有圖2B的構造的疊層體基板的金屬疊層體24A、24B進行圖案化,製作了具有圖5A所示之剖面構造的導電性
基板。因此,在圖5A所示的導電性基板中的金屬配線44A的開口部51,即透明基材11的下面未被金屬配線44B覆蓋的部分,實施了可見光透射率的測量。即,在透明基材11上下面的未被金屬配線44A、44B覆蓋的部分,實施了可見光透射率的測量。
測量係藉由分光光度計(島津製作所製造,型號:UV-2600),將波長400nm以上700nm以下的光,以使其波長按1nm的單位變化的方式,照射到透明基材11,測量透射率並算出其平均值,作為露出於透明基材間開口部的透明基材的可見光透射率。
(2)露出於金屬配線間開口部的透明基材的b*值
使用分光測色計,根據JIS Z 8722,測量了露出於金屬配線間開口部的透明基材的b*值。
(試樣的製作條件)
作為實施例、比較例,按以下說明的條件製作了導電性基板,並按照上述評價方法進行了評價。
[實驗例1]
製作了以下所示之實驗例1-1~實驗例1-6的導電性基板,並進行了評價。
實驗例1-1~實驗例1-3是實施例,實驗例1-4~實驗例1-6是比較例。
(實驗例1-1)
按照以下程序,製作了具有圖5A所示的剖面構造的導電性基板。
(1)疊層體基板製造步驟
(1-1)第1黑化層形成步驟
首先,在厚度100μm的聚對酞酸乙二酯樹脂(PET)製的透明基材的一面及位於該一面之相反側的另一面的兩個面上,形成了第1黑化層。
另,對作為透明基材使用的聚對酞酸乙二酯樹脂製透明基材,根據JIS K 7361-1規定的方法評價其可見光透射率,結果為97%。
第1黑化層係使用包含鎳70質量%及銅30質量%的鎳銅合金靶,藉由濺鍍法成膜。成膜時,首先,將預熱至60℃去除了水份的上述透明基材設置在濺鍍裝置的腔室內。接下來,對腔室內進行排氣至1×10-4Pa,然後向腔室內導入氬與氧的混合氣體使之成為0.3Pa,進行了成膜。另,以使混合氣體中的氧含量成為30體積%的方式,混合氬氣及氧氣來使用。
形成了厚度為20nm的第1黑化層131。
(1-2)銅層形成步驟(銅薄膜層形成步驟)
接下來,在形成有第1黑化層的透明基材的各第1黑化層上,形成了銅薄膜層作為銅層。
關於銅層,除了使用了銅靶作為靶,以及用氬氣代替了氬氣與氧氣的混合氣體外,其他皆按照與第1黑化層之情形相同的方式,藉由濺鍍法在第1黑化層的上面形成了厚度為500nm的銅層。
(1-3)第2黑化層形成步驟
接下來,在各銅層上形成了第2黑化層。
第2黑化層形成步驟係按照與第1黑化層形成步驟之情形相同的條件來實施,在銅層上形成了厚度為20nm的第2黑化層。
藉由以上步驟,如圖2B所示,製作了在透明基材11的一面11a及另一面11b的兩個面上分別配置有金屬疊層體24A、24B的疊層體
基板20B。另,金屬疊層體24A、24B分別依序疊層有第1黑化層131A、131B、銅層12A、12B、第2黑化層132A、132B。
將製作的疊層體基板切成100mm見方,提供給以下的蝕刻步驟。
(2)蝕刻步驟
(2-1)阻劑層形成步驟
接下來,在圖2B所示的疊層體基板20B中,在金屬疊層體24A、24B的與透明基材11相對的一面的反側的另一面A及面B上,形成了形狀與形成的金屬配線圖案對應的阻劑層。
另,本實施方式中製作了圖4、圖5A所示的導電性基板,在透明基材11的一面11a側形成有與Y軸平行的複數條直線狀的金屬配線44A,在另一面11b側形成有與X軸平行的複數條直線形狀的金屬配線44B。因此,以成為對應於該金屬配線的形狀形成了阻劑層。
形成阻劑層時,首先在圖2B所示的疊層體基板20B的金屬疊層體24A、24B的面A、面B上,藉由層壓法黏貼感光性乾膜阻劑,形成感光性阻劑層。然後,透過具有形成在感光性阻劑層的金屬配線的配線圖案的光罩,照射紫外線,使之感光。然後,使感光性阻劑層與1質量%的碳酸鈉水溶液接觸,溶解未照射紫外線的部分,形成了阻劑圖案。
(2-2)第1蝕刻步驟
然後,使用製作的阻劑層實施了第1蝕刻步驟。
在第1蝕刻步驟中,使用由氯化鐵(ferric chloride)5質量%、鹽酸3質量%、其餘為離子交換水構成的第1蝕刻液,對金屬疊層體24A、
24B進行了蝕刻。
在第1蝕刻步驟中,通過將上述配置有阻劑的疊層體基板浸漬在加溫至30℃的上述第1蝕刻液30秒,對金屬疊層體24A、24B實施了蝕刻,如此形成的金屬配線間露出有透明基材。
(2-3)水洗步驟
完成第1蝕刻步驟之後,為了去除附著的第1蝕刻液,在裝有足量的離子交換水的水洗槽,藉由流水對經圖案化的疊層體基板進行清洗10秒鐘。水洗後,對附著的水份進行脫水、乾燥,供給於第2蝕刻步驟。
(2-4)第2蝕刻步驟
完成水洗步驟之後,使用由鹽酸及離子交換水構成且pH值為2.5的第2蝕刻液,對金屬配線間的殘渣進行了蝕刻。
於第2蝕刻步驟,係通過將上述完成水洗步驟後的經圖案化的疊層體基板浸漬於室溫(23℃)的上述第2蝕刻液10秒鐘來實施。
(2-5)阻劑去除步驟
完成第2蝕刻步驟之後,使用4質量%的氫氧化鈉水溶液將阻劑剥離、去除。並且,去除阻劑之後,採用與水洗步驟之情形同樣的方式,藉由離子交換水,再次對獲得的導電性基板進行了清洗、脫水、乾燥。
關於通過實施以上步驟獲得的導電性基,對露出於金屬配線間開口部的透明基材的可見光透射率,及b*進行了評價。其結果如表1所示。
(實驗例1-2、實驗例1-3)
除了調整鹽酸的添加量,使第2蝕刻步驟中使用的第2蝕刻液的pH值
為表1所示的各實驗例的值外,其他皆按照與實驗例1-1相同的方式製作了導電性基板,並進行了評價,其結果如表1所示。
(實驗例1-4)
除了未實施第2蝕刻步驟,僅實施了至水洗步驟為止的處理外,其他皆按照與實驗例1-1相同的方式,製作了導電性基板,並進行了評價,其結果如表1所示。
(實驗例1-5、實驗例1-6)
除了調整鹽酸的添加量,使第2蝕刻步驟中使用的第2蝕刻液的pH值為表1所示的各實驗例的值外,其他皆按照與實驗例1-1相同的方式製作了導電性基板,並進行了評價。其結果如表1所示。
[實驗例2]
製作了以下所示的實驗例2-1~實驗例2-5的導電性基板,並進行了評價。
實驗例2-1~實驗例2-5均為比較例。
(實驗例2-1~實驗例2-5)
作為第2蝕刻步驟中使用的第2蝕刻液,使用了由硫酸及離子交換水構成的蝕刻液,並調整硫酸的添加量,以使該蝕刻液的pH值為表2所示的各實驗例的值,其他皆按照與實驗例1-1相同的方式至作了導電性基板,並進行了評價。其結果如表2所示。
若根據表1所示的結果,則可確認到未實施第2蝕刻步驟的實驗例1-4的金屬配線間開口部的透明基材的可見光透射率比實施了第2蝕刻步驟的其他實驗例低。
並且,通過比較實驗例1-1~實驗例1-3、實驗例1-5、實驗例1-6,可確認到通過在第2蝕刻步驟中使用pH值為2.5以下的第2蝕刻液,可使金屬配線間的透明基材的可見光透射率達到90.0%以上。相對於此,當使用pH值超過2.5的第2蝕刻液的情況下,可確認到可見光透射率降低至
89%左右。
又,關於金屬配線間的透明基材的b*,可確認到通過在第2蝕刻步驟中使用pH值為2.5以下的第2蝕刻液,可使b*成為1.0以下。相對於此,當使用pH值超過2.5的蝕刻液的情況下,可確認到金屬配線間的透明基材的b*會超過1.0。
並且,若比較實驗例1-1~實驗例1-3與實驗例2-1~實驗例2-5,則可確認到通過使用由鹽酸及水構成的蝕刻液作為第2蝕刻液,能夠去除金屬配線間的殘渣。相對於此,當使用由硫酸及水構成的蝕刻液作為第2蝕刻液的情況下,可確認到無論pH值如何,均無法去除殘渣。
以上,以實施方式及實施例等說明了導電性基板、導電性基板的製造方法,但本發明並不限於上述實施形態及實施例等。在申請專利範圍記載的本發明要旨範圍內,可有各種變形、變更。
本申請主張基於2016年4月18日向日本專利廳申請的特願2016-083180號的優先權,並將特願2016-083180號的全部內容援用至本國際申請。
Claims (2)
- 一種導電性基板,其包括:透明基材,及形成於該透明基材的至少一個面上的金屬配線,該金屬配線具有銅配線層及黑化配線層疊層而成的構造,該黑化配線層包含鎳及銅,該金屬配線間露出的該透明基材的可見光透射率為90%以上,且b*為1.0以下。
- 一種導電性基板的製造方法,其包括:蝕刻步驟:對具備透明基材及金屬疊層體的疊層體基板中的該金屬疊層體進行蝕刻,形成金屬配線,該金屬疊層體形成於該透明基材的至少一個面上,且具有銅層及黑化層疊層而成的構造,該黑化層包含鎳及銅,該蝕刻步驟依序具有:第1蝕刻步驟:使用包含從氯化鐵、過氧化氫水、硫酸、鹽酸中選擇的1種以上的第1蝕刻液進行蝕刻:水洗步驟:對該疊層體基板進行水洗,及第2蝕刻步驟:使用由鹽酸及水構成,且pH值為2.5以下的第2蝕刻液進行蝕刻。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP2016-083180 | 2016-04-18 | ||
JP2016083180 | 2016-04-18 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201806754A TW201806754A (zh) | 2018-03-01 |
TWI728095B true TWI728095B (zh) | 2021-05-21 |
Family
ID=60115904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106112467A TWI728095B (zh) | 2016-04-18 | 2017-04-14 | 導電性基板、導電性基板的製造方法 |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP7101113B2 (zh) |
CN (1) | CN108700969B (zh) |
TW (1) | TWI728095B (zh) |
WO (1) | WO2017183489A1 (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2018221183A1 (ja) * | 2017-05-29 | 2020-03-26 | 住友金属鉱山株式会社 | 透明導電性基板の製造方法、透明導電性基板 |
CN113677085B (zh) * | 2020-05-13 | 2023-01-17 | 鹏鼎控股(深圳)股份有限公司 | 透明电路板、透明电路板中间体及透明电路板制造方法 |
KR20220098493A (ko) * | 2021-01-04 | 2022-07-12 | 동우 화인켐 주식회사 | 메쉬 패턴의 터치 패널 및 이를 갖는 적층체 |
WO2023127157A1 (ja) * | 2021-12-29 | 2023-07-06 | シャープディスプレイテクノロジー株式会社 | タッチパネル及びタッチパネル製造方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201433452A (zh) * | 2012-08-31 | 2014-09-01 | Lg Chemical Ltd | 金屬結構體及其製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5517019B2 (ja) * | 2008-05-26 | 2014-06-11 | 住友金属鉱山株式会社 | プリント配線基板およびプリント配線基板の製造方法 |
JP5224203B1 (ja) * | 2012-07-11 | 2013-07-03 | 大日本印刷株式会社 | タッチパネルセンサ、タッチパネル装置および表示装置 |
CN104603886B (zh) * | 2012-08-31 | 2016-12-07 | Lg化学株式会社 | 导电结构及其制造方法 |
CN104749830A (zh) * | 2013-12-27 | 2015-07-01 | 介面光电股份有限公司 | 电极结构及带有该电极结构的触控面板装置 |
JP2015157392A (ja) * | 2014-02-24 | 2015-09-03 | パナソニックIpマネジメント株式会社 | 透視型電極用積層体とその製造方法、透視型電極素材とデバイス |
KR102422911B1 (ko) * | 2014-06-30 | 2022-07-21 | 스미토모 긴조쿠 고잔 가부시키가이샤 | 도전성 기판, 적층 도전성 기판, 도전성 기판 제조방법 및 적층 도전성 기판 제조방법 |
TWI668506B (zh) * | 2014-08-27 | 2019-08-11 | 日商住友金屬鑛山股份有限公司 | 電極基板薄膜及其製造方法 |
US10457593B2 (en) * | 2014-10-03 | 2019-10-29 | Nippon Electric Glass Co., Ltd. | Glass plate with film, touch sensor, film and method for producing glass plate with film |
-
2017
- 2017-04-07 JP JP2018513115A patent/JP7101113B2/ja active Active
- 2017-04-07 CN CN201780014220.1A patent/CN108700969B/zh active Active
- 2017-04-07 WO PCT/JP2017/014575 patent/WO2017183489A1/ja active Application Filing
- 2017-04-14 TW TW106112467A patent/TWI728095B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201433452A (zh) * | 2012-08-31 | 2014-09-01 | Lg Chemical Ltd | 金屬結構體及其製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7101113B2 (ja) | 2022-07-14 |
WO2017183489A1 (ja) | 2017-10-26 |
CN108700969B (zh) | 2022-04-08 |
TW201806754A (zh) | 2018-03-01 |
JPWO2017183489A1 (ja) | 2019-02-21 |
CN108700969A (zh) | 2018-10-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI728095B (zh) | 導電性基板、導電性基板的製造方法 | |
TWI589431B (zh) | A conductive film substrate, a transparent conductive film, a method of manufacturing the same, and a touch panel | |
TWI785046B (zh) | 透明導電性基板之製造方法、透明導電性基板 | |
TW201539278A (zh) | 導電性基板、積層導電性基板、導電性基板的製造方法、及積層導電性基板的製造方法 | |
CN107533403B (zh) | 导电衬底、液晶触摸面板 | |
JP6597139B2 (ja) | 黒化めっき液、導電性基板 | |
JP6500746B2 (ja) | 導電性基板の製造方法 | |
TW201710564A (zh) | 黑化鍍液、導電性基板 | |
TWI791429B (zh) | 黑化鍍液、導電性基板之製造方法 | |
TW201739967A (zh) | 黑化鍍液、導電性基板的製造方法 | |
TWI716534B (zh) | 導電性基板 | |
JPWO2018193940A1 (ja) | 導電性基板 | |
TWI791427B (zh) | 黑化鍍液、導電性基板之製造方法 | |
JP6626759B2 (ja) | 導電性フィルム、タッチパネルおよび電子デバイス | |
WO2016068153A1 (ja) | 導電性基板の製造方法 |