CN108365948B - 能产生涡卷吸引子的忆阻型超混沌电路 - Google Patents

Abstract

本发明公开了一种能产生涡卷吸引子的忆阻型超混沌电路，包括三维Jerk混沌系统和忆阻实现电路，所述三维Jerk混沌系统包括第一通道、第二通道、第三通道和第一符号函数电路，忆阻实现电路包括忆阻等效基础电路和阶梯函数序发生器。本发明提供一种能产生任意偶数个和奇数个涡卷吸引子的忆阻型超混沌电路，超混沌电路所产生的多涡卷超混沌吸引子相比于少于4涡卷数的多涡卷混沌吸引子具有更复杂的动力学特性，能提供更大的密钥空间，有利于保密通信和图像加密，提高了保密通信和图像加密的安全性。

Description

能产生涡卷吸引子的忆阻型超混沌电路

技术领域

本发明涉及一种混沌电路，特别涉及一种能产生涡卷吸引子的忆阻型超混沌电路。

背景技术

忆阻器是除电阻、电感、电容以外的第四种基本电路元件，是一种具有记忆功能的非线性电阻器件。伯克利大学蔡少棠教授于1971年提出这个概念，但之后研究甚少。直到2008年，惠普公司的研究人员首次研制出纳米忆阻器件，以其尺寸小、易于集成、功耗低和记忆特性等优点受到众多研究者青睐。由此，忆阻器及其各种应用得到了广泛的关注。其中，忆阻器在混沌电路中的应用更是引起了国内外学者研究的热潮。

设计忆阻混沌电路是近几年研究的热点，其中忆阻多涡卷混沌系统的研究目前还比较少，此系统具有更复杂的拓扑结构和更大的密钥空间，使得混沌加密性增强。因此，该系统产生的混沌信号更适用于通信保密、信息加密等领域。

发明内容

为了解决上述技术问题，本发明提供一种结构简单、能产生涡卷吸引子的忆阻型超混沌电路。

本发明解决上述问题的技术方案是：一种能产生涡卷吸引子的忆阻型超混沌电路，包括三维Jerk混沌系统和忆阻实现电路，所述三维Jerk混沌系统包括第一通道、第二通道、第三通道和第一符号函数电路，忆阻实现电路包括忆阻等效基础电路和阶梯函数序发生器；

所述忆阻等效基础电路包括第十二至第十六运算放大器、第二十一至第三十三电阻、第一乘法器、第二乘法器、第四电容，所述第二十一电阻的一端作为忆阻等效基础电路的第一输入端，第二十一电阻的另一端与第十二运算放大器的反相输入端相连，第二十二电阻的一端作为忆阻等效基础电路的第二输入端，第二十二电阻的另一端与第十二运算放大器的反相输入端相连，第二十三电阻跨接在第十二运算放大器的反相输入端与输出端之间，第十二运算放大器的输出端与第二十四电阻的一端、第一乘法器的两个输入端相连，第二十四电阻的另一端与第十三运算放大器的反相输入端相连，第二十五电阻跨接在第十三运算放大器的反相输入端与输出端之间，第十三运算放大器的输出端经第二十六电阻后连接第十四运算放大器的反相输入端，第二十七电阻的一端作为忆阻等效基础电路的第三输入端，第二十七电阻的另一端连接第十四运算放大器的反相输入端，第二十八电阻跨接在第十四运算放大器的反相输入端与输出端之间，第十四运算放大器的输出端经第二十九电阻后连接第十五运算放大器的反相输入端，第四电容跨接在第十五运算放大器的反相输入端与输出端之间，第十五运算放大器的输出端经第三十电阻后连接第十六运算放大器的反相输入端，第三十一电阻跨接在第十六运算放大器的反相输入端与输出端之间，第十六运算放大器的输出端作为忆阻等效基础电路的第一输出端，所述第十二至第十六运算放大器的同相输入端均接地；第一乘法器的输出端与第二乘法器的一个输入端相连，第二乘法器的另一个输入端作为忆阻等效基础电路的第四输入端，第三十二电阻的一端与第二乘法器的输出端相连，第三十二电阻的另一端作为忆阻等效基础电路的第二输出端，第三十三电阻的一端与第二乘法器的另一个输入端相连，第三十三电阻的另一端与第三十二电阻的另一端相连；

所述阶梯函数序发生器包括第二至第八符号函数电路、第一至第四开关、加法器和反相器；

所述第二符号函数电路包括第十七运算放大器、第十八运算放大器、第三十四至第三十六电阻，第十七运算放大器的反相输入端作为第二符号函数电路的输入端，第十七运算放大器的同相输入端接地，第十七运算放大器的输出端经第三十四电阻后连接第十八运算放大器的反相输入端，第十八运算放大器的同相输入端接地，第三十五电阻跨接在第十八运算放大器的反相输入端与输出端之间，第十八运算放大器的输出端与第三十六电阻的一端相连，第三十六电阻的另一端作为第二符号函数电路的输出端并连接第一开关的一端；

所述第三符号函数电路包括第十九运算放大器、第二十运算放大器、第三十七至第三十九电阻，第十九运算放大器的反相输入端作为第三符号函数电路的输入端，第十九运算放大器的输出端经第三十七电阻后连接第二十运算放大器的反相输入端，第三十八电阻跨接在第二十运算放大器的反相输入端与输出端之间，第二十运算放大器的输出端与第三十九电阻的一端相连，第三十九电阻的另一端作为第三符号函数电路的输出端并连接第二开关的一端；

所述第四符号函数电路包括第二十一运算放大器、第二十二运算放大器、第四十至第四十二电阻，第二十一运算放大器的反相输入端作为第四符号函数电路的输入端，第二十一运算放大器的输出端经第四十电阻后连接第二十二运算放大器的反相输入端，第四十一电阻跨接在第二十二运算放大器的反相输入端与输出端之间，第二十二运算放大器的输出端与第四十二电阻的一端相连，第四十二电阻的另一端作为第四符号函数电路的输出端并连接第二开关的一端；

所述第五符号函数电路包括第二十三运算放大器、第二十四运算放大器、第四十三至第四十五电阻，第二十三运算放大器的反相输入端作为第五符号函数电路的输入端，第二十三运算放大器的输出端经第四十三电阻后连接第二十四运算放大器的反相输入端，第四十四电阻跨接在第二十四运算放大器的反相输入端与输出端之间，第二十四运算放大器的输出端与第四十五电阻的一端相连，第四十五电阻的另一端作为第五符号函数电路的输出端并连接第三开关的一端；

所述第六符号函数电路包括第二十五运算放大器、第二十六运算放大器、第四十六至第四十八电阻，第二十五运算放大器的反相输入端作为第六符号函数电路的输入端，第二十五运算放大器的输出端经第四十六电阻后连接第二十六运算放大器的反相输入端，第四十七电阻跨接在第二十六运算放大器的反相输入端与输出端之间，第二十六运算放大器的输出端与第四十八电阻的一端相连，第四十八电阻的另一端作为第六符号函数电路的输出端并连接第三开关的一端；

所述第七符号函数电路包括第二十七运算放大器、第二十八运算放大器、第四十九至第五十一电阻，第二十七运算放大器的反相输入端作为第七符号函数电路的输入端，第二十七运算放大器的输出端经第四十九电阻后连接第二十八运算放大器的反相输入端，第五十电阻跨接在第二十八运算放大器的反相输入端与输出端之间，第二十八运算放大器的输出端与第五十一电阻的一端相连，第五十一电阻的另一端作为第七符号函数电路的输出端并连接第四开关的一端；

所述第八符号函数电路包括第二十九运算放大器、第三十运算放大器、第五十二至第五十四电阻，第二十九运算放大器的反相输入端作为第八符号函数电路的输入端，第二十九运算放大器的输出端经第五十二电阻后连接第三十运算放大器的反相输入端，第五十三电阻跨接在第三十运算放大器的反相输入端与输出端之间，第三十运算放大器的输出端与第五十四电阻的一端相连，第五十四电阻的另一端作为第八符号函数电路的输出端并连接第四开关的一端；

所述第十七运算放大器、第十九运算放大器、第二十一运算放大器、第二十三运算放大器、第二十五运算放大器、第二十七运算放大器、第二十九运算放大器的反相输入端连接在一起并作为阶梯函数序发生器的输入端，第十九运算放大器、第二十一运算放大器、第二十三运算放大器、第二十五运算放大器、第二十七运算放大器、第二十九运算放大器的同相输入端分别接电源，第十七运算放大器、第十八运算放大器、第二十运算放大器、第二十二运算放大器、第二十四运算放大器、第二十六运算放大器、第二十八运算放大器、第三十运算放大器的同相输入端均接地；

所述加法器包括第三十一运算放大器、第五十五电阻、第五十六电阻，所述反相器包括第三十二运算放大器、第五十七电阻，所述第一至第四开关的另一端连接在一起并接至第三十一运算放大器的反相输入端，第三十一运算放大器的同相输入端接地，第五十五电阻跨接在第三十一运算放大器的反相输入端与输出端之间，第三十一运算放大器的输出端经第五十六电阻后连接第三十二运算放大器的反相输入端，第三十二运算放大器的同相输入端接地，第五十七电阻跨接在第三十二运算放大器的反相输入端与输出端之间，第三十二运算放大器的输出端作为阶梯函数序发生器的输出端。

上述能产生涡卷吸引子的忆阻型超混沌电路，所述第一通道包括第一至第五电阻、第一至第三运算放大器、第一电容，所述第一电阻的一端作为第一通道的输入端，第一电阻的另一端与第一运算放大器的反相输入端相连，第二电阻跨接在第一运算放大器的反相输入端与输出端之间，第一运算放大器的输出端经第三电阻后连接第二运算放大器的反相输入端，第一电容跨接在第二运算放大器的反相输入端与输出端之间，第二运算放大器的输出端经第四电阻后连接第三运算放大器的反相输入端，第五电阻跨接在第三运算放大器的反相输入端与输出端之间，第三运算放大器的输出端作为第一通道的输出端，所述第一至第三运算放大器的同相输入端均接地。

上述能产生涡卷吸引子的忆阻型超混沌电路，所述第二通道包括第六至第十电阻、第四至第六运算放大器、第二电容，所述第六电阻的一端作为第二通道的第一输入端，第四运算放大器的反相输入端作为第二通道的第二输入端，第六电阻的另一端与第四运算放大器的反相输入端相连，第七电阻跨接在第四运算放大器的反相输入端与输出端之间，第四运算放大器的输出端经第八电阻后连接第五运算放大器的反相输入端，第二电容跨接在第五运算放大器的反相输入与输出端之间，第五运算放大器的输出端经第九电阻后连接第六运算放大器的反相输入端，第十电阻跨接在第六运算放大器的反相输入端与输出端之间，第六运算放大器的输出端作为第二通道的输出端，所述第四至第六运算放大器的同相输入端均接地。

上述能产生涡卷吸引子的忆阻型超混沌电路，所述第三通道包括第十一至第十八电阻、第七至第九运算放大器、第三电容，第十一至第十四电阻的一端分别作为第三通道的第一至第四输入端，第十一至第十四电阻的另一端均连接第七运算放大器的反相输入端，第十五电阻跨接在第七运算放大器的反相输入端与输出端之间，第七运算放大器的输出端经第十六电阻后连接第八运算放大器的反相输入端，第三电容跨接在第八运算放大器的反相输入与输出端之间，第八运算放大器的输出端经第十七电阻后连接第九运算放大器的反相输入端，第十八电阻跨接在第九运算放大器的反相输入端与输出端之间，第九运算放大器的输出端作为第三通道的输出端，所述第七至第九运算放大器的同相输入端均接地。

上述能产生涡卷吸引子的忆阻型超混沌电路，所述第一符号函数电路包括第十运算放大器、第十一运算放大器、第十九电阻、第二十电阻，所述第十运算放大器的反相输入端作为第一符号函数电路的输入端，第十运算放大器的输出端经第十九电阻后连接第十一运算放大器的反相输入端，第二十电阻跨接在第十一运算放大器的反相输入端与输出端之间，第十一运算放大器的输出端作为第一符号函数电路的输出端，所述第十运算放大器、第十一运算放大器的同相输入端均接地。

上述能产生涡卷吸引子的忆阻型超混沌电路，所述第一符号函数电路的输入端与第二运算放大器的输出端连接在一起并记为x端；所述第一通道的输出端与第三通道的第一输入端连接在一起并记为-x端；所述第一通道的输入端、第五运算放大器的输出端、忆阻等效基础电路的第三输入端连接在一起并记为y端；第二通道的输出端、第三通道的第二输入端、忆阻等效基础电路的第四输入端连接在一起并记为-y端；第二通道的第一输入端与第八运算放大器的输出端连接在一起并记为z端；第三通道的输出端与第三通道的第三输入端连接在一起并记为-z端；所述第一符号函数电路的输出端与第三通道的第四输入端连接在一起并记为sgnx端；所述阶梯函数序发生器的输入端与第三十一运算放大器的输出端连接在一起并记为u端；所述忆阻等效基础电路的第一输入端与忆阻等效基础电路的第一输出端连接在一起并记为-u端；所述阶梯函数序发生器的输出端与忆阻等效基础电路的第二输入端连接在一起并记为W端；忆阻等效基础电路的第二输出端与第二通道的第二输入端连接在一起并记为A端。

上述能产生涡卷吸引子的忆阻型超混沌电路，当第十九运算放大器、第二十一运算放大器、第二十三运算放大器、第二十五运算放大器、第二十七运算放大器、第二十九运算放大器的同相输入端依次提供2V、-2V、4V、-4V、6V、-6V直流电压时：

1)当第一开关闭合，第二开关、第三开关、第四开关断开时，超混沌电路产生2涡卷超混沌吸引子；

2)当第一开关和第二开关闭合，第三开关和第四开关断开时，超混沌电路产生4涡卷超混沌吸引子；

3)当第一开关、第二开关、第三开关闭合，第四开关断开时，超混沌电路产生6涡卷超混沌吸引子；

4)当第一开关、第二开关、第三开关闭合、第四开关闭合时，超混沌电路产生8涡卷超混沌吸引子。

上述能产生涡卷吸引子的忆阻型超混沌电路，当第十九运算放大器、第二十一运算放大器、第二十三运算放大器、第二十五运算放大器、第二十七运算放大器、第二十九运算放大器的同相输入端依次提供1V、-1V、3V、-3V、5V、-5V直流电压时：

1)当第二开关闭合，第一开关、第三开关和第四开关断开时，超混沌电路产生3涡卷超混沌吸引子；

2)当第二开关和第三开关闭合，第一开关和第四开关断开时，超混沌电路产生5涡卷超混沌吸引子；

3)当第二开关、第三开关、第四开关闭合，第一开关断开时，超混沌电路产生7涡卷超混沌吸引子。

本发明的有益效果在于：本发明提供一种能产生任意偶数个和奇数个涡卷吸引子的忆阻型超混沌电路，超混沌电路所产生的多涡卷超混沌吸引子相比于少于4涡卷数的多涡卷混沌吸引子具有更复杂的动力学特性，能提供更大的密钥空间，有利于保密通信和图像加密，提高了保密通信和图像加密的安全性。

附图说明

图1为本发明的三维Jerk混沌系统的电路图。

图2为本发明的忆阻实现电路的电路图。

图3为2涡卷超混沌吸引子的数值仿真图和电路仿真图，其中(a)为数值仿真图，(b)为电路仿真图。

图4为4涡卷超混沌吸引子的数值仿真图和电路仿真图，其中(a)为数值仿真图，(b)为电路仿真图。

图5为6涡卷超混沌吸引子的数值仿真图和电路仿真图，其中(a)为数值仿真图，(b)为电路仿真图。

图6为8涡卷超混沌吸引子的数值仿真图和电路仿真图，其中(a)为数值仿真图，(b)为电路仿真图。

图7为3涡卷超混沌吸引子的数值仿真图和电路仿真图，其中(a)为数值仿真图，(b)为电路仿真图。

图8为5涡卷超混沌吸引子的数值仿真图和电路仿真图，其中(a)为数值仿真图，(b)为电路仿真图。

图9为7涡卷超混沌吸引子的数值仿真图和电路仿真图，其中(a)为数值仿真图，(b)为电路仿真图。

具体实施方式

下面结合附图和实施例对本发明作进一步的说明。

如图1、图2所示，一种能产生涡卷吸引子的忆阻型超混沌电路，包括三维Jerk混沌系统和忆阻实现电路。

所述三维Jerk混沌系统包括第一通道、第二通道、第三通道和第一符号函数电路，忆阻实现电路包括忆阻等效基础电路和阶梯函数序发生器。将第一通道、第二通道、第三通道和第一符号函数电路所有相同标注的节点依次相连为一个三维Jerk混沌系统。将忆阻器加入Jerk混沌系统的第二通道，即将图2电路所表示的忆阻器模型的输出端“A”与图1第二通道的第二输入端信号“A”相连，产生一个新的忆阻多涡卷超混沌系统，如图1所示。图1电路与图2电路各相同端口依次相连后，通过调节开关器件，可分别产生2N+2和2M+1涡卷超混沌吸引子。

所述第一通道包括第一电阻R_x1、第二电阻R_x2、第三电阻R_x3、第四电阻、第五电阻、第一运算放大器U1a、第二运算放大器U1b、第三运算放大器U1c、第一电容C₁，所述第一电阻R_x1的一端作为第一通道的输入端，第一电阻R_x1的另一端与第一运算放大器U1a的反相输入端相连，第二电阻R_x2跨接在第一运算放大器U1a的反相输入端与输出端之间，第一运算放大器U1a的输出端经第三电阻R_x3后连接第二运算放大器U1b的反相输入端，第一电容C₁跨接在第二运算放大器U1b的反相输入端与输出端之间，第二运算放大器U1b的输出端经阻值为10kΩ的第四电阻后连接第三运算放大器U1c的反相输入端，阻值为10kΩ的第五电阻跨接在第三运算放大器U1c的反相输入端与输出端之间，第三运算放大器U1c的输出端作为第一通道的输出端，所述第一运算放大器U1a、第二运算放大器U1b、第三运算放大器U1c的同相输入端均接地。

所述第二通道包括第六电阻R_y1、第七电阻R_y2、第八电阻R_y3、第九电阻、第十电阻、第四运算放大器U2a、第五运算放大器U2b、第六运算放大器U2c、第二电容C₂，所述第六电阻R_y1的一端作为第二通道的第一输入端，第四运算放大器U2a的反相输入端作为第二通道的第二输入端，第六电阻R_y1的另一端与第四运算放大器U2a的反相输入端相连，第七电阻R_y2跨接在第四运算放大器U2a的反相输入端与输出端之间，第四运算放大器U2a的输出端经第八电阻R_y3后连接第五运算放大器U2b的反相输入端，第二电容C₂跨接在第五运算放大器U2b的反相输入与输出端之间，第五运算放大器U2b的输出端经阻值为10kΩ的第九电阻后连接第六运算放大器U2c的反相输入端，阻值为10kΩ的第十电阻跨接在第六运算放大器U2c的反相输入端与输出端之间，第六运算放大器U2c的输出端作为第二通道的输出端，所述第四运算放大器U2a、第五运算放大器U2b、第六运算放大器U2c的同相输入端均接地。

所述第三通道包括第十一电阻R_a1、第十二电阻R_a2、第十三电阻R_a3、第十四电阻R_z1、第十五电阻R_z2、第十六电阻R_z3、第十七电阻、第十八电阻、第七运算放大器U3a、第八运算放大器U3b、第九运算放大器U3c、第三电容C₃，第十一电阻R_a1、第十二电阻R_a2、第十三电阻R_a3、第十四电阻R_z1的一端分别作为第三通道的第一至第四输入端，第十一电阻R_a1、第十二电阻R_a2、第十三电阻R_a3、第十四电阻R_z1的另一端均连接第七运算放大器U3a的反相输入端，第十五电阻R_z2跨接在第七运算放大器U3a的反相输入端与输出端之间，第七运算放大器U3a的输出端经第十六电阻R_z3后连接第八运算放大器U3b的反相输入端，第三电容C₃跨接在第八运算放大器U3b的反相输入与输出端之间，第八运算放大器U3b的输出端经阻值为10kΩ的第十七电阻后连接第九运算放大器U3c的反相输入端，阻值为10kΩ的第十八电阻跨接在第九运算放大器U3c的反相输入端与输出端之间，第九运算放大器U3c的输出端作为第三通道的输出端，所述第七运算放大器U3a、第八运算放大器U3b、第九运算放大器U3c的同相输入端均接地。

所述第一符号函数电路包括第十运算放大器U4b、第十一运算放大器U4a、第十九电阻、第二十电阻，所述第十运算放大器U4b的反相输入端作为第一符号函数电路的输入端，第十运算放大器U4b的输出端经阻值为13.5kΩ的第十九电阻后连接第十一运算放大器U4a的反相输入端，阻值为1kΩ的第二十电阻跨接在第十一运算放大器U4a的反相输入端与输出端之间，第十一运算放大器U4a的输出端作为第一符号函数电路的输出端，所述第十运算放大器U4b、第十一运算放大器U4a的同相输入端均接地。

所述忆阻等效基础电路包括第十二运算放大器U5a、第十三运算放大器U5b、第十四运算放大器U5c、第十五运算放大器U5d、第十六运算放大器U5e、第二十一至第三十三电阻、第一乘法器Ma、第二乘法器Mb、第四电容C₄，阻值为10kΩ的第二十一电阻的一端作为忆阻等效基础电路的第一输入端，第二十一电阻的另一端与第十二运算放大器U5a的反相输入端相连，阻值为10kΩ的第二十二电阻的一端作为忆阻等效基础电路的第二输入端，第二十二电阻的另一端与第十二运算放大器U5a的反相输入端相连，阻值为10kΩ的第二十三电阻跨接在第十二运算放大器U5a的反相输入端与输出端之间，第十二运算放大器U5a的输出端与阻值为10kΩ的第二十四电阻的一端相连，第十二运算放大器U5a的输出端与第一乘法器Ma的两个输入端相连作平方运算，第二十四电阻的另一端与第十三运算放大器U5b的反相输入端相连，阻值为10kΩ的第二十五电阻跨接在第十三运算放大器U5b的反相输入端与输出端之间，第十三运算放大器U5b的输出端经第二十六电阻Rb后连接第十四运算放大器U5c的反相输入端，第二十七电阻R_u1的一端作为忆阻等效基础电路的第三输入端，第二十七电阻R_u1的另一端连接第十四运算放大器U5c的反相输入端，第二十八电阻R_u2跨接在第十四运算放大器U5c的反相输入端与输出端之间，第十四运算放大器U5c的输出端经第二十九电阻R_u3后连接第十五运算放大器U5d的反相输入端，第四电容C₄跨接在第十五运算放大器U5d的反相输入端与输出端之间，第十五运算放大器U5d的输出端经阻值为10kΩ的第三十电阻后连接第十六运算放大器U5e的反相输入端，阻值为10kΩ的第三十一电阻跨接在第十六运算放大器U5e的反相输入端与输出端之间，第十六运算放大器U5e的输出端作为忆阻等效基础电路的第一输出端，所述第十二至第十六运算放大器的同相输入端均接地；第一乘法器Ma的输出端与第二乘法器Mb的一个输入端相连，第二乘法器Mb的另一个输入端作为忆阻等效基础电路的第四输入端，第三十二电阻Rq的一端与第二乘法器Mb的输出端相连，第三十二电阻Rq的另一端作为忆阻等效基础电路的第二输出端，第三十三电阻Rp的一端与第二乘法器Mb的另一个输入端相连，第三十三电阻Rp的另一端与第三十二电阻Rq的另一端相连。

所述阶梯函数序发生器包括第二至第八符号函数电路、第一至第四开关、加法器和反相器；

所述第二符号函数电路包括第十七运算放大器U6a、第十八运算放大器U6b、第三十四至第三十六电阻，第十七运算放大器U6a的反相输入端作为第二符号函数电路的输入端，第十七运算放大器U6a的同相输入端接地，第十七运算放大器U6a的输出端经阻值为13.5kΩ的第三十四电阻后连接第十八运算放大器U6b的反相输入端，第十八运算放大器U6b的同相输入端接地，阻值为1kΩ的第三十五电阻跨接在第十八运算放大器U6b的反相输入端与输出端之间，第十八运算放大器U6b的输出端与阻值为10kΩ的第三十六电阻的一端相连，第三十六电阻的另一端作为第二符号函数电路的输出端并连接第一开关K1的一端；

所述第三符号函数电路包括第十九运算放大器U7a、第二十运算放大器U7b、第三十七至第三十九电阻，第十九运算放大器U7a的反相输入端作为第三符号函数电路的输入端，第十九运算放大器U7a的输出端经阻值为13.5kΩ的第三十七电阻后连接第二十运算放大器U7b的反相输入端，阻值为1kΩ的第三十八电阻跨接在第二十运算放大器U7b的反相输入端与输出端之间，第二十运算放大器U7b的输出端与阻值为10kΩ的第三十九电阻的一端相连，第三十九电阻的另一端作为第三符号函数电路的输出端并连接第二开关K2的一端；

所述第四符号函数电路包括第二十一运算放大器U8a、第二十二运算放大器U8b、第四十至第四十二电阻，第二十一运算放大器U8a的反相输入端作为第四符号函数电路的输入端，第二十一运算放大器U8a的输出端经阻值为13.5kΩ的第四十电阻后连接第二十二运算放大器U8b的反相输入端，阻值为1kΩ的第四十一电阻跨接在第二十二运算放大器U8b的反相输入端与输出端之间，第二十二运算放大器U8b的输出端与阻值为10kΩ的第四十二电阻的一端相连，第四十二电阻的另一端作为第四符号函数电路的输出端并连接第二开关K2的一端；

所述第五符号函数电路包括第二十三运算放大器U9a、第二十四运算放大器U9b、第四十三至第四十五电阻，第二十三运算放大器U9a的反相输入端作为第五符号函数电路的输入端，第二十三运算放大器U9a的输出端经阻值为13.5kΩ的第四十三电阻后连接第二十四运算放大器U9b的反相输入端，阻值为1kΩ的第四十四电阻跨接在第二十四运算放大器U9b的反相输入端与输出端之间，第二十四运算放大器U9b的输出端与阻值为10kΩ的第四十五电阻的一端相连，第四十五电阻的另一端作为第五符号函数电路的输出端并连接第三开关K3的一端；

所述第六符号函数电路包括第二十五运算放大器U10a、第二十六运算放大器U10b、第四十六至第四十八电阻，第二十五运算放大器U10a的反相输入端作为第六符号函数电路的输入端，第二十五运算放大器U10a的输出端经阻值为13.5kΩ的第四十六电阻后连接第二十六运算放大器U10b的反相输入端，阻值为1kΩ的第四十七电阻跨接在第二十六运算放大器U10b的反相输入端与输出端之间，第二十六运算放大器U10b的输出端与阻值为10kΩ的第四十八电阻的一端相连，第四十八电阻的另一端作为第六符号函数电路的输出端并连接第三开关K3的一端；

所述第七符号函数电路包括第二十七运算放大器U11a、第二十八运算放大器U11b、第四十九至第五十一电阻，第二十七运算放大器U11a的反相输入端作为第七符号函数电路的输入端，第二十七运算放大器U11a的输出端经阻值为13.5kΩ的第四十九电阻后连接第二十八运算放大器U11b的反相输入端，阻值为1kΩ的第五十电阻跨接在第二十八运算放大器U11b的反相输入端与输出端之间，第二十八运算放大器U11b的输出端与阻值为10kΩ的第五十一电阻的一端相连，第五十一电阻的另一端作为第七符号函数电路的输出端并连接第四开关的一端；

所述第八符号函数电路包括第二十九运算放大器U12a、第三十运算放大器U12b、第五十二至第五十四电阻，第二十九运算放大器U12a的反相输入端作为第八符号函数电路的输入端，第二十九运算放大器U12a的输出端经阻值为13.5kΩ的第五十二电阻后连接第三十运算放大器U12b的反相输入端，阻值为1kΩ的第五十三电阻跨接在第三十运算放大器U12b的反相输入端与输出端之间，第三十运算放大器U12b的输出端与阻值为10kΩ的第五十四电阻的一端相连，第五十四电阻的另一端作为第八符号函数电路的输出端并连接第四开关的一端；

所述第十七运算放大器U6a、第十九运算放大器U7a、第二十一运算放大器U8a、第二十三运算放大器U9a、第二十五运算放大器U10a、第二十七运算放大器U11a、第二十九运算放大器U12a的反相输入端连接在一起并作为阶梯函数序发生器的输入端，第十九运算放大器U7a、第二十一运算放大器U8a、第二十三运算放大器U9a、第二十五运算放大器U10a、第二十七运算放大器U11a、第二十九运算放大器U12a的同相输入端分别接电源，第十七运算放大器U6a、第十八运算放大器U6b、第二十运算放大器U7b、第二十二运算放大器U8b、第二十四运算放大器U9b、第二十六运算放大器U10b、第二十八运算放大器U11b、第三十运算放大器U12b的同相输入端均接地；第十八运算放大器U6b、第二十运算放大器U7b、第二十二运算放大器U8b、第二十四运算放大器U9b、第二十六运算放大器U10b、第二十八运算放大器U11b、第三十运算放大器U12b的输出端依次记为a、b、c、d、e、f、g。

所述加法器包括第三十一运算放大器U13a、第五十五电阻、第五十六电阻，所述反相器包括第三十二运算放大器U13b、第五十七电阻，所述第一至第四开关的另一端连接在一起并接至第三十一运算放大器U13a的反相输入端，第三十一运算放大器U13a的同相输入端接地，阻值为10kΩ的第五十五电阻跨接在第三十一运算放大器U13a的反相输入端与输出端之间，第三十一运算放大器U13a的输出端经阻值为10kΩ的第五十六电阻后连接第三十二运算放大器U13b的反相输入端，第三十二运算放大器U13b的同相输入端接地，阻值为10kΩ的第五十七电阻跨接在第三十二运算放大器U13b的反相输入端与输出端之间，第三十二运算放大器U13b的输出端作为阶梯函数序发生器的输出端。

所述第一符号函数电路的输入端与第二运算放大器U1b的输出端连接在一起并记为x端；所述第一通道的输出端与第三通道的第一输入端连接在一起并记为-x端；所述第一通道的输入端、第五运算放大器U2b的输出端、忆阻等效基础电路的第三输入端连接在一起并记为y端；第二通道的输出端、第三通道的第二输入端、忆阻等效基础电路的第四输入端连接在一起并记为-y端；第二通道的第一输入端与第八运算放大器U3b的输出端连接在一起并记为z端；第三通道的输出端与第三通道的第三输入端连接在一起并记为-z端；所述第一符号函数电路的输出端与第三通道的第四输入端连接在一起并记为sgnx端；所述阶梯函数序发生器的输入端与第三十一运算放大器U13a的输出端连接在一起并记为u端；所述忆阻等效基础电路的第一输入端与忆阻等效基础电路的第一输出端连接在一起并记为-u端；所述阶梯函数序发生器的输出端与忆阻等效基础电路的第二输入端连接在一起并记为W端；忆阻等效基础电路的第二输出端与第二通道的第二输入端连接在一起并记为A端。忆阻等效基础电路中，第十二运算放大器U5a的输出端输出“-u+W”；第十三运算放大器U5b的输出端输出“u-W”；整个超混沌电路的输出端为x、y、z、u端。

当第十九运算放大器U7a、第二十一运算放大器U8a、第二十三运算放大器U9a、第二十五运算放大器U10a、第二十七运算放大器U11a、第二十九运算放大器U12a的同相输入端依次提供2V、-2V、4V、-4V、6V、-6V直流电压时：

1)当第一开关K1闭合，第二开关K2、第三开关K3、第四开关断开时，超混沌电路产生2涡卷超混沌吸引子；

2)当第一开关K1和第二开关K2闭合，第三开关K3和第四开关断开时，超混沌电路产生4涡卷超混沌吸引子；

3)当第一开关K1、第二开关K2、第三开关K3闭合，第四开关断开时，超混沌电路产生6涡卷超混沌吸引子；

4)当第一开关K1、第二开关K2、第三开关K3闭合、第四开关闭合时，超混沌电路产生8涡卷超混沌吸引子。

当第十九运算放大器U7a、第二十一运算放大器U8a、第二十三运算放大器U9a、第二十五运算放大器U10a、第二十七运算放大器U11a、第二十九运算放大器U12a的同相输入端依次提供1V、-1V、3V、-3V、5V、-5V直流电压时：

1)当第二开关K2闭合，第一开关K1、第三开关K3和第四开关断开时，超混沌电路产生3涡卷超混沌吸引子；

2)当第二开关K2和第三开关K3闭合，第一开关K1和第四开关断开时，超混沌电路产生5涡卷超混沌吸引子；

3)当第二开关K2、第三开关K3、第四开关闭合，第一开关K1断开时，超混沌电路产生7涡卷超混沌吸引子。

三维Jerk混沌系统用无量纲状态方程描述如下：

其中，a为常数，且a＝0.5。

式(1)系统很容易通过乘法器、运算放大器、电容和电阻等分立元器件搭建，图1所示电路含三个电压状态变量x，y，z，对应三个大小相同的电容C＝C₁＝C₂＝C₃，图1中，R_x1＝R_x2＝R_x3＝R_y1＝R_y2＝R_y3＝R_z1＝R_z2＝R_z3＝R，其状态方程建立如下：

其中，R_a1＝R_a2＝R_a3＝R_a，R/R_a的值是可变的，RC为三个积分器的积分时间常数，t·RC为物理时间，a＝R/R_a。

本发明设计的压控忆阻器模型为：

其中，v、i分别表示忆阻器两端电压和电流，u表示忆阻器的内部状态变量，W(u)表示压控忆导，f(u)表示忆阻器内部变量函数，p、q是大于零的参数；

本发明设计了两种忆阻器，第一种忆阻器，f₁(u)可表示为

其忆导方程为：

W₁(u)＝p+qf₁ ²(u) (5)

第二种忆阻器，f₂(u)可表示为

其忆导方程为：

W₂(u)＝p+qf₂ ²(u) (7)

其中，N,M都是自然数；

对于式子(3)，利用乘法器、开关器件、运放、电容、电阻等电子元器件可构造图2所示。其中，R_u1＝R_u2＝R_u3＝R。RC为积分时间常数，参数k、p和q存在如下关系：kp＝R/R_p,kq＝R/R_q。将压控忆阻器直接连入图1系统中，新构建的忆阻混沌系统状态方程如下：

对应的无量纲状态方程为：

其中W(u)＝p+qf²(u)，f(u)是忆阻器的内部状态变量方程，k为一正实数。

本发明采用型号为LF353的运算放大器和型号为AD633JN的四象限乘法器，并提供±15V的工作电压。其中，R_a1＝R_a2＝R_a3＝20kΩ，R_b＝6.7kΩ，R_p＝454kΩ，R_q＝1666kΩ，R_x1＝R_x2＝R_x3＝R_y1＝R_y2＝R_y3＝R_z1＝R_z2＝R_z3＝R_u1＝R_u2＝R_u3＝R＝10kΩ，C₁＝C₂＝C₃＝C₄＝1nF。

设置典型参数为：a＝0.5,b＝1.5,k＝0.2,p＝0.11,q＝0.03；N，M为自然数，当N，M分别取不同值时，系统可产生2N+2涡卷、2M+1涡卷超混沌吸引子。

当N取0、1、2、3时，系统分别产生2、4、6、8涡卷超混沌吸引子，分别对应图3、图4、图5和图6中的数值仿真图。

当M取1、2、3时，系统分别产生3、5、7涡卷超混沌吸引子，分别对应图7、图8和图9中的数值仿真图。

Claims (8)

1.一种能产生涡卷吸引子的忆阻型超混沌电路，其特征在于：包括三维Jerk混沌系统和忆阻实现电路，所述三维Jerk混沌系统包括第一通道、第二通道、第三通道和第一符号函数电路，忆阻实现电路包括忆阻等效基础电路和阶梯函数序发生器；

所述忆阻等效基础电路包括第十二至第十六运算放大器、第二十一至第三十三电阻、第一乘法器、第二乘法器、第四电容，所述第二十一电阻的一端作为忆阻等效基础电路的第一输入端，第二十一电阻的另一端与第十二运算放大器的反相输入端相连，第二十二电阻的一端作为忆阻等效基础电路的第二输入端，第二十二电阻的另一端与第十二运算放大器的反相输入端相连，第二十三电阻跨接在第十二运算放大器的反相输入端与输出端之间，第十二运算放大器的输出端与第二十四电阻的一端、第一乘法器的两个输入端相连，第二十四电阻的另一端与第十三运算放大器的反相输入端相连，第二十五电阻跨接在第十三运算放大器的反相输入端与输出端之间，第十三运算放大器的输出端经第二十六电阻后连接第十四运算放大器的反相输入端，第二十七电阻的一端作为忆阻等效基础电路的第三输入端，第二十七电阻的另一端连接第十四运算放大器的反相输入端，第二十八电阻跨接在第十四运算放大器的反相输入端与输出端之间，第十四运算放大器的输出端经第二十九电阻后连接第十五运算放大器的反相输入端，第四电容跨接在第十五运算放大器的反相输入端与输出端之间，第十五运算放大器的输出端经第三十电阻后连接第十六运算放大器的反相输入端，第三十一电阻跨接在第十六运算放大器的反相输入端与输出端之间，第十六运算放大器的输出端作为忆阻等效基础电路的第一输出端，所述第十二至第十六运算放大器的同相输入端均接地；第一乘法器的输出端与第二乘法器的一个输入端相连，第二乘法器的另一个输入端作为忆阻等效基础电路的第四输入端，第三十二电阻的一端与第二乘法器的输出端相连，第三十二电阻的另一端作为忆阻等效基础电路的第二输出端，第三十三电阻的一端与第二乘法器的另一个输入端相连，第三十三电阻的另一端与第三十二电阻的另一端相连；

所述阶梯函数序发生器包括第二至第八符号函数电路、第一至第四开关、加法器和反相器；

所述第二符号函数电路包括第十七运算放大器、第十八运算放大器、第三十四至第三十六电阻，第十七运算放大器的反相输入端作为第二符号函数电路的输入端，第十七运算放大器的同相输入端接地，第十七运算放大器的输出端经第三十四电阻后连接第十八运算放大器的反相输入端，第十八运算放大器的同相输入端接地，第三十五电阻跨接在第十八运算放大器的反相输入端与输出端之间，第十八运算放大器的输出端与第三十六电阻的一端相连，第三十六电阻的另一端作为第二符号函数电路的输出端并连接第一开关的一端；

所述第三符号函数电路包括第十九运算放大器、第二十运算放大器、第三十七至第三十九电阻，第十九运算放大器的反相输入端作为第三符号函数电路的输入端，第十九运算放大器的输出端经第三十七电阻后连接第二十运算放大器的反相输入端，第三十八电阻跨接在第二十运算放大器的反相输入端与输出端之间，第二十运算放大器的输出端与第三十九电阻的一端相连，第三十九电阻的另一端作为第三符号函数电路的输出端并连接第二开关的一端；

所述第四符号函数电路包括第二十一运算放大器、第二十二运算放大器、第四十至第四十二电阻，第二十一运算放大器的反相输入端作为第四符号函数电路的输入端，第二十一运算放大器的输出端经第四十电阻后连接第二十二运算放大器的反相输入端，第四十一电阻跨接在第二十二运算放大器的反相输入端与输出端之间，第二十二运算放大器的输出端与第四十二电阻的一端相连，第四十二电阻的另一端作为第四符号函数电路的输出端并连接第二开关的一端；

所述第五符号函数电路包括第二十三运算放大器、第二十四运算放大器、第四十三至第四十五电阻，第二十三运算放大器的反相输入端作为第五符号函数电路的输入端，第二十三运算放大器的输出端经第四十三电阻后连接第二十四运算放大器的反相输入端，第四十四电阻跨接在第二十四运算放大器的反相输入端与输出端之间，第二十四运算放大器的输出端与第四十五电阻的一端相连，第四十五电阻的另一端作为第五符号函数电路的输出端并连接第三开关的一端；

所述第六符号函数电路包括第二十五运算放大器、第二十六运算放大器、第四十六至第四十八电阻，第二十五运算放大器的反相输入端作为第六符号函数电路的输入端，第二十五运算放大器的输出端经第四十六电阻后连接第二十六运算放大器的反相输入端，第四十七电阻跨接在第二十六运算放大器的反相输入端与输出端之间，第二十六运算放大器的输出端与第四十八电阻的一端相连，第四十八电阻的另一端作为第六符号函数电路的输出端并连接第三开关的一端；

所述第七符号函数电路包括第二十七运算放大器、第二十八运算放大器、第四十九至第五十一电阻，第二十七运算放大器的反相输入端作为第七符号函数电路的输入端，第二十七运算放大器的输出端经第四十九电阻后连接第二十八运算放大器的反相输入端，第五十电阻跨接在第二十八运算放大器的反相输入端与输出端之间，第二十八运算放大器的输出端与第五十一电阻的一端相连，第五十一电阻的另一端作为第七符号函数电路的输出端并连接第四开关的一端；

所述第八符号函数电路包括第二十九运算放大器、第三十运算放大器、第五十二至第五十四电阻，第二十九运算放大器的反相输入端作为第八符号函数电路的输入端，第二十九运算放大器的输出端经第五十二电阻后连接第三十运算放大器的反相输入端，第五十三电阻跨接在第三十运算放大器的反相输入端与输出端之间，第三十运算放大器的输出端与第五十四电阻的一端相连，第五十四电阻的另一端作为第八符号函数电路的输出端并连接第四开关的一端；

所述第十七运算放大器、第十九运算放大器、第二十一运算放大器、第二十三运算放大器、第二十五运算放大器、第二十七运算放大器、第二十九运算放大器的反相输入端连接在一起并作为阶梯函数序发生器的输入端，第十九运算放大器、第二十一运算放大器、第二十三运算放大器、第二十五运算放大器、第二十七运算放大器、第二十九运算放大器的同相输入端分别接电源，第十七运算放大器、第十八运算放大器、第二十运算放大器、第二十二运算放大器、第二十四运算放大器、第二十六运算放大器、第二十八运算放大器、第三十运算放大器的同相输入端均接地；

所述加法器包括第三十一运算放大器、第五十五电阻、第五十六电阻，所述反相器包括第三十二运算放大器、第五十七电阻，所述第一至第四开关的另一端连接在一起并接至第三十一运算放大器的反相输入端，第三十一运算放大器的同相输入端接地，第五十五电阻跨接在第三十一运算放大器的反相输入端与输出端之间，第三十一运算放大器的输出端经第五十六电阻后连接第三十二运算放大器的反相输入端，第三十二运算放大器的同相输入端接地，第五十七电阻跨接在第三十二运算放大器的反相输入端与输出端之间，第三十二运算放大器的输出端作为阶梯函数序发生器的输出端。

2.根据权利要求1所述的能产生涡卷吸引子的忆阻型超混沌电路，其特征在于：所述第一通道包括第一至第五电阻、第一至第三运算放大器、第一电容，所述第一电阻的一端作为第一通道的输入端，第一电阻的另一端与第一运算放大器的反相输入端相连，第二电阻跨接在第一运算放大器的反相输入端与输出端之间，第一运算放大器的输出端经第三电阻后连接第二运算放大器的反相输入端，第一电容跨接在第二运算放大器的反相输入端与输出端之间，第二运算放大器的输出端经第四电阻后连接第三运算放大器的反相输入端，第五电阻跨接在第三运算放大器的反相输入端与输出端之间，第三运算放大器的输出端作为第一通道的输出端，所述第一至第三运算放大器的同相输入端均接地。

3.根据权利要求2所述的能产生涡卷吸引子的忆阻型超混沌电路，其特征在于：所述第二通道包括第六至第十电阻、第四至第六运算放大器、第二电容，所述第六电阻的一端作为第二通道的第一输入端，第四运算放大器的反相输入端作为第二通道的第二输入端，第六电阻的另一端与第四运算放大器的反相输入端相连，第七电阻跨接在第四运算放大器的反相输入端与输出端之间，第四运算放大器的输出端经第八电阻后连接第五运算放大器的反相输入端，第二电容跨接在第五运算放大器的反相输入与输出端之间，第五运算放大器的输出端经第九电阻后连接第六运算放大器的反相输入端，第十电阻跨接在第六运算放大器的反相输入端与输出端之间，第六运算放大器的输出端作为第二通道的输出端，所述第四至第六运算放大器的同相输入端均接地。

4.根据权利要求3所述的能产生涡卷吸引子的忆阻型超混沌电路，其特征在于：所述第三通道包括第十一至第十八电阻、第七至第九运算放大器、第三电容，第十一至第十四电阻的一端分别作为第三通道的第一至第四输入端，第十一至第十四电阻的另一端均连接第七运算放大器的反相输入端，第十五电阻跨接在第七运算放大器的反相输入端与输出端之间，第七运算放大器的输出端经第十六电阻后连接第八运算放大器的反相输入端，第三电容跨接在第八运算放大器的反相输入与输出端之间，第八运算放大器的输出端经第十七电阻后连接第九运算放大器的反相输入端，第十八电阻跨接在第九运算放大器的反相输入端与输出端之间，第九运算放大器的输出端作为第三通道的输出端，所述第七至第九运算放大器的同相输入端均接地。

5.根据权利要求4所述的能产生涡卷吸引子的忆阻型超混沌电路，其特征在于：所述第一符号函数电路包括第十运算放大器、第十一运算放大器、第十九电阻、第二十电阻，所述第十运算放大器的反相输入端作为第一符号函数电路的输入端，第十运算放大器的输出端经第十九电阻后连接第十一运算放大器的反相输入端，第二十电阻跨接在第十一运算放大器的反相输入端与输出端之间，第十一运算放大器的输出端作为第一符号函数电路的输出端，所述第十运算放大器、第十一运算放大器的同相输入端均接地。

6.根据权利要求1所述的能产生涡卷吸引子的忆阻型超混沌电路，其特征在于：所述第一符号函数电路的输入端与第二运算放大器的输出端连接在一起并记为x端；所述第一通道的输出端与第三通道的第一输入端连接在一起并记为-x端；所述第一通道的输入端、第五运算放大器的输出端、忆阻等效基础电路的第三输入端连接在一起并记为y端；第二通道的输出端、第三通道的第二输入端、忆阻等效基础电路的第四输入端连接在一起并记为-y端；第二通道的第一输入端与第八运算放大器的输出端连接在一起并记为z端；第三通道的输出端与第三通道的第三输入端连接在一起并记为-z端；所述第一符号函数电路的输出端与第三通道的第四输入端连接在一起并记为sgnx端；所述阶梯函数序发生器的输入端与第三十一运算放大器的输出端连接在一起并记为u端；所述忆阻等效基础电路的第一输入端与忆阻等效基础电路的第一输出端连接在一起并记为-u端；所述阶梯函数序发生器的输出端与忆阻等效基础电路的第二输入端连接在一起并记为W端；忆阻等效基础电路的第二输出端与第二通道的第二输入端连接在一起并记为A端。

7.根据权利要求6所述的能产生涡卷吸引子的忆阻型超混沌电路，其特征在于：当第十九运算放大器、第二十一运算放大器、第二十三运算放大器、第二十五运算放大器、第二十七运算放大器、第二十九运算放大器的同相输入端依次提供2V、-2V、4V、-4V、6V、-6V直流电压时：

1)当第一开关闭合，第二开关、第三开关、第四开关断开时，超混沌电路产生2涡卷超混沌吸引子；

2)当第一开关和第二开关闭合，第三开关和第四开关断开时，超混沌电路产生4涡卷超混沌吸引子；

3)当第一开关、第二开关、第三开关闭合，第四开关断开时，超混沌电路产生6涡卷超混沌吸引子；

4)当第一开关、第二开关、第三开关闭合、第四开关闭合时，超混沌电路产生8涡卷超混沌吸引子。

8.根据权利要求6所述的能产生涡卷吸引子的忆阻型超混沌电路，其特征在于：当第十九运算放大器、第二十一运算放大器、第二十三运算放大器、第二十五运算放大器、第二十七运算放大器、第二十九运算放大器的同相输入端依次提供1V、-1V、3V、-3V、5V、-5V直流电压时：

1)当第二开关闭合，第一开关、第三开关和第四开关断开时，超混沌电路产生3涡卷超混沌吸引子；

2)当第二开关和第三开关闭合，第一开关和第四开关断开时，超混沌电路产生5涡卷超混沌吸引子；

3)当第二开关、第三开关、第四开关闭合，第一开关断开时，超混沌电路产生7涡卷超混沌吸引子。

Images