CN107124263A - 嵌套式多涡卷混沌电路 - Google Patents

Abstract

本发明公开了一种嵌套式多涡卷混沌电路，包括第一至第三通道电路、第一至第四路符号函数电路，第一通道电路输入端与第一路符号函数电路输出端、第二通道电路相连，输出端作为X输出端并与第四路符号函数电路输入端、第三通道电路输入端相连，第二通道电路输入端与第二路符号函数电路输出端、第三通道电路相连，输出端作为Y输出端并与第三通道电路输入端、第一路符号函数电路输入端相连，第三通道电路输入端与第四路符号函数电路输出端、第三路符号函数电路输出端相连，输出端作为Z输出端并与第三通道电路输入端、第三路符号函数电路输入端、第二路符号函数电路输入端相连。本发明提供了一种三阶嵌套式多涡卷混沌电路，具有广泛的应用前景。

Description

嵌套式多涡卷混沌电路

技术领域

本发明涉及一种混沌电路，特别涉及一种嵌套式多涡卷混沌电路。

背景技术

混沌揭示了非线性系统运动的真实规律及基本特征，反应了系统的动力学行为。由于混沌信号的类随机性、连续宽带功率谱特性、混沌系统对初始条件的敏感依赖性，以及易于产生、难以通过常用的时域和频域处理预测和分离等特点，使得混沌信号特别适用于保密通信和信息加密等领域。因此，实现具有不同混沌特性的混沌信号发生电路，对混沌系统在通信加密、雷达通信、电子对抗等信息工程领域具有重要的意义。

发明内容

为了解决上述技术问题，本发明提供一种可靠性高、稳定性好的嵌套式多涡卷混沌电路。

本发明解决上述问题的技术方案是：一种嵌套式多涡卷混沌电路，包括第一至第三通道电路、第一至第四路符号函数电路，所述第一通道电路的输入端与第一路符号函数电路的输出端、第二通道电路相连，第一通道电路的输出端作为混沌电路的X输出端，第一通道电路的输出端分别与第四路符号函数电路的输入端、第三通道电路的输入端相连，第二通道电路的输入端与第二路符号函数电路的输出端、第三通道电路相连，第二通道电路的输出端作为混沌电路的Y输出端，第二通道电路的输出端与第三通道电路的输入端、第一路符号函数电路的输入端相连，第三通道电路的输入端与第四路符号函数电路的输出端、第三路符号函数电路的输出端相连，第三通道电路的输出端作为混沌电路的Z输出端，第三通道电路的输出端与第三通道电路的输入端、第三路符号函数电路的输入端、第二路符号函数电路的输入端相连。

上述嵌套式多涡卷混沌电路，所述第一通道电路包括第一反相加法器、第一积分器、第一反相器、第一至第六电阻、第一电容，所述第一反相加法器、第一积分器、第一反相器的同相输入端均接地，第一反相加法器的反相输出端分别与第一电阻的一端、第二电阻的一端相连，第三电阻跨接在第一反相加法器的反相输入端与输出端之间，第一反相加法器的输出端经第四电阻后接至第一积分器的反相输入端，第一电容跨接在第一积分器的反相输入端与输出端之间，第一积分器的输出端经第五电阻后接至第一反相器的反相输入端，第六电阻跨接在第一反相器的反相输入端与输出端之间，第一反相器的输出端作为混沌电路的X输出端。

上述嵌套式多涡卷混沌电路，所述第二通道电路包括第二反相加法器、第二积分器、第二反相器、第七至第十二电阻、第二电容，所述第二反相加法器、第二积分器、第二反相器的同相输入端均接地，第二反相加法器的反相输出端分别与第七电阻的一端、第八电阻的一端相连，第九电阻跨接在第二反相加法器的反相输入端与输出端之间，第二反相加法器的输出端经第十电阻后接至第二积分器的反相输入端，第二电容跨接在第二积分器的反相输入端与输出端之间，第二积分器的输出端与第十一电阻的一端、第二电阻的另一端相连，第十一电阻的另一端接至第二反相器的反相输入端，第十二电阻跨接在第二反相器的反相输入端与输出端之间，第二反相器的输出端作为混沌电路的Y输出端。

上述嵌套式多涡卷混沌电路，所述第二通道电路包括第三反相加法器、第三积分器、第三反相器、第十三至第二十一电阻、第三电容，所述第三反相加法器、第三积分器、第三反相器的同相输入端均接地，第三反相加法器的反相输出端分别与第十三电阻的一端、第十四电阻的一端、第十五电阻的一端、第十六电阻的一端、第十七电阻的一端相连，第十三电阻的另一端接至第三反相器的输出端，第十四电阻的另一端接至第二反相器的输出端，第十五电阻的另一端接至第一反相器的输出端，第十八电阻跨接在第三反相加法器的反相输入端与输出端之间，第三反相加法器的输出端经第十九电阻后接至第三积分器的反相输入端，第三电容跨接在第三积分器的反相输入端与输出端之间，第三积分器的输出端与第二十电阻的一端、第七电阻的另一端相连，第二十电阻的另一端接至第三反相器的反相输入端，第二十一电阻跨接在第三反相器的反相输入端与输出端之间，第三反相器的输出端作为混沌电路的Z输出端。

上述嵌套式多涡卷混沌电路，所述第一路符号函数电路包括第一运算放大器、第二运算放大器、第二十二电阻和第二十三电阻，第一运算放大器、第二运算放大器的同相输入端均接地，第一运算放大器的反相输入端与第二反相器的输出端相连，第一运算放大器的输出端经第二十二电阻后接至第二运算放大器的反相输入端，第二十三电阻跨接在第二运算放大器的反相输入端与输出端之间，第二运算放大器的输出端与第一电阻的另一端相连。

上述嵌套式多涡卷混沌电路，所述第二路符号函数电路包括第三运算放大器、第四运算放大器、第二十四电阻和第二十五电阻，第三运算放大器、第四运算放大器的同相输入端均接地，第三运算放大器的反相输入端与第三反相器的输出端相连，第三运算放大器的输出端经第二十四电阻后接至第四运算放大器的反相输入端，第二十五电阻跨接在第四运算放大器的反相输入端与输出端之间，第四运算放大器的输出端与第八电阻的另一端相连。

上述嵌套式多涡卷混沌电路，所述第三路符号函数电路包括第五运算放大器、第六运算放大器、第四反相器、第二十六至第二十九电阻，第五运算放大器、第六运算放大器、第四反相器的同相输入端均接地，第五运算放大器的反相输入端与第三反相器的输出端相连，第五运算放大器的输出端经第二十六电阻后接至第六运算放大器的反相输入端，第二十七电阻跨接在第六运算放大器的反相输入端与输出端之间，第六运算放大器的输出端经第二十八电阻后接至第四反相器的反相输入端，第二十九电阻跨接在第四反相器的反相输入端与输出端之间，第四反相器的输出端与第十七电阻的另一端相连。

上述嵌套式多涡卷混沌电路，所述第四路符号函数电路包括第七运算放大器、第八运算放大器、第五反相器、第三十至第三十三电阻，第七运算放大器、第八运算放大器、第五反相器的同相输入端均接地，第七运算放大器的反相输入端与第一反相器的输出端相连，第七运算放大器的输出端经第三十电阻后接至第八运算放大器的反相输入端，第三十一电阻跨接在第八运算放大器的反相输入端与输出端之间，第八运算放大器的输出端经第三十二电阻后接至第五反相器的反相输入端，第三十三电阻跨接在第五反相器的反相输入端与输出端之间，第五反相器的输出端与第十六电阻的另一端相连。

本发明的有益效果是：本发明提供了一种三阶嵌套式多涡卷混沌电路，通过三个通道电路和四路符号函数电路可以输出X,Y,Z三个混沌波形信号和X-Y、X-Z、Y-Z三个混沌吸引子相图；某些特定电阻如R1、R7、R16和R17，将其由可变电阻代替后，可以改变以上所述各种混沌信号的混沌特性。本发明电路结构简单，可以输出对称的嵌套六涡卷混沌吸引子相图。在雷达、保密通信、电子对抗等领域有着广泛的应用前景及重要的应用价值。

附图说明

图1为本发明的电路图。

图2为本发明的X输出端波形图。

图3为本发明的Y输出端波形图。

图4为本发明的Z输出端波形图。

图5为本发明的X-Y输出相图。

图6为本发明的X-Z输出相图。

图7为本发明的Y-Z输出相图。

具体实施方式

下面结合附图和实施例对本发明作进一步的说明。

如图1所示，本发明包括第一通道电路、第二通道电路、第三通道电路、第一路符号函数电路、第二路符号函数电路、第三路符号函数电路、第四路符号函数电路，所述第一通道电路的输入端与第一路符号函数电路的输出端、第二通道电路相连，第一通道电路的输出端作为混沌电路的X输出端，第一通道电路的输出端分别与第四路符号函数电路的输入端、第三通道电路的输入端相连，第二通道电路的输入端与第二路符号函数电路的输出端、第三通道电路相连，第二通道电路的输出端作为混沌电路的Y输出端，第二通道电路的输出端与第三通道电路的输入端、第一路符号函数电路的输入端相连，第三通道电路的输入端与第四路符号函数电路的输出端、第三路符号函数电路的输出端相连，第三通道电路的输出端作为混沌电路的Z输出端，第三通道电路的输出端与第三通道电路的输入端、第三路符号函数电路的输入端、第二路符号函数电路的输入端相连。

所述第一通道电路包括第一反相加法器U1A、第一积分器U1B、第一反相器U1C、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第一电容C1，所述第一反相加法器U1A、第一积分器U1B、第一反相器U1C的同相输入端均接地，第一反相加法器U1A的反相输出端分别与第一电阻R1的一端、第二电阻R2的一端相连，第三电阻R3跨接在第一反相加法器U1A的反相输入端与输出端之间，第一反相加法器U1A的输出端经第四电阻R4后接至第一积分器U1B的反相输入端，第一电容C1跨接在第一积分器U1B的反相输入端与输出端之间，第一积分器U1B的输出端经第五电阻R5后接至第一反相器U1C的反相输入端，第六电阻R6跨接在第一反相器U1C的反相输入端与输出端之间，第一反相器U1C的输出端作为混沌电路的X输出端。

所述第二通道电路包括第二反相加法器U2A、第二积分器U2B、第二反相器U2C、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第十一电阻R11、第十二电阻R12、第二电容C2，所述第二反相加法器U2A、第二积分器U2B、第二反相器U2C的同相输入端均接地，第二反相加法器U2A的反相输出端分别与第七电阻R7的一端、第八电阻R8的一端相连，第九电阻R9跨接在第二反相加法器U2A的反相输入端与输出端之间，第二反相加法器U2A的输出端经第十电阻R10后接至第二积分器U2B的反相输入端，第二电容C2跨接在第二积分器U2B的反相输入端与输出端之间，第二积分器U2B的输出端与第十一电阻R11的一端、第二电阻R2的另一端相连，第十一电阻R11的另一端接至第二反相器U2C的反相输入端，第十二电阻R12跨接在第二反相器U2C的反相输入端与输出端之间，第二反相器U2C的输出端作为混沌电路的Y输出端。

所述第二通道电路包括第三反相加法器U3A、第三积分器U3B、第三反相器U3C、第十三电阻R13、第十四电阻R14、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第十九电阻R19、第二十电阻R20、第二十一电阻R21、第三电容C3，所述第三反相加法器U3A、第三积分器U3B、第三反相器U3C的同相输入端均接地，第三反相加法器U3A的反相输出端分别与第十三电阻R13的一端、第十四电阻R14的一端、第十五电阻R15的一端、第十六电阻R16的一端、第十七电阻R17的一端相连，第十三电阻R13的另一端接至第三反相器U3C的输出端，第十四电阻R14的另一端接至第二反相器U2C的输出端，第十五电阻R15的另一端接至第一反相器U1C的输出端，第十八电阻R18跨接在第三反相加法器U3A的反相输入端与输出端之间，第三反相加法器U3A的输出端经第十九电阻R19后接至第三积分器U3B的反相输入端，第三电容C3跨接在第三积分器U3B的反相输入端与输出端之间，第三积分器U3B的输出端与第二十电阻R20的一端、第七电阻R7的另一端相连，第二十电阻R20的另一端接至第三反相器U3C的反相输入端，第二十一电阻R21跨接在第三反相器U3C的反相输入端与输出端之间，第三反相器U3C的输出端作为混沌电路的Z输出端。

所述第一路符号函数电路包括第一运算放大器U4A、第二运算放大器U4B、第二十二电阻R22和第二十三电阻R23，第一运算放大器U4A、第二运算放大器U4B的同相输入端均接地，第一运算放大器U4A的反相输入端与第二反相器U2C的输出端相连，第一运算放大器U4A的输出端经第二十二电阻R22后接至第二运算放大器U4B的反相输入端，第二十三电阻R23跨接在第二运算放大器U4B的反相输入端与输出端之间，第二运算放大器U4B的输出端与第一电阻R1的另一端相连。

所述第二路符号函数电路包括第三运算放大器U5A、第四运算放大器U5B、第二十四电阻R24和第二十五电阻R25，第三运算放大器U5A、第四运算放大器U5B的同相输入端均接地，第三运算放大器U5A的反相输入端与第三反相器U3C的输出端相连，第三运算放大器U5A的输出端经第二十四电阻R24后接至第四运算放大器U5B的反相输入端，第二十五电阻R25跨接在第四运算放大器U5B的反相输入端与输出端之间，第四运算放大器U5B的输出端与第八电阻R8的另一端相连。

所述第三路符号函数电路包括第五运算放大器U6A、第六运算放大器U6B、第四反相器U6C、第二十六电阻R26、第二十七电阻R27、第二十八电阻R28、第二十九电阻R29，第五运算放大器U6A、第六运算放大器U6B、第四反相器U6C的同相输入端均接地，第五运算放大器U6A的反相输入端与第三反相器U3C的输出端相连，第五运算放大器U6A的输出端经第二十六电阻R26后接至第六运算放大器U6B的反相输入端，第二十七电阻R27跨接在第六运算放大器U6B的反相输入端与输出端之间，第六运算放大器U6B的输出端经第二十八电阻R28后接至第四反相器U6C的反相输入端，第二十九电阻R29跨接在第四反相器U6C的反相输入端与输出端之间，第四反相器U6C的输出端与第十七电阻R17的另一端相连。

所述第四路符号函数电路包括第七运算放大器U7A、第八运算放大器U7B、第五反相器U7C、第三十电阻R30、第三十一电阻R31、第三十二电阻R32、第三十三电阻R33，第七运算放大器U7A、第八运算放大器U7B、第五反相器U7C的同相输入端均接地，第七运算放大器U7A的反相输入端与第一反相器U1C的输出端相连，第七运算放大器U7A的输出端经第三十电阻R30后接至第八运算放大器U7B的反相输入端，第三十一电阻R31跨接在第八运算放大器U7B的反相输入端与输出端之间，第八运算放大器U7B的输出端经第三十二电阻R32后接至第五反相器U7C的反相输入端，第三十三电阻R33跨接在第五反相器U7C的反相输入端与输出端之间，第五反相器U7C的输出端与第十六电阻R16的另一端相连。

本发明所涉及的系统无量纲数学模型如下：

式(1)中，x,y,z为状态变量，控制参数a＝1.2,b＝2,c＝4.8,d＝2.4。将系统的无量纲数学模型(1)变换成电路方程为：

通过比较式(1)和式(2)可得R3/R2＝R3/R1＝R9/R7＝1.2，R9/R8＝2，R18/R15＝R18/R14＝1.6，R18/R13＝0.8，R18R33/R16R32＝4.8,R18R29/R17R28＝2.4，令R3＝R9＝R18＝10kΩ，第四反相比较器U6C和第五反相比较器U7C中的R28＝R32＝10kΩ，R29＝R33＝8kΩ，则可以计算出R1＝R2＝R7＝8.33kΩ，R8＝5kΩ，R13＝12.5kΩ，R14＝R15＝6.25kΩ，R16＝1.67kΩ，R17＝3.33kΩ。

当电容C1＝C2＝C3＝10nF,电阻R4＝R10＝R19＝50kΩ,R5＝R6＝R11＝R12＝R20＝R21＝10kΩ,R22＝R24＝R26＝R30＝13.5kΩ,R23＝R25＝R27＝R31＝1kΩ,运算放大器使用TL082，且正电源端连接+15V电源，负电源端连接-15V电源时，电路的输出波形如图2、图3和图4所示，其中图2为X输出端波形图，图3为Y输出端波形图，图4为Z输出端波形图；电路输出相图如图5、图6和图7所示，其中图5为X-Y输出端吸引子相图，图6为本X-Z输出端吸引子相图，图7为本Y-Z输出端吸引子相图。从图5-图7的吸引子相图可以看出，图1所示的电路能够输出一个对称的嵌套式六涡卷混沌吸引子，验证了本发明的有效性。

Claims (8)

1.一种嵌套式多涡卷混沌电路，其特征在于：包括第一至第三通道电路、第一至第四路符号函数电路，所述第一通道电路的输入端与第一路符号函数电路的输出端、第二通道电路相连，第一通道电路的输出端作为混沌电路的X输出端，第一通道电路的输出端分别与第四路符号函数电路的输入端、第三通道电路的输入端相连，第二通道电路的输入端与第二路符号函数电路的输出端、第三通道电路相连，第二通道电路的输出端作为混沌电路的Y输出端，第二通道电路的输出端与第三通道电路的输入端、第一路符号函数电路的输入端相连，第三通道电路的输入端与第四路符号函数电路的输出端、第三路符号函数电路的输出端相连，第三通道电路的输出端作为混沌电路的Z输出端，第三通道电路的输出端与第三通道电路的输入端、第三路符号函数电路的输入端、第二路符号函数电路的输入端相连。

2.根据权利要求1所述的嵌套式多涡卷混沌电路，其特征在于：所述第一通道电路包括第一反相加法器、第一积分器、第一反相器、第一至第六电阻、第一电容，所述第一反相加法器、第一积分器、第一反相器的同相输入端均接地，第一反相加法器的反相输出端分别与第一电阻的一端、第二电阻的一端相连，第三电阻跨接在第一反相加法器的反相输入端与输出端之间，第一反相加法器的输出端经第四电阻后接至第一积分器的反相输入端，第一电容跨接在第一积分器的反相输入端与输出端之间，第一积分器的输出端经第五电阻后接至第一反相器的反相输入端，第六电阻跨接在第一反相器的反相输入端与输出端之间，第一反相器的输出端作为混沌电路的X输出端。

3.根据权利要求2所述的嵌套式多涡卷混沌电路，其特征在于：所述第二通道电路包括第二反相加法器、第二积分器、第二反相器、第七至第十二电阻、第二电容，所述第二反相加法器、第二积分器、第二反相器的同相输入端均接地，第二反相加法器的反相输出端分别与第七电阻的一端、第八电阻的一端相连，第九电阻跨接在第二反相加法器的反相输入端与输出端之间，第二反相加法器的输出端经第十电阻后接至第二积分器的反相输入端，第二电容跨接在第二积分器的反相输入端与输出端之间，第二积分器的输出端与第十一电阻的一端、第二电阻的另一端相连，第十一电阻的另一端接至第二反相器的反相输入端，第十二电阻跨接在第二反相器的反相输入端与输出端之间，第二反相器的输出端作为混沌电路的Y输出端。

4.根据权利要求3所述的嵌套式多涡卷混沌电路，其特征在于：所述第二通道电路包括第三反相加法器、第三积分器、第三反相器、第十三至第二十一电阻、第三电容，所述第三反相加法器、第三积分器、第三反相器的同相输入端均接地，第三反相加法器的反相输出端分别与第十三电阻的一端、第十四电阻的一端、第十五电阻的一端、第十六电阻的一端、第十七电阻的一端相连，第十三电阻的另一端接至第三反相器的输出端，第十四电阻的另一端接至第二反相器的输出端，第十五电阻的另一端接至第一反相器的输出端，第十八电阻跨接在第三反相加法器的反相输入端与输出端之间，第三反相加法器的输出端经第十九电阻后接至第三积分器的反相输入端，第三电容跨接在第三积分器的反相输入端与输出端之间，第三积分器的输出端与第二十电阻的一端、第七电阻的另一端相连，第二十电阻的另一端接至第三反相器的反相输入端，第二十一电阻跨接在第三反相器的反相输入端与输出端之间，第三反相器的输出端作为混沌电路的Z输出端。

5.根据权利要求4所述的嵌套式多涡卷混沌电路，其特征在于：所述第一路符号函数电路包括第一运算放大器、第二运算放大器、第二十二电阻和第二十三电阻，第一运算放大器、第二运算放大器的同相输入端均接地，第一运算放大器的反相输入端与第二反相器的输出端相连，第一运算放大器的输出端经第二十二电阻后接至第二运算放大器的反相输入端，第二十三电阻跨接在第二运算放大器的反相输入端与输出端之间，第二运算放大器的输出端与第一电阻的另一端相连。

6.根据权利要求5所述的嵌套式多涡卷混沌电路，其特征在于：所述第二路符号函数电路包括第三运算放大器、第四运算放大器、第二十四电阻和第二十五电阻，第三运算放大器、第四运算放大器的同相输入端均接地，第三运算放大器的反相输入端与第三反相器的输出端相连，第三运算放大器的输出端经第二十四电阻后接至第四运算放大器的反相输入端，第二十五电阻跨接在第四运算放大器的反相输入端与输出端之间，第四运算放大器的输出端与第八电阻的另一端相连。

7.根据权利要求6所述的嵌套式多涡卷混沌电路，其特征在于：所述第三路符号函数电路包括第五运算放大器、第六运算放大器、第四反相器、第二十六至第二十九电阻，第五运算放大器、第六运算放大器、第四反相器的同相输入端均接地，第五运算放大器的反相输入端与第三反相器的输出端相连，第五运算放大器的输出端经第二十六电阻后接至第六运算放大器的反相输入端，第二十七电阻跨接在第六运算放大器的反相输入端与输出端之间，第六运算放大器的输出端经第二十八电阻后接至第四反相器的反相输入端，第二十九电阻跨接在第四反相器的反相输入端与输出端之间，第四反相器的输出端与第十七电阻的另一端相连。

8.根据权利要求7所述的嵌套式多涡卷混沌电路，其特征在于：所述第四路符号函数电路包括第七运算放大器、第八运算放大器、第五反相器、第三十至第三十三电阻，第七运算放大器、第八运算放大器、第五反相器的同相输入端均接地，第七运算放大器的反相输入端与第一反相器的输出端相连，第七运算放大器的输出端经第三十电阻后接至第八运算放大器的反相输入端，第三十一电阻跨接在第八运算放大器的反相输入端与输出端之间，第八运算放大器的输出端经第三十二电阻后接至第五反相器的反相输入端，第三十三电阻跨接在第五反相器的反相输入端与输出端之间，第五反相器的输出端与第十六电阻的另一端相连。