CN108346690B - 包括开关的半导体装置 - Google Patents

包括开关的半导体装置 Download PDF

Info

Publication number
CN108346690B
CN108346690B CN201810070835.2A CN201810070835A CN108346690B CN 108346690 B CN108346690 B CN 108346690B CN 201810070835 A CN201810070835 A CN 201810070835A CN 108346690 B CN108346690 B CN 108346690B
Authority
CN
China
Prior art keywords
unit cell
gate
source
drain
annular portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810070835.2A
Other languages
English (en)
Other versions
CN108346690A (zh
Inventor
奥利弗·泰森
托马斯·弗朗索瓦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN108346690A publication Critical patent/CN108346690A/zh
Application granted granted Critical
Publication of CN108346690B publication Critical patent/CN108346690B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种包括开关的半导体装置和一种制造半导体装置的方法。所述装置具有包括一个或多个矩形单位单元的布局。每个单位单元包括栅极，所述栅极具有：大体上十字形的部分，包括将所述单位单元划分到象限中的四个支臂；以及大体上环形的部分，其中所述十字形的部分的中心定位于所述环形部分内部，且其中所述环形部分与所述十字形部分的每个支臂相交以将每个象限划分成：内部区域，定位于所述环形部分内部；以及外部区域，定位于所述环形部分外部。每个单位单元还包括形成所述开关的源极和漏极的大体上环形的有源区域。每个单位单元另外包括多个连接部件，所述多个连接部件在所述栅极、源极和漏极上方延伸以提供到所述源极和漏极的电气连接。

Description

包括开关的半导体装置
技术领域
本公开涉及一种包括开关的半导体装置。
背景技术
已知的射频(Radio Frequency，RF)金属氧化物半导体(Metal-Oxide-Semiconductor，MOS)开关是基于梳形布局。在此布局中，开关包括具有多个互连指状物的栅极。指状物穿插在包括细长条带的源极和漏极区域中。金属互连件沿着每个条带通过位于若干点处的一系列通孔提供到每个源极和漏极区域。一般来说，在装置的一侧处，在互连所述梳状物的每个指状物的共同条带处进行到栅极的连接。装置可以由深沟槽隔离(deeptrench isolation，DTI)包围。
此开关内的损耗可以是相对高的。举例来说，由包围装置的DTI提供的隔离不影响装置内的衬底阻抗。而且，到源极和漏极区域的连接是相对困难的，并可需要具有待使用的相对高电阻的连接件。
此装置的尺度还受限于将另外的指状物添加到梳状物或通过改变指状物的长度受限。
发明内容
在随附的独立权利要求和从属权利要求中陈述了本公开的各方面。来自从属权利要求的特征的组合能按需要与独立权利要求的特征进行组合，而不仅仅是按照权利要求书中所明确陈述的那样组合。
根据本公开的一方面，提供一种包括开关的半导体装置，所述装置具有所述装置具有包括一个或多个矩形单位单元的布局，每个单位单元包括：
栅极，所述栅极包括：
大体上十字形的部分，所述部分包括将所述单位单元划分到象限中的四个支臂；以及
大体上环形的部分，其中所述十字形的部分的中心定位于所述环形部分内部，且其中所述环形部分与所述十字形部分的每个支臂相交以将每个象限划分成：
内部区域，所述内部区域定位于所述环形部分内部；以及
外部区域，所述外部区域定位于所述环形部分外部；
大体上环形的有源区域，所述有源区域形成所述开关的源极和漏极，
其中所述环形有源区域中定位于所述单位单元的沿对角线相对的相应第一与第二象限中的第一和第二部分各自包括：定位于所述栅极的所述环形部分内部的内部源极区域和定位于所述栅极的所述环形部分的外侧上的外部漏极区域，
其中所述环形有源区域中定位于所述单位单元的沿对角线相对的相应第三与第四象限中的第三和第四部分各自包括：定位于所述栅极的所述环形部分内部的内部漏极区域和定位于所述栅极的所述环形部分的外侧上的外部源极区域；以及
多个连接部件，所述多个连接部件在所述栅极、源极和漏极上方延伸以提供到所述源极和漏极的电气连接。
根据本公开的另一方面，提供一种制造包括开关的半导体装置的方法，所述方法包括通过以下操作来形成所述开关的至少一个矩形单位单元：
提供半导体衬底；
在衬底上形成栅极，所述栅极包括：
大体上十字形的部分，所述部分包括将所述单位单元划分到象限中的四个支臂；以及
大体上环形的部分，其中所述十字形的部分的中心定位于所述环形部分内部，且其中所述环形部分与所述十字形部分的每个支臂相交以将每个象限划分成：
内部区域，所述内部区域定位于所述环形部分内部；以及
外部区域，所述外部区域定位于所述环形部分外部；
形成大体上环形的有源区域，以形成所述开关的源极和漏极；
其中所述环形有源区域中定位于所述单位单元的沿对角线相对的相应第一与第二象限中的第一和第二部分各自包括：定位于所述栅极的所述环形部分内部的内部源极区域和定位于所述栅极的所述环形部分的外侧上的外部漏极区域，且
其中所述环形有源区域中定位于所述单位单元的沿对角线相对的相应第三与第四象限中的第三和第四部分各自包括：定位于所述栅极的所述环形部分内部的内部漏极区域和定位于所述栅极的所述环形部分的外侧上的外部源极区域；以及
形成多个连接部件，所述多个连接部件在所述栅极、源极和漏极上方延伸以提供到所述源极和漏极的电气连接。
提供具有包括一个或多个矩形单位单元的布局的装置能允许通过向所述布局添加其它单位单元来便利地按比例缩放所述装置。所述单位单元包括能允许其与所述装置的任何相邻单位单元介接的特征，以简化此按比例缩放。这些特征包括将所述单位单元划分到象限中的四个支臂的栅极，每个象限具有适应所述源极和漏极的内部和外部区域的内部和外部区域。到所述栅极、源极和漏极的电气连接由在所述栅极、源极和漏极上方延伸的多个连接部件提供。
在一些实施例中，每个单位单元能另外包括沟槽隔离。举例来说，所述沟槽隔离能是深沟槽隔离(DTI)。所述沟槽隔离能提高所述衬底的阻抗，以用于提高所述开关的性能。相比于具有如上文所描述的所述梳形布局的装置，所述沟槽隔离在所述单位单元内的位置(相对于仅包围所述总体装置的隔离)能提高所述衬底的阻抗。
每个单位单元的所述沟槽隔离能包括定位于所述环形有源区域内部、所述栅极的所述十字形部分的所述中心底下的岛状物。沟槽隔离的此隔离能以电气方式用来使定位于所述单位单元的所述象限的所述内部区域中的所述内部源极和漏极区域彼此隔离。
每个单位单元的所述沟槽隔离能包括环形沟槽，所述环形沟槽完全围绕所述单位单元的周边延伸，以在从上面定位有所述单位单元的表面上方查看时包封所述单位单元的所述环形有源区域。所述环形沟槽能使每个单位单元的所述有源区域与所述装置的其它部分(例如与所述装置的其它单位单元的有源区域)电隔离。
每个单位单元能具有内部源极连接部件，所述内部源极连接部件以电气方式沿对角线跨越所述单位单元延伸，以互连所述环形有源区域的所述内部源极区域。每个单位单元能具有内部漏极连接部件，所述内部漏极连接部件以电气方式沿对角线跨越所述单位单元延伸，以互连所述环形有源区域的所述内部漏极区域。这些源极连接部件与漏极连接部件能在从上面定位有所述单位单元的表面上方查看时在所述单位单元的中心处彼此交叉(例如正交地)。此布置能降低将所述单位单元的所述内部源极区域与所述漏极区域连接到一起的所述源极连接部件与所述漏极连接部件之间的电容耦合。
每个单位单元能具有源极连接部件，所述源极连接部件在从上面定位有所述单位单元的表面上方查看时跨越所述栅极的所述大体上环形的部分延伸，以将所述单位单元的内部源极区域连接到所述单位单元的外部源极区域。每个单位单元能具有漏极连接部件，所述漏极连接部件在从上面定位有所述单位单元的表面上方查看时跨越所述栅极的所述大体上环形的部分延伸，以将所述单位单元的内部漏极区域连接到所述单位单元的外部漏极区域。这些源极和漏极连接部件能允许所述单位单元的所述内部源极/汲极区域与所述单位单元的所述外部源极/汲极区域互连，而无关以下事实：所述栅极的所述环形部分以物理方式分离所述内部源极区域与所述外部源极区域，并分离所述内部漏极区域与所述外部漏极区域。
在一个实施例中，所述连接部件能便利地形成于定位于所述栅极、源极和漏极上方的金属化堆叠中。
所述装置能包括以阵列布置的多个单位单元。举例来说，所述阵列能包括正方形或矩形阵列。
每个单位单元的所述栅极的所述支臂能在每个单位单元的边缘处与所述阵列中的相邻单位单元的栅极的对应支臂连接。在包括以阵列布置的多个单位单元的装置中，所述各单位单元的所述支臂能组合以形成网格，从而便利地允许栅极电压在所述阵列内分布，并允许在所述阵列的边缘处进行到所述网格的电气连接。
每个单位单元的所述多个连接部件能在从上面定位有所述单位单元的表面上方查看时在所述单位单元的所述边缘处连接到相邻单位单元的连接部件。这能便利地允许所述源极/漏极电压分布于所述阵列内，并能允许在所述阵列的所述边缘处进行到所述源极/漏极连接部件的电气连接。每个单位单元的源极连接部件和/或漏极连接部件在所述单位单元的拐角处与相邻单位单元的源极连接部件和/或漏极连接部件连接。
在一些实施例中，所述阵列的最接近相邻单位单元能在从上面定位有所述单位单元的表面上方查看时相对于彼此旋转九十度。举例来说，这能允许例如在所述单位单元的所述边缘和/或拐角处进行跨越每个单位单元延伸的连接部件(例如源极和/或漏极连接部件)的正确连接。
根据本发明的实施例，每个单位单元能是正方形的。可以设想，一些实施例能包括长方形单位单元。
在一个实施例中，所述装置是射频金属氧化物半导体(Radio Frequency MetalOxide Semiconductor，RF MOS)开关。
根据本发明的另一方面，提供一种包括上文所描述的种类的半导体装置的射频(RF)电路。
出于本申请的目的，射频(RF)信号能被认为是在频率范围1GHz≤f≤40GHz中的信号。举例来说，信号能在用于WLAN通信的带(例如2.4-2.5GHz以及4.9-5.92GHz)中。在其它例子中，RF信号能在以下IEEE带中的一个中：L带＝1-2GHz，S带＝2-4GHz，C带＝4-8GHz，X带＝8-12GHz，Ku带＝12-18GHz，K带＝18-27GHz，Ka带＝26.5-40GHz。
本发明的实施例能例如用于LTE/WLAN集成电路(integrated circuit，IC)中，例如并有低噪声放大器和开关的集成电路、前端集成电路IC，且用于处于28GHz和39GHz两者下的5G相关的IC中。
附图说明
在下文中将仅借助于例子参考附图来描述本公开的实施例，在附图中相同的附图标记是指相同的元件，并且在附图中：
图1到7示出根据本公开的实施例的半导体开关装置的制造中的数个步骤，其中图7示出已加工装置；且
图8示意性地示出根据本公开的实施例的半导体开关装置中的源极区域和漏极区域和隔离区域的位置。
具体实施方式
下文中参考附图来描述本公开的实施例。
本公开的实施例可提供一种包括开关的半导体装置。所述装置具有包括一个或多个矩形单位单元的布局。单位单元是大体上矩形的(具有四个直角拐角的四边形)，且可例如是正方形或长方形的。提供根据本发明的实施例的具有矩形形状的单位单元可允许通过添加另外的单位单元来经按比例缩放装置。在一些实施例中，根据所使用单位单元的形状，可以例如矩形、长方形或正方形阵列等阵列提供单位单元。单位单元可大体上具有允许其在阵列内棋盘形布置的形状，由此设置于单位单元中的连接部件可在单位单元的边缘处与相邻单位单元的连接部件便利地互连。
图1到7示出根据本公开的实施例的半导体开关装置的制造中的数个步骤，其中图7示出已加工装置。将在下文所描述本示例方法的各个阶段。
在图1中示出的第一阶段中，提供半导体衬底。举例来说，衬底可以是硅衬底。衬底具有主表面2。应了解，图1到8中的视图是从衬底上方，向下面朝主表面2。
半导体开关装置包括一个或多个单位单元。每个单位单元是矩形的，且单位单元可以矩形阵列布置。在本例子中，半导体开关装置包括是正方形的四个单位单元。单位单元在此例子中以正方形阵列提供。
如图1中示出，对于阵列中的每个单位单元，可形成有大体上环形的有源区域4。如下文将描述，每个环形有源区域4将形成装置的源极区域和漏极区域。环路可具有对应于每个单位单元的整体形状的形状。举例来说，每个环形有源区域4可以是大体上矩形的。在本例子中，每个环形有源区域4是大体上正方形的。
如图1中可见，每个环形有源区域4的厚度可围绕回路在某些位置处变化。举例来说，在本例子中，每个矩形(正方形)环形有源区域4的拐角略微地放大。环路的放大部分可允许通过为金属填充的通孔提供另外的空间以连接到有源区域4的表面来实施到金属化堆叠的上覆特征的连接。
可通过适当地图案化的掩模使用离子植入，随后扩散已移植离子来激活所述离子来形成有源区域4，如本领域中已知。已移植离子可例如包括硼(在基于NMOS的开关的状况下)或亚磷酸(在基于PMOS的开关的状况下)。
在图2中示出下一阶段。在此阶段中，可为装置的每个单位单元提供隔离区域。
每个单位单元的这些隔离区域可包括环形隔离区域6，环形隔离区域6完全围绕单位单元的周边延伸，以包封那个单位单元的环形有源区域4。如同环形有源区域4，环形隔离区域6可具有对应于每个单位单元的整体形状的形状。举例来说，每个环形隔离区域6可以是大体上矩形的。在本例子中，每个环形隔离区域6是大体上正方形的。如在图2中可见，当装置包括以阵列布置的多个单位单元时，阵列中的相邻环形隔离区域6可彼此邻接以形成网格。
每个单位单元的隔离区域可包括定位于那个单位单元的环形有源区域4内部的岛状物8。岛状物8可具有对应于每个单位单元的整体形状的形状。举例来说，岛状物8可以是大体上矩形的。在本例子中，每个岛状物8是大体上正方形的。
每个单位单元的隔离区域可包括填充有非导电材料(例如深沟槽隔离(DTI))的沟槽。这些沟槽可借助通过适当图案化的掩模蚀刻到衬底的主表面2中，并接着将介电质沉积到沟槽中来形成。在本例子中，沟槽使用深反应离子刻蚀(Deep Reactive Ion Etching，DRIE)形成，且填充有未掺杂多晶硅。通常，沟槽另外延伸到具有环形有源区域4的掺杂剂的衬底中。
装置的隔离区域用以打破定位于有源区域4之间的衬底的区域，由此提高衬底的阻抗，来提高开关的性能。相比于具有先前提到的梳形布局的装置，阵列的单位单元内和周围的隔离区域的定位(相对于仅包围总体装置的隔离区域)可提高衬底的阻抗。
围绕单位单元的周边延伸的环形隔离区域6可电隔离每个单位单元的有源区域4与装置的其它部分(例如与装置的其它单位单元的有源区域4)。定位于每个单位单元的环形有源区域4内部的岛状物8可使将在下文描述的内部源极区域22与内部漏极区域20彼此电隔离。
在图3中示出下一阶段。在此阶段中，可为装置的每个单位单元配备栅极。栅极用以将环形有源区域4划分成将在下文描述的数个单独的源极区域和漏极区域。可通过在半导体衬底的主表面2上沉积并图案化栅极介电质(例如氧化硅)和栅极电极材料(例如掺杂多晶硅)来形成栅极。在先进CMOS技术中，可以设想可使用金属栅极。
每个单位单元的栅极可包括包括四个支臂的大体上十字形的部分。每个单位单元的支臂可包括两个支臂10和两个支臂14，支臂10在第一方向上跨越半导体衬底的主表面延伸，支臂14在第二方向上跨越半导体衬底的主表面延伸。第一方向可与第二方向正交。每个单位单元的栅极的十字形部分的支臂10、14可在单位单元的中心处彼此会合。
如图3中示出，在包括以阵列布置的多个单位单元的例子中，每个单位单元的栅极的支臂10可在每个单位单元的边缘处与阵列中的相邻单位单元的栅极的对应支臂10连接。类似地，每个单位单元的栅极的支臂14可在每个单位单元的边缘处与阵列中的相邻单位单元的栅极的对应支臂14连接。在包括以阵列布置的多个单位单元的装置中，各单位单元的支臂能因此组合以形成网格，从而便于允许栅极电压在阵列内分布，并允许在阵列的边缘处进行到网格的电气连接。应注意，网格的形状可与阵列的布局匹配。举例来说，网格可以是矩形网格。在本例子中，由栅极的互连支臂10、14形成的网格是正方形网格。
每个单位单元的栅极的十字形部分的支臂10、14将那个单位单元划分到象限中。每个象限包括源极区域和漏极区域。因此，在本例子中，每个单位单元的源极包括四个源极区域(每个象限中具有一个)和四个漏极区域(同样，每个象限中具有一个)。
每个单位单元的栅极还包括大体上环形的部分18。如同环形有源区域4，每个单位单元的栅极的环形部分18可具有对应于那个单位单元的整体形状的形状。举例来说，栅极的每个环形部分18可以是大体上矩形的。在本例子中，栅极的每个环形部分18是大体上正方形的。
如图3中可见，每个单位单元的栅极的环形部分18与那个单位单元的栅极的十字形部分的每个支臂10、14相交。每个单位单元的栅极的环形部分18的此布置将每个象限划分成内部区域和外部区域，内部区域定位于环形部分18内部，外部区域定位于环形部分18外部。每个象限的源极区域定位于那个象限的内部区域或外部区域中，而在栅极的环形部分18的相对侧上，每个象限的漏极区域定位于那个象限的内部区域或外部区域中的另一区域中。具体地说：
●环形有源区域4中定位于每个单位单元的沿对角线相对的相应第一与第二象限中的第一和第二部分各自包括：定位于栅极的环形部分18内部的内部源极区域22和定位于栅极的环形部分18的外侧上的外部漏极区域21；以及
●环形有源区域4中定位于每个单位单元的沿对角线相对的相应第三与第四象限中的第三和第四部分各自包括：定位于栅极的环形部分18内部的内部漏极区域20和定位于栅极的环形部分18的外侧上的外部源极区域23。
参看图8，其示意性地示出根据本公开的实施例的装置的单位单元中的源极区域和漏极区域的位置，每个单位单元的栅极的十字形部分和环形部分18的支臂10、14的上述布置可形成源极区域和漏极区域的布置，其中：
●每个内部源极区域22在相同象限中通过那个象限中的栅极的环形部分18与外部漏极区域21分离；
●每个内部源极区域22在那个单位单元的两个最接近的相邻象限中通过那个单位单元的栅极的十字形部分的支臂10、14与内部漏极区域20分离；
●每个外部源极区域23在相同象限中通过那个象限中的栅极的环形部分18与内部漏极区域20分离；
●每个外部源极区域23在那个单位单元的两个最接近的相邻象限中通过那个单位单元的栅极的十字形部分的支臂10、14与外部漏极区域21分离；
且对应地，其中：
●每个内部漏极区域20在相同象限中通过那个象限中的栅极的环形部分18与外部源极区域23分离；
●每个内部漏极区域20在那个单位单元的两个最接近的相邻象限中通过那个单位单元的栅极的十字形部分的支臂10、14与内部源极区域22分离；
●每个外部漏极区域21在相同象限中通过那个象限中的栅极的环形部分18与内部源极区域22分离；
●每个外部漏极区域21在那个单位单元的两个最接近的相邻象限中通过那个单位单元的栅极的十字形部分的支臂10、14与外部源极区域23分离。
单位单元的源极区域和漏极区域的此布置可允许在单位单元的区域内增大栅极的有效大小。
在装置包括以阵列布置的多个单位单元的例子中，阵列中的最接近的相邻单位单元可在从主表面2上方查看时相对于彼此旋转九十度。这个的例子可见于图3中，其中在从主表面2上方查看时，相比于阵列的右上和左下拐角中的单位单元，阵列的左上和右下拐角中的单位单元旋转九十度。阵列中的最接近相邻单位单元的此布置可有助于以电气方式互连阵列的各种特征。
根据本公开的实施例的半导体装置的每个单位单元可包括多个连接部件，所述连接部件在栅极、源极和漏极上方延伸用于提供到源极和漏极的电气连接。这些连接部件可例如形成于定位于衬底的主表面上方的金属化堆叠的层中。如本领域中已知，金属化堆叠大体上包括包括嵌入于介电质中的图案化金属特征的更多层(常常被称作金属层，例如M1、M2、M3…等)中的一个，用于在集成电路中形成电气互连件。通过介入介电层(常常被称作通孔层，例如V1、V2、V3…等)来在堆叠中通常分离这些金属层。通常提供填充有例如金属等导电材料的通孔，所述通孔可穿过通孔层竖直地延伸以在堆叠中的不同金属层中的图案化金属特征之间提供电气互连。
在下文关于图4到7中的当前实施例描述此金属化堆叠的例子的形成，其中前述连接部件定位于其中。下文所描述的例子中的连接部件的布置可相对紧密，同时比先前装置需要更少的金属液面来实施(举例来说，在本实施例中仅使用两个金属液面)。
在图4中示出下一阶段。在此阶段中，可为装置的每个单位单元配备上文所提到的种类的一个或多个通孔，用于连接到每个单位单元的源极区域22、23和漏极区域20、21。如图4中示出，在本例子中，每个内部源极区域22和外部源极区域23配备有一个或多个通孔32，而每个内部漏极区域20和外部漏极区域21配备有一个或多个通孔30。这些通孔可将源极区域和漏极区域互连到定位于半导体衬底的主表面2上方的金属化堆叠的第一(通常最下)金属层中的图案化金属特征。
在图5中示出下一阶段。在此阶段中，装置的每个单位单元可配备有一个或多个漏极连接部件。这些漏极连接部件通常可定位于金属化堆叠的最下金属层(M1)中，其中下文关于图7所描述的源极连接部件在高处定位于下一金属层(M2)中。但是，可以设想此布置可逆转，其中源极连接部件设置于M1中且漏极连接部件设置于M2中。实际上，可以设想源极和漏极连接部件不必定位于金属层M1或M2中，且可定位于不同金属层中，例如在更高处定位于堆叠中。
在本例子中，每个单位单元的漏极连接部件连接到穿过上文关于图4所论述的通孔30的下伏漏极区域。
在此例子中，每个单位单元的漏极连接部件可包括内部漏极连接部件46。在本例子中，每个单位单元的内部漏极连接部件46沿对角线跨越那个单位单元延伸，并互连那个单位单元的内部漏极区域20。漏极连接部件还可包括一个或多个漏极连接部件48，漏极连接部件48在从半导体衬底的主表面2上方查看时跨越栅极的大体上环形的部分18延伸。漏极连接部件48可将单位单元的内部漏极区域20互连到那个单位单元的外部漏极区域21。应注意，当每个单位单元配备有多个漏极连接部件48时，这些漏极连接部件可本身通过如图5中示出的内部漏极连接部件46互连。漏极连接部件还可包括一个或多个边缘连接部件40、41，以允许定位于每个单位单元中的漏极连接部件在阵列中的相邻单位单元中连接到漏极连接部件。如图5中示出，在本例子中，这些边缘连接部件40可从每个单位单元的拐角区域朝外延伸，以连接到阵列中的其它单位单元的对应边缘连接部件40。
在本例子中，金属层M1还可包括充当下伏源极区域与定位于下一金属层M2中的源极连接部件之间的桥接器的一个或多个图案化金属特征。这些桥接特征可通过上文关于图4所论述的通孔32连接下伏源极区域。桥接特征可包括定位于每个单位单元的每个象限的内部区域上方的内部岛状物44，以用于连接到下伏内部源极区域22，和定位于每个单位单元的每个象限的外部区域上方的外部岛状物(或拐角岛状物)44，以用于连接到下伏外部源极区域23。
在图6中示出下一阶段。在此阶段中，可为装置的每个单位单元配备上文所提到的种类的一个或多个其它通孔52，用于将金属层M2中的源极连接部件连接到本身连接到下伏区域的下伏桥接特征42、44。通孔52可在金属层M1与金属层M2之间竖直地延伸。通孔52可定位于图4中示出的通孔32正上方。可以设想可省略桥接特征，且源极连接部件可由穿过金属化堆叠详细传递以到达半导体衬底的主表面2的不间断通孔连接。
在图7中示出下一阶段。在此阶段中，可为装置的每个单位单元配备一个或多个源极连接部件。这些源极连接部件可在设置漏极连接部件的层上方(例如直接)定位于金属化堆叠的金属层(例如M2)中(虽然如先前所提到，这个布置可逆转)。
在本例子中，每个单位单元的源极连接部件连接到穿过上文关于图4到6所论述的通孔52、桥接特征42、44和通孔32的下伏源极区域。
在此例子中，每个单位单元的源极连接部件可包括内部源极连接部件56。在本例子中，每个单位单元的内部源极连接部件56沿对角线跨越那个单位单元延伸，并互连那个单位单元的内部源极区域22。源极连接部件还可包括一个或多个源极连接部件58，源极连接部件58在从半导体衬底的主表面2上方查看时跨越栅极的大体上环形的部分18延伸。源极连接部件58可将单位单元的内部源极区域22互连到那个单位单元的外部源极区域23。应注意，当每个单位单元配备有多个源极连接部件58时，这些源极连接部件可本身通过如图7中示出的内部源极连接部件56互连。源极连接部件还可包括一个或多个边缘连接部件50、61，以允许定位于每个单位单元中的源极连接部件在阵列中的相邻单位单元中连接到源极连接部件。如图7中示出，在本例子中，这些边缘连接部件50可从每个单位单元的拐角区域朝外延伸，以连接到阵列中的其它单位单元的对应边缘连接部件50。
应注意，在单位单元的边缘和/或拐角处(例如靠着边缘连接部件40和边缘连接部件50)，阵列中的最接近相邻单位单元的先前提到的旋转可促进上文所描述的源极和/或漏极连接部件的正确互连。
从图7可见，本例子中的源极和漏极连接部件在从主表面上方查看时具有极少重叠。这可有助于最小化这些金属特征之间的耦合，这样可提高装置的性能。举例来说，降低源极连接部件与漏极连接部件之间的重叠可降低寄生电容的影响，并因此降低对Coff的影响。
举例来说，从图7可见，边缘连接部件40与边缘连接部件50定位于每个单位单元的不同拐角中，以保持所述连接部件以物理方式分离。从图7还可见，在漏极连接部件48与源极连接部件58之间的不存在重叠。如上文所提到，内部源极连接部件46和内部漏极连接部件56各自沿对角线跨越单位单元延伸。这可致使内部源极连接部件46与内部漏极连接部件56在单位单元的中心处重叠，如图7中示出。仍然，为了最小化内部源极连接部件46与内部漏极连接部件56之间的耦合，内部源极连接部件46和内部漏极连接部件56可跨越单位单元在正交方向上延伸。
从图7可另外看到，在包括以阵列布置的多个单位单元的例子中，定位于阵列的外部边缘处的边缘连接部件40、50可用以进行到阵列的电气连接，以向每个单位单元的源极区域和漏极区域施加电压。
应注意，在本例子中，因为单位单元的栅极的十字形部分的支臂10、14在每个单位单元的边缘处互连，所以由单位单元的阵列中的支臂10、14形成的网格不需要一定配备有以源极和漏极连接部件延伸的方式在单位单元上方延伸的连接部件。替代地，可以设想可在阵列的边缘处进行到由支臂10、14形成的网格的电气连接。这可简化金属化堆叠的涉及，从而使源极和漏极连接部件的堆叠有更多空间可用，且这还可降低栅极到源极电容和栅极到漏极电容。
因此，还已描述了一种包括开关的半导体装置和一种制造半导体装置的方法。所述装置具有具有一个或多个矩形单位单元的布局。每个单位单元包括栅极，所述栅极具有：大体上十字形的部分，所述部分包括将所述单位单元划分到象限中的四个支臂；以及大体上环形的部分，其中所述十字形的部分的中心定位于所述环形部分内部，且其中所述环形部分与所述十字形部分的每个支臂相交以将每个象限划分成：内部区域，所述内部区域定位于所述环形部分内部；以及外部区域，所述外部区域定位于所述环形部分外部。每个单位单元还包括形成所述开关的源极和漏极的大体上环形的有源区域。所述环形有源区域中定位于所述单位单元的沿对角线相对的相应第一与第二象限中的第一和第二部分各自包括：定位于所述栅极的所述环形部分内部的内部源极区域和定位于所述栅极的所述环形部分的外侧上的外部漏极区域。所述环形有源区域中定位于所述单位单元的沿对角线相对的相应第三与第四象限中的第三和第四部分各自包括：定位于所述栅极的所述环形部分内部的内部漏极区域和定位于所述栅极的所述环形部分的外侧上的外部源极区域。每个单位单元另外包括多个连接部件，所述多个连接部件在所述栅极、源极和漏极上方延伸以提供到所述源极和漏极的电气连接。
虽然已经描述了本公开的具体实施例，但是应了解，可以在权利要求书的范围内作出许多修改/添加和/或替代。

Claims (10)

1.一种半导体装置，其特征在于，包括开关，所述装置具有包括一个或多个矩形单位单元的布局，每个单位单元包括：
栅极，所述栅极包括：
大体上十字形的部分，所述部分包括将所述单位单元划分到象限中的四个支臂；以及
大体上环形的部分，其中所述十字形的部分的中心定位于所述环形部分内部，且其中所述环形部分与所述十字形部分的每个支臂相交以将每个象限划分成：
内部区域，所述内部区域定位于所述环形部分内部；以及
外部区域，所述外部区域定位于所述环形部分外部；
大体上环形的有源区域，所述有源区域形成所述开关的源极和漏极，
其中所述环形有源区域中定位于所述单位单元的沿对角线相对的相应第一与第二象限中的第一和第二部分各自包括：定位于所述栅极的所述环形部分内部的内部源极区域和定位于所述栅极的所述环形部分的外侧上的外部漏极区域，
其中所述环形有源区域中定位于所述单位单元的沿对角线相对的相应第三与第四象限中的第三和第四部分各自包括：定位于所述栅极的所述环形部分内部的内部漏极区域和定位于所述栅极的所述环形部分的外侧上的外部源极区域；以及
多个连接部件，所述多个连接部件在所述栅极、源极和漏极上方延伸以提供到所述源极和漏极的电气连接。
2.根据权利要求1所述的半导体装置，其特征在于，每个单位单元进一步包括沟槽隔离。
3.根据权利要求2所述的半导体装置，其特征在于，每个单位单元的所述沟槽隔离包括定位于所述环形有源区域内部、所述栅极的所述十字形部分的所述中心底下的岛状物。
4.根据权利要求2所述的半导体装置，其特征在于，每个单位单元的所述沟槽隔离包括环形沟槽，所述环形沟槽完全围绕所述单位单元的周边延伸，以在从上面定位有所述单位单元的表面上方查看时围封所述单位单元的所述环形有源区域。
5.根据在前的任一项权利要求所述的半导体装置，其特征在于，每个单位单元包括以下各项中的至少一个：
内部源极连接部件，所述内部源极连接部件以电气方式沿对角线跨越所述单位单元延伸，以互连所述环形有源区域的所述内部源极区域；以及
内部漏极连接部件，所述内部漏极连接部件以电气方式沿对角线跨越所述单位单元延伸，以互连所述环形有源区域的所述内部漏极区域。
6.根据权利要求5所述的半导体装置，其特征在于，所述源极连接部件与所述漏极连接部件在从上面定位有所述单位单元的表面上方查看时在所述单位单元的中心处彼此交叉。
7.根据权利要求1-4中任一项权利要求所述的半导体装置，其特征在于，每个单位单元包括以下各项中的至少一个：
源极连接部件，所述源极连接部件在从上面定位有所述单位单元的表面上方查看时跨越所述栅极的所述大体上环形的部分延伸，以将所述单位单元的内部源极区域连接到所述单位单元的外部源极区域；以及
漏极连接部件，所述漏极连接部件在从上面定位有所述单位单元的表面上方查看时跨越所述栅极的所述大体上环形的部分延伸，以将所述单位单元的内部漏极区域连接到所述单位单元的外部漏极区域。
8.根据权利要求1-4中任一项权利要求所述的半导体装置，其特征在于，所述连接部件包括定位于所述栅极、源极和漏极上方的金属化堆叠的金属特征。
9.一种射频(RF)电路，其特征在于，包括根据在前的任一项权利要求所述的半导体装置。
10.一种制造包括开关的半导体装置的方法，其特征在于，所述方法包括通过以下操作来形成所述开关的至少一个矩形单位单元：
提供半导体衬底；
在衬底上形成栅极，所述栅极包括：
大体上十字形的部分，所述部分包括将所述单位单元划分到象限中的四个支臂；以及
大体上环形的部分，其中所述十字形的部分的中心定位于所述环形部分内部，且其中所述环形部分与所述十字形部分的每个支臂相交以将每个象限划分成：
内部区域，所述内部区域定位于所述环形部分内部；以及
外部区域，所述外部区域定位于所述环形部分外部；
形成大体上环形的有源区域，以形成所述开关的源极和漏极；
其中所述环形有源区域中定位于所述单位单元的沿对角线相对的相应第一与第二象限中的第一和第二部分各自包括：定位于所述栅极的所述环形部分内部的内部源极区域和定位于所述栅极的所述环形部分的外侧上的外部漏极区域，且
其中所述环形有源区域中定位于所述单位单元的沿对角线相对的相应第三与第四象限中的第三和第四部分各自包括：定位于所述栅极的所述环形部分内部的内部漏极区域和定位于所述栅极的所述环形部分的外侧上的外部源极区域；以及
形成多个连接部件，所述多个连接部件在所述栅极、源极和漏极上方延伸以提供到所述源极和漏极的电气连接。
CN201810070835.2A 2017-01-24 2018-01-24 包括开关的半导体装置 Active CN108346690B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17305072.5 2017-01-24
EP17305072.5A EP3352224B1 (en) 2017-01-24 2017-01-24 Semiconductor device comprising a switch

Publications (2)

Publication Number Publication Date
CN108346690A CN108346690A (zh) 2018-07-31
CN108346690B true CN108346690B (zh) 2023-08-01

Family

ID=57995162

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810070835.2A Active CN108346690B (zh) 2017-01-24 2018-01-24 包括开关的半导体装置

Country Status (3)

Country Link
US (1) US10217671B2 (zh)
EP (1) EP3352224B1 (zh)
CN (1) CN108346690B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0845815A2 (en) * 1996-11-28 1998-06-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of designing the same and semiconductor integrated circuit device
US6362501B1 (en) * 1999-05-18 2002-03-26 Hyundai Electronics Industries Co., Ltd. DRAM cell array not requiring a device isolation layer between cells
CN105895684A (zh) * 2015-10-16 2016-08-24 苏州能讯高能半导体有限公司 一种半导体器件及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100206555B1 (ko) * 1995-12-30 1999-07-01 윤종용 전력용 트랜지스터
JP3276325B2 (ja) * 1996-11-28 2002-04-22 松下電器産業株式会社 半導体装置
US20040120175A1 (en) * 2002-12-20 2004-06-24 Gerhard Schrom Space-efficient transistor cascode array
US6798022B1 (en) * 2003-03-11 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with improved protection from electrostatic discharge
TWI229936B (en) * 2003-04-18 2005-03-21 Samsung Electronics Co Ltd MOS transistor having a mesh-type gate electrode
KR100493059B1 (ko) * 2003-04-18 2005-06-02 삼성전자주식회사 게이트 캐패시턴스를 감소시킬 수 있는 트랜지스터
US20050127441A1 (en) * 2003-12-11 2005-06-16 International Business Machines Corporation Body contact layout for semiconductor-on-insulator devices
JP2005243928A (ja) * 2004-02-26 2005-09-08 Fujitsu Ltd トレンチアイソレーションで分離されたトランジスタ対を有する半導体装置
JP2007335808A (ja) * 2006-06-19 2007-12-27 Matsushita Electric Ind Co Ltd 半導体装置
CN101657901B (zh) * 2006-12-28 2012-07-04 马维尔国际贸易有限公司 具有低导通电阻的mos器件的几何图形
US9202921B2 (en) * 2010-03-30 2015-12-01 Nanya Technology Corp. Semiconductor device and method of making the same
US8390078B2 (en) * 2010-06-10 2013-03-05 Taiwan Semiconductor Manufacturing Company, Ltd. Quadrangle MOS transistors
US20120306022A1 (en) * 2011-05-31 2012-12-06 Chia-So Chuan Metal oxide semiconductor transistor layout with higher effective channel width and higher component density
US10026734B2 (en) * 2011-11-15 2018-07-17 X-Fab Semiconductor Foundries Ag MOS device assembly
US9337284B2 (en) * 2014-04-07 2016-05-10 Alpha And Omega Semiconductor Incorporated Closed cell lateral MOSFET using silicide source and body regions
KR102289988B1 (ko) * 2015-01-22 2021-08-17 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 포함하는 표시 장치
EP3062349B1 (en) * 2015-02-25 2019-10-09 Nxp B.V. Semiconductor device comprising a switch

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0845815A2 (en) * 1996-11-28 1998-06-03 Matsushita Electric Industrial Co., Ltd. Semiconductor device, method of designing the same and semiconductor integrated circuit device
US6362501B1 (en) * 1999-05-18 2002-03-26 Hyundai Electronics Industries Co., Ltd. DRAM cell array not requiring a device isolation layer between cells
CN105895684A (zh) * 2015-10-16 2016-08-24 苏州能讯高能半导体有限公司 一种半导体器件及其制造方法

Also Published As

Publication number Publication date
CN108346690A (zh) 2018-07-31
EP3352224B1 (en) 2020-03-11
US10217671B2 (en) 2019-02-26
EP3352224A1 (en) 2018-07-25
US20180211882A1 (en) 2018-07-26

Similar Documents

Publication Publication Date Title
US10535607B2 (en) Field-effect transistor, method of manufacturing the same, and radio-frequency device
TWI634620B (zh) 於共同基板上之功率裝置整合
US9443843B2 (en) Integrated circuit device
TWI443836B (zh) 於共同基板上之功率裝置整合
KR101666752B1 (ko) 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
TWI623083B (zh) 於共同基板上之功率裝置整合
EP2482313A1 (en) Semiconductor device and method of manufacturing the same
KR20090036831A (ko) 멀티 핑거 트랜지스터 및 그 제조 방법
JP2001156182A (ja) 半導体装置およびその製造方法
KR20040038820A (ko) 반도체 장치
KR101692625B1 (ko) 고비저항 기판 상에 형성된 반도체 소자 및 무선 주파수 모듈
US9721844B2 (en) Semiconductor device comprising a switch
KR101710268B1 (ko) 고비저항 기판 상에 형성된 수동 소자 및 무선 주파수 모듈
TW201240085A (en) Ultra-high voltage n-type-metal-oxide-semiconductor (UHV NMOS) device and methods of manufacturing the same
CN108346690B (zh) 包括开关的半导体装置
CN109638010A (zh) 射频切换装置以及其制作方法
KR20160071856A (ko) 반도체 소자
US10217735B2 (en) Semiconductor switch device
CN107534063B (zh) 一种低损耗耦合电容器的装置和方法
SE527215C2 (sv) Integrerad omkopplingsanordning
WO2008123080A1 (en) Semiconductor device
TWI703733B (zh) 半導體元件
CN112185954B (zh) 垂直式双极性晶体管装置
JP2002093622A (ja) インダクタ素子
KR101828144B1 (ko) 고비저항 기판 상에 형성된 무선 주파수 모듈

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant