CN108346629A - 具有散热块以及无铆钉的管芯附接区域的半导体封装 - Google Patents

具有散热块以及无铆钉的管芯附接区域的半导体封装 Download PDF

Info

Publication number
CN108346629A
CN108346629A CN201810064102.8A CN201810064102A CN108346629A CN 108346629 A CN108346629 A CN 108346629A CN 201810064102 A CN201810064102 A CN 201810064102A CN 108346629 A CN108346629 A CN 108346629A
Authority
CN
China
Prior art keywords
radiating block
lead
rear surface
peripheral structure
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810064102.8A
Other languages
English (en)
Inventor
M·K·巴尤里
E·S·卡巴特巴特
G·E·科鲁兹
A·A·胡德
T·S·李
N·J·桑托斯
C·L·戴
C·W·杨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN108346629A publication Critical patent/CN108346629A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明涉及具有散热块以及无铆钉的管芯附接区域的半导体封装。具体而言，一种形成半导体器件封装的方法，包括：提供具有外围结构的引线框以及具有上表面和下表面的散热块，所述散热块附接到所述外围结构。半导体管芯被附接到所述散热块。在所述散热块被附接到所述外围结构的同时，用模制化合物包封所述半导体管芯。在所述包封之前，所述散热块完全没有紧固件。

Description

具有散热块以及无铆钉的管芯附接区域的半导体封装
技术领域
本发明总体上涉及半导体器件封装，更具体而言，涉及形成具有导热的散热块(heat slug)的半导体封装以及对应的封装结构的方法。
背景技术
半导体封装常常用于容纳和保护集成电路，例如放大器、控制器、ASIC器件、传感器等。在半导体封装中，集成电路(或多个集成电路)被安装至衬底。半导体封装典型地包括电绝缘包封材料(例如，塑料或陶瓷)，其密封和保护集成电路使其免受水气和尘粒影响。连接到集成电路的各个端子的导电引线可以在半导体封装的外部访问。
在一些封装设计中，封装衬底被配置为所谓的“散热块”或“热沉”。封装级散热块被设计为将热驱离集成电路。通常，利用导热材料(例如，金属)形成散热块。在一些封装配置中，散热块也用作向被安装在其上的管芯提供参考电势(例如，地)的电气端子。
设计者不断地试图改善封装设计。当前获得广泛关注的一个值得注意的设计考虑是封装的总占用面积(footprint)。随着技术的进步，存在着降低大多数电子部件的尺寸和/或成本的强烈需求。另一个值得注意的设计考虑是热耗散。随着器件在变得更小的同时变得更快和功率更大，现代集成电路器件的每单位面积的热消耗不断增大。结果，更加注重防止现代集成电路由于过热而发生故障或性能降低的冷却方案。降低封装的总占用面积的期望常常与优化半导体封装的热耗散的期望存在冲突，因为通常采用较大的热沉来提供更多的冷却。
RF应用在封装设计方面存在独特的挑战。许多封装的RF器件包括两个或更多个集成电路以及对应的接合线，所述接合线将集成电路连接到封装引线。由于这些集成电路通常在高频下操作，因此在接合线之间电感耦合的可能性很大。该电感耦合可能会引起可能降低信号完整性的干扰，并且甚至可能会引起完全故障。随着封装尺寸不断减小，这一问题呈现出更大的挑战，因为不同集成电路之间的电隔离变得更加难以实现。当前的隔离技术包括在封装的各种集成电路之间提供屏蔽结构。然而，这些屏蔽结构占用了宝贵的封装空间。
发明内容
公开了一种形成半导体器件封装的方法。根据实施例，该方法包括：提供具有外围结构的引线框以及具有上表面和下表面的散热块，所述散热块附接到所述外围结构。半导体管芯被附接到所述散热块。在所述散热块被附接到所述外围结构的同时，用模制化合物包封所述半导体管芯。在所述包封之前，所述散热块完全没有紧固件。
根据另一实施例，所述方法包括：提供具有外围结构的引线框以及具有上表面和下表面的散热块，所述散热块附接到所述外围结构。半导体管芯附接到所述散热块。在所述散热块被附接到所述外围结构的同时，用模制化合物包封所述半导体管芯。(1)包封所述半导体管芯包括：用所述模制化合物覆盖整个管芯附接区域，而所述散热块的整个后表面从所述模制化合物暴露出来，或者(2)将所述散热块在第一位置处附接至所述外围结构，所述第一位置位于所述散热块的上表面的外部，或者(3)所述引线框包括弯曲的并且具有与第二部分基本垂直的第一部分的第一引线，并且，所述第一引线与所述散热块对准，以使得在包封之后所述第一部分从所述散热块延伸出去并且沿着与所述散热块的上表面基本平行的方向延伸，并且所述第二部分沿着与所述散热块的侧壁基本平行的方向延伸，所述侧壁在所述散热块的上表面和后表面之间延伸。
根据实施例，公开了一种封装的半导体器件，所述封装的半导体器件包括散热块，所述散热块包括上表面以及与所述上表面相对的后表面。半导体管芯附接到所述散热块。第一引线电连接到半导体管芯。模制体包封所述半导体管芯。第一引线从模制体突出出来。散热块的上表面没有紧固件。
附图说明
附图的元素不一定是相对于彼此按照比例绘制的。相似的附图标记指代对应的类似部分。各个例示的实施例的特征可以组合，除非它们相互排斥。在附图中示出了实施例，并且在随后的说明中详细描述了实施例。
图1示出了根据实施例的基于平面透视图的封装的多尔蒂放大器(Dohertyamplifier)的内部配置。
图2示出了根据实施例的基于等距透视图的封装的多尔蒂放大器的外部。
图3示出了根据实施例的封装的多尔蒂放大器的下侧。
图4(其包括图4A和4B)示出了根据实施例的封装的多尔蒂放大器，其中封装的下侧与散热块的后表面完全同延(coextensive)。图4A示出了封装的下侧，图4B示出了封装的横截面视图。
图5(其包括图5A、5B、5C和5D)示出了根据实施例的用于形成封装的多尔蒂放大器的无铆钉技术。图5A示出了在管芯附接和包封之前的引线框和散热块的平面透视图。图5B示出了在管芯附接和包封之前的引线框和散热块的侧面透视图。图5C示出了在包封之后且在引线修整(trim)之前的器件的平面透视图。图5D示出了在包封之后且在引线修整之后的器件的平面透视图。
图6(其包括图6A、6B、6C和6D)示出了根据实施例的用于形成封装的多尔蒂放大器的技术，其中，在管芯附接区域外部的散热块的突出部上提供了铆钉(rivet)。图6A示出了在管芯附接和包封之前的引线框和散热块的平面透视图。图6B示出了在管芯附接和包封之前的引线框和散热块的侧面透视图。图6C示出了在包封之后且在引线修整之前的器件的平面透视图。图6D示出了在包封之后且在引线修整之后的器件的平面透视图。
图7(其包括图7A、7B、7C和7D)示出了根据另一实施例的用于形成封装的多尔蒂放大器的技术，其中，在管芯附接区域外部的散热块的突出部上提供了铆钉。图7A示出了在管芯附接和包封之前的引线框和散热块的平面透视图。图7B示出了在管芯附接和包封之前的引线框和散热块的侧面透视图。图7C示出了在包封之后且在引线修整之前的器件的平面透视图。图7D示出了在包封之后且在引线修整之后的器件的平面透视图。
图8(其包括图8A、8B)示出了根据另一实施例的具有双厚度矩形体部分的散热块，其中，在矩形体部分的底侧上布置铆钉位置。图8A示出了散热块的后表面。图8B示出了散热块的上表面118。
图9(其包括图9A、9B和9C)示出了根据实施例的用于使用图8的散热块形成封装的半导体器件的技术。图9A示出了散热块的平面视图。图9B示出了引线框的平面视图。图9C示出了被固定至引线框的散热块。
图10(其包括图10A、10B、10C、10D和10E)示出了根据另一实施例的用于使用图8的散热块形成封装的半导体器件的技术。图10A示出了散热块的平面视图。图10B示出了引线框的平面视图。图10C示出了被固定至引线框的散热块。图10D是在附接之前的输入引线的平面视图。图10E示出了被固定至引线框的输入引线。
图11(其包括图11A、11B和11C)示出了用于形成具有向下弯曲的输入和输出引线的封装的半导体器件的技术。图11A示出了在管芯附接和线键合之前的散热块和引线的侧视图。图11B示出了在管芯附接和线键合之前的散热块和引线的等距视图。图11C示出了在管芯附接和线键合之后的散热块和引线的侧视图。
具体实施方式
参考图1，例示了根据实施例的多尔蒂放大器100半导体封装的内部配置。该图例示了用于多尔蒂放大器100的集成电路、引线框以及电连接的示例性布局。集成电路包括主放大器102以及峰值放大器104，其均可以被实施为晶体管管芯，例如MOSFET(金属氧化物半导体场效应晶体管)、LDMOS(横向扩散金属氧化物半导体)器件、或HEMT(高电子迁移率晶体管)器件等。这些晶体管管芯被配置为垂直器件，其具有直接面向封装衬底并且与衬底106直接电接触的参考端子(例如，源极端子)。晶体管管芯的输入和输出端子(例如，栅极和漏极端子)被布置在晶体管管芯的上侧上。此外，集成电路可以包括芯片电容器108，其被安装在衬底106上并且被电连接到衬底106。这些芯片电容器108用于形成被并入封装的多尔蒂放大器100内的输入和输出阻抗匹配网络的部分。
衬底106由导电且导热的材料形成，例如铜、铝及其合金。衬底106为封装的多尔蒂放大器100提供参考电势端子。此外，衬底106用作散热块，该散热块被配置为将热从晶体管管芯耗散开。
封装包括导电的输入和输出引线110、112，其为主放大器102和峰值放大器104两者提供输入和输出端子。主放大器102、峰值放大器104、芯片电容器108以及输入和输出引线110、112之间的电连接由多个导电接合线114提供。各种公知的电连接技术(例如，带)中的任何技术可以用于完成这些电连接。
封装也可以包括附加引线115，其为封装的多尔蒂放大器100提供分立的电端子。在所示实施例中，该附加引线115被配置为DC偏置引线，其通过附加接合线114连接到输出匹配网络。
在图1所示的封装设计中，铆钉116(即，金属紧固件)被布置在衬底106的上表面118上。这些铆钉116用于在封装组装过程期间将衬底106物理地固定至引线框。如可见的，铆钉116大大减小了衬底106的上表面118上的可用管芯附接区域。因此，由于铆钉116的存在，对于给定的衬底106的尺寸，衬底106的上表面118上的可用管芯附接区域缩减。
参考图2和3，根据实施例，示出了封装的多尔蒂放大器100的外部。封装的多尔蒂放大器100包括电绝缘模制化合物120(例如，热固塑料)，其包围和保护图1中所示的集成电路和电连接。模制化合物120可以根据各种已知的常规模制技术(例如，包覆成型技术)中的任何技术来形成。模制化合物120部分地覆盖封装引线，以使得在完全包围集成电路和接合线114的同时引线突出到模制化合物120之外。
封装的多尔蒂放大器100被设计为与全局电路(例如，印刷电路板)接口连接(interface)。例如，封装的多尔蒂放大器100可以被放置在印刷电路板的插座中，以使得电路板的导电线直接接触封装的各个引线并且电连接到封装的各个引线。
如图3中所示，示出了封装的多尔蒂放大器100半导体的下侧122。如可见的，下侧122的部分包括暴露出的导体。该暴露出的导体对应于在其之上安装集成电路的衬底106的后表面124。该设计使得封装的多尔蒂放大器100能够与外部热沉接口连接，该热沉可以被提供在印刷电路板的插座中。模制化合物120在衬底106周围包覆成型，以使得模制化合物120在封装的多尔蒂放大器100的下侧122处存在于外围周围。
根据本文所述的实施例，封装的多尔蒂放大器100在若干方面被修改以改善性能/成本。第一修改涉及衬底106(即，散热块106)的设计。根据将在下文进一步描述的实施例，扩大了散热块106。根据一个实施例，散热块106占据了封装的多尔蒂放大器100的整个下侧122。该配置通过扩大将热从集成电路带走的导热结构来提供较好的热传递效率。此外，在封装的多尔蒂放大器100连接到外部热沉的情况下，散热块106与外部热沉之间的接触表面区域被最大化。此外，该配置实现了在封装引线(即，输入和输出引线110、112)与散热块106之间的较大横向重叠。该重叠在输入和输出引线110、112和散热块106(其被连接至参考电势)之间引入了较多的电容。该电容可以有利地用于为封装的多尔蒂放大器100提供输入和输出阻抗匹配。根据各个仿真，发明人发现这导致相比于参考图1-3所描述的设计而言衬底电容可以增大200％-300％。
封装的多尔蒂放大器100的第二修改涉及铆钉116。根据本文描述的实施例，管芯附接区域(即，散热块106的上表面118)完全没有铆钉116。提出了若干种不同的封装组装技术来实现该设计。在任何情况下，从散热块106的管芯附接区域去除铆钉116都有益地增大了管芯附接区域的尺寸。在一些设计中，去除铆钉116使得可用的x轴横向空间(根据图1的透视图)增大了大约3.1mm，并且使得管芯附接区域的总尺寸(即，用于在其上安装管芯的散热块106的上表面118上的可用空间)增大了约27％。该修改可以允许主放大器102和峰值放大器104之间较大的间隔，这提供了在接合线114之间的较好的电隔离以及较小的耦合可能性。该修改可以实现在一些实施例中的引线节距(即，相邻封装引线的中心之间的距离)的有益增大和/或引线间隔(即，相邻引线的边缘之间的距离)的有益增大。同样，这实现了较好的电隔离。或者，该修改可以用于减小封装的多尔蒂放大器100的尺寸，同时保持管芯和引线之间的类似间隔。
封装的多尔蒂放大器100的第三修改涉及引线的配置。根据实施例，输入和输出引线110、112的接近散热块106的内部部分向下弯曲，以便面向散热块106的侧壁。该修改消除了输入和输出引线110、112和散热块106之间的重叠。在一些设计中，消除该重叠使得可用的y轴横向空间增大了约4.37mm，并且使得管芯焊盘的总尺寸(即，用于在其上安装管芯的散热块106的上表面118上的可用空间)增大了约22％。当这与如上所述的在该封装设计中的铆钉116的去除相结合时，可以实现管芯焊盘的总尺寸增大约52％。该修改的另一优点是输入和输出引线110、112和散热块106之间增大的电容，这是由于输入和输出引线110、112的弯曲部分和散热块106的侧壁的重叠。
参考图4，示出了根据实施例的具有扩大的散热块106的封装的多尔蒂放大器100。与图3中所示的实施例相比，省去了包覆成型。根据实施例，封装的下侧122基本上是金属的(即，至少95％是金属的)，并且在一些实施例中可以完全是金属的。亦即，封装的下侧122是基本没有或完全没有任何模制化合物的。根据实施例，半导体器件封装的下侧122与散热块106的后表面124完全同延。亦即，散热块106被扩大到可能的最大范围，使得由散热块106提供封装的整个下侧122。同时，散热块106的上表面118可以完全被模制化合物120覆盖，以便包封半导体管芯和接合线114。以使得散热块106的整个后表面124从模制化合物120暴露出来的方式来进行模制过程。
根据实施例，散热块106的暴露出来的后表面124和模制化合物120的横截面区域之间的比率是1:1。模制化合物120的横截面区域沿着与散热块106的上表面118平行的平面。因此，对比其中模制体大于散热块106的暴露出的后表面124的图3中所示的实施例，散热块106和模制体具有相同的横向占用面积。
参考图5，示出了根据实施例的用于形成封装的多尔蒂放大器100以使得管芯附接区域完全没有铆钉116的方法。图5的该技术并未使用任何铆钉来将散热块106固定至引线框126。根据该技术，散热块106整体形成为引线框126的部分。根据实施例，该引线框126是双厚度引线框126。在一个实施例中，外围结构128、输入引线110和输出引线112具有第一厚度，散热块106具有比第一厚度大的第二厚度。以此方式，可以实现散热块106的必要的厚度。
如图5A和5B中所示，散热块106物理地连接到支撑柱130并且由支撑柱130支撑，该支撑柱130连接到引线框126的外围结构128。在所示实施例中，外围结构128具有封闭环的结构。然而，其它形状也是可能的。输入和输出引线110、112还连接到引线框126的外围结构128。如在图5B中可见的，支撑柱130从外围结构128朝向散热块106的后表面124向下弯曲。因此，引线框具有所谓的“下设”配置，其中，散热块106垂直偏离引线框126的其它特征(在其下方)。
一旦提供了图5A和5B中所示的引线框，可以将半导体管芯固定至散热块106的上表面118，并且例如可以以前述方式形成将半导体管芯连接到引线的接合线114。然后，可以如图5C所示在散热块106上方形成电绝缘模制化合物120。然后，如图5D所示，执行引线修整和封装形成过程，由此将封装引线和支撑柱130与外围结构128分离开并且对封装引线和支撑柱130进行修整。
参考图6，示出了根据另一实施例的用于形成封装的多尔蒂放大器100以使得管芯附接区域完全没有铆钉116的方法。在本实施例中，散热块106包括体部分132。矩形体部分132的下侧134提供了封装的下侧122，例如，如图4所示。矩形体部分132的上侧为散热块106提供了管芯附接区域。然而，与图1的实施例不同的是，可以从管芯附接区域去除铆钉。结果，体部分132的整个上表面118可用作管芯附接区域。因此，管芯可以被放置在体部分132上直到体部分132的边缘侧的任何位置。
图6的实施例中的散热块106包括从主体部分132的第一长侧138延伸出去的突出部136。引线框126与散热块106对准，以使得输入引线110沿着与突出部136平行的方向也从第一长侧138延伸出去。亦即，引线框126与散热块106对准，以使得输入引线110与突出部136平行并且与突出部136间隔开。此外，散热块106包括从主体部分132的与第一侧138相对的第三长侧140延伸出去的突出部136。引线框126被对准，以使得从第三长侧140延伸出去的突出部136与输出引线112间隔开并且与其平行。尽管作为示例示出了四个突出部136，但是可以省略这些突出部136中的一些，并且各种不同的配置都是可能的。例如，散热块106可以被配置为在散热块106的相对侧或相同侧具有突出部136中的两个。
在所示的实施例中，突出部136具有矩形形状。然而，这仅仅是一个示例，并且对于突出部136而言可以有各种不同的形状。根据实施例，散热块106是所谓的双尺度散热块106。在图6B中示出了该配置的示例。在该实施例中，散热块106被配置为具有厚度不同的两个区域。散热块106的较厚区域对应于主体部分132，而散热块106的较薄区域对应于突出部136。
参考图6A，散热块106被使用铆钉116固定至引线框126，铆钉116被提供在突出部136的第一位置处。铆钉116将突出部136固定至支撑结构142，其通过连杆(tie bar)连接到外围结构128。结果，散热块106被物理固定至引线框126的外围结构128并且被其悬置。一旦被固定，半导体管芯可以以前述方式附接并且电连接到散热块106。然后，封装引线和半导体管芯的输入和输出端子之间的线接合可以以前述方式形成。铆钉116确保了散热块106在该过程期间被牢靠地保持在适当位置。
参考图6C，在管芯附接和线接合之后，执行包封过程。在该过程期间，半导体管芯和线接合以前述方式用电绝缘模制化合物120包封。模制化合物120仅形成在散热块106的主体部分132上，而未形成在突出部136的至少部分上。因此，在包封之后，突出部136和铆钉从模制化合物120暴露出来。
参考图6D，在包封之后，执行引线修整过程。在该过程期间，输入和输出引线110、112被切割以便将封装的器件从引线框126的外围结构128分离。因为模制化合物120已经被硬化，引线和散热块106不再需要由引线框126来进行物理支撑。因此，在包封过程之后，不再需要铆钉。因此，突出部136可以在引线修整过程中与引线同时或在共同的修整过程中修整。因此，可以去除突出部136和引线。由于散热块106的双尺度(dual gauge)配置，突出部136对于传统的引线修整技术而言足够薄。
参考图7，示出了根据另一实施例的用于形成封装的多尔蒂放大器100以使得管芯附接区域完全没有铆钉116的方法。在该实施例中，突出部136从主体部分132的第二较短侧144延伸出去。散热块106可以被配置为双尺度散热块106，使得突出部136比主体部分132薄，如图7B所示。如图7A所示，散热块106以类似于图6A中所示的方式被设置在引线框126的中心。在该实施例中，突出部136沿着与输入和输出引线110、112垂直的方向从散热块106延伸出去。如图6A所示，散热块106在突出部106上的第一位置处被铆接至热框(heat frame)。铆钉116将突出部136固定至支撑结构142，其通过连杆连接至外围结构128。然后，按照前述方式执行管芯附接和线接合。参考图7C，在管芯附接和线接合之后，按照与参考图6C所述的方式类似的方式来执行包封过程。参考图7D，按照与参考图6D所述的方式类似的方式来执行引线修整和封装形成。
参考图8-10，示出了根据另一实施例的用于形成封装的多尔蒂放大器100以使得管芯附接区域完全没有铆钉116的方法。在该实施例中，散热块106在布置于散热块106的后表面124上的第一位置处被铆接至引线框126。亦即，铆钉116被提供在散热块106的作为管芯附接区域的对向侧上。
参考图8，根据该实施例，散热块106的体部分132具有较薄部分148和较厚部分150。如图8A所示，散热块106具有不均匀的厚度。散热块106的较厚部分150被提供在散热块106的中心区域。散热块106的较薄部分104被布置在中心区域的任一侧上。散热块106被配置为使得上表面118沿着较薄和较厚部分148、150中的单个平面延伸，如图8B所示。以此方式，管芯附接区域在较厚部分150和较薄部分148上方延伸。同时，散热块106的后表面124沿着不同的平面延伸。更具体而言，散热块106在较薄部分148中的后表面124相对于散热块106在较厚部分150中的后表面124而言被抬高(根据图8A的透视图)。
引线框126的支撑柱152在散热块106的下侧122处被铆接至散热块106的较薄部分148。然后，可以按照前述方式来执行管芯附接和线接合。然后，可以按照前述方式执行包封过程。在该实施例中，散热块106的后表面124以及因此铆钉被模制化合物120覆盖。同时，散热块106的在中心部分中的后表面124从模制化合物120暴露出来。
参考图9，示出了根据实施例的利用参考图8描述的散热块106的封装组装技术。如图9A所示，提供了参考图8描述的散热块106。如图9B所示，提供了引线框126。引线框126包括包围引线框126的外围的外围结构128。输入和输出引线110、112物理连接到外围结构128，并且朝向引线框126的中心从外围结构128向内延伸。此外，引线框126包括附接到连杆的铆钉焊盘154，其连接到引线框126的外围。
参考图9C，散热块106被放置在引线框126的中心，并且被铆接至散热块106的后表面124上的铆钉焊盘154。然后，可以按照前述方式执行管芯附接、线接合和包封。然后，在将模制化合物120硬化之后，可以对引线和连杆进行修整，以便将封装的器件从引线框126的外围结构128分离。
参考图10，示出了根据另一实施例的利用参考图8描述的散热块106的封装组装技术。如图10A所示，提供了参考图8A描述的散热块106。如图10B所示，提供了引线框126。引线框126与参考图9描述的引线框126的区别在于：引线框126不包括输入和输出引线110、112。取而代之，引线框126包括外围结构128、附接到连杆的铆钉焊盘154(该连杆又连接到引线框126的外围)以及四个支撑结构156，其连接到引线框126的外围。根据该技术的第一步骤，如图10C所示，散热块106被放置在引线框126的中心，并且被按照前述方式铆接至铆钉焊盘154。然后，如图10D所示，提供分立的(分离的)输入和输出引线110、112。输入和输出引线110、112包括从输入和输出引线110、112延伸出去的垂直和水平柱158。然后，如图10E所示，输入和输出引线110、112被放置在散热块106上方。垂直和水平柱158被铆接至四个支撑结构156。然后，可以按照前述方式执行管芯附接、线接合和包封。然后，在使模制化合物120硬化之后，可以对引线和连杆进行修整，以便将封装的器件从引线框126的外围结构128分离。
在参考图10所描述的技术中，散热块106的双厚度配置被有利地用于将输入和输出引线110、112与散热块106对准，以使得输入和输出引线110、112与散热块106横向重叠，同时与散热块106垂直间隔开。相比于传统的单厚度散热块106设计，本文公开的散热块106在被放置在引线框126上时位于较低位置。因此，需要可以由垂直偏移的垂直和水平柱158和/或垂直偏移的支撑结构156提供的微小的垂直间隔，来将输入和输出引线110、112放置在散热块106上方，使得在输入和输出引线110、112与散热块106之间具有一定的垂直间隔。在包封过程期间，模制化合物120占据了输入和输出引线110、112与散热块106之间的空间。这可以有利地在输入和输出引线110、112与散热块106之间产生固有电容。此外，横向重叠有利地缩短了实现接合线连接所需的距离。
参考图11，示出了根据实施例的弯曲引线配置。如图所示，输入和输出引线110、112弯曲，其第一部分158基本垂直于第二部分160。在包封之前，输入和输出引线110、112与散热块106按照所示的方式对准，以使得第一部分158沿着与散热块106的上表面118基本平行的方向从散热块106延伸出去。输入和输出引线110、112的第一部分158可以按照前述方式连接到引线框126的外围结构128。引线的第二部分160沿着与散热块106的侧壁162基本平行的方向延伸。散热块106的侧壁162在散热块106的上表面和后表面118、124之间延伸。
如图11C所示，管芯可以固定到散热块106的上表面118，并且导电接合线114可以用于将管芯连接到输入和输出引线110、112。然后，可以按照前述方式来执行包封。然后，在模制化合物120硬化之后，可以对引线和任何连杆(如果存在的话)进行修整，以便将封装的器件从引线框126的外围结构128分离。
根据图11所示的实施例，散热块106的上表面118与输入和输出引线110、112的第二部分160的上表面共平面。这通过使用平面(即，非下设)引线框而成为可能。结果，相比于其中输入和输出引线110、112被布置在散热块106的上表面118之上的配置，管芯与输入引线110之间的距离被缩短。
术语“基本上”包含与要求的绝对一致以及由于制造过程变化、组装以及可能引起偏离理想情况的其它因素而导致的略微偏离与要求的绝对一致。假设偏离在工艺容差之内以便实现实际的一致性并且本文描述的部件能够根据应用要求而起作用，术语“基本上”包含这些偏离中的任何偏离。
空间相对术语，例如“在…下方”、“在…之下”、“下”、“在…上方”、“上”等，用以便于描述，以解释一个元件相对于第二元件的定位。这些术语旨在包含除了与附图中所示的取向不同的取向之外的器件的不同取向。此外，诸如“第一”、“第二”等的术语也用于描述各个元件、区域、部分等，但并非旨在受限于此。类似的术语贯穿说明书指代类似的元件。
在前面提及的实施例中，封装的多尔蒂放大器100电路被用作示例。封装技术和对应的封装结构不限于这一普通电路类型，并且也不限于本文描述的具体电路。所公开的修改总体上适用于任何封装设计，其中，例如较大的管芯焊盘区域、较好的热耗散、较好的隔离、增大的引线到衬底电容等的本文描述的有益方面是有用的。
本文描述的各种封装技术以及对应的封装结构中的任何或全部可以在常用技术或结构中彼此组合，除非彼此不兼容。例如，参考图4描述的扩大的散热块106可以与参考图5-7所描述的无铆钉管芯焊盘设计中的任何一个相组合，其又可以与参考图11所描述的弯曲引线配置相组合。然而，参考图11所描述的弯曲引线配置与其中输入和输出引线110、112与散热块106重叠的实施例(例如，参考图10所述的实施例)不兼容。
如本文所使用的，术语“具有”、“含有”、“包括”、“包含”等是开放式术语，其指示所述元件或特征存在但并不排除其它元件或特征。冠词“一”、和“该”旨在包括复数形式和单数形式，除非上下文明确指示并非如此。
要理解的是，本文所述各个实施例的特征可以彼此组合，除非另外明确指出。
尽管本文例示并描述了具体实施例，但是本领域技术人员应当意识到，在不脱离本发明的范围的情况下，可以采用各种替代和/或等效实施方式取代所示和所描述的具体实施例。本申请旨在涵盖本文所讨论的具体实施例的任何适应性修改或变型。因此，意图是本发明仅由权利要求及其等效形式限定。

Claims (21)

1.一种形成半导体器件封装的方法，包括：
提供包括外围结构的引线框以及包括上表面和下表面的散热块，所述散热块附接到所述外围结构；
将半导体管芯附接到所述散热块；以及
在将所述散热块附接到所述外围结构的同时，用模制化合物包封所述半导体管芯，
其中，在所述包封之前，所述散热块完全没有紧固件。
2.根据权利要求1所述的方法，其中，包封所述半导体管芯包括：在所述散热块的整个上表面上形成所述模制化合物，而不在所述散热块的后表面上形成任何所述模制化合物。
3.根据权利要求2所述的方法，其中，在包封之后，所述半导体器件封装的下侧与所述散热块的后表面完全共延。
4.根据权利要求2所述的方法，其中，所述散热块的暴露出的后表面与所述模制化合物的横截面积之间的比率为1:1，所述模制化合物的横截面积是在与所述散热块的上表面平行的平面中测量的。
5.根据权利要求1所述的方法，其中，提供所述引线框包括：提供双厚度引线框，其中，所述外围结构具有第一厚度，并且其中，所述散热块具有大于所述第一厚度的第二厚度，并且其中，所述散热块被附接到所述外围结构并且由支撑柱物理支撑，所述支撑柱从所述外围结构朝向所述散热块的后表面向下弯曲。
6.根据权利要求1所述的方法，其中，所述散热块包括主体部分，并且其中，提供所述引线框包括：将所述散热块固定至支撑结构，所述支撑结构在所述散热块上的第一位置处连接到所述外围结构，所述第一位置被布置在所述主体部分的外部。
7.根据权利要求6所述的方法，其中，所述散热块包括从所述主体部分的侧面延伸出去的突出部，其中，所述第一位置被布置在所述突出部上，其中，包封所述半导体管芯包括：用所述模制化合物覆盖所述主体部分同时所述突出部的至少部分保持从所述模制化合物暴露出来，并且其中，在包封后所述突出部被修整。
8.根据权利要求7所述的方法，其中，所述突出部从所述主体部分的第一长侧延伸出去，并且其中，在将所述散热块固定至所述支撑结构期间，所述引线框被布置为使得被附接到所述外围结构的第一引线沿着与所述突出部平行的方向从所述第一长侧延伸出去。
9.根据权利要求7所述的方法，其中，所述突出部从所述主体部分的第二较短侧延伸出去，并且其中，在将所述散热块固定至所述支撑结构期间，所述引线框被布置为使得被附接到所述外围结构的第一引线沿着与所述突出部垂直的方向从所述主体部分延伸出去。
10.根据权利要求6所述的方法，其中，所述主体部分包括较薄部分和较厚部分，其中，所述第一位置被布置在所述散热块的在所述较薄部分中的后表面上，并且其中，包封所述半导体管芯包括：用所述模制化合物覆盖所述散热块的在所述较薄部分中的后表面，而所述散热块的在所述较厚部分中的后表面保持从所述模制化合物暴露出来。
11.根据权利要求10所述的方法，其中，所述引线框被提供有支撑柱，所述支撑柱从所述外围结构向内延伸，所述方法还包括：
提供从所述外围结构分离并且包括垂直柱和水平柱的分立的第一引线；
将所述第一引线对准成与所述散热块横向重叠，所述第一引线与所述散热块的上表面垂直间隔开；以及
将所述第一引线的垂直柱和水平柱固定至所述外围结构。
12.根据权利要求1所述的方法，其中，所述引线框还包括弯曲的第一引线，所述第一引线所具有的第一部分与第二部分基本垂直，并且其中，所述第一引线与所述散热块对准，以使得在包封之后所述第一部分从所述散热块延伸出去并且沿着与所述散热块的上表面基本平行的方向延伸，并且所述第二部分沿着与所述散热块的侧壁基本平行的方向延伸，所述侧壁在所述散热块的上表面和后表面之间延伸。
13.根据权利要求11所述的方法，其中，所述第一引线的第二部分与所述散热块的侧壁完全重叠。
14.一种形成半导体器件封装的方法，包括：
提供包括外围结构的引线框以及包括上表面和下表面的散热块，所述散热块附接到所述外围结构；
将半导体管芯附接到所述散热块；以及
在所述散热块被附接到所述外围结构的同时，用模制化合物包封所述半导体管芯，
其中：
包封所述半导体管芯包括：用所述模制化合物覆盖整个所述散热块，而所述散热块的整个后表面从所述模制化合物暴露出来，或者
将所述散热块在第一位置处附接至所述外围结构，所述第一位置位于所述散热块的上表面的外部，或者
所述引线框包括弯曲的第一引线，所述第一引线所具有的第一部分与第二部分基本垂直，并且所述第一引线与所述散热块对准，以使得在包封之后所述第一部分从所述散热块延伸出去并且沿着与所述散热块的上表面基本平行的方向延伸，并且所述第二部分沿着与所述散热块的侧壁基本平行的方向延伸，所述侧壁在所述散热块的上表面和后表面之间延伸。
15.根据权利要求14所述的方法，其中，包封所述半导体管芯包括用所述模制化合物覆盖所述散热块的整个上表面，而所述散热块的整个后表面从所述模制化合物暴露出来，并且其中，所述散热块的暴露出来的后表面与所述模制化合物的横截面积之间的比率为1:1，所述模制化合物的横截面积是在与所述散热块的上表面平行的平面中测量的。
16.根据权利要求14所述的方法，其中，通过将所述外围结构在从所述散热块的主体部分或者从所述散热块的后表面延伸出去的突出部处固定至所述散热块来将所述散热块附接到所述外围结构。
17.一种封装的半导体器件，包括：
散热块，所述散热块包括上表面以及与所述上表面相对的后表面；
半导体管芯，所述半导体管芯附接到所述散热块；
第一引线，所述第一引线电连接到所述半导体管芯；
模制体，所述模制体包封所述半导体管芯；
其中，所述第一引线从所述模制体突出出来，
其中，所述散热块的上表面没有紧固件。
18.根据权利要求17所述的封装的半导体器件，其中，所述半导体器件封装的后表面与所述散热块的后表面完全共延。
19.根据权利要求17所述的封装的半导体器件，其中，所述散热块完全没有紧固件。
20.根据权利要求17所述的封装的半导体器件，其中，所述散热块包括较薄部分和较厚部分，其中，所述散热块包括被布置在所述后表面上的紧固件，其中，所述紧固件由所述模制体覆盖，并且其中，所述散热块的后表面从所述较厚部分中的所述模制体暴露出来。
21.根据权利要求17所述的封装的半导体器件，其中，所述第一引线是弯曲的，所述第一引线所具有的第一部分与第二部分基本垂直，其中，所述第一部分从所述模制体突出出来并且基本平行于所述散热块的上表面，并且所述第二部分沿着与所述散热块的侧壁基本平行的方向延伸，所述侧壁在所述散热块的上表面和后表面之间延伸。
CN201810064102.8A 2017-01-23 2018-01-23 具有散热块以及无铆钉的管芯附接区域的半导体封装 Pending CN108346629A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/412,108 2017-01-23
US15/412,108 US10083899B2 (en) 2017-01-23 2017-01-23 Semiconductor package with heat slug and rivet free die attach area

Publications (1)

Publication Number Publication Date
CN108346629A true CN108346629A (zh) 2018-07-31

Family

ID=62813146

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810064102.8A Pending CN108346629A (zh) 2017-01-23 2018-01-23 具有散热块以及无铆钉的管芯附接区域的半导体封装

Country Status (4)

Country Link
US (1) US10083899B2 (zh)
JP (1) JP6668393B2 (zh)
CN (1) CN108346629A (zh)
DE (1) DE102018201013A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12009788B2 (en) 2019-03-28 2024-06-11 Macom Technology Solutions Holdings, Inc. In-transistor load modulation
EP3723282A1 (en) * 2019-04-12 2020-10-14 NXP USA, Inc. Power amplifier packages and systems incorporating design-flexible package platforms
US20220415763A1 (en) * 2019-11-29 2022-12-29 Ampleon Netherlands B.V. Lead Frame Based Molded Radio Frequency Package
US11581859B2 (en) * 2020-06-26 2023-02-14 Wolfspeed, Inc. Radio frequency (RF) transistor amplifier packages with improved isolation and lead configurations

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629656A (ja) * 1985-07-08 1987-01-17 Shinko Electric Ind Co Ltd リ−ドフレ−ム
JPH06163786A (ja) * 1992-11-27 1994-06-10 Sanyo Electric Co Ltd リードフレーム
US5360992A (en) * 1991-12-20 1994-11-01 Micron Technology, Inc. Two piece assembly for the selection of pinouts and bond options on a semiconductor device
CN101176204A (zh) * 2005-02-03 2008-05-07 德州仪器公司 具有直接附接的散热器的半导体装置
US20080283978A1 (en) * 2004-11-09 2008-11-20 Freescale Semiconductor, Inc. Leadframe For a Semiconductor Device

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5485037A (en) * 1993-04-12 1996-01-16 Amkor Electronics, Inc. Semiconductor device having a thermal dissipator and electromagnetic shielding
JPH0831986A (ja) * 1994-07-15 1996-02-02 Toyota Autom Loom Works Ltd 放熱板付半導体装置
EP0782184A1 (en) 1995-12-29 1997-07-02 STMicroelectronics S.r.l. Heat dissipating and supporting structure for a package
KR100259080B1 (ko) * 1998-02-11 2000-06-15 김영환 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지
US6831352B1 (en) * 1998-10-22 2004-12-14 Azimuth Industrial Company, Inc. Semiconductor package for high frequency performance
KR100335480B1 (ko) 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
JP3461332B2 (ja) * 1999-09-10 2003-10-27 松下電器産業株式会社 リードフレーム及びそれを用いた樹脂パッケージと光電子装置
JP4611579B2 (ja) 2001-07-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム、半導体装置およびその樹脂封止法
US20060192273A1 (en) 2005-02-25 2006-08-31 Texas Instruments Incorporated Integrated circuit package and method of manufacture thereof
TW200812023A (en) 2006-08-22 2008-03-01 Advanced Semiconductor Eng Heat slug for package structure
TWI351745B (en) 2007-11-23 2011-11-01 Advanced Semiconductor Eng Semiconductor package and heat slug thereof
JP5412532B2 (ja) * 2010-08-20 2014-02-12 パナソニック株式会社 半導体装置及びその製造方法
US9450547B2 (en) 2013-12-12 2016-09-20 Freescale Semiconductor, Inc. Semiconductor package having an isolation wall to reduce electromagnetic coupling
JP5910653B2 (ja) 2014-03-18 2016-04-27 トヨタ自動車株式会社 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法
US9960127B2 (en) * 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629656A (ja) * 1985-07-08 1987-01-17 Shinko Electric Ind Co Ltd リ−ドフレ−ム
US5360992A (en) * 1991-12-20 1994-11-01 Micron Technology, Inc. Two piece assembly for the selection of pinouts and bond options on a semiconductor device
JPH06163786A (ja) * 1992-11-27 1994-06-10 Sanyo Electric Co Ltd リードフレーム
US20080283978A1 (en) * 2004-11-09 2008-11-20 Freescale Semiconductor, Inc. Leadframe For a Semiconductor Device
CN101176204A (zh) * 2005-02-03 2008-05-07 德州仪器公司 具有直接附接的散热器的半导体装置

Also Published As

Publication number Publication date
US20180211907A1 (en) 2018-07-26
US10083899B2 (en) 2018-09-25
DE102018201013A1 (de) 2018-07-26
JP6668393B2 (ja) 2020-03-18
JP2018125526A (ja) 2018-08-09

Similar Documents

Publication Publication Date Title
CN108346629A (zh) 具有散热块以及无铆钉的管芯附接区域的半导体封装
US7875962B2 (en) Package for a power semiconductor device
US9613888B2 (en) Semiconductor device and semiconductor module
CN102412211B (zh) 电子器件
US9881856B1 (en) Molded intelligent power module
CN104766841B (zh) 具有带横向转向点和横向露出自由端的连接管脚的封装件
TW200541085A (en) Packaged integrated circuit with MLP leadframe and method of making same
US20110260314A1 (en) Die package and corresponding method for realizing a double side cooling of a die package
JP2014179443A (ja) 半導体装置及びその製造方法
JP6813259B2 (ja) 半導体装置
IT201800004209A1 (it) Dispositivo semiconduttore di potenza con relativo incapsulamento e corrispondente procedimento di fabbricazione
US20170127567A1 (en) Electronic device equipped with a heat sink
CN109952639A (zh) 半导体装置、逆变器单元及汽车
CN105097739A (zh) 具有不对称芯片安装区域和引线宽度的半导体器件封装体
CN105900234A (zh) 电力半导体装置
US8193620B2 (en) Integrated circuit package with enlarged die paddle
CN109285814A (zh) 电元件，电装置和封装
CN105702651B (zh) 具有暴露的接触焊垫和支撑集成电路裸片的引线的集成电路器件以及形成器件的方法
CN108417499A (zh) 空腔封装结构及其制造方法
CN109841598A (zh) 多相半桥驱动器封装以及制造方法
CN106158810B (zh) 用于ic封装的具有偏转的连接杆的引线框架
KR20200067175A (ko) 반도체 패키지를 위한 리벳없는 리드 체결
JP2015037103A (ja) 半導体装置及び半導体装置の製造方法
CN104952825B (zh) 包含具有槽口内引线的引线框架的半导体器件
US20230005846A1 (en) Semiconductor device and a method of manufacture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180731