JP2018125526A - ヒートスラグとリベットのないダイ取付領域とを有する半導体パッケージ - Google Patents

ヒートスラグとリベットのないダイ取付領域とを有する半導体パッケージ Download PDF

Info

Publication number
JP2018125526A
JP2018125526A JP2018008804A JP2018008804A JP2018125526A JP 2018125526 A JP2018125526 A JP 2018125526A JP 2018008804 A JP2018008804 A JP 2018008804A JP 2018008804 A JP2018008804 A JP 2018008804A JP 2018125526 A JP2018125526 A JP 2018125526A
Authority
JP
Japan
Prior art keywords
heat slug
heat
slug
peripheral structure
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018008804A
Other languages
English (en)
Other versions
JP6668393B2 (ja
Inventor
モハマド カハー バジュリ,
Kahar Bajuri Mohd
モハマド カハー バジュリ,
エドモンド サレス カバトバット,
Sales Cabatbat Edmund
エドモンド サレス カバトバット,
ゲイロード エヴァンゲリスタ クルス,
Evangelista Cruz Gaylord
ゲイロード エヴァンゲリスタ クルス,
アミルル アフィク フッド,
Afiq Hud Amirul
アミルル アフィク フッド,
テック シム リー,
Teck Sim Lee
テック シム リー,
ノーバート ジョーソン サントス,
Joson Santos Norbert
ノーバート ジョーソン サントス,
チュー リー タイ,
Chiew Li Tai
チュー リー タイ,
チン ウェイ ヤン,
Chin Wei Yang
チン ウェイ ヤン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of JP2018125526A publication Critical patent/JP2018125526A/ja
Application granted granted Critical
Publication of JP6668393B2 publication Critical patent/JP6668393B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49568Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4871Bases, plates or heatsinks
    • H01L21/4882Assembly of heatsink parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334Auxiliary members in encapsulations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • H01L23/49555Cross section geometry characterised by bent parts the bent parts being the outer leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49575Assemblies of semiconductor devices on lead frames
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48135Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49562Geometry of the lead-frame for devices being provided for in H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】 ヒートスラグとリベットのないダイ取付領域とを有する半導体パッケージを提供する。
【解決手段】 半導体デバイスパッケージを形成する方法は、周縁構造を有するリードフレームと、上面及び下面を有するヒートスラグとを設ける工程を含み、ヒートスラグは、周縁構造に取り付けられる。半導体ダイがヒートスラグに取り付けられる。この半導体ダイは、ヒートスラグが周縁構造に取り付けられている間に成形コンパウンドで封入される。ヒートスラグには封入前に留め具が完全にない。
【選択図】 図1

Description

本発明は、概して、半導体デバイスのパッケージングに関し、より詳細には、熱伝導性のヒートスラグ及び対応するパッケージ構造を有する半導体パッケージを形成する方法に関する。
半導体パッケージは、増幅器、制御装置、ASICデバイス、センサ等の集積回路を収容及び保護するために一般的に用いられている。半導体パッケージ内では、集積回路が基板に取り付けられている。半導体パッケージは、通常、集積回路を密閉し、湿気及びちり粒子から集積回路を保護するプラスチック又はセラミックなどの電気絶縁性封入材料を含む。集積回路の様々な端子に接続された導電性リード線は、半導体パッケージの外側からアクセス可能である。
パッケージの設計によっては、パッケージの基板は、いわゆる「ヒートスラグ」又は「ヒートシンク」として構成される。パッケージレベルのヒートスラグは、集積回路から熱を取り去るように設計される。通常、ヒートスラグは、熱伝導性材料(例えば、金属)から形成される。パッケージの構成によっては、ヒートスラグは、パッケージ上に取り付けられているダイに基準電位(例えば、アース)を提供する電気端子としても作用する。
設計者は、パッケージング設計を改善するために常に努力している。多大な関心を集めている注目に値する1つの設計上の考慮事項は、パッケージの総実装面積である。技術が進歩するにつれて、大半の電子部品の寸法及び/又はコストを低減させることが強く要求されている。別の注目すべき設計上の考慮事項は、熱放散である。最新の集積回路デバイスの面積当たりの熱消費は、デバイスが小型化されると同時により高速且つ高性能になるにつれて増加し続けている。結果として、最新の集積回路が過熱により故障又は性能低下するのを防止するための冷却対策に大きく重点が置かれるようになった。パッケージの総実装面積を低減させるという要求は、半導体パッケージの熱放散を最適化するという要求と矛盾することが多く、なぜなら、通常、より強力な冷却をもたらすためにより大きいヒートシンクが用いられるからである。
RFアプリケーションは、パッケージ設計に関して独自の課題を提示する。多くのパッケージ化されたRFデバイスは、2つ以上の集積回路と、それらの集積回路をパッケージのリード線に接続する対応するボンドワイヤとを含む。これらの集積回路は、通常、高周波数で動作するため、ボンドワイヤ間で誘導結合が起きる可能性が高い。この誘導結合は、信号の完全性を損なわせ得る干渉を引き起こすことがあり、全面的な故障を引き起こすことさえある。パッケージの寸法が減少し続けるにつれて、この問題はより大きい課題を提示し、なぜなら、様々な集積回路間の電気的絶縁の達成がより困難になるからである。現在の絶縁技術は、パッケージの様々な集積回路間に遮蔽構造を設けることを含む。しかしながら、これらの遮蔽構造は、貴重なパッケージ空間を利用する。
半導体デバイスパッケージを形成する方法を開示する。一実施形態によれば、この方法は、周縁構造を有するリードフレームと、上面及び下面を有するヒートスラグとを設ける工程を含み、ヒートスラグは、周縁構造に取り付けられる。半導体ダイがヒートスラグに取り付けられる。この半導体ダイは、ヒートスラグが周縁構造に取り付けられている間に成形コンパウンドで封入される。ヒートスラグには封入前に留め具が完全にない。
別の実施形態によれば、この方法は、周縁構造を有するリードフレームと、上面及び下面を有するヒートスラグとを設ける工程を含み、ヒートスラグは、周縁構造に取り付けられる。半導体ダイがヒートスラグに取り付けられる。この半導体ダイは、ヒートスラグが周縁構造に取り付けられている間に成形コンパウンドで封入される。(1)半導体ダイを封入する工程は、ヒートスラグの背面全体が成形コンパウンドから露出されている間にダイ取付領域全体を成形コンパウンドで覆う工程を含むか、又は(2)ヒートスラグは、ヒートスラグの上面の外側にある第1の位置で周縁構造に取り付けられるか、又は(3)リードフレームは、第2の部分に実質的に垂直な第1の部分で曲げられる第1のリード線を含み、及びこの第1のリード線は、ヒートスラグと整列され、それにより、封入後、第1の部分は、ヒートスラグから離れてヒートスラグの上面と実質的に平行な方向に延在し、及び第2の部分は、ヒートスラグの側壁と実質的に平行な方向に延在し、この側壁は、ヒートスラグの上面と背面との間に延在する。
一実施形態によれば、パッケージ化された半導体デバイスが開示され、このパッケージ化された半導体デバイスは、上面と、上面と反対側の背面とを含むヒートスラグを含む。半導体ダイがヒートスラグに取り付けられる。第1のリード線が半導体ダイに電気的に接続される。成形体が半導体ダイを封入する。第1のリード線は、成形体から外部に突出する。ヒートスラグの上面には留め具がない。
図面の要素は、必ずしも互いに対して正確な縮尺になっていない。同様の参照符号は、対応する同様の部分を示す。様々な図示した実施形態の特徴は、それらが互いに排除し合わない限り組み合わせることができる。実施形態は、図面で示され、以降に続く説明で詳述される。
一実施形態による、パッケージ化されたドハティ増幅器の内部構成を平面図の観点から示す。 一実施形態による、パッケージ化されたドハティ増幅器の外観を等角図法の観点から示す。 一実施形態による、パッケージ化されたドハティ増幅器の下側部分を示す。 図4A及び図4Bを含み、一実施形態によるパッケージ化されたドハティ増幅器を示し、このドハティ増幅器では、パッケージの下側部分はヒートスラグの背面と完全に同一の広がりを有する。図4Aは、パッケージの下側部分を示す。図4Bは、パッケージの断面図を示す。 図5A、5B、5C、及び5Dを含み、一実施形態による、パッケージ化されたドハティ増幅器を形成するためのリベットなしの技術を示す。図5Aは、ダイ取付及び封入前のリードフレーム及びヒートスラグの平面図の観点を示す。図5Bは、ダイ取付及び封入前のリードフレーム及びヒートスラグの側面図の観点を示す。図5Cは、封入後且つリードの切取前のデバイスの平面図の観点を示す。図5Dは、封入後且つリードの切取後のデバイスの平面図の観点を示す。 図6A、6B、6C、及び6Dを含み、一実施形態による、パッケージ化されたドハティ増幅器を形成するための技術を示し、このパッケージ化されたドハティ増幅器では、ダイ取付領域の外側にあるヒートスラグの突出部にリベットが設けられる。図6Aは、ダイ取付及び封入前のリードフレーム及びヒートスラグの平面図の観点を示す。図6Bは、ダイ取付及び封入前のリードフレーム及びヒートスラグの側面図の観点を示す。図6Cは、封入後且つリードの切取前のデバイスの平面図の観点を示す。図6Dは、封入後且つリードの切取後のデバイスの平面図の観点を示す。 図7A、7B、7C、及び7Dを含み、別の実施形態による、パッケージ化されたドハティ増幅器を形成するための技術を示し、このパッケージ化されたドハティ増幅器では、ダイ取付領域の外側にあるヒートスラグの突出部にリベットが設けられる。図7Aは、ダイ取付及び封入前のリードフレーム及びヒートスラグの平面図の観点を示す。図7Bは、ダイ取付及び封入前のリードフレーム及びヒートスラグの側面図の観点を示す。図7Cは、封入後且つリードの切取前のデバイスの平面図の観点を示す。図7Dは、封入後且つリードの切取後のデバイスの平面図の観点を示す。 図8A及び8Bを含み、別の実施形態による、2種類の厚さを有する矩形本体部分を有するヒートスラグを示し、ここで、矩形本体部分の底面側にリベット位置が配置される。図8Aは、ヒートスラグの背面を示す。図8Bは、ヒートスラグの上面118を示す。 図9A、9B及び9Cを含み、一実施形態による、パッケージ化された半導体デバイスを図8のヒートスラグを用いて形成するための技術を示す。図9Aは、ヒートスラグの平面図を示す。図9Bは、リードフレームの平面図を示す。図9Cは、リードフレームに取り付けられたヒートスラグを示す。 図10A、10B、10C、10D及び10Eを含み、別の実施形態による、パッケージ化された半導体デバイスを図8のヒートスラグを用いて形成するための技術を示す。図10Aは、ヒートスラグの平面図を示す。図10Bは、リードフレームの平面図を示す。図10Cは、リードフレームに取り付けられたヒートスラグを示す。図10Dは、取付前の入力リード線の平面図である。図10Eは、リードフレームに取り付けられた入力リード線を示す。 図11A、11B、及び11Cを含み、下方に曲がる入力リード線及び出力リード線を有するパッケージ化された半導体デバイスを形成するための技術を示す。図11Aは、ダイ取付及びワイヤボンディング前のヒートスラグ及びリード線の側面図を示す。図11Bは、ダイ取付及びワイヤボンディング前のヒートスラグ及びリード線の等角図を示す。図11Cは、ダイ取付及びワイヤボンディング後のヒートスラグ及びリード線の側面図を示す。
図1を参照すると、一実施形態によるドハティ増幅器100半導体パッケージの内部構成が図示されている。この図は、ドハティ増幅器100用の集積回路、リードフレーム、及び電気的接続の例示的なレイアウトを示す。集積回路は主増幅器102及びピーキング増幅器104を含み、これらの増幅器は、それぞれ例えばMOSFET(金属酸化膜半導体電界効果トランジスタ)、LDMOS(横方向拡散金属酸化膜半導体)デバイス、又はHEMT(高電子移動度トランジスタ)デバイス等のトランジスタダイとして実装することができる。これらのトランジスタダイは、パッケージの基板に直接的に面し且つ基板106と直接的に電気的に接触する基準端子(例えば、ソース端子)を有する垂直デバイスとして構成される。トランジスタダイの入力端子及び出力端子(例えば、ゲート端子及びドレイン端子)は、トランジスタダイの上側に配置される。更に、集積回路は、基板106上に取り付けられ基板106と電気的に接続されたチップコンデンサ108を含むことができる。これらのチップコンデンサ108は、パッケージ化されたドハティ増幅器100に組み込まれる入力及び出力インピーダンス整合回路網の一部を形成するために使用される。
基板106は、銅、アルミニウム、及びそれらの合金などの導電性で且つ熱伝導性の材料から形成される。基板106は、パッケージ化されたドハティ増幅器100のための基準電位端子を提供する。更に、基板106は、トランジスタダイから熱を放散させるように構成されたヒートスラグとして作用する。
パッケージには、主増幅器102及びピーキング増幅器104の両方のための入力及び出力端子を提供する導電性の入力リード線及び出力リード線110、112が含まれる。主増幅器102、ピーキング増幅器104、チップコンデンサ108、及び入力及び出力リード線110、112間の電気的接続は、多数の導電性ボンドワイヤ114によって提供される。これらの電気的接続を完成させるために、リボンなどの一般的に知られている様々な電気的接続技術の任意のものを使用することもできる。
パッケージはまた、パッケージ化されたドハティ増幅器100のための別個の電気端子を提供する追加のリード線115も含むことができる。図示された実施形態では、この追加のリード線115は、追加のボンドワイヤ114によって出力整合回路網に接続されたDCバイアスリード線として構成される。
図1に図示されたパッケージの設計では、リベット116(即ち、金属の留め具)は基板106の上面118上に配置される。これらのリベット116は、パッケージの組立工程中、基板106をリードフレームに物理的に取り付けるのに用いられる。見てとれるように、リベット116は、基板106の上面118上の利用可能なダイ取付領域を実質的に減少させる。従って、リベット116が存在するため、所与の寸法の基板106に対する基板106の上面118上の利用可能なダイ取付領域は減少する。
図2及び3を参照すると、一実施形態によるパッケージ化されたドハティ増幅器100の外観が図示されている。パッケージ化されたドハティ増幅器100は、図1に図示した集積回路及び電気的接続を封入し保護する、熱硬化性プラスチックなどの電気的絶縁性成形コンパウンド120を含む。成形コンパウンド120は、オーバーモールド技術などの従来から知られている様々な成形技術の任意のものに従って形成することができる。成形コンパウンド120は、集積回路及びボンドワイヤ114を完全に封入する一方、リード線が成形コンパウンド120から外部に突出するようにパッケージリード線を部分的に覆う。
パッケージ化されたドハティ増幅器100は、プリント回路基板などの大局回路とインターフェースするように設計される。例えば、パッケージ化されたドハティ増幅器100をプリント回路基板のソケット内に配置して、回路基板の導電線がパッケージの様々なリード線に直接的に接触し電気的に接続するようにすることができる。
図3に示すように、パッケージ化されたドハティ増幅器100半導体の下側部分122が図示されている。見てとれるように、下側部分122の一部は、露出された導体を含む。この露出された導体は、集積回路が上に取り付けられる基板106の背面124に相当する。この設計により、パッケージ化されたドハティ増幅器100が外部のヒートシンクとインターフェースすることが可能になり、この外部のヒートシンクは、プリント回路基板のソケット内に設けることができる。成形コンパウンド120は、基板106の周りを外側被覆しており、それにより、成形コンパウンド120は、パッケージ化されたドハティ増幅器100の下側部分122の周縁部の周りに存在する。
本明細書で説明する実施形態によれば、パッケージ化されたドハティ増幅器100は、性能/コストを改善するために幾つかの側面で修正される。第1の修正点は、基板106、即ちヒートスラグ106の設計に関する。以下で更に説明する実施形態によれば、ヒートスラグ106が拡大される。一実施形態によれば、ヒートスラグ106は、パッケージ化されたドハティ増幅器100の下側部分122全体を占める。この構成は、集積回路から熱を運び出す熱伝導構造を広げることにより、より高い熱伝達効率をもたらす。更に、パッケージ化されたドハティ増幅器100が外部のヒートシンクと接続された場合、ヒートスラグ106と外部のヒートシンクとの接触表面積が最大になる。更に、この構成により、パッケージのリード線(即ち、入力及び出力リード線110、112)とヒートスラグ106との横方向の重なりがより大きくなることが可能になる。この重なりは、入力及び出力リード線110、112とヒートスラグ106(基準電位に結び付けられている)との間により多くの静電容量をもたらす。この静電容量は、パッケージ化されたドハティ増幅器100のための入力及び出力インピーダンス整合を提供するために有利に利用することができる。様々なシミュレーションによれば、本発明者らは、基板の静電容量に対するこの優勢が、図1〜3を参照して説明した設計と比較して200%〜300%増加され得ることを発見した。
パッケージ化されたドハティ増幅器100の第2の修正点は、リベット116に関する。本明細書で説明する実施形態によれば、ダイ取付領域、即ちヒートスラグ106の上面118にはリベット116が完全にない。この設計を達成するために幾つかの異なるパッケージ組立技術が提案される。いずれの場合でも、ヒートスラグ106のダイ取付領域からリベット116を取り除くことにより、ダイ取付領域の寸法が有益に増加する。設計によっては、リベット116を取り除くことにより、(図1の観点から)利用可能なx軸横方向の空間が約3.1mm増加し、ダイ取付領域の全般的な寸法(即ち、ダイを上に取り付けるための、ヒートスラグ106の上面118上の利用可能な空間)が約27%増加する。この修正点により、主増幅器102とピーキング増幅器104との間の間隔をより広くすることができ、このより広い間隔により、ボンドワイヤ114間の電気的絶縁がより良好になり、結合の可能性がより低くなる。この修正点は、実施形態によっては、リード線のピッチ(即ち、隣接するパッケージリード線の中央間の距離)を有益に増加させることができ、且つ/又はリード線の間隔(即ち、隣接するリード線の端間の距離)を有益に増加させることができる。重ねて、これはより良好な電気的絶縁につながる。或いは、この修正点は、ダイとリード線との間に同様の間隔を維持しながら、パッケージ化されたドハティ増幅器100の寸法を低減するのに使用することができる。
パッケージ化されたドハティ増幅器100の第3の修正点は、リード線の構成に関する。一実施形態によれば、ヒートスラグ106に接近する入力及び出力リード線110、112の内側部分は、ヒートスラグ106の側壁に面するように下方に曲げられる。この修正点は、入力及び出力リード線110、112とヒートスラグ106との重なりを取り除く。設計によっては、これを取り除くことにより、利用可能なy軸横方向の空間が約4.37mm増加し、ダイパッドの全般的な寸法(即ち、ダイを上に取り付けるための、ヒートスラグ106の上面118上の利用可能な空間)が約22%増加する。これが、このパッケージ設計において上述したリベット116の除去と組み合わせられると、約52%のダイパッドの全般的な寸法の増加を達成することができる。この修正点の追加の利点は、入力及び出力リード線110、112の曲げられた部分とヒートスラグ106の側壁との重なりのため、入力及び出力リード線110、112とヒートスラグ106との間の静電容量が増加することである。
図4を参照すると、一実施形態による、拡大されたヒートスラグ106を有するパッケージ化されたドハティ増幅器100が図示されている。図3に図示した実施形態と比べると、外側被覆が取り除かれている。実施形態によれば、パッケージの下側部分122は実質的に金属性であり、即ち、少なくとも95%が金属性であり、実施形態によっては完全に金属性であり得る。即ち、パッケージの下側部分122は、いかなる成形コンパウンドも実質的にないか又は完全にない。一実施形態によれば、半導体デバイスパッケージの下側部分122は、ヒートスラグ106の背面124と完全に同一の広がりを有する。即ち、ヒートスラグ106は可能な限り最大限に拡大され、それにより、パッケージの下側部分122全体がヒートスラグ106によって提供される。一方、ヒートスラグ106の上面118は、半導体ダイ及びボンドワイヤ114を封入するように成形コンパウンド120によって完全に覆われ得る。成形処理は、ヒートスラグ106の背面124全体が成形コンパウンド120から露出されるような方法で行われる。
一実施形態によれば、ヒートスラグ106の露出された背面124と成形コンパウンド120の断面積との比は1:1である。成形コンパウンド120の断面積は、ヒートスラグ106の上面118と平行な平面に沿っている。従って、成形体がヒートスラグ106の露出された背面124よりも大きい、図3に図示した実施形態とは対照的に、ヒートスラグ106と成形体とは同じ横方向の実装面積を有する。
図5を参照すると、一実施形態による、ダイ取付領域にリベット116が完全にないように、パッケージ化されたドハティ増幅器100を形成するための方法が図示されている。図5のこの技術は、ヒートスラグ106をリードフレーム126に固定するためにいかなるリベットも使用しない。この技術によれば、ヒートスラグ106はリードフレーム126の一部として一体化して形成される。一実施形態によれば、このリードフレーム126は、2種類の厚さを有するリードフレーム126である。一実施形態では、周縁構造128、入力リード線110、及び出力リード線112は、第1の厚さを有し、ヒートスラグ106は、第1の厚さよりも大きい第2の厚さを有する。このようにして、ヒートスラグ106に必要な厚さを達成することができる。
図5A及び図5Bに示すように、ヒートスラグ106は、リードフレーム126の周縁構造128に接続する支持支柱130に物理的に接続され、且つこの支持支柱130によって支持される。図示した実施形態では、周縁構造128は囲まれた環の形状である。しかしながら、他の形状も可能である。入力及び出力リード線110、112は、リードフレーム126の周縁構造128にも接続している。図5Bに見られるように、支持支柱130は、周縁構造128からヒートスラグ106の背面124に向けて下方に曲がる。従って、リードフレームは、ヒートスラグ106がリードフレーム126の他の特徴(の下方)に垂直にオフセットされる、いわゆる「ダウンセット」構成を有する。
図5A及び図5Bに図示されたリードフレーム126が提供されると、例えば前述した方法で半導体ダイをヒートスラグ106の上面118に取り付けることができ、半導体ダイをリード線に接続するボンドワイヤ114を形成することができる。その後、図5Cに示すように、電気的絶縁性の成形コンパウンド120をヒートスラグ106の上に形成することができる。その後、図5Dに示すように、リード線切取及びパッケージ形成処理が行われ、それにより、パッケージリード線及び支持支柱130が周縁構造128から分離され、切り取られる。
図6を参照すると、別の実施形態による、ダイ取付領域にリベット116が完全にないように、パッケージ化されたドハティ増幅器100を形成するための方法が図示されている。この実施形態では、ヒートスラグ106は本体部分132を含む。矩形の本体部分132の下側部分134は、例えば図4に図示するようなパッケージの下側部分122を提供する。矩形の本体部分132の上側部分は、ヒートスラグ106のためのダイ取付領域を提供する。しかしながら、図1の実施形態と異なり、リベットがダイ取付領域の外に移動される。結果として、本体部分132の上面118全体がダイ取付領域として使用可能である。従って、ダイを、本体部分132の側端まで本体部分132のいずれの箇所にも配置することができる。
図6の実施形態におけるヒートスラグ106は、主本体部分132の第1の長い側部138から離れて延在する突出部136を含む。リードフレーム126はヒートスラグ106と整列され、それにより、入力リード線110も、突出部136と平行な方向に第1の長い側部138から離れて延在する。即ち、リードフレーム126は、入力リード線110が突出部136と平行になり且つ突出部136から離間されるようにヒートスラグ106と整列される。更に、ヒートスラグ106は、第1の側部138と反対側にある主本体部分132の第3の長い側部140から離れて延在する突出部136を含む。リードフレーム126は、第3の長い側部140から離れて延在する突出部136が出力リード線112から離間され且つ平行になるように整列される。4つの突出部136が例として図示されているが、これらの突出部136の幾つかを省略することができ、また様々な異なる構成が可能である。例えば、ヒートスラグ106は、突出部136の2つがヒートスラグ106の反対側にあるか、又は同じ側にあるように構成することができる。
図示した実施形態では、突出部136は矩形の形状である。しかしながら、これは1つの例に過ぎず、突出部136に対して様々な異なる形状が可能である。一実施形態によれば、ヒートスラグ106は、いわゆる2種類の標準厚さを有するヒートスラグ106である。この構成の例を図6Bに示す。この実施形態では、ヒートスラグ106は、異なる厚さの2つの領域で構成される。ヒートスラグ106の厚い方の領域は主本体部分132に対応し、ヒートスラグ106の薄い方の領域は突出部136に対応する。
図6Aを参照すると、ヒートスラグ106は、突出部136の第1の位置に設けられるリベット116を用いてリードフレーム126に取り付けらる。リベット116は、タイバーによって周縁構造128に接続される支持構造142に突出部136を固定する。結果として、ヒートスラグ106は、リードフレーム126の周縁構造128に物理的に固定され、周縁構造128によって吊るされる。固定されると、前述した方法で半導体ダイをヒートスラグ106に取り付け電気的に接続することができる。その後、半導体ダイの入力及び出力端子とパッケージリード線との間のワイヤボンドを前述した方法で形成することができる。リベット116により、ヒートスラグ106がこの処理中に所定の位置に確実に保持されることが確保される。
図6Cを参照すると、ダイ取付及びワイヤボンディング後に封入処理が行われる。この処理中、半導体ダイ及びワイヤボンドは、前述した方法で電気絶縁性の成形コンパウンド120で封入される。成形コンパウンド120は、ヒートスラグ106の主本体部分132上にのみ形成され、突出部136の少なくとも一部の上には形成されない。従って、封入後、突出部136及びリベットは成形コンパウンド120から露出される。
図6Dを参照すると、封入後、リード切取処理が行われる。この処理中、パッケージ化されたデバイスをリードフレーム126の周縁構造128から取り外すように入力及び出力リード線110、112が切断される。成形コンパウンド120が既に硬化しているため、リード線及びヒートスラグ106は、リードフレーム126による物理的な支持をもはや必要としない。従って、封入処理後、リベットはもはや必要なくなる。従って、突出部136は、リード線の切取処理中に、同時に、又はリード線と共通の切取処理中に切り取ることができる。従って、突出部136及びリード線が取り除かれる。ヒートスラグ106の2種類の標準厚さを有する構成のため、突出部136は、従来のリード線切取技術からしても十分に薄い。
図7を参照すると、別の実施形態による、ダイ取付領域にリベット116が完全にないように、パッケージ化されたドハティ増幅器100を形成するための方法が図示されている。この実施形態では、突出部136は、主本体部分132の第2の短い側部144から離れて延在する。図7Bに示すように、突出部136が主本体部分132よりも薄くなるように、ヒートスラグ106は、2種類の標準厚さを有するヒートスラグ106として構成することができる。図7Aに示すように、ヒートスラグ106は、図6Aに示したのと同様の方法でリードフレーム126の中央に配置される。この実施形態では、突出部136は、入力及び出力リード線110、112に垂直な方向にヒートスラグ106から離れて延在する。図7Aに示すように、ヒートスラグ106は、突出部136上の第1の位置でリードフレームにリベット留めされる。リベット116は、タイバーによって周縁構造128に接続される支持構造142に突出部136を固定する。その後、ダイ取付及びワイヤボンディングが前述した方法で行われる。図7Cを参照すると、ダイ取付及びワイヤボンディング後、図6Cを参照して説明したのと同様の方法で封入処理が行われる。図7Dを参照すると、図6Dを参照して説明したのと同様の方法でリード線切取及びパッケージ形成が行われる。
図8〜図10を参照すると、別の実施形態による、ダイ取付領域にリベット116が完全にないように、パッケージ化されたドハティ増幅器100を形成するための方法が図示されている。この実施形態では、ヒートスラグ106は、ヒートスラグ106の背面124上に配置される第1の位置でリードフレーム126にリベット留めされる。即ち、リベット116は、ヒートスラグ106のダイ取付領域の反対側に面した側の上に設けられる。
図8を参照すると、この実施形態によれば、ヒートスラグ106の本体部分132は、より薄い部分148及びより厚い部分150を有する。図8Aに示すように、ヒートスラグ106は不均一な厚さを有する。ヒートスラグ106のより厚い部分150は、ヒートスラグ106の中央領域に設けられている。ヒートスラグ106のより薄い部分148は、この中央領域の両側に配置される。ヒートスラグ106は、図8Bに示すように、より薄い部分148及びより厚い部分150における単一の平面に沿って上面118が延在するように構成される。このようにして、ダイ取付領域は、より厚い部分150及びより薄い部分148の上に延在する。一方、ヒートスラグ106の背面124は、異なる複数平面に沿って延在する。より詳細には、ヒートスラグ106の背面124は、より厚い部分150におけるヒートスラグ106の背面124に対して、より薄い部分148において(図8Aの観点から)高くなっている。
リードフレーム126の支持支柱152は、ヒートスラグ106の下側部分122でヒートスラグ106のより薄い部分148にリベット留めされる。その後、前述した方法でダイ取付及びワイヤボンディングを行うことができる。その後、前述した方法で封入を行うことができる。この実施形態では、ヒートスラグ106の背面124と、従ってリベットとは、成形コンパウンド120で覆われる。一方、ヒートスラグ106の背面124の中央部分は、成形コンパウンド120から露出される。
図9を参照すると、一実施形態による、図8を参照して説明したヒートスラグ106を利用するパッケージ組立技術が図示されている。図9Aに示すように、図8を参照して説明したヒートスラグ106が設けられる。図9Bに示すように、リードフレーム126が設けられる。リードフレーム126は、リードフレーム126の周縁部を囲む周縁構造128を含む。入力及び出力リード線110、112は、周縁構造128に物理的に接続され、周縁構造128からリードフレーム126の中央に向かって内側に延びる。更に、リードフレーム126は、リードフレーム126の周縁部に接続されるタイバーに取り付けられたリベットパッド154を含む。
図9Cを参照すると、ヒートスラグ106は、リードフレーム126の中央に配置され、ヒートスラグ106の背面124上のリベットパッド154にリベット留めされる。その後、前述した方法でダイの取付、ワイヤボンディング、及び封入を行うことができる。その後、成形コンパウンド120が硬化した後、パッケージ化されたデバイスをリードフレーム126の周縁構造128から取り外すようにリード線及びタイバーを切り取ることができる。
図10を参照すると、別の実施形態による、図8を参照して説明したヒートスラグ106を利用するパッケージ組立技術が図示されている。図10Aに示すように、図8を参照して説明したヒートスラグ106が設けられる。図10Bに示すように、リードフレーム126が設けられる。このリードフレーム126は、入力及び出力リード線110、112を含まないという点で、このリードフレーム126は、図9を参照して説明したリードフレーム126と異なる。代わり、このリードフレーム126は、周縁構造128と、リードフレーム126の周縁部に接続されるタイバーに取り付けられたリベットパッド154と、リードフレーム126の周縁部に接続される4つの支持構造156とを含む。この技術の第1の工程によれば、図10Cに示すように、ヒートスラグ106をリードフレーム126の中央に配置して、前述した方法でリベットパッド154にリベット留めする。その後、図10Dに示すように、別個の(隣とつながっていない)入力及び出力リード線110、112が設けられる。入力及び出力リード線110、112は、入力及び出力リード線110、112から離れて延在する垂直及び水平の支柱158を含む。その後、図10Eに示すように、入力及び出力リード線110、112がヒートスラグ106の上方に配置される。垂直及び水平の支柱158は、4つの支持構造156にリベット留めされる。その後、前述した方法でダイの取付、ワイヤボンディング、及び封入を行うことができる。その後、成形コンパウンド120が硬化した後、パッケージ化されたデバイスをリードフレーム126の周縁構造128から取り外すようにリード線及びタイバーを切り取ることができる。
図10を参照して説明する技術では、ヒートスラグ106の2種類の厚さを有する構成を有利に利用して、入力及び出力リード線110、112がヒートスラグ106と横方向に重なる一方、ヒートスラグ106から垂直方向に離間されるように、入力及び出力リード線110、112をヒートスラグ106と整列させる。従来の単一厚さのヒートスラグ106の設計と比較すると、ここで開示するヒートスラグ106は、リードフレーム126に配置された場合により低く位置する。従って、入力及び出力リード線110、112とヒートスラグ106との間に幾らかの垂直の離隔距離を伴って入力及び出力リード線110、112をヒートスラグ106の上方に配置するために、垂直にオフセットされた垂直及び水平の支柱158及び/又は垂直にオフセットされた支持構造156によってもたらすことができる僅かな垂直の離隔距離が必要である。封入処理中、成形コンパウンド120が入力及び出力リード線110、112とヒートスラグ106との間の空間を占有する。これにより、入力及び出力リード線110、112とヒートスラグ106との間に固有の静電容量を有利に生成することができる。更に、横方向の重なりにより、ボンドワイヤの接続を実現するのに必要な距離が有利に短くなる。
図11を参照すると、一実施形態による屈曲したリード線構成が図示されている。図に示すように、入力及び出力リード線110、112は、第2の部分160に実質的に垂直な第1の部分158で曲げられる。封入に先立って、第1の部分158が、ヒートスラグ106の上面118と実質的に平行な方向にヒートスラグ106から離れて延在するように、入力及び出力リード線110、112は、図示した方法でヒートスラグ106と整列される。入力及び出力リード線110、112の第1の部分158は、前述した方法でリードフレーム126の周縁構造128に接続され得る。リード線の第2の部分160は、ヒートスラグ106の側壁162と実質的に平行な向きに延在する。ヒートスラグ106の側壁162は、ヒートスラグ106の上面118と背面124との間に延在する。
図11Cに示すように、ダイをヒートスラグ106の上面118に取り付けることができ、導電性のボンドワイヤ114を用いてダイを入力及び出力リード線110、112に接続させることができる。その後、前述した方法で封入を行うことができる。その後、成形コンパウンド120が硬化した後、パッケージ化されたデバイスをリードフレーム126の周縁構造128から取り外すようにリード線及びタイバー(存在する場合)を切り取ることができる。
図11に示す実施形態によれば、ヒートスラグ106の上面118は、入力及び出力リード線110、112の第2の部分160の上面と同一平面上にある。これは、平面状の(即ち、ダウンセットではなない)リードフレームを用いることによって可能になる。その結果、入力及び出力リード線110、112がヒートスラグ106の上面118の上方に配置される構成と比べて、ダイと入力リード線110との間の距離が短くなる。
「実質的に」という用語は、要件への絶対的な適合に加えて、理想からの偏りを引き起こし得る製造処理のばらつき、組立、及び他の要因による、要件への絶対的な適合からの軽微なずれを包含する。実際的な適合を達成するようにずれが処理許容誤差の範囲内であり、本明細書に記載する構成要素が用途の要件に従って機能することを条件として、「実質的に」という用語は、これらのずれのいずれも包含する。
「下」、「下方」、「下側」、「上」、「上側」などの空間的な比較上の用語は、ある要素の第2の要素に対する位置を説明する際に説明を容易にするために使用される。これらの用語は、図に図示した向きと異なる向きに加えて、デバイスの異なる向きを包含することを意図している。更に、「第1の」、「第2の」などの用語は、様々な要素、領域、部分等を説明するために使用され、限定することを意図したものではない。説明全体を通じて、同様の用語は同様の要素を指す。
前述の実施形態では、パッケージ化されたドハティ増幅器100回路は一例として用いられた。パッケージ化技術及び対応するパッケージ構造は、この一般的な回路型に限定されるものではなく、また、本明細書に記載する特定の回路に限定されるものでもない。開示された修正形態は、例えば、より広いダイパッド領域、より優れた熱放散、より良好な絶縁、基板静電容量に対する優勢の増加など、本明細書に記載する有益な方法が役立つ任意のパッケージ設計に一般的に適用可能である。
本明細書に記載する様々なパッケージ化技術及び対応するパッケージ構造の任意のもの又は全ては、互いに非互換でない限り共通の技術又は構造で互いに組み合わせることができる。例えば、図4を参照して説明した、拡大されたヒートスラグ106は、図5〜7を参照して説明したリベットのないダイパッド設計のいずれか1つと組み合わせることができ、このリベットのないダイパッド設計のいずれかは、図11を参照して説明した屈曲したリード線構成と組み合わせることができる。しかしながら、図11を参照して説明した屈曲したリード線構成は、図10を参照して説明した実施形態など、入力及び出力リード線110、112がヒートスラグ106と重なり合う実施形態と互換性がない。
本明細書で使用する場合、「有する」、「含有する」、「包含する」、「含む」などの用語は、オープンエンドの用語であり、記載された要素又は特徴の存在を示すが、追加の要素又は特徴を排除するものではない。冠詞「1つの(a)」、「1つの(an)」及び「その(the)」は、文脈上特段の断りがない限り、単数に加えて複数も含むことが意図されている。
本明細書に記載する様々な実施形態の特徴は、特に断りのない限り互いに組み合わせられ得ることが理解されるべきである。
本明細書では、特定の実施形態について図示し説明したが、本発明の範囲から逸脱することなく、様々な代替の及び/又は均等な実装形態が、図示し説明した特定の実施形態を置き換え得ることが当業者に理解されるであろう。本出願は、本明細書で考察した特定の実施形態の任意の改変形態又は変形形態を包含することを意図している。従って、本発明は、特許請求の範囲及びその均等物によってのみ限定されることが意図されている。
100 ドハティ増幅器
102 主増幅器
104 ピーキング増幅器
106 ヒートスラグ
108 チップコンデンサ
110 入力リード線
112 出力リード線
114 導電性ボンドワイヤ
115 追加のリード線
116 リベット
118 上面
120 電気的絶縁性成形コンパウンド
122 下側部分
124 背面
126 リードフレーム
128 周縁構造
130 支持支柱
132 本体部分
134 下側部分
136 突出部
138 第1の長い側部
140 第3の長い側部
142 支持構造
144 第2の短い側部
148 より薄い部分
150 より厚い部分
152 支持支柱
154 リベットパッド
156 支持構造
158 第1の部分
160 第2の部分
162 側壁

Claims (21)

  1. 半導体デバイスパッケージを形成する方法であって、
    周縁構造を含むリードフレームと、上面及び下面を含むヒートスラグとを設ける工程であって、前記ヒートスラグは、前記周縁構造に取り付けられる、工程と、
    半導体ダイを前記ヒートスラグに取り付ける工程と、
    前記ヒートスラグが前記周縁構造に取り付けられている間に前記半導体ダイを成形コンパウンドで封入する工程と
    を含み、
    前記ヒートスラグには前記封入前に留め具が完全にない、方法。
  2. 前記半導体ダイを封入する工程は、前記ヒートスラグの背面上に前記成形コンパウンドを何ら形成することなく、前記ヒートスラグの前記上面全体に前記成形コンパウンドを形成する工程を含む、請求項1に記載の方法。
  3. 封入後、前記半導体デバイスパッケージの下側部分は、前記ヒートスラグの前記背面と完全に同一の広がりを有する、請求項2に記載の方法。
  4. 前記ヒートスラグの露出された前記背面と前記成形コンパウンドの断面積との比は、1:1であり、前記成形コンパウンドの前記断面積は、前記ヒートスラグの前記上面と平行な平面で測定される、請求項2に記載の方法。
  5. 前記リードフレームを設ける工程は、2種類の厚さを有するリードフレームを設ける工程を含み、前記周縁構造は、第1の厚さを有し、前記ヒートスラグは、前記第1の厚さよりも大きい第2の厚さを有し、前記ヒートスラグは、前記周縁構造に取り付けられ、且つ前記周縁構造から前記ヒートスラグの背面に向かって下方に曲がる支持支柱によって物理的に支持される、請求項1に記載の方法。
  6. 前記ヒートスラグは、主本体部分を含み、前記リードフレームを設ける工程は、前記ヒートスラグ上の第1の位置で前記周縁構造に接続される支持構造に前記ヒートスラグを固定する工程を含み、前記第1の位置は、前記主本体部分の外側に配置される、請求項1に記載の方法。
  7. 前記ヒートスラグは、前記主本体部分の側部から離れて延在する突出部を含み、前記第1の位置は、前記突出部上に配置され、前記半導体ダイを封入する工程は、前記突出部の少なくとも一部が前記成形コンパウンドから露出されたままである間に前記主本体部分を前記成形コンパウンドで覆う工程を含み、前記突出部は、封入後に切り取られる、請求項6に記載の方法。
  8. 前記突出部は、前記主本体部分の第1の長い側部から離れて延在し、前記リードフレームは、前記周縁構造に取り付けられる第1のリード線が、前記突出部と平行な方向に前記第1の長い側部から離れて延在するように、前記ヒートスラグの前記支持構造への固定中に配置される、請求項7に記載の方法。
  9. 前記突出部は、前記主本体部分の第2のより短い側部から離れて延在し、前記リードフレームは、前記周縁構造に取り付けられる第1のリード線が、前記突出部に垂直な方向に前記主本体部分から離れて延在するように、前記ヒートスラグの前記支持構造への固定中に配置される、請求項7に記載の方法。
  10. 前記主本体部分は、より薄い部分とより厚い部分とを含み、前記第1の位置は、前記より薄い部分における前記ヒートスラグの前記背面上に配置され、前記半導体ダイを封入する工程は、前記より厚い部分における前記ヒートスラグの前記背面が前記成形コンパウンドから露出されたままである間に、前記より薄い部分における前記ヒートスラグの前記背面を前記成形コンパウンドで覆う工程を含む、請求項6に記載の方法。
  11. 前記リードフレームは、前記周縁構造から内側に延在する支持支柱が設けられ、前記方法は、
    前記周縁構造から分離され、且つ垂直及び水平の支柱を含む別個の第1のリード線を設ける工程と、
    前記第1のリード線を前記ヒートスラグと横方向に重なり合うように整列させる工程であって、前記第1のリード線は、前記ヒートスラグの前記上面から垂直に離間される、工程と、
    前記第1のリード線の前記垂直及び水平の支柱を前記周縁構造に固定する工程と
    を更に含む、請求項10に記載の方法。
  12. 前記リードフレームは、第2の部分に実質的に垂直な第1の部分で曲げられる第1のリード線を更に含み、前記第1のリード線は、前記ヒートスラグと整列され、それにより、封入後、前記第1の部分は、前記ヒートスラグから離れて前記ヒートスラグの前記上面と実質的に平行な方向に延在し、及び前記第2の部分は、前記ヒートスラグの側壁と実質的に平行な方向に延在し、前記側壁は、前記ヒートスラグの前記上面と前記背面との間に延在する、請求項1に記載の方法。
  13. 前記第1のリード線の前記第2の部分は、前記ヒートスラグの側壁と完全に重なり合う、請求項12に記載の方法。
  14. 半導体デバイスパッケージを形成する方法であって、
    周縁構造を含むリードフレームと、上面及び下面を含むヒートスラグとを設ける工程であって、前記ヒートスラグは、前記周縁構造に取り付けられる、工程と、
    半導体ダイを前記ヒートスラグに取り付ける工程と、
    前記ヒートスラグが前記周縁構造に取り付けられている間に前記半導体ダイを成形コンパウンドで封入する工程と
    を含み、
    前記半導体ダイを封入する工程は、前記ヒートスラグの背面全体が前記成形コンパウンドから露出されている間に前記ヒートスラグ全体を前記成形コンパウンドで覆う工程を含むか、又は
    前記ヒートスラグは、前記ヒートスラグの前記上面の外側にある第1の位置で前記周縁構造に取り付けられるか、又は
    前記リードフレームは、第2の部分に実質的に垂直な第1の部分で曲げられる第1のリード線を含み、及び前記第1のリード線は、前記ヒートスラグと整列され、それにより、封入後、前記第1の部分は、前記ヒートスラグから離れて前記ヒートスラグの前記上面と実質的に平行な方向に延在し、及び前記第2の部分は、前記ヒートスラグの側壁と実質的に平行な方向に延在し、前記側壁は、前記ヒートスラグの前記上面と前記背面との間に延在する、方法。
  15. 前記半導体ダイを封入する工程は、前記ヒートスラグの前記背面全体が前記成形コンパウンドから露出されている間に前記ヒートスラグの前記上面全体を前記成形コンパウンドで覆う工程を含み、前記ヒートスラグの露出された前記背面と前記成形コンパウンドの断面積との比は、1:1であり、前記成形コンパウンドの前記断面積は、前記ヒートスラグの前記上面と平行な平面で測定される、請求項14に記載の方法。
  16. 前記ヒートスラグは、前記ヒートスラグの主本体部分又は前記ヒートスラグの前記背面から離れて延在する突出部で前記周縁構造を前記ヒートスラグに固定することによって前記周縁構造に取り付けられる、請求項14に記載の方法。
  17. パッケージ化された半導体デバイスであって、
    上面と、前記上面の反対側の背面とを含むヒートスラグと、
    前記ヒートスラグに取り付けられた半導体ダイと、
    前記半導体ダイに電気的に接続される第1のリード線と、
    前記半導体ダイを封入する成形体と
    を含み、
    前記第1のリード線は、前記成形体から外部に突出し、
    前記ヒートスラグの前記上面には留め具がない、パッケージ化された半導体デバイス。
  18. 前記半導体デバイスパッケージの背面は、前記ヒートスラグの前記背面と完全に同一の広がりを有する、請求項17に記載のパッケージ化された半導体デバイス。
  19. 前記ヒートスラグには留め具が完全にない、請求項17に記載のパッケージ化された半導体デバイス。
  20. 前記ヒートスラグは、より薄い部分とより厚い部分とを含み、前記ヒートスラグは、前記背面に配置された留め具を含み、前記留め具は、前記成形体によって覆われ、前記ヒートスラグの前記背面は、前記より厚い部分で前記成形体から露出される、請求項17に記載のパッケージ化された半導体デバイス。
  21. 前記第1のリード線は、第2の部分に実質的に垂直な第1の部分で曲げられ、前記第1の部分は、前記成形体から外部に突出し、且つ前記ヒートスラグの前記上面と実質的に平行であり、及び前記第2の部分は、前記ヒートスラグの側壁と実質的に平行な方向に延在し、前記側壁は、前記ヒートスラグの前記上面と前記背面との間に延在する、請求項17に記載のパッケージ化された半導体デバイス。
JP2018008804A 2017-01-23 2018-01-23 ヒートスラグとリベットのないダイ取付領域とを有する半導体パッケージ Expired - Fee Related JP6668393B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/412,108 US10083899B2 (en) 2017-01-23 2017-01-23 Semiconductor package with heat slug and rivet free die attach area
US15/412,108 2017-01-23

Publications (2)

Publication Number Publication Date
JP2018125526A true JP2018125526A (ja) 2018-08-09
JP6668393B2 JP6668393B2 (ja) 2020-03-18

Family

ID=62813146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018008804A Expired - Fee Related JP6668393B2 (ja) 2017-01-23 2018-01-23 ヒートスラグとリベットのないダイ取付領域とを有する半導体パッケージ

Country Status (4)

Country Link
US (1) US10083899B2 (ja)
JP (1) JP6668393B2 (ja)
CN (1) CN108346629A (ja)
DE (1) DE102018201013A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022527051A (ja) * 2019-03-28 2022-05-30 ウルフスピード インコーポレイテッド トランジスタ内負荷変調

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3723282A1 (en) * 2019-04-12 2020-10-14 NXP USA, Inc. Power amplifier packages and systems incorporating design-flexible package platforms
WO2021107769A1 (en) * 2019-11-29 2021-06-03 Ampleon Netherlands B.V. Lead frame based molded radio frequency package
US11581859B2 (en) * 2020-06-26 2023-02-14 Wolfspeed, Inc. Radio frequency (RF) transistor amplifier packages with improved isolation and lead configurations

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06163786A (ja) * 1992-11-27 1994-06-10 Sanyo Electric Co Ltd リードフレーム
US5360992A (en) * 1991-12-20 1994-11-01 Micron Technology, Inc. Two piece assembly for the selection of pinouts and bond options on a semiconductor device
JPH0831986A (ja) * 1994-07-15 1996-02-02 Toyota Autom Loom Works Ltd 放熱板付半導体装置
JP2001148456A (ja) * 1999-09-10 2001-05-29 Matsushita Electronics Industry Corp リードフレーム及びそれを用いた樹脂パッケージと光電子装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS629656A (ja) * 1985-07-08 1987-01-17 Shinko Electric Ind Co Ltd リ−ドフレ−ム
US5485037A (en) * 1993-04-12 1996-01-16 Amkor Electronics, Inc. Semiconductor device having a thermal dissipator and electromagnetic shielding
EP0782184A1 (en) 1995-12-29 1997-07-02 STMicroelectronics S.r.l. Heat dissipating and supporting structure for a package
KR100259080B1 (ko) * 1998-02-11 2000-06-15 김영환 히트 스프레드를 갖는 리드 프레임 및 이를 이용한반도체 패키지
US6831352B1 (en) * 1998-10-22 2004-12-14 Azimuth Industrial Company, Inc. Semiconductor package for high frequency performance
KR100335480B1 (ko) 1999-08-24 2002-05-04 김덕중 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
JP4611579B2 (ja) 2001-07-30 2011-01-12 ルネサスエレクトロニクス株式会社 リードフレーム、半導体装置およびその樹脂封止法
MY139795A (en) * 2004-11-09 2009-10-30 Freescale Semiconductor Inc Leadframe for a semiconductor device
US20060170080A1 (en) * 2005-02-03 2006-08-03 Zuniga-Ortiz Edgar R Semiconductor device having directly attached heat spreader
US20060192273A1 (en) 2005-02-25 2006-08-31 Texas Instruments Incorporated Integrated circuit package and method of manufacture thereof
TW200812023A (en) 2006-08-22 2008-03-01 Advanced Semiconductor Eng Heat slug for package structure
TWI351745B (en) 2007-11-23 2011-11-01 Advanced Semiconductor Eng Semiconductor package and heat slug thereof
WO2012023236A1 (ja) * 2010-08-20 2012-02-23 パナソニック株式会社 半導体装置及びその製造方法
US9450547B2 (en) 2013-12-12 2016-09-20 Freescale Semiconductor, Inc. Semiconductor package having an isolation wall to reduce electromagnetic coupling
JP5910653B2 (ja) 2014-03-18 2016-04-27 トヨタ自動車株式会社 放熱板付きリードフレーム、放熱板付きリードフレームの製造方法、半導体装置、および半導体装置の製造方法
US9960127B2 (en) * 2016-05-18 2018-05-01 Macom Technology Solutions Holdings, Inc. High-power amplifier package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5360992A (en) * 1991-12-20 1994-11-01 Micron Technology, Inc. Two piece assembly for the selection of pinouts and bond options on a semiconductor device
JPH06163786A (ja) * 1992-11-27 1994-06-10 Sanyo Electric Co Ltd リードフレーム
JPH0831986A (ja) * 1994-07-15 1996-02-02 Toyota Autom Loom Works Ltd 放熱板付半導体装置
JP2001148456A (ja) * 1999-09-10 2001-05-29 Matsushita Electronics Industry Corp リードフレーム及びそれを用いた樹脂パッケージと光電子装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022527051A (ja) * 2019-03-28 2022-05-30 ウルフスピード インコーポレイテッド トランジスタ内負荷変調
JP7383041B2 (ja) 2019-03-28 2023-11-17 ウルフスピード インコーポレイテッド トランジスタ内負荷変調
US12009788B2 (en) 2019-03-28 2024-06-11 Macom Technology Solutions Holdings, Inc. In-transistor load modulation

Also Published As

Publication number Publication date
CN108346629A (zh) 2018-07-31
US20180211907A1 (en) 2018-07-26
US10083899B2 (en) 2018-09-25
DE102018201013A1 (de) 2018-07-26
JP6668393B2 (ja) 2020-03-18

Similar Documents

Publication Publication Date Title
US7582958B2 (en) Semiconductor package
US6630726B1 (en) Power semiconductor package with strap
US9613888B2 (en) Semiconductor device and semiconductor module
US5594234A (en) Downset exposed die mount pad leadframe and package
JP6668393B2 (ja) ヒートスラグとリベットのないダイ取付領域とを有する半導体パッケージ
US8058720B2 (en) Semiconductor package
US20130161803A1 (en) Semiconductor Package with Conductive Heat Spreader
JP2009135444A (ja) パワー半導体デバイスのためのパッケージ
KR20010037247A (ko) 반도체패키지
US10163752B2 (en) Semiconductor device
US10840164B2 (en) Wire bonded package with single piece exposed heat slug and leads
US20060097371A1 (en) Resin-sealed semiconductor device, leadframe with die pads, and manufacturing method for leadframe with die pads
US9620438B2 (en) Electronic device with heat dissipater
CN110021565B (zh) 具有芯片载体的至少部分暴露的内侧壁的包封式无引线封装
US20110298112A1 (en) Semiconductor module and semiconductor device
KR101388857B1 (ko) 반도체 패키지 및 반도체 패키지 제조 방법
US8810014B2 (en) Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame
JP6597499B2 (ja) 半導体装置およびその製造方法
US20110198741A1 (en) Integrated Circuit Package with Enlarged Die Paddle
CN109841598B (zh) 多相半桥驱动器封装以及制造方法
CN106158810B (zh) 用于ic封装的具有偏转的连接杆的引线框架
CN111201597A (zh) 用于半导体封装件的无铆接引线紧固
CN217280757U (zh) 用于小型表面安装器件的半导体封装结构
CN202712183U (zh) 半导体模块
JP7193008B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190611

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190910

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200226

R150 Certificate of patent or registration of utility model

Ref document number: 6668393

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees