CN105097739A - 具有不对称芯片安装区域和引线宽度的半导体器件封装体 - Google Patents

具有不对称芯片安装区域和引线宽度的半导体器件封装体 Download PDF

Info

Publication number
CN105097739A
CN105097739A CN201510267361.7A CN201510267361A CN105097739A CN 105097739 A CN105097739 A CN 105097739A CN 201510267361 A CN201510267361 A CN 201510267361A CN 105097739 A CN105097739 A CN 105097739A
Authority
CN
China
Prior art keywords
wire
lead
amplifier
nude film
chip mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510267361.7A
Other languages
English (en)
Other versions
CN105097739B (zh
Inventor
A·科姆波施
H·胡戈
S·I·周
S·沃德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wofu Semiconductor Co ltd
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105097739A publication Critical patent/CN105097739A/zh
Application granted granted Critical
Publication of CN105097739B publication Critical patent/CN105097739B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6611—Wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Amplifiers (AREA)

Abstract

本公开涉及具有不对称芯片安装区域和引线宽度的半导体器件封装体。提供一种半导体器件封装体，包括具有顶部表面的固态金属基体以及在顶部表面上的导电的芯片安装区域。传导引线的第一对和第二对被附接到基体并且在相反方向上彼此远离地延伸。第一放大器和第二放大器被附接到顶部表面并且电气连接到引线的第一对和第二对。第一对和第二对通过引线的内边沿侧之间的水平间隙而隔开。在水平间隙中的与基体的边沿垂直地延伸的参考线将芯片安装区域划分为第一芯片安装部分和第二芯片安装部分。第一芯片安装部分的区域小于第二芯片安装部分的区域。与第三引线和第四引线相比，第一引线和第二引线具有更小的宽度。

Description

具有不对称芯片安装区域和引线宽度的半导体器件封装体
技术领域
本发明一般地涉及半导体器件封装，并且更具体地涉及将器件封装体的芯片安装区域和引线宽度定制为多路放大器的不同裸片尺寸。
背景技术
半导体封装体普遍地应用在集成电路应用中。一个普通的半导体器件封装体布置包括用作散热器的基底以及可以放置在基底上方使得在基底的上方形成内部空腔的盖体。例如半导体芯片的集成电路以及其他的电气组件可以被放置在空腔内并且电气连接到从基体向外延伸的传导引线。传导引线实现封装体和例如印刷电路板之类的基座之间的电气连接。由此，经封装的布置允许电路和外部设备之间容易的电气连接，而同时保护半导体芯片以及电气连接不受例如湿气、粉尘等的损害性环境条件的影响。
封装体设计师一直致力于寻求改进封装设计。一个显著的设计考虑因素是封装体的总占地面积。降低封装体的总占地面积可以有益地降低并入经封装的器件的物体的尺寸以及/或者成本。两个实质性影响封装体的总占地面积的参数是基底的尺寸和引线的尺寸。也就是说，可以通过降低这些特征的尺寸来降低封装体的总占地面积。然而，降低这些特征的尺寸引入了其他的设计复杂度。基底必须保持足够的尺寸来容纳半导体器件的裸片区域。此外，引线必须保持足够的横截区域来容纳与经封装的电气器件相关联的电流。这样，经封装的器件的物理和电气要求约束了降低封装体的总占地面积的能力。
发明内容
根据一个实施例，公开了一种半导体器件封装体。所述半导体器件封装体包括具有顶部表面的固态金属基体以及在顶部表面上的导电的芯片安装区域。第一对传导引线附接到基体并且与基体绝缘。所述第一对包括第一引线和第二引线，该第一引线和第二引线彼此远离地延伸，使得第一引线横向延伸到基体的第一边沿之外并且第二引线横向延伸到基体的与第一边沿相对的第二边沿之外。第二对传导引线附接到基体并且与基体绝缘。所述第二对包括第三引线和第四引线，该第三引线和第四引线彼此远离地延伸，使得第三引线横向延伸到第一边沿之外并且第四引线横向延伸到第二边沿之外。第一放大器附接到顶部表面并且包括被电气连接到第一引线的第一端子以及被电气连接到第二引线的第二端子。第二放大器附接到顶部表面并且包括被电气连接到第三引线的第一端子以及被电气连接到第四引线的第四端子。通过在第一引线和第三引线的内边沿侧之间以及在第二引线和第四引线的内边沿侧之间的水平间隙，第一对与第二对被隔开。在水平间隙中的垂直于基体的第一边沿和第二边沿延伸的参考线将芯片安装区域划分为第一芯片安装部分和第二芯片安装部分。第一芯片安装部分的区域小于第二芯片安装部分的区域。与第三引线和第四引线相比，第一引线和第二引线具有更小的宽度。
根据另一个实施例，提供经封装的多尔蒂(Doherty)放大器。所述放大器包括具有顶部表面的固态金属基体以及在顶部表面上的导电的芯片安装区域。芯片安装区域被划分为第一芯片安装部分和第二芯片安装部分。主放大器附接到第一区域内的顶部表面。峰值放大器附接到第二区域内的顶部表面。第一传导引线和第二传导引线电气连接到主放大器的栅极端子和漏极端子。第一引线和第二引线在相反方向上远离基体地横向延伸。第三传导引线和第四传导引线电气连接到峰值放大器的栅极端子和漏极端子。第三引线和第四引线在相反方向上远离基体地横向延伸。主放大器的裸片区域小于峰值放大器的裸片区域。主放大器的裸片宽度小于峰值放大器的裸片宽度。第一芯片安装部分的区域对应于主放大器的裸片区域，并且第二芯片安装部分的区域对应于峰值放大器的裸片区域。第一引线和第二引线的宽度对应于主放大器的裸片宽度，并且第三引线和第四引线的宽度对应于峰值放大器的裸片宽度。
根据另一个实施例，提供一种经封装的RF功率放大器。所述放大器包括具有顶部表面的固态金属基体以及在顶部表面上的导电的芯片安装区域。所述芯片安装区域被划分为第一芯片安装部分和第二芯片安装部分。第一放大器附接到第一区域内的顶部表面。第二放大器附接到第二区域内的顶部表面。第一传导引线和第二传导引线电气连接到第一放大器的栅极端子和漏极端子。第一引线和第二引线在相反方向上远离基体地横向延伸。第三传导引线和第四传导引线电气连接到第二放大器的栅极端子和漏极端子。第三引线和第四引线在相反方向上远离基体地横向延伸。第一放大器的裸片区域小于第二放大器的裸片区域。第一放大器的裸片宽度小于第二放大器的裸片宽度。第一芯片安装部分的区域对应于第一放大器的裸片区域，并且第二芯片安装部分的区域对应于第二放大器的裸片区域。第一引线和第二引线的宽度对应于第一放大器的裸片宽度，并且第三引线和第四引线的宽度对应于第二放大器的裸片宽度。
在阅读了下面的详细描述并且浏览了附图之后，本领域的技术人员将会认识到附加的特征和优势。
附图说明
附图中的元素并不必然彼此成比例。相同的参考标号指代相对应的相似的部分。除非彼此排斥，否则各种示例性的实施例的特征可以组合。在附图中对实施例进行描绘并且在随后的描述中对实施例进行详述。
图1描绘了根据一个实施例的被电气连接有多路放大器的半导体器件封装体的自顶向下透视图。
图2包括图2A和图2B，描绘了根据一个实施例的具有附接到表面的盖体从而在多路放大器之上提供内部空腔的半导体器件封装体的自顶向下透视图和侧面透视图。
具体实施方式
此处所描述的实施例提供一种半导体封装体，其可被用于有效地容纳两个或多个具有基本不同的区域占用和/或电流承载需求的集成电路。这种布置的一个例子是多尔蒂(Doherty)放大器，其为多路放大器。多尔蒂放大器配置包括峰值放大器和主放大器。在较低的功率操作范围下，主放大器是可操作的，而峰值放大器是关断的。在特定功率阈值之上，峰值放大器变得可操作。由于两个放大器在不同功率范围下操作，通常在主放大器和峰值放大器的芯片区域之间存在差异。例如，峰值放大器的芯片区域可以是主放大器的芯片区域的两倍尺寸。此外，功率范围的差异可能导致两个放大器之间的不同电流需求。这样，对于其中一个放大器的优选引线尺寸可能对于另一个放大器而言不太优良。
具有优势地，这里所描述的实施例提供一种与两种不同集成电路的区域占用和电流承载需求成比例地对裸片安装区域和引线尺寸进行不对称分配的半导体封装体。也就是，两个集成电路的裸片安装区域和引线尺寸不相等。例如，在具有大于主放大器的峰值放大器的多尔蒂放大器中，裸片安装区域和引线尺寸是不同的并且对应于峰值放大器和主放大器的各自的需求。结果是，相较于无视不同尺寸放大器的尺度而对称地分配裸片安装区域和引线尺寸的封装体设计而言，经封装的多尔蒂放大器的总体占地面积可以被降低。
参照图1，描绘了半导体器件封装体100的一个实施例。封装体100包括具有顶部表面104的固态金属基体102。该固态金属基体102可以由铜、铝以及提供热传导的类似材料来形成。根据一个实施例，固态金属基体102被配置为散热器，从而使热量远离布置在顶部表面104之上的器件而耗散掉。可替代地，固态金属基体102可以由热绝缘材料来形成。在顶部表面104上形成导电的芯片安装区域106。导电的芯片安装区域106可以由例如铜、铝等的导电材料来形成。
引线的第一对108和第二对110远离封装体100地横向延伸。横向方向指的是平行于顶部表面104的方向。封装体100可以位于例如印刷电路板之类的基座(receptacle)之上，使得顶部表面104在垂直于横向方向的垂直方向上与基座隔开。引线远离基体102地横向延伸以允许与基座的电气连接。
第一对108包括第一引线112和第二引线114，第一引线112和第二引线114彼此远离地延伸，使得第一引线112横向延伸到基体102的第一边沿116之外并且第二引线114横向延伸到基体的与第一边沿116相对的第二边沿118之外。以类似的方式，第二对110包括第三引线120和第四引线122，第三引线120和第四引线122彼此远离地延伸，使得第三引线120横向延伸到第一边沿116之外并且第四引线122横向延伸到第二边沿118之外。第一对108和第二对110彼此相邻。也就是说，半导体器件封装体100被配置有至少四个引线，其中第一引线112和第三引线120在与第二引线114和第四引线122相反的方向上远离基体102而延伸。图1另外描绘了两个远离封装体100而延伸的附加引线124、126。这些附加引线124、126可以被用于向安装在芯片安装区域106上的器件提供DC信号。可选地，引线124、126可以连接到沿着靠近芯片安装区域106的侧边的顶部表面104延伸的导体，以使得DC信号和器件之间的电气连接的距离最小化。引线124、126为可选的并且可以在没有它们的情况下提供封装体100。
第一对108和第二对110的引线112、114、120和122中的每一个附接到基体102并且与基体102绝缘。根据一个实施例，在芯片安装区域106之外的区域中的顶部表面104上提供绝缘膜128。第一引线112、第二引线114、第三引线120以及第四引线122可以与绝缘膜128邻接并且与芯片安装区域106绝缘。
可以使用引线的第一对108和第二对110作为参考点，来将芯片安装区域106划分为两个独立的安装部分。布置第一对108和第二对110使得电气组件可以被放置在相反朝向的引线(112和114或是120和122)之间并且与这些引线电气连接。在第一对108和第二对110之间可以绘制参考线130，该参考线130将芯片安装区域106划分为第一芯片安装部分132和第二芯片安装部分134。如图1所示，参考线130沿着与基体102的第一边沿116和第二边沿118垂直的横向方向而延伸。参考线130位于将第一对108和第二对110相分离的水平间隙136中。水平间隙136位于第一引线112和第三引线120的内边沿侧138之间以及第二引线114和第四引线122的内边沿侧138之间。这样，在参考线130左侧上的所有的芯片安装区域106(从图1的视角来看)代表第一安装部分132。参考线130右侧上的所有的芯片安装区域106(从图1的视角来看)代表第二安装部分134。
第一芯片安装部分132和第二芯片安装部分134具有不同的尺度，从而以空间有效的方式来在相反朝向的引线(112和114或是120以及122)之间容纳不同尺度的电气器件。此外，第一引线112和第二引线114具有与第三引线120和第四引线122不同的尺度。这种差异允许引线的每一对108、110与引线112、114、120、122连接到的器件在物理上对准，并且允许引线的每一对108、110具有与不同尺度的电气器件的尺度成比例的电流承载能力。
根据一个实施例，第一芯片安装部分132的区域小于第二芯片安装部分134的区域。此外，第一引线112和第二引线114具有与第三引线120和第四引线122相比更小的宽度。引线的宽度被测量为在垂直于参考线130的方向上的内边沿侧138和外边沿侧140之间的最大间隔距离。可代替地，第一芯片安装部分132的区域可以大于第二芯片安装部分134的区域，并且第一引线112和第二引线114可以具有与第三引线120和第四引线122相比更大的宽度。
图1进一步描绘了被附接到芯片安装区域106中的顶部表面104的第一放大器142和第二放大器144。第一放大器142包括被电气连接到第一引线112的第一端子146以及被电气连接到第二引线114的第二端子148。同样，第二放大器144包括被电气连接到第三引线120的第一端子150以及被电气连接到第四引线122的第二端子152。电气连接指的是在两个端子之间的直接电气连接，而没有在任一方向上打断电流流动的中间组件。第一放大器142可以完全布置在第一安装部分132内。也就是说，第一放大器142没有任何部分延伸进入第二安装部分134。类似地，第二放大器146可以完全布置在第二安装部分134内。
根据一个实施例，第一放大器142和第二放大器144被配置为RF(射频)功率放大器。例如，第一放大器142和第二放大器144可以被配置为多尔蒂放大器，其中第一放大器142为主放大器并且其中第二放大器144为峰值放大器。主放大器可以由第一裸片154来形成并且峰值放大器可以由第二裸片156和第三裸片158来形成。也就是说，峰值放大器可以由两个具有共同输入/输出连接的裸片156、158来形成。封装体100可以容纳源极向下配置的裸片154、156、158。根据一个实施例，第一裸片154、第二裸片156和第三裸片158包括在底部侧上的被电气连接到芯片安装区域106的源极端子。也就是说，芯片安装区域106可以形成被电气连接到多尔蒂放大器中的所有裸片154、156、158的共同源极端子。第一裸片154的栅极端子，其可以是第二端子148，可以电气连接到第二引线114，并且第一裸片154的漏极端子，其可以是第一端子146，可以电气连接到第一引线112。第二裸片156和第三裸片158的栅极端子，其可以是第二端子152，可以电气连接到第四引线122，并且第二裸片156和第三裸片158的漏极端子，其可以是第一端子150，可以电气连接到第三引线120。
如可从图1中看到的，第一放大器142(即主放大器)的裸片区域小于第二放大器144(即峰值放大器)的裸片区域。根据一个实施例，第一裸片154、第二裸片156和第三裸片158中的每一个在尺寸上基本相等，使得峰值放大器与主放大器的总体裸片区域之间的比率大约为2比1。也就是说，第二裸片156和第三裸片158总体所需要的安装空间量大致是第一裸片154所需要的安装空间尺寸的两倍。可替代地，峰值放大器可以用尺寸与主放大器的第一裸片154的尺寸不同的单一裸片来形成。这导致了峰值放大器和主放大器之间在裸片区域上的相似的差异。峰值放大器和主放大器的总裸片区域之间的比率可能依据应用需求而发生变化。进一步，主放大器可能要求较之峰值放大器而言更大的裸片区域。也就是说，峰值放大器和主放大器的总裸片区域之间的比率可以接近于1比2。
根据一个实施例，第一芯片安装部分132的区域对应于主放大器的裸片区域，并且第二芯片安装部分134的区域对应于峰值放大器的裸片区域。如在这里所使用的，术语“对应于”描述了两项的尺度之间的直接关系。例如，主放大器的裸片区域可以按照1比4的比率与第一芯片安装部分132的区域相互关联。主放大器的宽度可以大致与第一芯片安装部分132的宽度相同，而主放大器的高度可以大致为第一芯片安装部分132的高度的四分之一。如果需要更大的主放大器，则通过按比例地增加第一芯片安装部分132的区域(例如通过增加宽度)来保持1比4的比例。其他的对应比率是可能的，只要在各项的尺度之间具有依赖关系。
根据一个实施例，第二芯片安装部分134和第一芯片安装部分132的区域之间的比率等于或是基本上接近主放大器和峰值放大器的区域之间的比率。例如，第一裸片154、第二裸片156以及第三裸片158中的每一个可以在尺寸上基本上相等，使得峰值放大器和主放大器的总裸片区域之间的比率接近2比1。同样地，第二芯片安装部分134和第一芯片安装部分132的区域之间的比率可以大致为2比1。
根据一个实施例，第一引线112和第二引线114的宽度对应于主放大器的裸片宽度。此外，第三引线120和第四引线122的宽度可以对应于峰值放大器的裸片宽度。主放大器的裸片宽度可以小于峰值放大器的裸片宽度。根据一个实施例，主放大器的裸片宽度对应于第一裸片154的宽度，并且峰值放大器的裸片宽度对应于第二裸片156和第三裸片158的总体宽度。
此外，引线宽度的比率可以对应于或是等于裸片宽度的比率。这种关系假设在每一对108、110中的引线112、114以及120、122二者具有彼此相等的宽度。当第一裸片、第二裸片和第三裸片具有基本上相等的尺度时，峰值放大器的裸片宽度和主放大器的裸片宽度的比率接近2比1。类似地，第三引线120和第四引线122的宽度与第一引线112和第二引线114的宽度的比率大致为2比1。
具有优势地，上面所描述的引线宽度和芯片安装区域106的定制提供了针对不同尺寸的放大器142、144的尺度而定制的半导体封装体100。由于相关联的关系，芯片安装区域106可以降低到最小尺寸，因为在第一芯片安装部分132和第二芯片安装部分134中的任一个中都没有浪费的空间。进一步，随着针对具有较高功率要求的放大器提供较宽的引线(例如，120和122)而针对具有较低功率要求的放大器提供较窄的引线(例如，112和114)，引线的尺寸得以优化。结果是，经封装的器件的总体占地面积可以降低。
除了半导体裸片154、156、158外，图1所描绘的封装体100包括输入匹配网络和输出匹配网络。更特别地，第一输入匹配网络160电气连接到第一裸片154的栅极端子148，并且第二输入匹配网络162电气连接到第二裸片156和第三裸片158的栅极端子152。第一输入匹配网络160可以用与第二引线114以及第一裸片的栅极端子148电气连接的第一电容器166形成。类似地，第二输入匹配网络162可以用与第四引线122以及第二裸片156和第三裸片158的栅极端子152电气连接的第二电容器168和第三电容器170来形成。第一输出匹配网络164电气连接到第一裸片154的漏极端子146，并且第二输出匹配网络172电气连接到第二裸片156和第三裸片158的漏极端子150。
第一输入匹配网络160和第一输出匹配网络164可以完全布置在第一芯片安装部分132之内，并且第二输入匹配网络162和第二输出匹配网络172可以完全布置在第二芯片安装部分134之内。输入匹配网络160、162中的元件的尺度(例如，第一电容器166、第二电容器168和第三电容器170)可以与第一放大器142和第二放大器144的尺度相关联。这样，就可以保持上面所描述的芯片安装部分132、134和引线宽度的尺度与第一放大器142和第二放大器144的尺度之间的关联性的优势。
这里所描述的电气连接可以通过铜导体来提供。根据一个实施例，在第一输入匹配网络160和第二输入匹配网络162、第一输出匹配网络164和第二输出匹配网络172、以及第一裸片154、第二裸片156和第三裸片158的各自的栅极端子和漏极端子146、148、150、152之间的电气连接由键合导线174来形成。键合导线174可以被配置为提供输入匹配网络和输出匹配网络160、162、164、172所需要的电感的电感器。
参照图2，半导体封装体100被描绘为具有邻接顶部表面104的盖体176。图2A描绘了从顶部-底部视角的封装体100并且图2B描绘了侧视视角的封装体100。盖体176提供环绕并且保护电气连接的内部空腔。该内部空腔可以保持为未填充(即，空气填充)或是可选地可以填充有公知的使器件绝缘并受到保护的灌封化合物。第一裸片154、第二裸片156和第三裸片158、第一输入匹配网络160、第二输入匹配网络162、第一输出匹配网络164、第二输出匹配网络172以及键合导线174被布置在内部空腔之内并且由盖体176覆盖。也就是说，图2所描绘的半导体封装体100不是利用与器件邻接的模塑材料的经模制的封装体。
术语“基本上”涵盖精确地与要求一致以及由于工艺变动、组装或其它可能导致与理想产生偏差的因素而与要求具有微小偏差的元素的关系或物理特征。术语“大致”涵盖在数值上接近于但并非必然完全相同的元素的关系或物理特征，从而本领域的普通技术人员可以根据这里所描述的功能和说明来利用这里所描述的元素。
空间上相关的术语例如“之下”、“下面”、“较低”、“之上”、“较高”以及类似，用于便于描述从而阐释一个元素相对于第二元素的定位。这些术语意在涵盖除了在图中所描绘的这些定向之外的器件的不同定向。进一步，例如“第一”、“第二”等的术语也用来描述各种元素、区域、部分等，并且也非意在限制。贯穿本描述，类似的术语指代类似的元素。
如在这里所使用的，术语“具有”、“包含”、“包括”、“含有”等为开放式术语，其指示所列举的元素或特征的存在，然而并不排除附加的元素或特征。冠词“一”、“一个”以及“该”意在包括复数和单数，除非在上下文中另外明确指出。
应当理解的是，这里所描述的各种实施例的特征可以彼此组合，除非另外特别指出。
虽然在此示出并且描述了特定的实施例，但是本领域的普通技术人员将认识到的是，可以有各种替代和/或等同实施来代替所示出并描述的特定的实施例，而不会背离本发明的范围。本申请意在覆盖这里所讨论的特定的实施例的任何调整或变化。因此，其意在本发明仅受权利要求及其等同方案限制。

Claims (16)

1.一种半导体器件封装体，包括：
固态金属基体，包括顶部表面；
导电的芯片安装区域，在所述顶部表面上；
传导引线的第一对，被附接到所述基体并且与所述基体绝缘，所述第一对包括第一引线和第二引线，所述第一引线和所述第二引线彼此远离地延伸，使得所述第一引线横向延伸到所述基体的第一边沿之外并且所述第二引线横向延伸到所述基体的与所述第一边沿相对的第二边沿之外；
传导引线的第二对，被附接到所述基体并且与所述基体绝缘，所述第二对包括第三引线和第四引线，所述第三引线和所述第四引线彼此远离地延伸，使得所述第三引线横向延伸到所述第一边沿之外并且所述第四引线横向延伸到所述第二边沿之外；
第一放大器，被附接到所述顶部表面，并且包括被电气连接到所述第一引线的第一端子以及被电气连接到所述第二引线的第二端子；以及
第二放大器，被附接到所述顶部表面，并且包括被电气连接到所述第三引线的第一端子以及被电气连接到所述第四引线的第二端子，
其中所述第一对和所述第二对通过在所述第一引线和所述第三引线的内边沿侧之间以及在所述第二引线和所述第四引线的内边沿侧之间的水平间隙而彼此隔开，
其中在所述水平间隙中的与所述基体的第一边沿和第二边沿垂直地延伸的参考线将所述芯片安装区域划分为第一芯片安装部分和第二芯片安装部分，
其中所述第一芯片安装部分的区域小于所述第二芯片安装部分的区域，并且
其中与所述第三引线和所述第四引线相比，所述第一引线和所述第二引线具有更小的宽度。
2.根据权利要求1的半导体器件封装体，其中所述第一放大器和所述第二放大器被配置为RF功率放大器。
3.根据权利要求2的半导体器件封装体，其中所述第一放大器和所述第二放大器被配置为多尔蒂放大器，其中所述第一放大器为主放大器并且其中所述第二放大器为峰值放大器。
4.根据权利要求3的半导体器件封装体，其中所述主放大器包括被布置在所述第一芯片安装部分之内的第一裸片，并且其中所述峰值放大器包括被布置在所述第二芯片安装部分之内的第二裸片和第三裸片。
5.根据权利要求4的半导体器件封装体，其中所述第一裸片、所述第二裸片和所述第三裸片中的每一个包括被电气连接到所述芯片安装区域的源极端子，其中所述第一裸片包括被电气连接到所述第二引线的栅极端子以及被电气连接到所述第一引线的漏极端子，并且其中所述第二裸片和所述第三裸片包括被电气连接到所述第四引线的栅极端子和被电气连接到所述第三引线的漏极端子。
6.根据权利要求5的半导体器件封装体，进一步包括：
第一输入匹配网络，被电气连接到所述第一裸片的栅极端子；
第二输入匹配网络，被电气连接到所述第二裸片和所述第三裸片的栅极端子；
第一输出匹配网络，被电气连接到所述第一裸片的漏极端子；以及
第二输出匹配网络，被电气连接到所述第二裸片和所述第三裸片的漏极端子。
7.根据权利要求6的半导体器件封装体，其中所述第一输入匹配网络包括与所述第二引线以及所述第一裸片的栅极端子电气连接的第一电容器，并且其中所述第二输入匹配网络包括与所述第四引线以及所述第二裸片和所述第三裸片的栅极端子电气连接的第二电容器和第三电容器。
8.根据权利要求6的半导体器件封装体，其中在所述第一输入匹配网络和所述第二输入匹配网络与所述第一裸片、所述第二裸片和所述第三裸片各自的栅极端子和漏极端子之间的电气连接包括键合导线。
9.根据权利要求8的半导体器件封装体，进一步包括盖体，所述盖体邻接所述顶部表面从而在所述芯片安装区域上方提供内部空腔，其中所述第一输入匹配网络、所述第二输入匹配网络、所述第一输出匹配网络和所述第二输出匹配网络被布置在所述内部空腔之内。
10.根据权利要求4的半导体器件封装体，其中所述第一裸片、所述第二裸片和所述第三裸片中的每一个在尺寸上基本上相等，使得所述峰值放大器的总裸片区域和所述主放大器的总裸片区域之间的比率大致为2比1，并且使得所述第二芯片安装部分和所述第一芯片安装部分的区域之间的比率大致为2比1。
11.根据权利要求10的半导体器件封装体，其中所述第三引线和所述第四引线的宽度与所述第一引线和所述第二引线的宽度之间的比率大致为2比1。
12.一种经封装的多尔蒂放大器，包括：
固态金属基体，包括顶部表面；
导电的芯片安装区域，在所述顶部表面上，所述芯片安装区域被划分为第一芯片安装部分和第二芯片安装部分；
主放大器，被附接到完全在第一区域内的顶部表面；
峰值放大器，被附接到完全在第二区域内的顶部表面；
第一传导引线和第二传导引线，被电气连接到所述主放大器的栅极端子和漏极端子，所述第一引线和所述第二引线在相反方向上远离所述基体地横向延伸；以及
第三传导引线和第四传导引线，被电气连接到所述峰值放大器的栅极端子和漏极端子，所述第三引线和所述第四引线在相反方向上远离所述基体地横向延伸，
其中所述主放大器的裸片区域小于所述峰值放大器的裸片区域，其中所述主放大器的裸片宽度小于所述峰值放大器的裸片宽度，
其中所述第一芯片安装部分的区域对应于所述主放大器的裸片区域，
其中所述第二芯片安装部分的区域对应于所述峰值放大器的裸片区域，
其中所述第一引线和所述第二引线的宽度对应于所述主放大器的裸片宽度，并且
其中所述第三引线和所述第四引线的宽度对应于所述峰值放大器的裸片宽度。
13.根据权利要求12的经封装的多尔蒂放大器，其中所述主放大器包括第一裸片，并且所述主放大器的裸片宽度对应于所述第一裸片的宽度，以及其中所述峰值放大器包括第二裸片和第三裸片，并且所述峰值放大器的裸片宽度对应于所述第二裸片和所述第三裸片的总体宽度。
14.根据权利要求13的经封装的多尔蒂放大器，其中所述峰值放大器的裸片宽度与所述主放大器的裸片宽度的比率大致为2比1，并且其中所述第三引线和所述第四引线的宽度与所述第一引线和所述第二引线的宽度的比率大致为2比1。
15.根据权利要求14的经封装的多尔蒂放大器，其中第二部分的区域与第一部分的区域的比率大致为2比1。
16.一种经封装的RF功率放大器，包括：
固态金属基体，包括顶部表面；
导电的芯片安装区域，在所述顶部表面上，所述芯片安装区域被划分为第一芯片安装部分和第二芯片安装部分；
第一放大器，被附接到完全在所述第一区域内的所述顶部表面；
第二放大器，被附接到完全在所述第二区域内的所述顶部表面；
第一传导引线和第二传导引线，被电气连接到所述第一放大器的栅极端子和漏极端子，所述第一引线和所述第二引线在相反方向上远离所述基体地横向延伸；以及
第三传导引线和第四传导引线，被电气连接到所述第二放大器的栅极端子和漏极端子，所述第三引线和所述第四引线在相反方向上远离所述基体地横向延伸，
其中所述第一放大器的裸片区域小于所述第二放大器的裸片区域，其中所述第一放大器的裸片宽度小于所述第二放大器的裸片宽度，
其中所述第一芯片安装部分的区域对应于所述第一放大器的裸片区域，
其中所述第二芯片安装部分的区域对应于所述第二放大器的裸片区域，
其中所述第一引线和所述第二引线的宽度对应于所述第一放大器的裸片宽度，并且
其中所述第三引线和所述第四引线的宽度对应于所述第二放大器的裸片宽度。
CN201510267361.7A 2014-05-23 2015-05-22 具有不对称芯片安装区域和引线宽度的半导体器件封装体 Active CN105097739B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462002348P 2014-05-23 2014-05-23
US62/002,348 2014-05-23
US14/297,189 2014-06-05
US14/297,189 US9209116B1 (en) 2014-05-23 2014-06-05 Semiconductor device package having asymmetric chip mounting area and lead widths

Publications (2)

Publication Number Publication Date
CN105097739A true CN105097739A (zh) 2015-11-25
CN105097739B CN105097739B (zh) 2018-04-10

Family

ID=54431955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510267361.7A Active CN105097739B (zh) 2014-05-23 2015-05-22 具有不对称芯片安装区域和引线宽度的半导体器件封装体

Country Status (4)

Country Link
US (1) US9209116B1 (zh)
KR (1) KR101664692B1 (zh)
CN (1) CN105097739B (zh)
DE (1) DE102015107970B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107305877A (zh) * 2016-04-19 2017-10-31 英飞凌科技美国公司 适应性模制引线框封装件及相关方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9774301B1 (en) * 2016-05-17 2017-09-26 Nxp Usa, Inc. Multiple-path RF amplifiers with angularly offset signal path directions, and methods of manufacture thereof
JP6996385B2 (ja) * 2018-03-28 2022-01-17 住友電気工業株式会社 増幅器
EP3723282A1 (en) 2019-04-12 2020-10-14 NXP USA, Inc. Power amplifier packages and systems incorporating design-flexible package platforms
JP7306289B2 (ja) * 2020-02-10 2023-07-11 住友電気工業株式会社 半導体装置及び増幅器
NL2031122B1 (en) * 2022-03-01 2023-09-07 Ampleon Netherlands Bv Doherty amplifier

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101496160A (zh) * 2005-10-28 2009-07-29 飞思卡尔半导体公司 具有分级引线接合的电子组件
US20090322430A1 (en) * 2008-06-26 2009-12-31 Freescale Semiconductor, Inc. Semiconductor package with reduced inductive coupling between adjacent bondwire arrays
CN102270621A (zh) * 2010-01-13 2011-12-07 费查尔德半导体有限公司 包括多个管芯和引线取向的管芯封装
US20140022020A1 (en) * 2012-07-20 2014-01-23 Peter H. Aaen Semiconductor package design providing reduced electromagnetic coupling between circuit components

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7525813B2 (en) * 1998-07-06 2009-04-28 Renesas Technology Corp. Semiconductor device
AU2001292953A1 (en) * 2000-09-22 2002-04-02 U.S. Monolithics, L.L.C. Mmic folded power amplifier
US6362689B1 (en) * 2000-09-22 2002-03-26 U.S. Monolithics, L.L.C. MMIC folded power amplifier
US6891256B2 (en) 2001-10-22 2005-05-10 Fairchild Semiconductor Corporation Thin, thermally enhanced flip chip in a leaded molded package
US7705684B2 (en) * 2008-06-30 2010-04-27 Intel Corporation Transistor and routing layout for a radio frequency integrated CMOS power amplifier device
JP5361951B2 (ja) * 2011-06-17 2013-12-04 株式会社東芝 半導体電力増幅器
US9077285B2 (en) 2012-04-06 2015-07-07 Freescale Semiconductor, Inc. Electronic devices with multiple amplifier stages and methods of their manufacture

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101496160A (zh) * 2005-10-28 2009-07-29 飞思卡尔半导体公司 具有分级引线接合的电子组件
US20090322430A1 (en) * 2008-06-26 2009-12-31 Freescale Semiconductor, Inc. Semiconductor package with reduced inductive coupling between adjacent bondwire arrays
CN102270621A (zh) * 2010-01-13 2011-12-07 费查尔德半导体有限公司 包括多个管芯和引线取向的管芯封装
US20140022020A1 (en) * 2012-07-20 2014-01-23 Peter H. Aaen Semiconductor package design providing reduced electromagnetic coupling between circuit components

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107305877A (zh) * 2016-04-19 2017-10-31 英飞凌科技美国公司 适应性模制引线框封装件及相关方法
CN107305877B (zh) * 2016-04-19 2019-10-18 英飞凌科技美国公司 适应性模制引线框封装件及相关方法

Also Published As

Publication number Publication date
KR20150135133A (ko) 2015-12-02
DE102015107970A1 (de) 2015-11-26
US9209116B1 (en) 2015-12-08
DE102015107970B4 (de) 2024-05-29
KR101664692B1 (ko) 2016-10-10
US20150340306A1 (en) 2015-11-26
CN105097739B (zh) 2018-04-10

Similar Documents

Publication Publication Date Title
CN105097739A (zh) 具有不对称芯片安装区域和引线宽度的半导体器件封装体
KR101884570B1 (ko) 회로 기판에 부착된 전력 스테이지를 수용하는 출력 인덕터를 가진 dc-dc 컨버터 조립체
CN105870095B (zh) 在短边缘处具有接触销的半导体芯片封装结构
CN104952836B (zh) 用于换流器的电子组件
CN103367268B (zh) 基于pcb的射频功率封装窗口框架
US8837168B2 (en) Electronic package structure
US9370113B2 (en) Power semiconductor module with current sensor
CN102576702B (zh) 具有嵌入式衬底及引线框的模块封装
US20090096072A1 (en) Package for a power semiconductor device
US8824165B2 (en) Electronic package structure
CN103311194B (zh) 电功率电路组装件
US11942263B2 (en) Supportable package device and package assembly
KR20090130875A (ko) 전장품 유닛
US8754462B2 (en) Semiconductor device
US20180211907A1 (en) Semiconductor package with heat slug and rivet free die attach area
CN104979321A (zh) 具有多个安装配置的半导体裸片封装
US9786516B2 (en) Power device having reduced thickness
US9978671B2 (en) Power semiconductor device
CN108738367B (zh) 电子模块
TWI745525B (zh) 用於半導體封裝物之導電夾連接佈置
US20240030111A1 (en) Semiconductor package and method for fabricating a semiconductor package for upright mounting
CN218585984U (zh) 一种立体封装的系统级芯片
US11404360B2 (en) Power module with enhanced heat dissipation
US9627301B2 (en) Integrated circuit arrangement
CN104022087A (zh) 模制半导体封装中的热传播

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20180716

Address after: North Carolina

Patentee after: CREE, Inc.

Address before: Neubiberg

Patentee before: Infineon Technologies AG

CP01 Change in the name or title of a patent holder

Address after: North Carolina

Patentee after: Wofu Semiconductor Co.,Ltd.

Address before: North Carolina

Patentee before: CREE, Inc.

CP01 Change in the name or title of a patent holder