DE102015107970A1 - Halbleitervorrichtungsgehäuse mit asymmetrischer Chipbefestigungsfläche und Anschlussbreiten - Google Patents
Halbleitervorrichtungsgehäuse mit asymmetrischer Chipbefestigungsfläche und Anschlussbreiten Download PDFInfo
- Publication number
- DE102015107970A1 DE102015107970A1 DE102015107970.4A DE102015107970A DE102015107970A1 DE 102015107970 A1 DE102015107970 A1 DE 102015107970A1 DE 102015107970 A DE102015107970 A DE 102015107970A DE 102015107970 A1 DE102015107970 A1 DE 102015107970A1
- Authority
- DE
- Germany
- Prior art keywords
- amplifier
- die
- terminals
- width
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 11
- 239000002184 metal Substances 0.000 claims abstract description 11
- 239000003990 capacitor Substances 0.000 claims description 5
- 239000007787 solid Substances 0.000 abstract description 8
- 239000000758 substrate Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000006978 adaptation Effects 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 239000002991 molded plastic Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49575—Assemblies of semiconductor devices on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49503—Lead-frames or other flat leads characterised by the die pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
- H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6605—High-frequency electrical connections
- H01L2223/6611—Wire connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49175—Parallel arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/141—Analog devices
- H01L2924/142—HF devices
- H01L2924/1421—RF devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/447—Indexing scheme relating to amplifiers the amplifier being protected to temperature influence
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Amplifiers (AREA)
Abstract
Ein Halbleitervorrichtungsgehäuse weist eine solide Metallbasis mit einer oberen Oberfläche und einer elektrisch leitfähigen Chipbefestigungsfläche auf der oberen Oberfläche auf. Ein erstes und ein zweites Paar von leitfähigen Anschlüssen sind an der Basis befestigt und erstrecken sich weg voneinander in entgegengesetzte Richtungen. Ein erster und ein zweiter Verstärker sind an der oberen Oberfläche befestigt und elektrisch mit dem ersten und dem zweiten Paar von Anschlüssen verbunden. Das erste Paar ist von dem zweiten Paar über einen horizontalen Spalt zwischen Innenkantenseiten der Anschlüsse getrennt. Eine Bezugslinie in dem horizontalen Spalt, der sich senkrecht zu den Kanten der Basis erstreckt, trennt die Chipbefestigungsfläche in einen ersten und einen zweiten Chipbefestigungsabschnitt. Eine Fläche des ersten Chipbefestigungsabschnitts ist kleiner als eine Fläche des zweiten Chipbefestigungsabschnitts. Der erste und der zweite Anschluss weisen eine kleinere Breite auf als der dritte und der vierte Anschluss.
Description
- Diese Anmeldung beansprucht den Vorteil und die Priorität der US Provisional Application Nr. 62/002,348, eingereicht am 23. Mai 2014. Der gesamte Inhalt der US Provisional Application ist hierin durch Bezugnahme aufgenommen.
- Die vorliegende Erfindung betrifft im Allgemeinen Halbleitervorrichtungsgehäuse und betrifft insbesondere eine Anpassung des Chipbefestigungsbereichs und der Anschlussbreite eines Vorrichtungsgehäuses an die unterschiedlichen Diegrößen eines mehrwegigen Verstärkers.
- Halbleitergehäuse werden üblicherweise in integrierten Schaltungsanwendungen verwendet. Eine übliche Anordnung eines Halbleitervorrichtungsgehäuses weist ein Substrat auf, das als Kühlkörper und Deckel dient, der über dem Substrat platziert werden kann, so dass ein interner Hohlraum über dem Substrat gebildet wird. Integrierte Schaltungen, wie z.B. Halbleiterchips, und andere elektrische Bauteile, können innerhalb des Hohlraums platziert werden und elektrisch mit leitfähigen Anschlüssen verbunden werden, die sich von der Basis nach außen erstrecken. Die leitfähigen Anschlüsse ermöglichen eine elektrische Verbindung zwischen dem Gehäuse und einer Anschlussbuchse, wie z.B. einer gedruckten Leiterplatte. Deshalb ermöglicht die Anordnung im Gehäuse eine einfache elektrische Verbindung zwischen den Schaltungen mit externen Vorrichtungen, während sie gleichzeitig den Halbleiterchip und elektrische Verbindungen vor schädlichen Umwelteinflüssen, wie z.B. Feuchtigkeit, Partikeln etc., schützt.
- Gehäuseentwickler versuchen unentwegt, Gehäuseausführungen zu verbessern. Eine relevante Ausführungsüberlegung ist die gesamte Grundfläche des Gehäuses. Eine Verringerung der gesamten Grundfläche des Gehäuses kann in vorteilhafter Weise die Größe und/oder Kosten des Teils verringern, das die Vorrichtung im Gehäuse enthält. Zwei Parameter, die wesentlich die gesamte Grundfläche des Gehäuses beeinflussen, sind die Größe des Substrats und die Größe der Anschlüsse. Das bedeutet, dass man die gesamte Grundfläche des Gehäuses durch Verringern der Größe dieser Merkmale verringern kann. Die Verringerung der Größe dieser Merkmale führt jedoch zu weiteren Erschwernissen bei der Ausführung. Das Substrat muss eine ausreichende Größe beibehalten, um die Die-Fläche der Halbleitervorrichtungen aufzunehmen. Ferner müssen die Anschlüsse eine ausreichende Querschnittsfläche beibehalten, um die elektrischen Ströme in Zusammenhang mit den elektrischen Vorrichtungen im Gehäuse aufzunehmen. Deshalb hemmen die physikalischen und elektrischen Anforderungen der Vorrichtungen in Gehäusen die Fähigkeit, die gesamte Grundfläche des Gehäuses zu verringern.
- Gemäß einer Ausführungsform ist ein Halbleitervorrichtungsgehäuse offenbart. Das Halbleitervorrichtungsgehäuse weist eine solide Metallbasis mit einer oberen Oberfläche und einer elektrisch leitfähigen Chipbefestigungsfläche auf der oberen Oberfläche auf. Ein erstes Paar von leitfähigen Anschlüssen ist an der Basis befestigt und ihr gegenüber isoliert. Das erste Paar weist einen ersten und zweiten Anschluss auf, die sich voneinander weg erstrecken, so dass sich der erste Anschluss seitlich über eine erste Kante der Basis hinaus erstreckt und sich der zweite Anschluss seitlich über eine zweite Kante der Basis gegenüber der ersten Kante hinaus erstreckt. Ein zweites Paar von leitfähigen Anschlüssen ist an der Basis befestigt und ihr gegenüber isoliert. Das zweite Paar weist einen dritten und vierten Anschluss auf, die sich voneinander weg erstrecken, so dass sich der dritte Anschluss seitlich über die erste Kante hinaus erstreckt und sich der vierte Anschluss seitlich über die zweite Kante hinaus erstreckt. Ein erster Verstärker ist an der oberen Oberfläche befestigt und weist ein erstes Anschlussstück, das elektrisch mit dem ersten Anschluss verbunden ist, und ein zweites Anschlussstück auf, das elektrisch mit dem zweiten Anschluss verbunden ist. Ein zweiter Verstärker ist an der oberen Oberfläche befestigt und weist ein erstes Anschlussstück, das elektrisch mit dem dritten Anschluss verbunden ist, und ein viertes Anschlussstück auf, das elektrisch mit dem zweiten Anschluss verbunden ist. Das erste Paar ist von dem zweiten Paar über einen horizontalen Spalt zwischen Innenkantenseiten des ersten und des dritten Anschlusses und zwischen Innenkantenseiten des zweiten und des vierten Anschlusses getrennt. Eine Bezugslinie in dem horizontalen Spalt, der sich senkrecht zu der ersten und der zweiten Kante der Basis erstreckt, teilt die Chipbefestigungsfläche in einen ersten und einen zweiten Chipbefestigungsabschnitt. Eine Fläche des ersten Chipbefestigungsabschnitts ist kleiner ist als eine Fläche des zweiten Chipbefestigungsabschnitts. Der erste und der zweite Anschluss weisen eine kleinere Breite auf als der dritte und der vierte Anschluss.
- Gemäß einer weiteren Ausführungsform ist ein Doherty-Verstärker im Gehäuse bereitgestellt. Der Verstärker weist eine solide Metallbasis mit einer oberen Oberfläche und einer elektrisch leitfähigen Chipbefestigungsfläche auf der oberen Oberfläche auf. Die Chipbefestigungsfläche ist in einen ersten und einen zweiten Chipbefestigungsabschnitt geteilt. Ein Haupt-Verstärker ist an der oberen Oberfläche innerhalb der ersten Fläche angebracht. Ein Peaking-Verstärker ist an der oberen Oberfläche innerhalb der zweiten Fläche angebracht. Ein erster und ein zweiter leitfähiger Anschluss sind elektrisch mit den Gate- und Drain-Anschlussstücken des Haupt-Verstärkers verbunden. Der erste und der zweite Anschluss erstrecken sich seitlich weg von der Basis in entgegengesetzte Richtungen. Der dritte und der vierte leitfähige Anschluss sind elektrisch mit den Gate- und Drain-Anschlussstücken des Peaking-Verstärkers verbunden. Der dritte und der vierte Anschluss erstrecken sich seitlich weg von der Basis in entgegengesetzte Richtungen. Eine Die-Fläche des Haupt-Verstärkers ist kleiner als eine Die-Fläche des Peaking-Verstärkers. Eine Diebreite des Haupt-Verstärkers ist geringer als eine Diebreite des Peaking-Verstärkers. Eine Fläche des ersten Chipbefestigungsabschnitts entspricht der Die-Fläche des Haupt-Verstärkers und eine Fläche des zweiten Chipbefestigungsabschnitts entspricht der Die-Fläche des Peaking-Verstärkers. Eine Breite des ersten und des zweiten Anschlusses entspricht der Diebreite des Hauptverstärkers und eine Breite des dritten und des vierten Anschlusses entspricht der Diebreite des Peaking-Verstärkers.
- Gemäß einer weiteren Ausführungsform ist ein RF-Leistungsverstärker im Gehäuse bereitgestellt. Der Verstärker weist eine solide Metallbasis mit einer oberen Oberfläche und einer elektrisch leitfähigen Chipbefestigungsfläche auf der oberen Oberfläche auf. Die Chipbefestigungsfläche ist in einen ersten und einen zweiten Chipbefestigungsabschnitt geteilt. Ein erster Verstärker ist an der oberen Oberfläche innerhalb der ersten Fläche angebracht. Ein zweiter Verstärker ist an der oberen Oberfläche innerhalb der zweiten Fläche angebracht. Ein erster und ein zweiter leitfähiger Anschluss sind elektrisch mit Gate- und Drain-Anschlussstücken des ersten Verstärkers verbunden. Der erste und der zweite Anschluss erstrecken sich seitlich weg von der Basis in entgegengesetzte Richtungen. Ein dritter und ein vierter leitfähiger Anschluss sind elektrisch mit Gate- und Drain-Anschlussstücken des zweiten Verstärkers verbunden. Der dritte und der vierte Anschluss erstrecken sich seitlich weg von der Basis in entgegengesetzte Richtungen. Eine Die-Fläche des ersten Verstärkers ist kleiner als eine Die-Fläche des zweiten Verstärkers. Eine Diebreite des ersten Verstärkers ist geringer als eine Diebreite des zweiten Verstärkers. Eine Fläche des ersten Chipbefestigungsabschnitts entspricht der Die-Fläche des ersten Verstärkers und eine Fläche des zweiten Chipbefestigungsabschnitts entspricht der Die-Fläche des zweiten Verstärkers. Eine Breite des ersten und des zweiten Anschlusses entspricht der Diebreite des ersten Verstärkers und eine Breite des dritten und des vierten Anschlusses entspricht der Diebreite des zweiten Verstärkers.
- Fachmänner erkennen zusätzliche Merkmale und Vorteile beim Lesen der nachfolgenden detaillierten Beschreibung und bei Durchsicht der zugehörigen Zeichnungen.
- KURZE BESCHREIBUNG DER ZEICHNUNGEN
- Die Elemente der Zeichnungen sind nicht notwendigerweise maßstabsgetreu relativ zueinander. Gleiche Bezugsziffern kennzeichnen entsprechende ähnliche Teile. Die Merkmale der unterschiedlichen dargestellten Ausführungsformen können kombiniert werden, es sei denn sie schließen einander aus. Ausführungsformen sind in den Zeichnungen dargestellt und in der nachstehenden Beschreibung genau beschrieben.
-
1 zeigt eine perspektivische Ansicht von oben nach unten eines Halbleitervorrichtungsgehäuses, das elektrisch mit einem mehrwegigen Verstärker verbunden ist, gemäß einer Ausführungsform. -
2 , die2A und2B aufweist, zeigt eine perspektivische Ansicht von oben nach unten und eine perspektivische Seitenansicht des Halbleitervorrichtungsgehäuses mit einem Deckel, der an der Oberfläche angebracht ist, so dass er einen Innenhohlraum über dem mehrwegigen Verstärker bereitstellt, gemäß einer Ausführungsform. - Hierin beschriebene Ausführungsformen stellen ein Halbleitergehäuse dar, das dazu verwendet werden kann, effizient zwei oder mehr integrierte Schaltungen mit einer wesentlichen Differenz bei Flächenverbrauchs- und/oder Stromführungsanforderungen aufzunehmen. Ein Beispiel für eine derartige Anordnung ist ein Doherty-Verstärker, der ein mehrwegiger Verstärker ist. Eine Doherty-Verstärkerkonfiguration weist einen Peaking-Verstärker und einen Haupt-Verstärker auf. Bei niedrigeren Leistungsbetriebsbereichen ist der Haupt-Verstärker in Betrieb, während der Peaking-Verstärker abgeschaltet ist. Über einer bestimmten Leistungsschwelle wird der Peaking-Verstärker in Betrieb genommen. Wenn die beiden Verstärker in unterschiedlichen Leistungsbereichen betrieben werden, gibt es typischerweise eine Differenz bei der Chipfläche zwischen dem Haupt- und dem Peaking-Verstärker. Beispielsweise kann die Chipfläche des Peaking-Verstärkers zweimal so groß sein wie der Haupt-Verstärker. Ferner kann die Differenz bei den Leistungsbereichen zu unterschiedlichen Stromanforderungen zwischen den beiden Verstärkern führen. Deshalb kann die optimale Anschlussgröße für einen der Verstärker geringer als optimal für den anderen Verstärker sein.
- Günstig ist, dass die hierin beschriebenen Ausführungsformen ein Halbleitergehäuse bereitstellen, das die Die-Befestigungsfläche und die Anschlussgrößen in Proportion zu den Flächenverbrauchs- und Stromführungsanforderungen von zwei unterschiedlichen integrierten Schaltungen asymmetrisch zuteilt. Das bedeutet, dass die Die-Befestigungsfläche und die Anschlussgröße für die beiden integrierten Schaltungen nicht identisch sind. In einem Doherty-Verstärker, der einen Peaking-Verstärker aufweist, der größer als der Haupt-Verstärker ist, sind beispielsweise die Die-Befestigungsfläche und die Anschlussgrößen unterschiedlich, und entsprechen den jeweiligen Anforderungen des Peaking- und des Haupt-Verstärkers. Somit kann die gesamte Grundfläche des Doherty-Verstärkers im Gehäuse verglichen mit Ausführungen im Gehäuse verringert werden, die die Die-Befestigungsfläche und die Anschlussgrößen ohne Rücksicht auf die Dimensionen unterschiedlich bemessener Verstärker symmetrisch zuteilen.
- In Bezug auf
1 ist eine Ausführungsform eines Halbleitervorrichtungsgehäuses100 dargestellt. Das Gehäuse100 weist eine solide Metallbasis102 auf, die eine obere Oberfläche104 aufweist. Die solide Metallbasis102 kann aus Kupfer, Aluminium und ähnlichen Materialien gebildet sein, die eine Wärmeleitung bereitstellen. Gemäß einer Ausführungsform ist die solide Metallbasis102 als Kühlkörper ausgestaltet, so dass Wärme weg von den Vorrichtungen, die auf der oberen Oberfläche104 angeordnet sind, abgeleitet wird. Alternativ kann die solide Metallbasis102 aus einem wärmedämmenden Material gebildet sein. Eine elektrisch leitfähige Chipbefestigungsfläche106 ist auf der oberen Oberfläche104 gebildet. Die elektrisch leitfähige Chipbefestigungsfläche106 kann aus einem elektrisch leitfähigen Material, wie z.B. Kupfer, Aluminium und dergleichen, gebildet sein. - Das erste und das zweite Paar
108 ,110 von Anschlüssen erstreckt sich seitlich weg von dem Gehäuse100 . Eine seitliche Richtung bezieht sich auf eine Richtung parallel zur oberen Oberfläche104 . Das Gehäuse100 kann auf einer Anschlussbuchse, wie z.B. einer gedruckten Leiterplatte, positioniert sein, so dass die obere Oberfläche104 von der Anschlussbuchse in vertikaler Richtung getrennt ist, die senkrecht zur seitlichen Richtung ist. Die Anschlüsse erstrecken sich seitlich weg von der Basis102 , um eine elektrische Verbindung mit der Anschlussbuchse zu ermöglichen. - Das erste Paar
108 weist einen ersten und zweiten Anschluss112 ,114 auf, die sich voneinander weg erstrecken, so dass sich der erste Anschluss112 seitlich über eine erste Kante116 der Basis102 hinaus erstreckt und sich der zweite Anschluss114 seitlich über eine zweite Kante118 der Basis gegenüber der ersten Kante116 hinaus erstreckt. Auf ähnliche Weise weist das zweite Paar110 einen dritten und einen vierten Anschluss120 ,122 auf, die sich weg voneinander erstrecken, so dass sich der dritte Anschluss120 seitlich über die erste Kante116 hinaus erstreckt und sich der vierte Anschluss122 seitlich über die zweite Kante118 hinaus erstreckt. Das erste und das zweite Paar108 ,110 grenzen aneinander an. Das bedeutet, dass das Halbleitervorrichtungsgehäuse100 mit wenigstens vier Anschlüssen ausgestaltet ist, wobei sich der erste und der dritte Anschluss112 ,120 weg von der Basis102 in entgegengesetzte Richtung wie der zweite und der vierte Anschluss114 ,122 erstrecken.1 stellt zusätzlich zwei zusätzliche Anschlüsse124 ,126 dar, die sich weg von dem Gehäuse100 erstrecken. Diese zusätzlichen Anschlüsse124 ,126 können zur Bereitstellung eines Gleichstrom-Signals für die auf der Chipbefestigungsfläche106 angebrachten Vorrichtungen verwendet werden. Optional können die Anschlüsse124 ,126 mit Leitern verbunden sein, die sich entlang der oberen Oberfläche104 nahe einer Seite der Chipbefestigungsfläche106 erstrecken, um die Distanz der elektrischen Verbindung zwischen dem Gleichstrom-Signal und den Vorrichtungen zu minimieren. Die Anschlüsse124 ,126 sind optional und das Gehäuse100 kann ohne sie bereitgestellt sein. - Jeder der Anschlüsse
112 ,114 ,120 und122 des ersten und zweiten Paars108 ,110 ist an der Basis102 befestigt und ihr gegenüber isoliert. Gemäß einer Ausführungsform ist ein Isolierfilm128 auf der oberen Oberfläche104 in Bereichen außerhalb der Chipbefestigungsfläche106 bereitgestellt. Der erste, zweite, dritte und vierte Anschluss112 ,114 ,120 und122 können an den Isolierfilm128 angrenzen und gegenüber der Chipbefestigungsfläche106 isoliert sein. - Das erste und das zweite Paar
108 ,110 von Anschlüssen kann als Bezugspunkt zur Teilung der Chipbefestigungsfläche106 in zwei erkennbare Befestigungsabschnitte verwendet werden. Das erste und das zweite Paar108 ,110 sind so angeordnet, dass elektrische Bauteile dazwischen platziert und mit den gegenüberliegenden Anschlüssen (112 und114 oder120 und122 ) elektrisch verbunden sein können. Eine Bezugslinie130 kann zwischen dem ersten und dem zweiten Paar108 ,110 gezogen werden, die den Chipbefestigungsbereich106 in einen ersten und einen zweiten Chipbefestigungsabschnitt132 ,134 teilt. Wie in1 dargestellt, erstreckt sich die Bezugslinie130 entlang der seitlichen Richtung senkrecht zur ersten und zweiten Kante116 ,118 der Basis102 . Die Bezugslinie130 liegt in einem horizontalen Spalt136 , der das erste Paar108 vom zweiten Paar110 trennt. Der horizontale Spalt136 liegt zwischen Innenkantenseiten138 des ersten und dritten Anschlusses112 ,120 und zwischen Innenkantenseiten138 des zweiten und vierten Anschlusses114 ,122 . Deshalb stellt die gesamte Chipbefestigungsfläche106 auf der linken Seite der Bezugslinie130 (aus der Perspektive von1 ) den ersten Befestigungsabschnitt132 dar. Die gesamte Chipbefestigungsfläche106 auf der rechten Seite der Bezugslinie130 (aus der Perspektive von1 ) stellt den zweiten Befestigungsabschnitt134 dar. - Der erste und der zweite Chipbefestigungsabschnitt
132 ,134 weisen unterschiedliche Abmessungen auf, so dass sie unterschiedlich bemessene elektrische Vorrichtungen zwischen den gegenüberliegenden Anschlüssen (112 und114 oder120 und122 ) auf platzsparende Weise aufnehmen. Der erste und der zweite Anschluss112 ,114 weisen ferner andere Abmessungen auf als der dritte und der vierte Anschluss120 ,122 . Diese Differenz ermöglicht, dass jedes Paar108 ,110 von Anschlüssen physikalisch mit den Vorrichtungen fluchtet, mit welchen die Anschlüsse112 ,114 ,120 ,122 verbunden sind, und ermöglicht, dass jedes Paar108 ,110 von Anschlüssen eine Stromführungskapazität aufweist, die proportional zu den Abmessungen der unterschiedlich bemessenen elektrischen Vorrichtungen ist. - Gemäß einer Ausführungsform ist die Fläche des ersten Chipbefestigungsabschnitts
132 kleiner als eine Fläche des zweiten Chipbefestigungsabschnitts134 . Ferner weisen der erste und der zweite Anschluss112 ,114 eine geringere Breite auf als der dritte und der vierte Anschluss120 ,122 . Die Breite der Anschlüsse wird als maximale Trenndistanz zwischen einer Innenkantenseite138 und einer Außenkantenseite140 in einer Richtung senkrecht zur Bezugslinie130 gemessen. Alternativ kann die Fläche des ersten Chipbefestigungsabschnitts132 größer sein als die Fläche des zweiten Chipbefestigungsabschnitts134 , und der erste und der zweite Anschluss112 ,114 können eine größere Breite als der dritte und der vierte Anschluss120 ,122 aufweisen. -
1 zeigt ferner einen ersten und einen zweiten Verstärker142 ,144 , die an der oberen Oberfläche104 in der Chipbefestigungsfläche106 befestigt sind. Der erste Verstärker142 weist ein erstes Anschlussstück146 auf, das mit dem ersten Anschluss112 elektrisch verbunden ist, und ein zweites Anschlussstück148 , das mit dem zweiten Anschluss114 elektrisch verbunden ist. In gleicher Weise weist der zweite Verstärker144 ein erstes Anschlussstück150 auf, das mit dem dritten Anschluss120 elektrisch verbunden ist, und ein zweites Anschlussstück152 , das mit dem zweiten Anschluss122 elektrisch verbunden ist. Elektrisch verbunden bezieht sich auf eine direkte elektrische Verbindung zwischen den beiden Anschlussstücken, ohne ein dazwischenliegendes Bauteil, das den Stromfluss in beide Richtungen stört. Der erste Verstärker142 kann vollständig innerhalb des ersten Befestigungsabschnitts132 angeordnet sein. Das bedeutet, dass sich kein Teil des ersten Verstärkers142 in den zweiten Befestigungsabschnitt134 erstreckt. In ähnlicher Weise kann der zweite Verstärker146 vollständig innerhalb des zweiten Befestigungsabschnitts134 angeordnet sein. - Gemäß einer Ausführungsform sind der erste und der zweite Verstärker
142 ,144 als RF-(Funkfrequenz-)Leistungsverstärker ausgestaltet. Beispielsweise können der erste und zweite Verstärker142 ,144 als Doherty-Verstärker ausgestaltet sein, wobei der erste Verstärker142 der Haupt-Verstärker ist und wobei der zweite Verstärker144 der Peaking-Verstärker ist. Der Haupt-Verstärker kann aus einem ersten Die154 gebildet sein und der Peaking-Verstärker kann aus einem zweiten und dritten Die156 ,158 gebildet sein. Das bedeutet, dass der Peaking-Verstärker aus zwei Die156 ,158 mit gemeinsamen Eingangs-/Ausgangs-Verbindungen gebildet sein kann. Das Gehäuse100 kann die Die154 ,156 ,158 in einer Konfiguration mit der Source nach unten aufnehmen. Gemäß einer Ausführungsform umfasst jeweils das erste, das zweite und das dritte Die154 ,156 ,158 Source-Anschlussstücke auf einer unteren Seite, die mit der Chipbefestigungsfläche106 elektrisch verbunden sind. Das bedeutet, dass die Chipbefestigungsfläche106 ein gemeinsames Source-Anschlussstück bilden kann, das mit allen Die154 ,156 ,158 im Doherty-Verstärker elektrisch verbunden ist. Ein Gate-Anschlussstück des ersten Dies154 , das das zweite Anschlussstück148 sein kann, kann mit dem zweiten Anschluss114 elektrisch verbunden sein, und ein Drain-Anschlussstück des ersten Dies154 , das das erste Anschlussstück146 sein kann, kann mit dem ersten Anschluss112 elektrisch verbunden sein. Gate-Anschlussstücke des zweiten und dritten Dies156 ,158 , die das zweite Anschlussstück152 sein können, können mit dem vierten Anschluss122 elektrisch verbunden sein, und Drain-Anschlussstücke des zweiten und dritten Dies156 ,158 , die das erste Anschlussstück150 sein können, können mit dem dritten Anschluss120 elektrisch verbunden sein. - Wie aus
1 ersichtlich ist, ist eine Die-Fläche des ersten Verstärkers142 (d.h. des Haupt-Verstärkers) kleiner als eine Die-Fläche des zweiten Verstärkers144 (d.h. des Peaking-Verstärkers). Gemäß einer Ausführungsform sind jeweils das erste, zweite und dritte Die154 ,156 ,158 im Wesentlichen gleich groß, so dass ein Verhältnis zwischen der gesamten Die-Fläche des Peaking-Verstärkers und dem Haupt-Verstärker ungefähr 2 zu 1 beträgt. Das bedeutet, dass die Menge an Befestigungsplatz, die gemeinsam von dem zweiten und dritten Die156 ,158 benötigt wird, ungefähr zwei Mal so groß ist wie der Befestigungsplatz, der von dem ersten Die154 benötigt wird. Alternativ dazu kann der Peaking-Verstärker aus einem einzelnen Die gebildet sein, das eine andere Größe aufweist als das erste Die154 des Haupt-Verstärkers. Das führt zu einer ähnlichen Diskrepanz bei der Die-Fläche zwischen dem Peaking- und dem Haupt-Verstärker. Das Verhältnis zwischen der gesamten Die-Fläche des Peaking- und des Haupt-Verstärkers kann abhängig von Anwendungsanforderungen schwanken. Ferner kann der Haupt-Verstärker eine größere Die-Fläche benötigen als der Peaking-Verstärker. Das bedeutet, dass das Verhältnis zwischen der gesamten Die-Fläche des Peaking-Verstärkers und des Haupt-Verstärkers ungefähr 1 zu 2 betragen kann. - Gemäß einer Ausführungsform entspricht die Fläche des ersten Chipbefestigungsabschnitts
132 der Die-Fläche des Haupt-Verstärkers und die Fläche des zweiten Chipbefestigungsabschnitts134 entspricht der Die-Fläche des Peaking-Verstärkers. Wie hierin verwendet, beschreibt der Begriff "entsprechen" ein direktes Verhältnis zwischen den Abmessungen der beiden Teile. Beispielsweise kann die Die-Fläche des Haupt-Verstärkers der Fläche des ersten Chipbefestigungsabschnitts132 mit einem Verhältnis von 1 zu 4 zugeordnet werden. Die Breite des Haupt-Verstärkers kann ungefähr so groß sein wie die Breite des ersten Chipbefestigungsabschnitts132 , wohingegen die Höhe des Haupt-Verstärkers ungefähr vier Mal geringer sein kann als die Höhe des ersten Chipbefestigungsabschnitts132 . Wenn ein größerer Haupt-Verstärker benötigt wird, kann das Verhältnis von 1 zu 4 durch proportionales Vergrößern der Fläche des ersten Chipbefestigungsabschnitts132 (z.B. durch Vergrößern der Breite) erhalten werden. Andere Entsprechungsverhältnisse sind möglich, vorausgesetzt dass es eine Abhängigkeit zwischen den Abmessungen der Teile gibt. - Gemäß einer Ausführungsform ist ein Verhältnis zwischen der Fläche des zweiten und des ersten Chipbefestigungsabschnitts
132 ,134 identisch mit einem Verhältnis zwischen der Fläche des Haupt- und des Peaking-Verstärkers, oder kommt diesem wesentlich nahe. Beispielsweise können jeweils das erste, zweite und dritte Die154 ,156 ,158 im Wesentlichen eine identische Größe aufweisen, so dass ein Verhältnis zwischen der gesamten Die-Fläche des Peaking- und des Haupt-Verstärkers ungefähr 2 zu 1 beträgt. Gleichermaßen kann ein Verhältnis zwischen der Fläche des zweiten und des ersten Chipbefestigungsabschnitts132 ,134 ungefähr 2 zu 1 betragen. - Gemäß einer Ausführungsform entspricht die Breite des ersten und zweiten Anschlusses
112 ,114 der Diebreite des Haupt-Verstärkers. Ferner kann die Breite des dritten und vierten Anschlusses120 ,122 der Diebreite des Peaking-Verstärkers entsprechen. Die Diebreite des Haupt-Verstärkers kann geringer als eine Diebreite des Peaking-Verstärkers sein. Gemäß einer Ausführungsform entspricht die Diebreite des Haupt-Verstärkers einer Breite des ersten Dies154 und die Diebreite des Peaking-Verstärkers entspricht einer kollektiven Breite des zweiten und des dritten Dies156 ,158 . - Ferner kann das Verhältnis der Anschlussbreiten identisch mit dem Verhältnis der Diebreiten sein oder diesem entsprechen. Dieses Verhältnis setzt voraus, dass beide Anschlüsse
112 ,114 und120 ,122 in jedem Paar108 ,110 identische Breiten in Bezug aufeinander aufweisen. Falls das erste, zweite und dritte Die im Wesentlichen identische Abmessungen aufweisen, beträgt das Verhältnis der Diebreite des Peaking-Verstärkers zur Diebreite des Haupt-Verstärkers ungefähr 2 zu 1. Gleichermaßen beträgt das Verhältnis der Breite des dritten und vierten Anschlusses120 ,122 zur Breite des ersten und zweiten Anschlusses112 ,114 ungefähr 2 zu 1. - In vorteilhafter Weise stellt die zuvor beschriebene Anpassung der Anschlussbreite und der Chipbefestigungsfläche
106 ein Halbleitergehäuse100 bereit, das an die Abmessungen der unterschiedlich bemessenen Verstärker142 ,144 angepasst ist. Aufgrund der einander entsprechenden Verhältnisse kann die Chipbefestigungsfläche106 auf eine minimale Größe verringert werden, da es keinen verschwendeten Platz in dem ersten und dem zweiten Chipbefestigungsabschnitt132 ,134 gibt. Ferner kann die Größe der Anschlüsse optimiert werden, da die breiteren Anschlüsse (z.B.120 und122 ) für den Verstärker mit den höheren Leistungsanforderungen bereitgestellt sind, wohingegen die schmäleren Anschlüsse (z.B.112 und114 ) für den Verstärker mit den geringeren Leistungsanforderungen bereitgestellt sind. Infolgedessen kann die gesamte Grundfläche der Vorrichtung im Gehäuse verringert werden. - Zusätzlich zu den Halbleiter Die
154 ,156 ,158 , weist das in1 dargestellte Gehäuse100 Eingangs- und Ausgangs-Anpassungsnetzwerke auf. Insbesondere ist ein erstes Eingangs-Anpassungsnetzwerk160 elektrisch mit dem Gate-Anschlussstück148 des ersten Dies154 verbunden und ein zweites Eingangs-Anpassungsnetzwerk162 ist elektrisch mit den Gate-Anschlussstücken152 des zweiten und dritten Dies156 ,158 verbunden. Das erste Eingangs-Anpassungsnetzwerk160 kann aus einem ersten Kondensator166 gebildet sein, der elektrisch mit dem zweiten Anschluss114 und dem Gate-Anschlussstück148 des ersten Dies verbunden ist. In ähnlicher Weise kann das zweite Eingangs-Anpassungsnetzwerk162 aus einem zweiten und dritten Kondensator168 ,170 gebildet sein, die elektrisch mit dem vierten Anschluss122 und den Gate-Anschlussstücken152 des zweiten und dritten Dies156 ,158 verbunden sind. Ein erstes Ausgangs-Anpassungsnetzwerk164 ist elektrisch mit dem Drain-Anschlussstück146 des ersten Dies154 verbunden und ein zweites Ausgangs-Anpassungsnetzwerk172 ist elektrisch mit den Drain-Anschlussstücken150 des zweiten und dritten Dies156 ,158 verbunden. - Das erste Eingangs-Anpassungsnetzwerk
160 und das erste Ausgangs-Anpassungsnetzwerk164 können vollständig innerhalb des ersten Chipbefestigungsabschnitts132 angeordnet sein und das zweite Eingangs-Anpassungsnetzwerk162 und das zweite Ausgangs-Anpassungsnetzwerk172 können vollständig innerhalb des zweiten Chipbefestigungsabschnitts134 angeordnet sein. Die Abmessungen von Elementen in den Eingangs-Anpassungsnetzwerken160 ,162 (z.B. des ersten, zweiten und dritten Kondensators166 ,168 ,170 ) können mit den Abmessungen des ersten und zweiten Verstärkers142 ,144 korrelieren. Deshalb können die Vorteile der oben beschriebenen Zusammenhänge zwischen den Abmessungen der Chipbefestigungsabschnitte132 ,134 und der Anschlussbreiten mit den Abmessungen des ersten und zweiten Verstärkers142 ,144 erhalten bleiben. - Die hierin beschriebenen elektrischen Verbindungen können von Kupferleitungen bereitgestellt sein. Gemäß einer Ausführungsform sind die elektrischen Verbindungen zwischen dem ersten und dem zweiten Eingangs-Anpassungsnetzwerk
160 ,162 , dem ersten und dem zweiten Ausgangs-Anpassungsnetzwerk164 ,172 und den jeweiligen Gate- und Drain-Anschlussstücken146 ,148 ,150 ,152 des ersten, zweiten und dritten Dies154 ,156 ,158 aus Anschlussdrähten gebildet. Die Anschlussdrähte174 können als Induktoren ausgestaltet sein, die die erforderliche Induktivität des Eingangs- und Ausgangs-Anpassungsnetzwerks160 ,162 ,164 ,172 bereitstellen. - In Bezug auf
2 ist das Halbleitergehäuse100 mit einem Deckel176 dargestellt, der an die obere Oberfläche104 angrenzt.2A stellt das Gehäuse100 in einer Perspektive von oben nach unten dar und2B stellt das Gehäuse100 in einer Seitenansichtsperspektive dar. Der Deckel176 stellt einen Innenhohlraum bereit, der die elektrischen Verbindungen umgibt und schützt. Der Innenhohlraum kann unbefüllt (d.h. luftgefüllt) bleiben oder kann optional mit einer gemeinhin bekannten Gießmasse gefüllt sein, die die Vorrichtungen isoliert und schützt. Das erste, zweite und dritte Die154 ,156 ,158 , das erste und zweite Eingangs- und Ausgangs-Anpassungsnetzwerk160 ,162 ,164 ,172 und die Anschlussdrähte174 sind innerhalb des Innenhohlraums angeordnet und von dem Deckel176 abgedeckt. Das bedeutet, dass das in2 dargestellte Halbleitergehäuse100 nicht ein Formgehäuse mit einem geformten Kunststoffmaterial angrenzend an die Vorrichtungen ist. - Der Begriff "im Wesentlichen" umfasst Verhältnisse oder physikalische Merkmale der Elemente, die sowohl exakt in Übereinstimmung mit der Anforderung sind, sowie leichte Abweichungen von den Anforderungen, aufgrund von Prozessschwankungen, Anordnungen und anderen Faktoren, die eine Abweichung vom Ideal verursachen können. Der Begriff "ungefähr" umfasst Verhältnisse oder physikalische Merkmale der Elemente, die dem Wert nahe kommen, jedoch nicht unbedingt genau denselben Wert aufweisen, so dass jemand mit durchschnittlichen Fertigkeiten die hierin beschriebenen Elemente gemäß den hierin beschriebenen Funktionen und Spezifikationen verwenden könnte.
- Räumlich relative Begriffe, wie "unter", "darunter", "niedriger", "über", "obere" und dergleichen, werden zur Vereinfachung der Beschreibung verwendet, um die Positionierung eines Elements relativ zu einem zweiten Element zu erklären. Diese Begriffe dienen dazu, unterschiedliche Ausrichtungen der Vorrichtung zusätzlich zu anderen als in den Figuren dargestellten Ausrichtungen zu umfassen. Ferner werden Begriffe, wie "erstes", "zweites", und dergleichen, auch zur Beschreibung verschiedener Elemente, Bereiche, Abschnitte, etc. verwendet und dienen auch nicht zur Einschränkung. Gleiche Begriffe beziehen sich in der ganzen Beschreibung auf gleiche Elemente.
- Wie hierin verwendet, sind die Begriffe "aufweisend," "enthaltend", "einschließend" und "umfassend" und dergleichen offene Begriffe, die das Vorhandensein von genannten Elementen oder Merkmalen anzeigen, jedoch keine zusätzlichen Elemente oder Merkmale ausschließen. Die Artikel "ein" "eine", etc., und "der/die/das" dienen dazu, den Plural sowie den Singular einzuschließen, sofern der Kontext nicht klar Gegenteiliges angibt.
- Es ist zu verstehen, dass die Merkmale der hierin beschriebenen unterschiedlichen Ausführungsformen miteinander kombiniert werden können, sofern nicht ausdrücklich das Gegenteil angegeben ist.
- Obwohl bestimmte Ausführungsformen hierin dargestellt und beschrieben worden sind, ist von Personen mit durchschnittlichen Fertigkeiten anzuerkennen, dass eine Vielzahl alternativer und/oder äquivalenter Umsetzungen die bestimmten dargestellten und beschriebenen Ausführungsformen ersetzen kann, ohne vom Umfang der vorliegenden Erfindung abzuweichen. Diese Anmeldung soll jegliche Anpassungen oder Variationen der bestimmten hierin erörterten Ausführungsformen abdecken. Daher soll diese Erfindung lediglich von den Ansprüchen und ihren Äquivalenten beschränkt sein.
Claims (16)
- Halbleitervorrichtungsgehäuse, das Folgendes aufweist: eine stabile Metallbasis, die eine obere Oberfläche aufweist; eine elektrisch leitfähige Chipbefestigungsfläche auf der oberen Oberfläche; ein erstes Paar von leitfähigen Anschlüssen, das an der Basis befestigt und ihr gegenüber isoliert ist, wobei das erste Paar einen ersten und zweiten Anschluss aufweist, die sich voneinander weg erstrecken, so dass sich der erste Anschluss seitlich über eine erste Kante der Basis hinaus erstreckt und der zweite Anschluss seitlich über eine zweite Kante der Basis gegenüber der ersten Kante hinaus erstreckt; ein zweites Paar von leitfähigen Anschlüssen, das an der Basis befestigt und ihr gegenüber isoliert ist, wobei das zweite Paar einen dritten und vierten Anschluss aufweist, die sich voneinander weg erstrecken, so dass sich der dritte Anschluss seitlich über die erste Kante hinaus erstreckt und sich der vierte Anschluss seitlich über die zweite Kante hinaus erstreckt; einen ersten Verstärker, der an der oberen Oberfläche befestigt ist und ein erstes Anschlussstück, das elektrisch mit dem ersten Anschluss verbunden ist, und ein zweites Anschlussstück aufweist, das elektrisch mit dem zweiten Anschluss verbunden ist; und einen zweiten Verstärker, der an der oberen Oberfläche befestigt ist und ein erstes Anschlussstück, das elektrisch mit dem dritten Anschluss verbunden ist, und ein zweites Anschlussstück aufweist, das elektrisch mit dem vierten Anschluss verbunden ist, wobei das erste Paar von dem zweiten Paar über einen horizontalen Spalt zwischen Innenkantenseiten des ersten und des dritten Anschlusses und zwischen Innenkantenseiten des zweiten und des vierten Anschlusses getrennt ist, wobei eine Bezugslinie in dem horizontalen Spalt, der sich senkrecht zu der ersten und der zweiten Kante der Basis erstreckt, die Chipbefestigungsfläche in einen ersten und einen zweiten Chipbefestigungsabschnitt teilt, wobei eine Fläche des ersten Chipbefestigungsabschnitts kleiner ist als eine Fläche des zweiten Chipbefestigungsabschnitts, und wobei der erste und der zweite Anschluss eine geringere Breite aufweisen als der dritte und der vierte Anschluss.
- Halbleitervorrichtungsgehäuse nach Anspruch 1, wobei der erste und der zweite Verstärker als RF-Leistungsverstärker ausgestaltet sind.
- Halbleitervorrichtungsgehäuse nach Anspruch 2, wobei der erste und der zweite Verstärker als Doherty-Verstärker ausgestaltet sind, wobei der erste Verstärker ein Haupt-Verstärker ist und wobei der zweite Verstärker ein Peaking-Verstärker ist.
- Halbleitervorrichtungsgehäuse nach Anspruch 3, wobei der Haupt-Verstärker ein erstes Die aufweist, das innerhalb des ersten Chipbefestigungsabschnitts angeordnet ist, und wobei der Peaking-Verstärker ein zweites und ein drittes Die aufweist, die innerhalb des zweiten Chipbefestigungsabschnitts angeordnet sind.
- Halbleitervorrichtungsgehäuse nach Anspruch 4, wobei jeweils das erste, zweite und dritte Die Source-Anschlussstücke umfassen, die elektrisch mit der Chipbefestigungsfläche verbunden sind, wobei das erste Die ein Gate-Anschlussstück aufweist, das elektrisch mit dem zweiten Anschluss verbunden ist, und ein Drain-Anschlussstück, das elektrisch mit dem ersten Anschluss verbunden ist, und wobei das zweite und das dritte Die Gate-Anschlussstücke umfassen, die elektrisch mit dem vierten Anschluss verbunden sind, und Drain-Anschlussstücke, die elektrisch mit dem dritten Anschluss verbunden sind.
- Halbleitervorrichtungsgehäuse nach Anspruch 5, das ferner Folgendes aufweist: ein erstes Eingangs-Anpassungsnetzwerk, das elektrisch mit dem Gate-Anschlussstück des ersten Dies verbunden ist; ein zweites Eingangs-Anpassungsnetzwerk, das elektrisch mit den Gate-Anschlussstücken des zweiten und dritten Dies verbunden ist; ein erstes Ausgangs-Anpassungsnetzwerk, das elektrisch mit dem Drain-Anschlussstück des ersten Dies verbunden ist; und ein zweites Ausgangs-Anpassungsnetzwerk, das elektrisch mit den Drain-Anschlussstücken des zweiten und dritten Dies verbunden ist.
- Halbleitervorrichtungsgehäuse nach Anspruch 6, wobei das erste Eingangs-Anpassungsnetzwerk einen ersten Kondensator aufweist, der elektrisch mit dem zweiten Anschluss und mit dem Gate-Anschlussstück des ersten Dies verbunden ist, und wobei das zweite Eingangs-Anpassungsnetzwerk einen zweiten und einen dritten Kondensator aufweist, die elektrisch mit dem vierten Anschluss und den Gate-Anschlussstücken des zweiten und dritten Dies verbunden sind.
- Halbleitervorrichtung nach Anspruch 6, wobei die elektrischen Verbindungen zwischen dem ersten und zweiten Eingangs-Anpassungsnetzwerk und den jeweiligen Gate- und Drain-Anschlussstücken des ersten, zweiten und dritten Dies Anschlussdrähte umfassen.
- Halbleitervorrichtung nach Anspruch 8, die ferner einen Deckel aufweist, der an die obere Oberfläche angrenzt, so dass ein Innenhohlraum über der Chipbefestigungsfläche bereitgestellt wird, wobei das erste und das zweite Eingangs- und Ausgangs-Anpassungsnetzwerk und die Anschlussdrähte innerhalb des Innenhohlraums angeordnet sind.
- Halbleitervorrichtung nach Anspruch 4, wobei jeweils das erste, zweite und dritte Die im Wesentlichen dieselbe Größe aufweisen, so dass ein Verhältnis zwischen der gesamten Die-Fläche des Peaking-Verstärkers und der gesamten Die-Fläche des Haupt-Verstärkers ungefähr 2 zu 1 beträgt, und so dass ein Verhältnis zwischen der Fläche des zweiten und des ersten Chipbefestigungsabschnitts ungefähr 2 zu 1 beträgt.
- Halbleitervorrichtung nach Anspruch 10, wobei ein Verhältnis zwischen der Breite des dritten und vierten Anschlusses und der Breite des ersten und zweiten Anschlusses ungefähr 2 zu 1 beträgt.
- Doherty-Verstärker im Gehäuse, der Folgendes aufweist: eine stabile Metallbasis, die eine obere Oberfläche aufweist; eine elektrisch leitfähige Chipbefestigungsfläche auf der oberen Oberfläche, wobei die Chipbefestigungsfläche in einen ersten und einen zweiten Chipbefestigungsabschnitt geteilt ist; einen Haupt-Verstärker, der an der oberen Oberfläche vollständig innerhalb der ersten Fläche angebracht ist; einen Peaking-Verstärker, der an der oberen Oberfläche vollständig innerhalb der zweiten Fläche angebracht ist; einen ersten und einen zweiten leitfähigen Anschluss, die elektrisch mit Gate- und Drain-Anschlussstücken des Haupt-Verstärkers verbunden sind, wobei sich der erste und der zweite Anschluss seitlich weg von der Basis in entgegengesetzte Richtungen erstrecken; und einen dritten und einen vierten leitfähigen Anschluss, die elektrisch mit Gate- und Drain-Anschlussstücken des Peaking-Verstärkers verbunden sind, wobei sich der dritte und der vierte Anschluss seitlich weg von der Basis in entgegengesetzte Richtungen erstrecken, wobei eine Die-Fläche des Hauptverstärkers kleiner als eine Die-Fläche des Peaking-Verstärkers ist, wobei eine Diebreite des Haupt-Verstärkers kleiner als eine Diebreite des Peaking-Verstärkers ist, wobei eine Fläche des ersten Chipbefestigungsabschnitts der Die-Fläche des Haupt-Verstärkers entspricht, wobei eine Fläche des zweiten Chipbefestigungsabschnitts der Die-Fläche des Peaking-Verstärkers entspricht, wobei eine Breite des ersten und zweiten Anschlusses der Diebreite des Haupt-Verstärkers entspricht, und wobei eine Breite des dritten und vierten Anschlusses der Diebreite des Peaking-Verstärkers entspricht.
- Doherty-Verstärker im Gehäuse nach Anspruch 12, wobei der Haupt-Verstärker ein erstes Die aufweist und die Diebreite des Haupt-Verstärkers einer Breite des ersten Dies entspricht, und wobei der Peaking-Verstärker ein zweites und ein drittes Die aufweist und die Diebreite des Peaking-Verstärkers einer kollektiven Breite des zweiten und dritten Dies entspricht.
- Doherty-Verstärker im Gehäuse nach Anspruch 13, wobei ein Verhältnis der Diebreite des Peaking-Verstärkers zur Diebreite des Haupt-Verstärkers ungefähr 2 zu 1 beträgt, und wobei ein Verhältnis der Breite des dritten und des vierten Anschlusses zur Breite des ersten und des zweiten Anschlusses ungefähr 2 zu 1 beträgt.
- Doherty-Verstärker im Gehäuse nach Anspruch 14, wobei ein Verhältnis der Fläche des zweiten Abschnitts zur Fläche des ersten Abschnitts ungefähr 2 zu 1 beträgt.
- RF-Leistungsverstärker im Gehäuse, der Folgendes aufweist: eine stabile Metallbasis, die eine obere Oberfläche aufweist; eine elektrisch leitfähige Chipbefestigungsfläche auf der oberen Oberfläche, wobei die Chipbefestigungsfläche in einen ersten und einen zweiten Chipbefestigungsabschnitt geteilt ist; einen ersten Verstärker, der an der oberen Oberfläche vollständig innerhalb der ersten Fläche angebracht ist; einen zweiten Verstärker, der an der oberen Oberfläche vollständig innerhalb der zweiten Fläche angebracht ist; einen ersten und einen zweiten leitfähigen Anschluss, die elektrisch mit Gate- und Drain-Anschlussstücken des ersten Verstärkers verbunden sind, wobei sich der erste und der zweite Anschluss seitlich weg von der Basis in entgegengesetzte Richtungen erstrecken; und einen dritten und einen vierten leitfähigen Anschluss, die elektrisch mit Gate- und Drain-Anschlussstücken des zweiten Verstärkers verbunden sind, wobei sich der dritte und der vierte Anschluss seitlich weg von der Basis in entgegengesetzte Richtungen erstrecken, wobei eine Die-Fläche des ersten Verstärkers kleiner als eine Die-Fläche des zweiten Verstärkers ist, wobei eine Diebreite des ersten Verstärkers kleiner als eine Diebreite des zweiten Verstärkers ist, wobei eine Fläche des ersten Chipbefestigungsabschnitts der Die-Fläche des ersten Verstärkers entspricht, wobei eine Fläche des zweiten Chipbefestigungsabschnitts der Die-Fläche des zweiten Verstärkers entspricht, wobei eine Breite des ersten und zweiten Anschlusses der Diebreite des ersten Verstärkers entspricht, und wobei eine Breite des dritten und vierten Anschlusses der Diebreite des zweiten Verstärkers entspricht.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201462002348P | 2014-05-23 | 2014-05-23 | |
US62/002,348 | 2014-05-23 | ||
US14/297,189 US9209116B1 (en) | 2014-05-23 | 2014-06-05 | Semiconductor device package having asymmetric chip mounting area and lead widths |
US14/297,189 | 2014-06-05 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102015107970A1 true DE102015107970A1 (de) | 2015-11-26 |
DE102015107970B4 DE102015107970B4 (de) | 2024-05-29 |
Family
ID=54431955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102015107970.4A Active DE102015107970B4 (de) | 2014-05-23 | 2015-05-20 | Halbleitervorrichtungsgehäuse mit asymmetrischer Chipbefestigungsfläche und Anschlussbreiten |
Country Status (4)
Country | Link |
---|---|
US (1) | US9209116B1 (de) |
KR (1) | KR101664692B1 (de) |
CN (1) | CN105097739B (de) |
DE (1) | DE102015107970B4 (de) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9892997B2 (en) * | 2016-04-19 | 2018-02-13 | Infineon Technologies Americas Corp. | Adaptable molded leadframe package and related method |
US9774301B1 (en) * | 2016-05-17 | 2017-09-26 | Nxp Usa, Inc. | Multiple-path RF amplifiers with angularly offset signal path directions, and methods of manufacture thereof |
JP6996385B2 (ja) * | 2018-03-28 | 2022-01-17 | 住友電気工業株式会社 | 増幅器 |
EP3723282A1 (de) | 2019-04-12 | 2020-10-14 | NXP USA, Inc. | Leistungsverstärkergehäuse und systeme mit design-flexiblen gehäuseplattformen |
JP7306289B2 (ja) * | 2020-02-10 | 2023-07-11 | 住友電気工業株式会社 | 半導体装置及び増幅器 |
NL2031122B1 (en) * | 2022-03-01 | 2023-09-07 | Ampleon Netherlands Bv | Doherty amplifier |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7525813B2 (en) * | 1998-07-06 | 2009-04-28 | Renesas Technology Corp. | Semiconductor device |
US6362689B1 (en) * | 2000-09-22 | 2002-03-26 | U.S. Monolithics, L.L.C. | MMIC folded power amplifier |
AU2001292953A1 (en) * | 2000-09-22 | 2002-04-02 | U.S. Monolithics, L.L.C. | Mmic folded power amplifier |
US6891256B2 (en) | 2001-10-22 | 2005-05-10 | Fairchild Semiconductor Corporation | Thin, thermally enhanced flip chip in a leaded molded package |
US7786603B2 (en) * | 2005-10-28 | 2010-08-31 | Freescale Semiconductor, Inc. | Electronic assembly having graded wire bonding |
US8030763B2 (en) * | 2008-06-26 | 2011-10-04 | Freescale Semiconductor, Inc. | Semiconductor package with reduced inductive coupling between adjacent bondwire arrays |
US7705684B2 (en) * | 2008-06-30 | 2010-04-27 | Intel Corporation | Transistor and routing layout for a radio frequency integrated CMOS power amplifier device |
US8426950B2 (en) * | 2010-01-13 | 2013-04-23 | Fairchild Semiconductor Corporation | Die package including multiple dies and lead orientation |
JP5361951B2 (ja) * | 2011-06-17 | 2013-12-04 | 株式会社東芝 | 半導体電力増幅器 |
US9077285B2 (en) | 2012-04-06 | 2015-07-07 | Freescale Semiconductor, Inc. | Electronic devices with multiple amplifier stages and methods of their manufacture |
US9312817B2 (en) * | 2012-07-20 | 2016-04-12 | Freescale Semiconductor, Inc. | Semiconductor package design providing reduced electromagnetic coupling between circuit components |
-
2014
- 2014-06-05 US US14/297,189 patent/US9209116B1/en active Active
-
2015
- 2015-05-20 DE DE102015107970.4A patent/DE102015107970B4/de active Active
- 2015-05-21 KR KR1020150071207A patent/KR101664692B1/ko active IP Right Grant
- 2015-05-22 CN CN201510267361.7A patent/CN105097739B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN105097739B (zh) | 2018-04-10 |
US9209116B1 (en) | 2015-12-08 |
US20150340306A1 (en) | 2015-11-26 |
KR20150135133A (ko) | 2015-12-02 |
KR101664692B1 (ko) | 2016-10-10 |
CN105097739A (zh) | 2015-11-25 |
DE102015107970B4 (de) | 2024-05-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102015107970B4 (de) | Halbleitervorrichtungsgehäuse mit asymmetrischer Chipbefestigungsfläche und Anschlussbreiten | |
DE102016113946B4 (de) | PCB-basiertes Halbleitergehäuse mit integrierter elektrischer Funktionalität | |
DE2020925C2 (de) | Gehäuse zur Aufnahme von HF-Vierpolen | |
DE10056832A1 (de) | Halbleiterbauteil-Moduleinheit | |
DE112016002059T5 (de) | Rechenvorrichtung, die eine Bypass-Einheit verwendet | |
DE19854180A1 (de) | Modulgehäuse für Halbleiterbauteile | |
DE112016005793B4 (de) | Gleitende thermische Abschirmung | |
DE4027072C2 (de) | Halbleiteranordnung | |
DE102012218579A1 (de) | Niederinduktives kondensatormodul und leistungssystem mit niederinduktivem kondensatormodul | |
DE102015113515A1 (de) | Planare Kondensatorenanschlüsse | |
DE102015215133B4 (de) | Halbleitervorrichtung | |
DE102014107088B4 (de) | Halbleiterpackage und Verfahren | |
DE102015122259A1 (de) | Halbleitervorrichtungen mit einer verbesserten thermischen und elektrischen Funktionsweise | |
DE102016113479A1 (de) | Robuste hochleistungs-halbleiterbaugruppe | |
DE102019103032B4 (de) | Schaltnetzteilvorrichtung | |
DE102017120763A1 (de) | Galvanischer Einzel-Systemträger-Stacked-Die-Isolator | |
DE102016108562A1 (de) | Halbleiter-bauelement mit gestapelten anschlüssen | |
DE102016123932A1 (de) | HF-Bauelementpackage mit integriertem Hybridkoppler | |
DE102011002534A1 (de) | Chippaket umfassend eine Vielzahl von Chips und Leiterausrichtung | |
DE112017001071T5 (de) | Halbleitervorrichtung | |
DE112016000817T5 (de) | Substrateinheit | |
DE102007032775A1 (de) | Leistungsverstärker | |
DE102016115839A1 (de) | Direktsteckverbinder mit Wärmeverteilerplatte | |
DE10024516B4 (de) | Leistungshalbleitermodul | |
DE112017002906T5 (de) | Substrateinheit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R012 | Request for examination validly filed | ||
R081 | Change of applicant/patentee |
Owner name: WOLFSPEED, INC., DURHAM, US Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE Owner name: CREE, INC., DURHAM, US Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE |
|
R082 | Change of representative |
Representative=s name: VIERING, JENTSCHURA & PARTNER MBB PATENT- UND , DE |
|
R016 | Response to examination communication | ||
R081 | Change of applicant/patentee |
Owner name: WOLFSPEED, INC., DURHAM, US Free format text: FORMER OWNER: CREE, INC., DURHAM, N.C., US |
|
R016 | Response to examination communication | ||
R018 | Grant decision by examination section/examining division |