CN108231110A - 半导体装置、半导体系统及训练方法 - Google Patents

半导体装置、半导体系统及训练方法 Download PDF

Info

Publication number
CN108231110A
CN108231110A CN201711227145.5A CN201711227145A CN108231110A CN 108231110 A CN108231110 A CN 108231110A CN 201711227145 A CN201711227145 A CN 201711227145A CN 108231110 A CN108231110 A CN 108231110A
Authority
CN
China
Prior art keywords
signal
circuit
phase
write
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711227145.5A
Other languages
English (en)
Other versions
CN108231110B (zh
Inventor
李东郁
金东均
朴珉秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN108231110A publication Critical patent/CN108231110A/zh
Application granted granted Critical
Publication of CN108231110B publication Critical patent/CN108231110B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)

Abstract

可以提供一种半导体装置。半导体装置可以包括精细训练电路，精细训练电路被配置成基于时钟信号、数据选通信号和命令来产生精细结果信号。半导体装置可以包括粗略训练电路，粗略训练电路被配置成：基于时钟信号、数据选通信号和命令来产生粗略结果信号，并且基于偏移控制信号来设置写入使能信号的偏移。

Description

半导体装置、半导体系统及训练方法
相关申请的交叉引用
本申请要求于2016年12月15日向韩国知识产权局提交的编号为10-2016-0171865的韩国专利申请的优先权，其整体内容通过引用合并于此。
技术领域
总体而言，各种实施例可以涉及一种半导体器件，更具体地，涉及一种半导体装置、半导体系统和训练方法。
背景技术
半导体装置可以从外部(例如，从控制器)接收信号，并根据接收的信号来工作。半导体装置的工作速度可以增加，然而，半导体装置仍被设计成同步于半导体存储器装置时钟信号来接收信号并且同步于时钟信号来工作。
因此，半导体装置被训练成同步于时钟信号来正常工作，使得训练结果应用于半导体装置。
发明内容
在一个实施例中，可以提供一种半导体装置。半导体装置可以包括精细训练电路，精细训练电路被配置成基于时钟信号、数据选通信号和命令来产生精细结果信号。半导体装置可以包括粗略训练电路，粗略训练电路被配置成：基于时钟信号、数据选通信号和命令来产生粗略结果信号，并且基于偏移控制信号来设置写入使能信号的偏移。
在一个实施例中，可以提供一种半导体系统。半导体系统可以包括控制器，控制器被配置成输出时钟信号、命令、数据选通信号和偏移控制信号，并且接收精细结果信号和粗略结果信号。半导体系统可以包括半导体装置，半导体装置被配置成基于时钟信号、命令和数据选通信号来产生和输出精细结果信号和粗略结果信号，并且基于偏移控制信号来决定写入使能信号的输出时序。
在一个实施例中，可以提供一种训练方法。训练方法可以包括：将数据选通信号的相位与写入命令的相位彼此进行比较。训练方法可以包括：根据通过比较相位而获得的结果来改变数据选通信号的输出时序，并且再次将相位彼此进行比较。训练方法可以包括：在相位大体上彼此相等时基于写入命令来产生写入使能信号。训练方法可以包括：在写入使能信号的使能时段中对数据选通信号计数。训练方法可以包括：将计数的结果输出给控制器。训练方法可以包括：从控制器接收根据计数的结果而产生的偏移控制信号，并且设置写入使能信号的偏移。
在一个实施例中，可以提供一种半导体装置。半导体装置可以包括精细训练电路，精细训练电路被配置成将命令的相位与数据选通信号的相位进行比较，直到命令的相位与数据选通信号的相位对齐为止。半导体装置可以包括粗略训练电路，粗略训练电路被配置成基于命令来产生写入使能信号，并且基于偏移控制信号来设置写入使能信号的偏移。偏移控制信号可以根据在写入使能信号的使能时段期间对对齐的数据选通信号的计数结果来产生。
附图说明
图1是根据一个实施例的半导体系统的配置图。
图2是图1的精细训练电路的配置图。
图3是图1的粗略训练电路的配置图。
图4是图示了根据一个实施例的半导体装置的训练方法的流程图。
图5是用于说明根据一个实施例的半导体装置的操作的时序图。
具体实施方式
在下文中，下面将通过实施例的各种示例而参照附图来描述半导体装置、半导体系统及其训练方法。
参见图1，根据一个实施例的半导体系统可以包括控制器100和半导体装置200。例如，在一个实施例中，半导体器件可以包括半导体系统。
控制器100可以提供时钟信号CLK、数据选通信号DQS、命令CMD(信号)和偏移控制信号OS_ctrl，并且接收精细结果信号F_r和粗略结果信号C_r。例如，控制器100可以响应于精细结果信号F_r而调节数据选通信号DQS的输出时序，该精细结果信号F_r从已经通过时钟信号CLK、数据选通信号DQS和命令CMD执行精细训练操作的半导体装置提供。此外，控制器100可以响应于粗略结果信号C_r而产生偏移控制信号OS_ctrl，该粗略结果信号C_r从已经通过时钟信号CLK、数据选通信号DQS和命令CMD执行粗略训练操作的半导体装置提供。
半导体装置200可以响应于时钟信号CLK、数据选通信号DQS、命令CMD和偏移控制信号OS_ctrl而执行预设操作，并且将操作的结果提供给控制器100作为精细结果信号F_r和粗略结果信号C_r。例如，半导体装置200可以响应于时钟信号CLK、数据选通信号DQS和命令CMD而执行精细训练操作，并且将精细训练结果提供给控制器100作为精细结果信号F_r。半导体装置200可以响应于时钟信号CLK、数据选通信号DQS和命令CMD而执行粗略训练操作，并且将粗略训练结果提供给控制器100作为粗略结果信号C_r。此外，半导体装置200可以响应于偏移控制信号OS_ctrl来设置通过命令CMD而内部产生的信号(例如，图3中示出的写入使能信号WE_s)的输出时序(即，偏移)。
半导体装置200可以包括精细训练电路210和粗略训练电路220。
精细训练电路210可以响应于命令CMD、时钟信号CLK和数据选通信号DQS而产生精细结果信号F_r。例如，精细训练电路210可以允许命令CMD与时钟信号CLK同步，将与时钟信号CLK同步的命令CMD的相位与数据选通信号DQS的相位彼此进行比较，并且输出相位比较结果作为精细结果信号F_r。
粗略训练电路220可以响应于命令CMD、时钟信号CLK和数据选通信号DQS而产生粗略结果信号C_r。例如，粗略训练电路220可以响应于时钟信号CLK和命令CMD而产生写入使能信号WE_s，在写入使能信号WE_s的使能时段期间对数据选通信号DQS的上升沿(或下降沿)计数，并且输出计数结果作为粗略结果信号C_r。
精细训练电路210可以包括图2中所示的第一锁存电路211和相位比较电路212。
第一锁存电路211可以允许命令CMD与时钟信号CLK同步，并且输出锁存命令CMD_c(信号)。第一锁存电路211可以允许命令CMD与时钟信号CLK同步以由此产生锁存命令CMD_c。
相位比较电路212可以将锁存命令CMD_c的相位与数据选通信号DQS的相位互相进行比较，并且输出相位比较结果作为精细结果信号F_r。相位比较电路212可以将锁存命令CMD_c的相位与数据选通信号DQS的相位彼此进行比较以产生精细结果信号F_r。在这种情况下，命令CMD可以为用于执行写入操作的写入命令。例如，当在锁存命令CMD_c的上升时序处数据选通信号DQS的电平为高电平时，相位比较电路212可以输出高电平的精细结果信号F_r。当在锁存命令CMD_c的上升时序处数据选通信号DQS的电平为低电平时，相位比较电路212可以输出低电平的精细结果信号F_r。
粗略训练电路220可以包括图3中所示的写入使能信号发生电路216、偏移控制电路217、计数输入信号发生电路213、计数电路214和训练结果输出电路215。
粗略训练电路220可以响应于命令CMD和时钟信号CLK而产生初步写入使能信号WE_sp。
偏移控制电路217可以响应于偏移控制信号OS_ctrl而以例如时钟信号CLK的一个周期为单位来延迟初步写入使能信号WE_sp，由此输出写入使能信号WE_s。例如，偏移控制电路217可以响应于偏移控制信号OS_ctrl而以时钟信号CLK的一个周期为单位来改变初步写入使能信号WE_sp的输出时序的延迟量，由此输出延迟的信号作为写入使能信号WE_s。偏移控制电路217具有初始延迟量，并且初始延迟量可以响应于偏移控制信号OS_ctrl来改变。
计数输入信号发生电路213可以允许数据选通信号DQS仅在写入使能信号WE_s的使能时段中通过它，由此产生计数输入信号WE_dqs。例如，计数输入信号发生电路213允许数据选通信号DQS仅在写入使能信号WE_s的使能时段中通过它，并且将通过的数据选通信号DQS输出为计数输入信号WE_dqs。
计数输入信号发生电路213包括第二锁存电路213-1且可以执行逻辑运算。在一个实施例中，例如，计数输入信号发生电路213可以包括逻辑门，并且可以执行与运算。在一个实施例中，例如，用于执行与运算的逻辑门可以包括第一与门AND1。此外，可以修改实施同一功能或运算所需的逻辑门的配置。即，一种类型的运算的逻辑门配置与用于同一类型的运算的另一逻辑门配置可以根据特定情形来彼此取代。如果有必要，可以应用各种逻辑门来实施这些配置。
第二锁存电路213-1经由其信号输入端子接收写入使能信号WE_s，并且经由其时钟输入端子接收数据选通信号DQS。例如，第二锁存电路213-1可以同步于数据选通信号DQS而输出写入使能信号WE_s。
第一与门AND1可以对第二锁存电路213-1的输出信号与数据选通信号DQS执行与运算，由此输出计数输入信号WE_dqs。第一与门AND1可以接收第二锁存电路213-1的输出信号和数据选通信号DQS，并且输出计数输入信号WE_dqs。即，第一与门AND1可以仅在第二锁存电路213-1的输出信号的使能时段中输出数据选通信号DQS，由此产生计数输入信号WE_dqs。
计数电路214可以响应于计数使能信号Count_en而对计数输入信号WE_dqs的上升沿(或下降沿)计数，并将计数结果输出为计数信号CNT。
计数电路214可以包括计数器214-1，并且可以执行反相运算和与运算。在一个实施例中，例如，计数电路214可以包括逻辑门且可以执行与运算和反相运算。在一个实施例中，例如，用于执行与运算的逻辑门可以包括第二与门AND2。在一个实施例中，例如，用于执行反相运算的逻辑门可以包括反相器IV1。此外，可以修改用于实施同一功能或运算所需的逻辑门的配置。即，一种类型的运算的逻辑门配置和用于同一类型的运算的另一逻辑门配置可以根据特定情形而彼此取代。如果有必要，各种逻辑门可以用来实施这些配置。第二与门AND2接收计数输入信号WE_dqs和计数使能信号Count_en。反相器IV1接收计数使能信号Count_en。计数器214-1可以经由其复位端子接收反相器IV1的输出信号，经由其信号输入端子接收第二与门AND2的输出信号，并且经由其输出端子输出计数信号CNT。计数器214-1可以响应于反相器IV1的输出信号而对第二与门AND2的输出信号计数，并且将计数结果输出为计数信号CNT或将计数信号CNT初始化。
如以上配置的计数电路214可以在计数使能信号Count_en被使能时对计数输入信号WE_dqs的上升沿(或下降沿)计数，并且将计数结果输出为计数信号CNT。在一个实施例中，例如，计数电路214可以被配置成在计数使能信号Count_en被使能时执行计数操作。当计数使能信号Count_en被禁止时，计数电路214可以将计数信号CNT初始化。
训练结果输出电路215可以响应于计数使能信号Count_en而输出计数信号CNT和数据DATA之中的一个。例如，当计数使能信号Count_en被使能时，训练结果输出电路215可以将计数信号CNT和数据DATA之中的计数信号CNT作为粗略结果信号C_r输出。当计数使能信号Count_en被禁止时，训练结果输出电路215可以将计数信号CNT和数据DATA之中的数据DATA输出。数据DATA可以为从数据储存区域输出的信号。
训练结果输出电路215可以包括选择电路215-1和数据输出电路215-2。
选择电路215-1可以响应于计数使能信号Count_en而输出计数信号CNT和数据DATA之中的一个。例如，当计数使能信号Count_en被使能时，选择电路215-1可以输出计数信号CNT。当计数使能信号Count_en被禁止时，选择电路215-1可以输出数据DATA。在这种情况下，选择电路215-1可以为例如多路复用器。
数据输出电路215-2可以为将选择电路215-1的输出信号输出给半导体装置的外部的电路。例如，数据输出电路215-2可以包括将并行信号变成串行信号的电路。数据输出电路215-2可以在执行半导体装置的训练操作时输出粗略结果信号C_r。
将描述根据一个实施例的如上配置的半导体装置和半导体系统的操作以及训练方法。
根据一个实施例的半导体装置的操作如下。
根据一个实施例的半导体装置200可以响应于时钟信号CLK、数据选通信号DQS和命令CMD而产生和输出精细结果信号F_r和粗略结果信号C_r，并且响应于偏移控制信号OS_ctrl而控制写入使能信号WE-s的使能时序(即，输出时序)。
例如，半导体装置200的精细训练电路210允许命令CMD与时钟信号CLK同步，将同步于时钟信号CLK的命令CMD的相位与数据选通信号DQS的相位彼此进行比较，并且输出精细结果信号F_r。
图2的第一锁存电路211允许时钟信号CLK与命令CMD彼此同步，而相位比较电路212将第一锁存电路211的输出的相位与数据选通信号DQS的相位彼此进行比较并输出精细结果信号F_r。
半导体装置200的粗略训练电路220响应于命令CMD和时钟信号CLK而产生写入使能信号WE_s，在写入使能信号WE_s的使能时段期间对数据选通信号DQS的上升沿(或下降沿)计数，并且将计数结果输出为粗略结果信号C_r。
半导体装置200的粗略训练电路220响应于偏移控制信号OS_ctrl而控制写入使能信号WE_s的使能时序，即，写入使能信号WE_s的输出时序。
图3的写入使能信号发生电路216响应于命令CMD和时钟信号CLK而产生初步写入使能信号WE_sp，而偏移控制电路217基于偏移控制信号OS_ctrl将初步写入使能信号WE_sp延迟一个延迟量并输出写入使能信号WE_s。在一个实施例中，例如，偏移控制电路217可以被配置成基于偏移控制信号OS_ctrl来决定初步写入使能信号WE_sp的输出时序，并且输出写入使能信号WE_s。计数输入信号发生电路213允许数据选通信号DQS仅在写入使能信号WE_s的使能时段中通过它并输出计数输入信号WE_dqs，而计数电路214对计数输入信号WE_dqs的上升沿(或下降沿)计数并输出计数信号CNT。训练结果输出电路215在训练操作中将计数信号CNT(而不是数据DATA)输出为粗略结果信号C_r。
在训练操作中，半导体装置200工作如上，而下面将描述控制器100根据半导体装置200的输出信号的操作。
控制器100响应于精细结果信号F_r而改变数据选通信号DQS的输出时序。
控制器100响应于粗略结果信号C_r而产生偏移控制信号OS_ctrl。
下面将描述包括如上工作的半导体装置和控制器的半导体系统的训练操作。
控制器100将时钟信号CLK、数据选通信号DQS和命令CMD提供给半导体装置200。
半导体装置200允许命令CMD(例如写入命令)与时钟信号CLK同步，将同步的命令CMD_c的相位与数据选通信号DQS的相位彼此进行比较，并且将精细结果信号F_r提供给控制器100。半导体装置200的前面提及的操作是半导体装置200中包括的精细训练电路210的操作。
控制器100响应于精细结果信号F_r而改变数据选通信号DQS的输出时序。
控制器100和半导体装置200响应于精细结果信号F_r而重复精细训练操作(其中控制器100将命令CMD、时钟信号CLK和数据选通信号DQS提供给半导体装置200)，直到命令CMD的相位与数据选通信号DQS的相位彼此大体上相等为止，而半导体装置200将相位比较结果提供给控制器100作为精细结果信号F_r。
当半导体装置200中接收的命令CMD和数据选通信号DQS的相位彼此匹配时，半导体装置200结束精细训练操作。
当精细训练操作结束时，半导体装置200开始粗略训练操作。粗略训练操作是半导体装置200的粗略训练电路220的操作。
控制器100根据精细训练结果来将时钟信号CLK、数据选通信号DQS和命令CMD提供给半导体装置200。
半导体装置200的粗略训练电路220响应于命令CMD和时钟信号CLK而产生初步写入使能信号WE_sp，并且响应于偏移控制信号OS_ctrl而将初步写入使能信号WE_sp延迟基本的延迟量，由此产生写入使能信号WE_s。粗略训练电路220通过允许数据选通信号DQS仅在写入使能信号WE_s的使能时段中通过它来产生计数输入信号WE_dqs，并且对计数输入信号WE_dqs的上升沿(或下降沿)计数来产生计数信号CNT。粗略训练电路220将计数信号CNT提供给控制器100作为粗略结果信号C_r，而控制器100响应于粗略结果信号C_r而产生偏移控制信号OS_ctrl并将偏移控制信号OS_ctrl提供给半导体装置200。半导体装置200响应于偏移控制信号OS_ctrl而以时钟信号CLK的一个周期为单位来减小或增大基本延迟量的延迟量，由此控制写入使能信号WE_s的输出时序。
下面将描述精细训练操作和粗略训练操作。
控制器100将命令CMD、周期性转换的时钟信号CLK和包括预设数量的上升沿的数据选通信号DQS提供给半导体装置200。
半导体装置200通过允许时钟信号CLK与命令CMD彼此同步来产生锁存命令CMD_c，将锁存命令CMD_c的相位与数据选通信号DQS的相位进行比较，并且将相位的一致或不一致提供给控制器100作为精细结果信号F_r。
控制器100响应于精细结果信号F_r而改变数据选通信号DQS的输出时序，直到锁存命令CMD_c的相位与数据选通信号DQS的相位彼此大体上相等为止。
由于精细训练操作是用于允许半导体装置200中接收的命令CMD和数据选通信号DQS的相位彼此大体上相等的操作，因此即使通过精细训练操作而命令CMD和数据选通信号DQS的相位彼此大体上相等，也不可能确定数据选通信号DQS的预设数量的上升沿之中的命令CMD已经匹配的上升沿。
相应地，在精细训练操作完成之后，执行粗略训练操作。
在精细训练操作完成之后，数据选通信号DQS的输出时序通过控制器100来决定，并且即使在精细训练操作完成之后控制器100仍将用于粗略训练操作的时钟信号CLK、数据选通信号DQS和命令CMD提供给半导体装置200。
在粗略训练操作中，写入使能信号WE_s响应于命令CMD和时钟信号CLK而产生，在写入使能信号WE_s的使能时段中对数据选通信号DQS的上升沿的数量计数，并且，计数结果再次被提供给控制器100作为粗略结果信号C_r。控制器100响应于粗略结果信号C_r而产生偏移控制信号OS_ctrl，使得控制器100能够控制半导体装置200中产生的写入使能信号WE_s的输出时序。半导体装置200响应于偏移控制信号OS_ctrl而改变写入使能信号WE_s的输出时序，对从控制器100输入的数据选通信号DQS的预设数量的上升沿计数，对偏移控制信号OS_ctrl计数使得数据选通信号DQS中包括的全部上升沿都被计数，并且将计数结果提供给控制器100作为粗略结果信号C_r。
将参照图4和图5来简要描述上述的精细训练操作和粗略训练操作。
将数据选通信号DQS的相位与命令CMD(例如写入命令(即，WR))的相位彼此进行比较(S10)，控制器100在根据相位比较结果而相位彼此大体上不相等(否)时改变数据选通信号DQS的输出时序，并且半导体装置200再次将数据选通信号DQS的相位与命令CMD的相位彼此进行比较(S20)。
当命令CMD的相位与数据选通信号DQS的相位彼此大体上相等(是)时，即，当数据信号DQS与同步于时钟信号CLK的命令CMD对齐时，结束精细训练操作而开始粗略训练操作。
写入使能信号WE_s响应于命令CMD(例如，写入命令)而产生(S30)。
在写入使能信号WE_s的使能时段中对数据选通信号DQS的上升沿(或下降沿)计数(S40)，将计数结果提供给控制器100(S50)，并且控制器100根据计数结果来产生偏移控制信号OS_ctrl。半导体装置200响应于偏移控制信号OS_ctrl而设置写入使能信号WE_s的输出时序，即，写入使能信号WE_s的偏移。
例如，在写入使能信号WE_s的使能时段中仅将对齐的数据选通信号DQS输入给计数器214-1作为计数输入信号WE_dqs，而计数器214-1将计数结果提供给控制器100。
参见图5，当写入使能信号WE_s的使能时序被延迟时，从控制器100发送的对齐的数据选通信号具有九个上升沿，但是计数输入信号WE_dqs具有六个上升沿。计数器214-1将通过对六个上升沿计数而得到的结果输出给控制器100，而控制器100通过偏移控制信号OS_ctrl来控制相位比较电路212的偏移值。即，控制器100控制相位比较电路212使得写入使能信号WE_s的使能时序提前三个时钟信号CLK的周期。在具有提前的使能时序的写入使能信号WE_s的使能时段中，允许数据选通信号DQS通过，使得计数输入信号WE_dqs产生。当计数输入信号WE_dqs具有九个上升沿时，结束粗略训练操作。
虽然以上已经描述了各种实施例，但是本领域技术人员要理解的是，所描述的实施例仅为示例。相应地，本文中描述的半导体装置、半导体系统和训练方法不应当基于所描述的实施例来限制。

Claims (20)

1.一种半导体装置，包括：
精细训练电路，其被配置成基于时钟信号、数据选通信号和命令来产生精细结果信号；以及
粗略训练电路，其被配置成：基于时钟信号、数据选通信号和命令来产生粗略结果信号，并且基于偏移控制信号来设置写入使能信号的偏移。
2.根据权利要求1所述的半导体装置，其中，精细训练电路允许命令与时钟信号同步，将同步的命令的相位与数据选通信号的相位彼此进行比较以产生相位比较结果，并且将相位比较结果输出为精细结果信号。
3.根据权利要求2所述的半导体装置，其中，精细训练电路包括：
第一锁存电路，其被配置成允许命令与时钟信号同步以产生锁存命令；以及
相位比较电路，其被配置成：将锁存命令的相位与数据选通信号的相位彼此进行比较，并且产生精细结果信号。
4.根据权利要求1所述的半导体装置，其中，粗略训练电路被配置成：基于命令和时钟信号来产生写入使能信号，在写入使能信号的使能时段中对数据选通信号的上升沿或下降沿计数，并且将计数结果输出为粗略结果信号。
5.根据权利要求4所述的半导体装置，其中，粗略训练电路包括：
写入使能信号发生电路，其被配置成基于命令和时钟信号来产生初步写入使能信号；
偏移控制电路，其被配置成基于偏移控制信号来决定初步写入使能信号的输出时序，并且输出写入使能信号；
计数输入信号发生电路，其被配置成仅在写入使能信号的使能时段中将数据选通信号输出为计数输入信号；
计数电路，其被配置成对计数输入信号的上升沿或下降沿计数，并且产生计数信号；以及
训练结果输出电路，其被配置成将计数信号输出为粗略结果信号。
6.根据权利要求5所述的半导体装置，其中，偏移控制电路被配置成基于偏移控制信号而以时钟信号的一个周期为单位来改变初步写入使能信号的输出时序。
7.根据权利要求5所述的半导体装置，其中，计数输入信号发生电路被配置成在计数使能信号被使能时产生计数输入信号，
计数电路被配置成在计数使能信号被使能时执行计数操作，以及
训练结果输出电路被配置成在计数使能信号被使能时将计数信号输出为粗略结果信号，并且在计数使能信号被禁止时输出数据。
8.根据权利要求7所述的半导体装置，其中，计数电路被配置成在计数使能信号被禁止时将计数信号初始化。
9.一种半导体系统，包括：
控制器，其被配置成输出时钟信号、命令、数据选通信号和偏移控制信号，并且接收精细结果信号和粗略结果信号；以及
半导体装置，其被配置成基于时钟信号、命令和数据选通信号来产生和输出精细结果信号和粗略结果信号，并且基于偏移控制信号来决定写入使能信号的输出时序。
10.根据权利要求9所述的半导体系统，其中，控制器被配置成基于精细结果信号来控制数据选通信号的输出时序，并且基于粗略结果信号来产生偏移控制信号。
11.根据权利要求10所述的半导体系统，其中，半导体装置被配置成通过允许命令与时钟信号同步来产生锁存命令，并且通过将锁存命令的相位与数据选通信号的相位彼此进行比较来产生精细结果信号。
12.根据权利要求11所述的半导体系统，其中，半导体装置包括：
精细训练电路，其包括第一锁存电路和相位比较电路，第一锁存电路被配置成基于时钟信号和命令来产生锁存命令，相位比较电路被配置成通过将锁存命令的相位与数据选通信号的相位彼此进行比较来产生精细结果信号。
13.根据权利要求10所述的半导体系统，其中，半导体装置被配置成：基于命令和时钟信号来产生写入使能信号，通过在写入使能信号的使能时段中输出数据选通信号来产生计数输入信号，对计数输入信号的上升沿计数，并且将计数结果输出为粗略结果信号。
14.根据权利要求13所述的半导体系统，其中，半导体装置包括：
粗略训练电路，其包括：写入使能信号发生电路，其被配置成基于命令和时钟信号来产生初步写入使能信号；偏移控制电路，其被配置成基于偏移控制信号来决定初步写入使能信号的输出时序并输出写入使能信号；计数输入信号发生电路，其被配置成在写入使能信号的使能时段期间将数据选通信号输出为计数输入信号；计数电路，其被配置成对计数输入信号的上升沿或下降沿计数并产生计数信号；以及训练结果输出电路，其被配置成将计数信号输出为粗略结果信号。
15.一种训练方法，包括：
将数据选通信号的相位与写入命令的相位彼此进行比较；
根据通过比较相位而获得的结果来改变数据选通信号的输出时序，并且再次将相位彼此进行比较；
基于大体上彼此相等的相位而基于写入命令来产生写入使能信号；
在写入使能信号的使能时段中对数据选通信号计数；
输出计数的结果；并且
接收根据计数的结果而产生的偏移控制信号，并且设置写入使能信号的偏移。
16.一种半导体装置，包括：
精细训练电路，其被配置成将命令的相位与数据选通信号的相位进行比较，直到命令的相位与数据选通信号的相位对齐为止；以及
粗略训练电路，其被配置成基于命令来产生写入使能信号并且基于偏移控制信号来设置写入使能信号的偏移，
其中，偏移控制信号根据在写入使能信号的使能时段期间对对齐的数据选通信号的计数结果来产生。
17.根据权利要求16所述的半导体装置，其中，精细训练电路被配置成基于时钟信号、数据选通信号和命令来产生精细结果信号。
18.根据权利要求17所述的半导体装置，其中，精细训练电路被配置成：允许命令与时钟信号同步，并且将同步的命令的相位与数据选通信号的相位彼此进行比较以产生精细结果信号。
19.根据权利要求16所述的半导体装置，其中，粗略训练电路被配置成：基于时钟信号、数据选通信号和命令来产生粗略结果信号，并且基于偏移控制信号来设置写入使能信号的偏移。
20.根据权利要求19所述的半导体装置，其中，粗略训练电路被配置成：基于命令和时钟信号来产生写入使能信号，在写入使能信号的使能时段中对数据选通信号的上升沿或下降沿计数，并且将计数结果输出为粗略结果信号。
CN201711227145.5A 2016-12-15 2017-11-29 半导体装置、半导体系统及训练方法 Active CN108231110B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0171865 2016-12-15
KR1020160171865A KR102687267B1 (ko) 2016-12-15 2016-12-15 반도체 장치, 반도체 시스템 및 트레이닝 방법

Publications (2)

Publication Number Publication Date
CN108231110A true CN108231110A (zh) 2018-06-29
CN108231110B CN108231110B (zh) 2021-09-21

Family

ID=62562503

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711227145.5A Active CN108231110B (zh) 2016-12-15 2017-11-29 半导体装置、半导体系统及训练方法

Country Status (4)

Country Link
US (2) US10586577B2 (zh)
KR (1) KR102687267B1 (zh)
CN (1) CN108231110B (zh)
TW (2) TWI745493B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113223576A (zh) * 2020-02-03 2021-08-06 美光科技公司 写入均衡
WO2021190306A1 (zh) * 2020-03-27 2021-09-30 长鑫存储技术有限公司 存储器测试方法
CN114328328A (zh) * 2020-09-30 2022-04-12 创意电子股份有限公司 用于三维半导体器件的接口器件及接口方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102687267B1 (ko) 2016-12-15 2024-07-22 에스케이하이닉스 주식회사 반도체 장치, 반도체 시스템 및 트레이닝 방법
CN106875966B (zh) * 2017-01-09 2020-02-07 上海兆芯集成电路有限公司 数据选通信号处理系统以及处理方法
US10892006B1 (en) * 2020-02-10 2021-01-12 Micron Technology, Inc. Write leveling for a memory device
US12119080B1 (en) 2021-04-19 2024-10-15 Cadence Design Systems, Inc. Extended-burst write training

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797953A (zh) * 2004-12-28 2006-07-05 松下电器产业株式会社 时序调整方法和装置
CN1851821A (zh) * 2005-04-23 2006-10-25 英飞凌科技股份公司 半导体存储器和调整时钟信号与选通信号间相位关系的方法
CN101859286A (zh) * 2009-04-03 2010-10-13 英特尔公司 存储器命令时序的主动训练
US20120137084A1 (en) * 2010-11-30 2012-05-31 Ok Sung-Hwa Semiconductor memory device and semiconductor memory system including the same
US8593195B1 (en) * 2005-02-09 2013-11-26 Altera Corporation High performance memory interface circuit architecture
CN104810047A (zh) * 2014-01-28 2015-07-29 爱思开海力士有限公司 半导体器件
CN104851445A (zh) * 2014-02-18 2015-08-19 爱思开海力士有限公司 半导体器件
CN111161780A (zh) * 2018-11-07 2020-05-15 三星电子株式会社 存储装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000163969A (ja) * 1998-09-16 2000-06-16 Fujitsu Ltd 半導体記憶装置
JP3495308B2 (ja) 2000-03-14 2004-02-09 Ｎｅｃマイクロシステム株式会社 半導体記憶装置の自己テスト回路及び自己テスト方法
US6836166B2 (en) * 2003-01-08 2004-12-28 Micron Technology, Inc. Method and system for delay control in synchronization circuits
JP4583042B2 (ja) * 2004-02-13 2010-11-17 凸版印刷株式会社 Ｄｌｌ回路
KR100675894B1 (ko) 2005-06-24 2007-02-02 주식회사 하이닉스반도체 반도체 장치의 셋업 홀드 트레이닝 회로
US8504788B2 (en) * 2006-12-20 2013-08-06 Rambus Inc. Memory controller, system and method for read signal timing calibration
KR101009335B1 (ko) * 2008-12-29 2011-01-19 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 구동방법
KR101004664B1 (ko) 2009-06-03 2011-01-04 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작방법
EP2410414B1 (en) * 2010-07-16 2019-10-30 BlackBerry Limited Media module control
US9021154B2 (en) * 2013-09-27 2015-04-28 Intel Corporation Read training a memory controller
KR102147228B1 (ko) * 2014-01-23 2020-08-24 삼성전자주식회사 타겟 모듈의 라이트 레벨링을 제어하는 라이트 레벨링 제어 회로 및 그에 따른 라이트 레벨링 제어방법
US9437302B2 (en) * 2014-02-06 2016-09-06 Sandisk Technologies Llc State-dependent lockout in non-volatile memory
US9887009B2 (en) 2014-10-14 2018-02-06 Macronix International Co., Ltd. Memory page buffer with simultaneous multiple bit programming capability
KR102687267B1 (ko) 2016-12-15 2024-07-22 에스케이하이닉스 주식회사 반도체 장치, 반도체 시스템 및 트레이닝 방법

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1797953A (zh) * 2004-12-28 2006-07-05 松下电器产业株式会社 时序调整方法和装置
US8593195B1 (en) * 2005-02-09 2013-11-26 Altera Corporation High performance memory interface circuit architecture
CN1851821A (zh) * 2005-04-23 2006-10-25 英飞凌科技股份公司 半导体存储器和调整时钟信号与选通信号间相位关系的方法
CN101859286A (zh) * 2009-04-03 2010-10-13 英特尔公司 存储器命令时序的主动训练
US20120137084A1 (en) * 2010-11-30 2012-05-31 Ok Sung-Hwa Semiconductor memory device and semiconductor memory system including the same
CN104810047A (zh) * 2014-01-28 2015-07-29 爱思开海力士有限公司 半导体器件
CN104851445A (zh) * 2014-02-18 2015-08-19 爱思开海力士有限公司 半导体器件
CN111161780A (zh) * 2018-11-07 2020-05-15 三星电子株式会社 存储装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113223576A (zh) * 2020-02-03 2021-08-06 美光科技公司 写入均衡
CN113223576B (zh) * 2020-02-03 2022-05-10 美光科技公司 写入均衡
US11482265B2 (en) 2020-02-03 2022-10-25 Micron Technology, Inc. Write leveling
WO2021190306A1 (zh) * 2020-03-27 2021-09-30 长鑫存储技术有限公司 存储器测试方法
US11929137B2 (en) 2020-03-27 2024-03-12 Changxin Memory Technologies, Inc. Method for testing memory
CN114328328A (zh) * 2020-09-30 2022-04-12 创意电子股份有限公司 用于三维半导体器件的接口器件及接口方法
CN114328328B (zh) * 2020-09-30 2023-11-10 创意电子股份有限公司 用于三维半导体器件的接口器件及接口方法

Also Published As

Publication number Publication date
US20180174633A1 (en) 2018-06-21
TW202135057A (zh) 2021-09-16
US10964365B2 (en) 2021-03-30
US20200176040A1 (en) 2020-06-04
KR20180069565A (ko) 2018-06-25
TW201833912A (zh) 2018-09-16
KR102687267B1 (ko) 2024-07-22
US10586577B2 (en) 2020-03-10
TWI745493B (zh) 2021-11-11
TWI769844B (zh) 2022-07-01
CN108231110B (zh) 2021-09-21

Similar Documents

Publication Publication Date Title
CN108231110A (zh) 半导体装置、半导体系统及训练方法
US7542371B2 (en) Memory controller and memory system
US9530473B2 (en) Apparatuses and methods for timing provision of a command to input circuitry
CN101488363B (zh) 时序调整装置
JP5037246B2 (ja) 複数のメモリのための信号バッファリングおよびリタイミング回路
US7752364B2 (en) Apparatus and method for communicating with semiconductor devices of a serial interconnection
KR102138110B1 (ko) 플래시 메모리를 기반으로 하는 저장 장치 및 그것의 동작 방법
US10372157B2 (en) Semiconductor devices
CN106057242B (zh) 具有多通道接口的存储系统及其操作方法
CN102195644A (zh) 可编程序直接插入式延迟锁定环路
US20100329040A1 (en) Data alignment circuit and method of semiconductor memory apparatus
CN106409323A (zh) 半导体系统和半导体器件
US7733129B2 (en) Method and circuit for generating memory clock signal
TWI748206B (zh) 選擇性控制時脈傳輸至一資料(dq)系統
US20150146477A1 (en) Semiconductor device
KR100800382B1 (ko) 반도체 메모리 장치에서의 신호제어방법 및 그에 따른컬럼선택라인 인에이블 신호 발생회로
KR101747885B1 (ko) 시프트 회로
WO2013042233A1 (ja) 半導体装置
KR102674592B1 (ko) 위상매칭동작을 수행하기 위한 시스템
CN109817249A (zh) 数据输出电路、包括其的存储装置和存储装置的操作方法
CN106815175A (zh) 数据传输设备
JP2015014836A (ja) メモリ制御装置及び情報処理装置
KR102598913B1 (ko) 반도체장치
CN114446376A (zh) 存储器设备和存储器系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant