CN108074898A - 半导体封装 - Google Patents

半导体封装 Download PDF

Info

Publication number
CN108074898A
CN108074898A CN201711153717.XA CN201711153717A CN108074898A CN 108074898 A CN108074898 A CN 108074898A CN 201711153717 A CN201711153717 A CN 201711153717A CN 108074898 A CN108074898 A CN 108074898A
Authority
CN
China
Prior art keywords
circuit board
printed circuit
transmission line
pcb
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711153717.XA
Other languages
English (en)
Other versions
CN108074898B (zh
Inventor
金光锡
姜善远
金逸俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108074898A publication Critical patent/CN108074898A/zh
Application granted granted Critical
Publication of CN108074898B publication Critical patent/CN108074898B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48155—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48157—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H01L2224/49176—Wire connectors having the same loop shape and height
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73207—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias

Abstract

提供了一种半导体封装，该半导体封装包括：印刷电路板；电阻器电路，以及第一半导体芯片和第二半导体芯片。第一焊盘和第二焊盘在印刷电路板的第一表面上，并且外部连接端子在印刷电路板的第二表面上。电阻器电路具有连接到第一焊盘的第一连接端子以及连接到第二焊盘的第二连接端子。第一半导体芯片连接到第一焊盘，第二半导体芯片堆叠在第一半导体芯片上并且连接到第二焊盘。印刷电路板包括信号传输线，将印刷电路板中的分支连接到外部连接端子。第一传输线将分支连接到第一焊盘。第二传输线将分支连接到第二焊盘。

Description

半导体封装
相关申请的交叉引用
本申请要求2016年11月18日提交的题为“半导体封装”的韩国专利申请号10-2016-0154452的优先权，其通过引用全部并入本文中。
技术领域
本文描述的一个或多个实施例涉及一种半导体封装。
背景技术
电子器件被设计为更小并且具有更大功能。因此，存在对大容量和多功能半导体芯片的要求。这些芯片可以被并入各种半导体封装内。
发明内容
根据一个或多个实施例，一种半导体封装包括：印刷电路板，具有下表面和上表面，所述上表面包括第一焊盘和第二焊盘；外部连接端子，在印刷电路板的下表面上；电阻器电路，包括第一连接端子和第二连接端子，所述第一连接端子连接到所述第一焊盘，所述第二连接端子连接到所述第二焊盘；第一半导体芯片，安装在所述印刷电路板上并且连接到所述第一焊盘；和第二半导体芯片，堆叠在第一半导体芯片上并且连接到第二焊盘，其中所述印刷电路板包括：信号传输线，将印刷电路板中的分支连接到所述外部连接端子；第一传输线，将所述分支连接到所述第一焊盘；和第二传输线，将所述分支连接到所述第二焊盘。
根据一个或多个实施例，一种半导体封装包括：印刷电路板，包括上表面和下表面，所述上表面包括第一焊盘和第二焊盘；外部连接端子，在印刷电路板的下表面上；电阻器电路，包括第一连接端子和第二连接端子，所述第一连接端子连接到所述第一焊盘，所述第二连接端子连接到所述第二焊盘；第一半导体芯片，安装在所述印刷电路板上并且连接到所述第一焊盘；和第二半导体芯片，安装在所述印刷电路板上并且连接到所述第二焊盘，所述第一半导体芯片和所述第二半导体芯片安装在所述印刷电路板的同一平面上，其中所述印刷电路板包括：信号传输线，将印刷电路板中的分支连接到所述外部连接端子；第一传输线，将所述分支连接到所述第一焊盘；和第二传输线，将所述分支连接到所述第二焊盘。
根据一个或多个实施例，一种半导体封装，包括：印刷电路板；第一半导体芯片和第二半导体芯片，安装在印刷电路板上；和功率分配器件，安装在印刷电路板上，并且包括：输入端子，用于接收信号；第一输出端子和第二输出端子，用于输出信号；电阻器电路，包括连接到第一输出端子的第一连接端子和连接到第二输出端子的第二连接端子；信号传输线，将功率分配器件中的分支连接到输入端子；第一传输线，将分支连接到第一连接端子；和第二传输线，将分支连接到第二连接端子。
根据一个或多个实施例，一种半导体封装包括：印刷电路板；第一半导体芯片，在印刷电路板上；第二半导体芯片，在第一半导体芯片上；以及电阻器电路，包括连接到第一输出端子的第一连接端子和连接到第二输出端子的第二连接端子；其中，所述电阻器电路具有Wilkerson功分器结构。
附图说明
通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得显而易见，在附图中：
图1示出了半导体封装的实施例；
图2A示出了沿图1中的剖面线A-A′的视图；
图2B示出了半导体封装中的印刷电路板的实施例；
图3示出了用于在半导体封装中传输信号的实施例；
图4示出了半导体封装的另一个实施例；
图5示出了半导体封装的另一个实施例；
图6示出了半导体封装的另一个实施例；
图7示出了用于在半导体封装中传输信号的另一个实施例；
图8示出了半导体封装的另一个实施例；
图9示出了沿剖面线B-B′的图8中的半导体封装的视图；
图10示出了半导体封装的另一个实施例；
图11A示出了半导体封装的另一个实施例，并且，图11B示出了功率分配器件的实施例；
图12A示出了半导体封装的另一个实施例，并且，图12B示出了功率分配器件的另一个实施例；和
图13示出了半导体封装的实施例。
具体实施方式
图1示出了半导体封装1000的实施例，半导体封装1000可以包括印刷电路板500、电阻器单元400、第一半导体芯片100和第二半导体芯片200。半导体封装1000还可以包括在印刷电路板500的下表面上的外部连接端子600。包括第一焊盘516和第二焊盘526在内的多个焊盘516、526和506可以在印刷电路板500的上表面上。
第一半导体芯片100和第二半导体芯片200堆叠在印刷电路板500上，并且可以顺序地安装。第一半导体芯片100具有上表面，所述上表面可以包括多个焊盘116和106。第二半导体芯片200具有上表面，所述上表面可以包括多个焊盘216和206。在一个示例实施例中，焊盘116、106、216和206可以在第一半导体芯片100和第二半导体芯片200的下表面上。
第一半导体芯片100和第二半导体芯片200可以例如通过线接合方法安装在印刷电路板500上。因此，半导体封装1000可以包括第一接合线130和第二接合线230。第一接合线130可以将印刷电路板500的第一焊盘516电连接到第一半导体芯片100。第二接合线230可以将印刷电路板500的第二焊盘526电连接到第二半导体芯片200。在一个示例实施例中，第一半导体芯片100和第二半导体芯片200可以例如通过倒装芯片接合方法安装在印刷电路板500上。
第一半导体芯片100和第二半导体芯片200可以包括例如多个各种各样的各个器件的半导体器件。各个器件可以包括各种微电子器件，例如，诸如互补金属绝缘体半导体(CMOS)晶体管之类的金属氧化物半导体场效应晶体管(MOSFET)、系统大规模集成电路(LSI)、诸如CMOS成像传感器(CIS)之类的图像传感器、微机电系统(MEMS)、有源器件、无源器件等。各个单独器件可以电连接到半导体衬底的导电区域，在半导体衬底的导电区域中安装了第一半导体芯片100和第二半导体芯片200。第一和第二半导体芯片100和200的有源表面(其中各个单独器件形成在有源表面上)可以背对印刷电路板500。
在一些实施例中，第一半导体芯片100和第二半导体芯片200中的每一个可以是例如诸如动态随机存取存储器(DRAM)等易失性存储器半导体芯片。
电阻器单元400可以安装在印刷电路板500上，并且可以包括多个连接端子。多个连接端子可以包括第一连接端子和第二连接端子。电阻器单元400的第一连接端子可以连接到印刷电路板500上的第一焊盘516。电阻器单元400的第二连接端子可以连接到印刷电路板500上的第二焊盘526。例如，电阻器单元400可以是电阻器电路，并且电阻器电路可以包括至少一个电阻器。例如，电阻器单元400可以被实现为至少一个芯片电阻器，并且可以被安装成使得电阻器单元400的相对端接触第一焊盘516和第二焊盘526。第一半导体芯片100和第二半导体芯片200安装在印刷电路板500的中心部分上。电阻器单元400例如可以安装在印刷电路板500的围绕中心部分的周边部分上。
图2A示出了沿图1的线A-A′截取的半导体封装1000的横截面图。图2B是示出在半导体封装1000中的印刷电路板500的上表面的一部分的俯视图。
参考图2A，半导体封装1000可以包括印刷电路板500、电阻器单元400、第一半导体芯片100、第二半导体芯片200和形成在印刷电路板500的下表面上的外部连接端子600。第一半导体芯片100和第二半导体芯片200可以顺序地堆叠在印刷电路板500上。第一半导体芯片100和第二半导体芯片200可以在与印刷电路板500的上表面垂直的方向上堆叠并且彼此对准。电阻器单元400可以被安装为使得电阻器单元400的相对端接触第一焊盘516和第二焊盘526。电阻器单元400的第一连接端子401接触第一焊盘516，电阻器单元400的第二连接端子402接触第二焊盘526。
接合层120可以在第一半导体芯片100和第二半导体芯片200之间。第一半导体芯片100和第二半导体芯片200可以经由接合层120彼此接合。第一接合线130的部分可以通过接合层120嵌入。
可以分别在第一半导体芯片100和第二半导体芯片200的上表面上形成第一重新布线层和第二重新布线层。连接到第一半导体芯片100的第一接合线130可以电连接到第一重新布线层。连接到第二半导体芯片200的第二接合线230可以电连接到第二重新布线层。因此，在第一半导体芯片100和第二半导体芯片200的上表面上的焊盘116、106、216和206可以布置在第一重新布线层和第二重新布线层中。
印刷电路板500可以包括其中堆叠多个基底层501、503和505的多个层。在一些实施例中，基底层501、503和505中的每一个可以包括酚醛树脂、环氧树脂和聚酰亚胺中的至少一种。例如，基底层501、503和505中的每一个可以包括框架阻燃剂4(FR4)、四官能环氧树脂、聚苯醚、环氧/聚苯氧化物、双马来酰亚胺三嗪(BT)、聚酰胺短纤席材(thermount)、氰酸酯、聚酰亚胺和液晶聚合物中的至少一种。图2A示出了三个基底层501、503和505，但是在另一个实施例中可以形成不同数目(两个、四个或更多个)的基底层。
第一焊盘516和第二焊盘526在多个基底层501、503和505中的最上层的上表面上。下焊盘556可以在基底层501、503和505中的最下层的下表面上。下焊盘556可以与外部连接端子600接触以接收来自外部连接端子600的信号。下焊盘556被示出为形成在印刷电路板500的中心部分，但在另一个实施例中处于不同的位置。根据第一传输线510、第二传输线520和信号传输线554的形成，下焊盘556可以在围绕印刷电路板500的中心区域的周边区域上。
可以在第一焊盘516、第二焊盘526和下焊盘556中的每一个上进一步形成金属层。可以形成金属层，以改善第一焊盘516、第二焊盘526和下焊盘556中的每一个的粘合力并降低接触电阻。金属层可以例如通过热空气焊剂校平(H.A.S.L.)方法、Ni/Au镀覆方法或其它方法形成。
第一传输线510、第二传输线520和信号传输线554彼此相接的分支555可以形成在印刷电路板500中。信号传输线554将分支555电连接到外部连接端子600，使得经由外部连接端子600从外部发送的信号可以被传输到第一半导体芯片100和第二半导体芯片200。信号可以基于分支555被分配到第一传输线510和第二传输线520，以被传输到第一半导体芯片100和第二半导体芯片200。在图2A中，信号传输线554具有通孔结构，并且可以包括在同一层级处的导电线路。在另一个实施例中，信号传输线554可以具有不同的结构。
第一传输线510可以将分支555电连接到第一焊盘516。第一传输线510可以包括穿过印刷电路板500的至少一层的第一通孔结构514以及在印刷电路板500中的同一层级处形成的第一布线图案512。第二传输线520可以将分支555电连接到第二焊盘526。第二传输线520可以包括穿过印刷电路板500的至少一层的第二通孔结构524以及在印刷电路板500中的同一层级处形成的第二布线图案522。
由印刷电路板500的下焊盘556接收的信号沿着信号传输线554在印刷电路板500内传输。信号基于分支555被分配到第一传输线510和第二传输线520并且被传输到第一半导体芯片100和第二半导体芯片200。
第一传输线510和第二传输线520可以具有彼此基本上相同的长度。例如，第一传输线510和第二传输线520的长度可以基本上等于经由外部连接端子600从外部发送的信号的波长的四分之一。第一传输线510和第二传输线520可以具有彼此基本上相同的阻抗。电阻器单元400的阻抗可以与第一传输线510和第二传输线520的阻抗有关。这是为了在印刷电路板500上实现Wilkerson功分器的结构。
第一布线图案512和第二布线图案522可以在基底层501、503和505中的每一个的相应上表面和下表面上。第一布线图案512和第二布线图案522可以包括例如电解沉积(ED)铜箔、轧制退火(RA)铜箔、不锈钢箔、铝箔、超薄铜箔、溅射铜、铜合金等
第一布线图案512和第二布线图案522可以彼此在不同的层级处。例如，第一布线图案512可以在第一基底层501的上表面上，并且第二布线图案522可以在第二基底层503的上表面上。在另一个实施例中，该布置可以是不同的。例如，可以提供足以允许第一布线图案512和第二布线图案522形成在印刷电路板500的同一层处的空间。在这种情况(例如，第一布线图案512和第二布线图案522在同一层处)下，第一传输线512和第二传输线520的长度可以满足从外部发送的信号的波长的四分之一。
信号传输线554、第一通孔结构514和第二通孔结构524可以包括例如铜、镍、不锈钢或铍铜。
在基底层501、503和505中的最上层的上表面和最下层的下表面上分别形成上阻焊层562和下阻焊层564。上阻焊层562和下阻焊层564中的每一个可以例如通过以下来形成：通过丝网印刷法或喷墨印刷法在基底层501、503和505中的最上层的上表面和最下层的下表面上喷涂焊料掩模绝缘油墨，以及通过紫外(UV)光或红外(IR)光固化喷涂的焊料掩模绝缘油墨。
在一些实施例中，上阻焊层562和下阻焊层564中的每一个可以通过以下工艺在多个基底层501、503和505中的最上层的上表面和最下层的下表面上形成：通过丝网印刷法或喷涂涂层法完全喷涂可光致阻焊剂，或通过层压法附着薄膜型阻焊材料，通过曝光和显影工艺去除不必要的部分，以及通过使用热、UV光或IR光来固化阻焊剂。
参考图2A和2B，第一布线图案512和第二布线图案522中的至少一个可以具有Z字形。为了使第一传输线510的长度基本上等于经由外部连接端子600从外部发送的信号的波长的四分之一，第一布线图案512可以形成为具有Z字形。在一个示例实施例中，在存在足够长度的情况下，当存在足够长度或空间时，第一布线图案512可以形成为具有不同形状(例如直的或非Z字形)。
第二布线图案522被示出为直的，在一个示例实施例中，第二布线图案522可以形成为具有Z字形，以达到基本上等于经由外部连接端子600从外部发送的信号的波长的四分之一的长度。在其它实施例中，第一布线图案512和第二布线图案522可以形成为具有不同或其它形状。
图3是示出了用于在半导体封装1000中传输信号的实施例。参考图2A和3，半导体封装1000的信号传输线554、分支555、第一传输线510、第二传输线520和电阻器单元400可以形成Wilkerson功分器10。下面描述半导体封装1000的信号传输线554、分支555、第一传输线510、第二传输线520和电阻器单元400的关系。
Wilkerson功分器10可以包括分支I、输入线13、多个传输线15_1和15_2以及电阻器17。Wilkerson功分器10可以接收来自驱动器11的信号，并且通过使用T形结结构的线将信号划分成多个输出线。当输入线13具有Z0的阻抗时，从分支I分支的传输线中的每一个可以具有的阻抗。传输线15_1和15_2中的每一个的长度可以基本上等于从驱动器11发送的信号的波长(λ)的四分之一。
分支I可以对应于图2A的分支555。多个传输线15_1和15_2可以对应于图2A的第一传输线510和第二传输线520。输入线13可以对应于信号传输线554。因此，信号传输线554可以具有Z0的阻抗。此外，第一和第二布线图案511和522以及第一和第二通孔结构514和524可以形成为使得第一和第二传输线510和520具有的阻抗和等于发送的信号的波长(λ)的四分之一的长度。
多个输出端子OP1_1和OP1_2可以连接到电阻器17。电阻器17的量级可以是2Z0。多个半导体芯片19_1和19_2可以连接到输出端子OP1_1和OP1_2中的每一个。输出端子OP1_1和OP1_2可以分别对应于图2A的第一焊盘516和第二焊盘526。电阻器17和半导体芯片19_1和19_2可以分别对应于图2A的电阻器单元400、第一半导体芯片100和第二半导体芯片200。
一种类型的结构包括在多个输出端子处的管芯上端接(ODT)以防止从多个输出端子输出的信号之间的不必要的干扰。在这样的结构中，电流可以流向ODT，并且导致不必要的功耗。另一方面，除了连接到多个半导体芯片19_1和19_2的传输线15_1和15_2之外，Wilkerson功分器10不形成线路。因此功耗可以降低。此外，通过使用多个传输线15_1和15_2和电阻器17来执行阻抗匹配。此外，可以改善输出端子OP1_1和OP1_2之间的隔离特性，这可以对半导体芯片19_1和19_2之间没有被选择的半导体芯片反射的信号的失真进行偏移。
Wilkerson功分器10包括两个输出端子OP1_1和OP1_2和连接的两个半导体芯片。在一个实施例中，可以连接不同数目的半导体芯片。
图4示出了半导体封装1000A的另一个实施例，其可以包括印刷电路板500a、电阻器单元400、外部连接端子600、第一半导体芯片100和第二半导体芯片200。
第一传输线510、第二传输线520a和信号传输线554在印刷电路板500a中在分支555处彼此相接。由信号传输线554传输的信号基于分支555被分配到第一传输线510和第二传输线520a，并且被传输到第一半导体芯片100和第二半导体芯片200。
第一传输线510可以包括穿过印刷电路板500a的至少一层的第一通孔结构514和形成在印刷电路板500a中的同一层级处的第一布线图案512。第二传输线520a可以包括穿过印刷电路板500a的至少一层的第二通孔结构524a和形成在印刷电路板500a中的同一层级处的第二布线图案522a。
第二布线图案522a可以包括彼此在不同层级处的多个布线图案。例如，第二布线图案522a可以遍及第二基底层503的上表面和第三基底层505的上表面形成。因此，第二通孔结构524a可以形成为穿过第一基底层501的通孔结构和穿过第二基底层503的通孔结构。在一个实施例中，第一布线图案512还可以包括彼此在不同层级处的多个布线图案。可以形成第一通孔结构514、第一布线图案512、第二通孔结构514和第二布线图案522a，使得第一传输线510和第二传输线520的长度可以满足从外部发送的信号的波长的四分之一。
图5示出了半导体封装1000B的另一个实施例，可以包括印刷电路板500、电阻器单元400、外部连接端子600、第一半导体芯片100和第二半导体芯片200。
第一半导体芯片100和第二半导体芯片200可以顺序地堆叠在印刷电路板500上。在一个实施例中，第一半导体芯片100和第二半导体芯片200可以堆叠成阶梯。因此，第一接合线130可以不通过接合层120b嵌入。阶梯形状可以形成为使得第一半导体芯片100上的焊盘116可以暴露于外部。
图6示出了半导体封装1000C的另一个实施例，可以包括印刷电路板500c、电阻器单元400c、外部连接端子600、第一半导体芯片100、第二半导体芯片200和第三半导体芯片300。
第一焊盘516、第二焊盘526、第三焊盘536c、第四焊盘516_1、第五焊盘526_1和第六焊盘536c_1可以在印刷电路板500c的上表面上。第一传输线、第二传输线和第三传输线可以在印刷电路板500c中形成的分支处彼此相接。通过外部连接端子600和信号传输线传输的信号基于分支被分配到第一传输线、第二传输线和第三传输线，并且被传输到第一半导体芯片100、第二半导体芯片200和第三半导体芯片300。例如，除了图2A的第一传输线510和第二传输线图520、图4的第一传输线510和第二传输线520a和图5的第一传输线510和第二传输线520的结构之外，印刷电路板500c上第三传输线的形成也可以类似于第一传输线、第二传输线的形成。
信号传输线将分支电连接到外部连接端子600，并且可以将经由外部连接端子600从外部发送的信号传输到第一半导体芯片100，第二半导体芯片200和第三半导体芯片300。第一传输线可以将分支电连接到第一焊盘516。第二传输线可以将分支电连接到第二焊盘526。第三传输线可以将分支电连接到第三焊盘536c。
第一传输线、第二传输线和第三传输线可以具有基本上等于从外部发送的信号的波长的四分之一的长度，并且可以具有彼此基本上相同的阻抗。电阻器单元400c的阻抗可以与第一传输线、第二传输线和第三传输线的阻抗相关。这是为了在印刷电路板500c上实现Wilkerson功分器的结构。
印刷电路板500c可以包括多个层。第一传输线、第二传输线和第三传输线中的每一个可以包括穿过印刷电路板500c的至少一层的通孔结构，以及形成在印刷电路板500c中的同一层级处的布线图案。
第一半导体芯片100、第二半导体芯片200和第三半导体芯片300可以顺序地堆叠在印刷电路板500c上。第二接合层220在第二半导体芯片200和第三半导体芯片300之间，以接合第二半导体芯片200和第三半导体芯片300并使第二半导体芯片200和第三半导体芯片300彼此绝缘。第三半导体芯片300可以在其上表面上包括多个焊盘316和306。在一个实施例中，焊盘316和306可以在第三半导体芯片300的下表面上。
第一半导体芯片100、第二半导体芯片200和第三半导体芯片300可以例如通过线接合方法安装在印刷电路板500c上。第一接合线130可以将第一焊盘516电连接到第一半导体芯片100。第二接合线230可以将第二焊盘526电连接到第二半导体芯片200。第三接合线330可以将第三焊盘536电连接到第三半导体芯片300。在一个实施例中，第一半导体芯片100、第二半导体芯片200和第三半导体芯片300可以例如通过倒装芯片接合方法安装在印刷电路板500c上。
电阻器单元400c可以安装在印刷电路板500c上。电阻器单元400c可以包括第一至第三芯片电阻器400c_1、400c_2和400c_3，并且可以在电阻器单元400c中形成多个连接端子。第一芯片电阻器400c_1的第一连接端子可以连接到在印刷电路板500c上的第一焊盘516，并且第一芯片电阻器400c_1的第二连接端子可以连接到在印刷电路板500c上的第四焊盘516_1。第二芯片电阻器400c_2的第一连接端子可以连接到在印刷电路板500c上的第二焊盘526，并且第二芯片电阻器400c_2的第二连接端子可以连接到在印刷电路板500c上的第五焊盘526_1。第三芯片电阻器400c_3的第一连接端子可以连接到在印刷电路板500c上的第三焊盘536c，并且第三芯片电阻器400c_3的第二连接端子可以连接到在印刷电路板500c上的第六焊盘536c_1。
第一芯片电阻器400c_1的第二连接端子可以通过包括穿过印刷电路板500c的至少一个层的通孔结构和形成在印刷电路板500c的同一层级处的布线图案的导电线来电连接到第二焊盘526。第二芯片电阻器400c_2的第二连接端子可以通过包括穿过印刷电路板500c的至少一个层的通孔结构和形成在印刷电路板500c的同一层级处的布线图案的导电线来电连接到第三焊盘536c。第三芯片电阻器400c_3的第二连接端子可以通过包括穿过印刷电路板500c的至少一个层的通孔结构和形成在印刷电路板500c的同一层级处的布线图案的导电线来电连接到第一焊盘516。
第一至第三芯片电阻器400c_1、400c_2和400c_3可以具有基本上相同的阻抗值。在一个实施例中，在可以从不同结构的另一等效电路获得相同效果并且包括在电阻器单元400c中的多个电阻器可以具有不同的连接结构的情况下，电阻值可以变化。
图7示出了用于在半导体封装1000C中传输信号的实施例。参考图6和7，半导体封装1000C的信号传输线、分支、第一传输线、第二传输线、第三传输线和电阻器单元400c可以形成Wilkerson功分器20。
Wilkerson功分器20可以包括分支I、输入线13、多个传输线25_1、25_2和25_3以及多个电阻器27_1、27_2和27_3。当输入线13具有Z0的阻抗时，在分支I处划分的传输线25_1、25_2和25_3中的每一个可以具有基本上相同的阻抗，即，传输线25_1、25_2和25_3中的每一个的长度可以基本上等于从驱动器11发送的信号的波长(λ)的四分之一。
分支I可对应于印刷电路板500c中的分支。传输线25_1、25_2和25_3可以对应于印刷电路板500c中的第一至第三传输线。输入线13可以对应于印刷电路板500c中的信号传输线。
输出端子OP2_1、OP2_2和OP2_3可以连接到电阻器27_1、27_2和27_3。例如，第一电阻器271的相对端可以连接到第一输出端子OP2_1和第二输出端子OP2_2。第二电阻器27_2的相对端可以连接到第二输出端子OP2_2和第三输出端子OP2_3的相对端。第三电阻器27_3的相对端可以连接到第三输出端子OP2_3和第一输出端子OP2_1。电阻器27_1、27_2和27_3中的每一个可以具有3Z0的电阻值。
电阻器27_1、27_2和27_3可以配置另一等效电路以表现出相同的效果。当配置具有与图7的结构不同的结构的等效电路时，电阻器27_1、27_2和27_3与输出端子OP2_1、OP2_2和OP2_3之间的连接结构可以变化，并且电阻器27_1、27_2和27_3的阻抗值可以变化。
多个半导体芯片29_1、29_2和29_3可以分别连接到输出端子OP2_1、OP2_2和OP2_3。输出端子OP2_1、OP2_2和OP2_3可以对应于图6的第一至第三焊盘516、526和536c。电阻器27_1、27_2和27_3以及半导体芯片29_1、29_2和29_3可以分别对应于图6的电阻器单元400c和第一至第三半导体芯片100、200和300。
除了连接到半导体芯片29_1、29_2和29_3的传输线25_1、25_2和25_3之外，Wilkerson功分器20不必形成附加线路。因此可以降低不必要的功耗。此外，可以通过使用传输线25_1、25_2和25_3以及电阻器27_1、27_2和27_3来执行阻抗匹配，并且半导体芯片29_1、29_2和29_3中没有被选择的半导体芯片反射的信号的失真可以偏移。
图8示出了半导体封装1000D的另一个实施例，并且图9示出了沿图8中的剖面线B-B′截取的视图。参考图8，半导体封装1000D可以包括印刷电路板500d、电阻器单元400d、外部连接端子600、第一半导体芯片100和第二半导体芯片200。包括第一焊盘516d和第二焊盘526d的多个焊盘516d、526d和506d可以形成在印刷电路板500d的上表面上。
第一半导体芯片100和第二半导体芯片200可以安装在印刷电路板500d的同一平面上。第一半导体芯片100和第二半导体芯片200可以例如通过线接合方法安装在印刷电路板500d上。因此，半导体封装1000D可以包括将印刷电路板500d的第一焊盘516d电连接到第一半导体芯片100的第一接合线130和将印刷电路板500d的第二焊盘526d连接到第二半导体芯片200的第二接合线230。在一个实施例中，第一半导体芯片100和第二半导体芯片200可以例如通过倒装芯片接合方法安装在印刷电路板500d上。
参考图8和图9，电阻器单元400d可以安装在印刷电路板500d上。电阻器单元400d可以包括包含第一连接端子401d和第二连接端子402d的多个连接端子。电阻器单元400d的第一连接端子401d连接到在印刷电路板500d上的第一焊盘516d。电阻器单元400d的第二连接端子402d可以连接到在印刷电路板500d上的第二焊盘526d。例如，电阻器单元400d可以实现为至少一个芯片电阻器，并且可以安装成使得电阻器单元400d的相对端可以接触第一焊盘516d和第二焊盘526d。电阻器单元400d可以在印刷电路板500d上第一半导体芯片100和第二半导体芯片200之间的区域上。
参考图9，印刷电路板500d可以包括彼此堆叠的多个基底层501、503和505。第一焊盘516d和第二焊盘526d在多个基底层501、503和505当中的最上层的上表面上。下焊盘556d可以在多个基底层501、503和505当中的最下层的下表面上。
下焊盘556d可以形成在例如围绕印刷电路板500d的中心区域的周边区域上。根据第一传输线510d、第二传输线520d和信号传输线554d的形成，下焊盘556d可以形成在印刷电路板500d的中心区域上。
第一传输线510d、第二传输线520d和信号传输线554d在形成在印刷电路板500d中的分支555d处可以彼此相接。信号传输线554d将分支555d电连接到外部连接端子600，使得经由外部连接端子600从外部发送的信号可以被传输到第一半导体芯片100和第二半导体芯片200。第一传输线510d和第二传输线520d可以在分支555d处彼此电隔离。
第一传输线510d可以将分支555d电连接到第一焊盘516d。第一传输线510d可以包括穿过印刷电路板500d的至少一层的第一通孔结构514d和形成在印刷电路板500d中的同一层级处的第一布线图案512d。第二传输线520d可以将分支555d电连接到第二焊盘526d。第二传输线520d可以包括穿过印刷电路板500d的至少一层的第二通孔结构524d和在与印刷电路板500d中的同一层级处的第二布线图案522d。
第一传输线510d和第二传输线520d可以具有彼此基本上相同的长度。第一传输线510d和第二传输线520d的长度可以基本上等于经由外部连接端子600从外部发送的信号的波长的四分之一。第一传输线510d和第二传输线520d可以具有彼此基本上相同的阻抗。
第一布线图案512d和第二布线图案522d可以彼此在不同的层级处形成。在存在足以在印刷电路板500d的同一层处形成第一布线图案512d和第二布线图案522d两者的空间的情况下，第一传输线510d和第二传输线520d的长度可以满足从外部发送的信号的波长的四分之一，并且第一布线图案512d和第二布线图案522d可以形成在同一层。
第一布线图案512d和第二布线图案522d可以包括彼此在不同层的多个布线图案。例如，第二布线图案522a可以遍及第二基底层503的上表面和第三基底层505的上表面形成。因此，第二通孔结构524a可以形成为穿过第一基底层501的通孔结构和穿过第二基底层503的通孔结构。
第一布线图案512d和第二布线图案522d中的至少一个可以具有与图2B中的第一布线图案512类似的Z字形。例如，第一布线图案512d可以具有Z字形，使得第一传输线510d具有基本上等于接收信号的波长的四分之一的长度。在存在足够长度的情况下，第一布线图案512d可以形成为直的，或者可以具有非Z字形形状。
下焊盘556d可以例如在围绕印刷电路板500d的中心区域的周边区域上。根据第一传输线510d、第二传输线520d和信号传输线554d的形成，下焊盘556d可以在印刷电路板500d的中心区域上。
图10示出了半导体封装1000E的另一个实施例，可以包括印刷电路板500e、电阻器单元400e、外部连接端子600、第一半导体芯片100、第二半导体芯片200和第三半导体芯片300。
第一焊盘516d、第二焊盘526d、第三焊盘536e、第四焊盘516d_1、第五焊盘526d_1和第六焊盘536e_1可以在印刷电路板500e的上表面上。第一传输线、第二传输线和第三传输线可以在印刷电路板500e中形成的分支处彼此相接。第一传输线、第二传输线和第三传输线可以在分支处彼此电隔离。例如，除了包括图9的第一传输线510d和第二传输线520d的结构以外，印刷电路板500e上第三传输线的形成也可以类似于第一传输线、第二传输线的形成。
信号传输线将分支电连接到外部连接端子600，并且可以将经由外部连接端子600从外部发送的信号传输到第一半导体芯片100，第二半导体芯片200和第三半导体芯片300。
第一传输线可以将分支电连接到第一焊盘516d。第二传输线可以将分支电连接到第二焊盘526d。第三传输线可以将分支电连接到第三焊盘536e。第一传输线、第二传输线和第三传输线可以具有基本上等于从外部发送的信号的波长的四分之一的长度，并且可以具有彼此基本上相同的阻抗。如上面参考图7所述，当连接到印刷电路板500e中的分支的输入线具有Z0的电阻值时，第一、第二和第三传输线中的每一个可以具有的电阻值。
印刷电路板500e可以包括多个层。第三传输线可以包括穿透印刷电路板500e的至少一层的通孔结构和在与印刷电路板500e中的通孔结构同一层的布线图案。
第三半导体芯片300可以堆叠在第二半导体芯片200上。第二半导体芯片200和第三半导体芯片300可以堆叠成阶梯，或者可以在垂直于印刷电路板500e的上表面的方向上堆叠成彼此对准。在一个实施例中，第三半导体芯片300可以安装在与第一半导体芯片100和第二半导体芯片200的同一平面上。
第三半导体芯片300可以例如通过线接合方法安装在印刷电路板500e上。第一接合线130可以将第一焊盘516d电连接到第一半导体芯片100。第二接合线230可以将第二焊盘526d电连接到第二半导体芯片200。第三接合线330可以将第三焊盘536e电连接到第三半导体芯片300。在一个实施例中，第一半导体芯片100、第二半导体芯片200和第三半导体芯片300可以例如通过倒装芯片接合方法来安装在印刷电路板500e上。
电阻器单元400e可以安装在印刷电路板500e上。电阻器单元400e可以包括第一至第三芯片电阻器400e_1、400e_2和400e_3，并且可以包括多个连接端子。第一芯片电阻器400e_1的第一连接端子可以连接到在印刷电路板500e上的第一焊盘516d，并且第一芯片电阻器400e_1的第二连接端子可以连接到在印刷电路板500e上的第四焊盘516d_1。第二芯片电阻器400e_2的第一连接端子可以连接到在印刷电路板500e上的第二焊盘526d，并且第二芯片电阻器400e_2的第二连接端子可以连接到在印刷电路板500e上的第五焊盘526d_1。第三芯片电阻器400e_3的第一连接端子可以连接到在印刷电路板500e上的第三焊盘536e，并且第三芯片电阻器400e_3的第二连接端子可以连接到在印刷电路板500e上的第六焊盘536e_1。
第一芯片电阻器400e_1的第二连接端子可以通过包括穿过印刷电路板500e的至少一个层的通孔结构和形成在印刷电路板500e的同一层级处的布线图案的导电线来电连接到第二焊盘526d。第二芯片电阻器400e_2的第二连接端子可以通过包括穿过印刷电路板500e的至少一个层的通孔结构和形成在印刷电路板500e的同一层级处的布线图案的导电线来电连接到第三焊盘536e。第三芯片电阻器400e_3的第二连接端子可以通过包括穿过印刷电路板500e的至少一个层的通孔结构和形成在印刷电路板500e的同一层级处的布线图案的导电线来电连接到第一焊盘516。
第一至第三芯片电阻器400e_1、400e_2和400e_3可以具有基本上相同的阻抗值。如上面参考图7所述，第一至第三芯片电阻器400e_1、400e_2和400e_3中的每一个可以具有3Z0的电阻值。在一个或多个实施例中，在可以从不同结构的另一等效电路获得相同效果并且包括在电阻器单元400e中的多个电阻器可以具有不同的连接结构的情况下，电阻值可以变化。
图11A示出了半导体封装1000F的另一个实施例，并且图11B示出了在半导体封装中的功率分配器件700的实施例。
参考图11A，半导体封装1000F可以包括印刷电路板500f、第一半导体芯片100、第二半导体芯片200和功率分配器件700。第一半导体芯片100和第二半导体芯片200可以顺序地堆叠在印刷电路板500f上。第一半导体芯片100和第二半导体芯片200可以堆叠成阶梯，或者可以在垂直于印刷电路板500f的上表面的方向上堆叠成彼此对准。
在一个实施例中，第一半导体芯片100和第二半导体芯片200可以安装在印刷电路板500f的同一平面上。第一半导体芯片100和第二半导体芯片200可以例如通过线接合方法安装在印刷电路板500f上。此外，除了第一半导体芯片100和第二半导体芯片200之外，可以将一个或多个半导体芯片安装在印刷电路板500f上。所安装的半导体芯片可以分别连接到功率分配器件700。
可以分别在第一半导体芯片100和第二半导体芯片200的上表面上形成第一重新布线层和第二重新布线层。将第一半导体芯片100连接到功率分配器件700的第一接合线130f可以电连接到第一重新布线层。此外，将第二半导体芯片200连接到功率分配器件700的第二接合线230f可以电连接到第二重新布线层。
多个布线图案532可以在基底层501、503和505中的每一个的上表面和下表面上。布线图案532可以包括例如ED铜箔、RA铜箔、不锈钢箔、铝箔、超薄铜箔、溅射铜、铜合金等。印刷电路板500f可以包括穿过多个基底层501、503和505中的至少一个的多个通孔结构。例如，通孔结构534可以包括铜、镍、不锈钢或铍铜。
功率分配器件700可以例如通过线接合方法安装在印刷电路板500f上。功率分配器件700可以经由连接到上焊盘538的接合线730从印刷电路板500f接收信号。功率分配器件700可以将信号分别传输到第一半导体芯片100和第二半导体芯片200。为了将信号传输到第一半导体芯片100，功率分配器件700可以阻挡由第二半导体芯片200反射的失真信号。
例如，功率分配器件700可以防止第一半导体芯片100和第二半导体芯片200之间的信号干扰。功率分配器件700可以具有Wilkerson功分器结构。因此，可以防止在半导体封装1000F上的半导体芯片100和200之间的干扰，并且可以确保传输到半导体芯片100和200的信号的可靠性。此外，由于不使用ODT，因此可以降低不必要的功耗。例如，功率分配器件700可以实现为半导体封装。
参考图11A和11B，功率分配器件700可以包括多个绝缘层702和704、输入端子756、第一输出端子716、第二输出端子726、电阻器单元740、信号传输线750、第一传输线710和第二传输线720。绝缘层702和704中的每一个可以包括与基底层501、503和505相同的材料。在本实施例中形成两个绝缘层702和704，但是在其它实施例中可以形成一个绝缘层或者三个或更多个绝缘层。
阻焊层762可以在绝缘层702和704中的最上层处。阻焊层762可以以与上阻焊层562和下阻焊层564的形成相似的方式形成。
输入端子756、第一输出端子716和第二输出端子726可以在绝缘层702和704中的最上层的上表面上。在一个实施例中，输入端子756、第一输出端子716和第二输出端子726可以在绝缘层702和704中的最下层的下表面上。
输入端子756可以接收从印刷电路板500f发送的信号。第一输出端子716可以经由第一接合线130f将信号发送到第一半导体芯片100。第二输出端子726可以经由第二接合线230f将信号发送到第二半导体芯片200。输入端子756、第一输出端子716和第二输出端子726可以被实现为从阻焊层762暴露的焊盘。
当一个或多个半导体芯片另外安装在印刷电路板500f上时，功率分配器件700可以包括一个或多个输出端子。一个或多个输出端子和一个或多个半导体芯片可以以一对一对应关系连接。
可以在输入端子756、第一输出端子716和第二输出端子726中的每一个上进一步形成金属层。例如，金属层可以通过热空气焊剂校平(H.A.S.L.)、Ni/Au镀覆方法等形成。
在功率分配器件700中，第一传输线710、第二传输线720以及信号传输线750在分支755处彼此相接。因此，第一传输线710和第二传输线720可以在分支755处彼此电隔离。
信号传输线750将分支755电连接到输入端子756，以将来自印刷电路板500f的信号传输到第一半导体芯片100和第二半导体芯片200。例如，由输入端子756接收的信号可以沿着信号传输线750传输到功率分配器件700中。信号基于分支755被分配到第一传输线710和第二传输线720，并且被传输到第一半导体芯片100和第二半导体芯片200。信号传输线750可以包括穿过绝缘层702和704中的至少一个的垂直结构754以及在与绝缘层702和704中的同一层级处的水平结构752。
第一传输线710可以将分支755电连接到第一输出端子716。第一传输线710可以包括穿过绝缘层702和704中的至少一个的第一通孔结构714以及在与绝缘层702和704中的同一层级处形成的第一布线图案712。第二传输线720可以将分支755电连接到第二输出端子726。第二传输线720可以包括穿过多个绝缘层702和704中的至少一个的第二通孔结构724以及形成在绝缘层702和704中中同一绝缘层处的第二布线图案722。
第一传输线710和第二传输线720可以具有彼此基本上相同的长度。第一传输线710和第二传输线720的长度可以基本上等于由输入端子756接收的信号的波长的四分之一。第一传输线710和第二传输线720可以具有彼此基本上相同的阻抗。可以调整第一传输线710和第二传输线720的长度和阻抗，以便满足Wilkerson功分器的条件。
第一布线图案712和第二布线图案722中的至少一个可以具有与图2B中的第一布线图案512类似的Z字形。为了使第一传输线710的长度基本上等于经由外部连接端子600从外部发送的信号的波长的四分之一，第一布线图案712可以具有Z字形。在存在足够的长度或空间的情况下，第一布线图案712可以是直的，或可以具有非Z字形形状。
电阻器单元740可以包括例如第一连接端子741和第二连接端子742的多个连接端子。电阻器单元740的第一连接端子741可以连接到第一输出端子716。电阻器单元740的第二连接端子742可以连接到第二输出端子726。例如，电阻器单元740可以被实现为至少一个芯片电阻器，并且可以被安装成使得电阻器单元740的相对端接触第一输出端子716和第二输出端子726。在一个或多个半导体芯片另外安装在印刷电路板500f上的情况下，电阻器单元740可以包括具有彼此基本上相等的阻抗值的多个芯片电阻器。可以调整电阻器单元740的阻抗以例如满足Wilkerson功分器的条件。
图12A示出了半导体封装1000G的另一个实施例，并且图12B示出了半导体封装1000G中的功率分配器件700g的实施例。
参考图12A，半导体封装1000G可以包括印刷电路板500f、第一半导体芯片100、第二半导体芯片200和功率分配器件700g。
第一半导体芯片100可以经由第一凸块140安装在印刷电路板500f上。第二半导体芯片200可以例如通过倒装芯片接合方法经由第二凸块240安装在第一半导体芯片100上。第一半导体芯片100和第二半导体芯片200可以堆叠成阶梯，或者可以被堆叠并在垂直于印刷电路板500f的上表面的方向上彼此对准。在一个实施例中，第一半导体芯片100和第二半导体芯片200可以例如通过倒装芯片接合方法安装在印刷电路板500f的同一平面上。除了第一半导体芯片100和第二半导体芯片200之外，一个或多个半导体芯片也可以安装在印刷电路板500f上，并且可以分别连接到功率分配器件700g。
功率分配器件700g可以例如通过倒装芯片接合方法安装在印刷电路板500f上。功率分配器件700g可以经由与上焊盘538接触的凸块760从印刷电路板500f接收信号。功率分配器件700g可以将从印刷电路板500f发送的信号传输到第一半导体芯片100和第二半导体芯片200。功率分配器件700g可以具有例如Wilkerson功分器结构。
参考图12A和12B，功率分配器件700g可以包括多个绝缘层702和704、输入端子756、第一输出端子716、第二输出端子726、电阻器单元740、信号传输线750、第一传输线710、第二传输线720和凸块760。可以分别在多个绝缘层702和704中的最上层的上表面和最下层的下表面上形成阻焊剂层762和764。
输入端子756经由凸块760接收从印刷电路板500f发送的信号，并将信号传输到信号传输线750。信号可以在分支755处被划分并且被传输到第一半导体芯片100和第二半导体芯片200。
图13示出了包括半导体封装的系统1200的实施例。
参考图13，系统1200包括控制器1210、输入/输出设备1220、存储器1230和接口1240。系统1200可以是移动系统或发送/接收信息的系统。在一些实施例中，移动系统可以包括个人数字助理(PDA)、便携式计算机、上网平板电脑、无线电话、移动电话、数字音乐播放器和存储卡。控制器1210控制系统1200中的执行程序，并且可以包括微处理器、数字信号处理器、微控制器或类似设备。输出/输入设备1220可以用于向/从系统1200输入/输出数据。系统1200可以经由输入/输出设备1220连接到外部设备，例如个人计算机或网络，并可以与外部设备交换数据。输入/输出设备1220可以是例如键区、键盘或显示器。
存储器1230可以存储用于操作控制器1210的代码和/或数据或者由控制器1210处理的数据。存储器1230可以包括根据实施例的半导体封装。例如，存储器1230可以包括图1至12A中示例性地示出的半导体封装1000、1000A、1000B、1000C、1000D、1000E、1000F或1000G。
接口1240可以是系统1200和外部设备之间的数据传输路径。控制器1210、输入/输出设备1220、存储器1230和接口1240可以经由总线1250彼此通信。系统1200可以包括在例如移动电话、MP3播放器、导航系统、便携式多媒体播放器(PMP)、固态盘(SSD)或家用电器中。
本文描述的方法，过程和/或操作可以由计算机、处理器、控制器或其他信号处理设备执行的代码或指令执行。计算机、处理器、控制器或其他信号处理设备可以是本文所描述的那些或除了本文描述的元件之外的那些。因为详细描述了形成方法(或计算机、处理器，控制器或其他信号处理设备的操作)的基础的算法，所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其他信号处理设备变换成用于执行本文描述的方法的专用处理器。
本文公开的实施例的处理器、控制器和其他信号生成和信号处理特征可以以例如可以包括硬件、软件或两者的逻辑来实现。当至少部分地在硬件中实现时，处理器、控制器和其它信号生成和信号处理特征可以是例如各种集成电路中的任何一种，包括但不限于专用集成电路、现场可编程门阵列、逻辑门的组合、片上系统、微处理器或其他类型的处理或控制电路。
当至少部分地以软件实现时，处理器、控制器和其他信号生成和信号处理特征可以包括例如用于存储要例如通过计算机、处理器、微处理器、控制器或其它信号处理设备执行的代码或指令的存储器或其他存储设备。计算机、处理器、微处理器、控制器或其他信号处理设备可以是本文所描述的那些，也可以是本文所描述的元件之外的那些。因为详细描述了形成方法(或计算机、处理器、微处理器、控制器或其他信号处理设备的操作)的基础的算法，所以用于实现方法实施例的操作的代码或指令可以将计算机、处理器、控制器或其他信号处理设备变换成用于执行本文描述的方法的专用处理器。
本文已经公开了示例性实施例，并且尽管采用了特定术语，但是它们被使用并且仅在通用和描述性意义上被解释，而不是为了限制的目的。在一些情况下，如对本申请的提交的本领域普通技术人员而言显而易见的是，结合特定实施例描述的特征，特性和/或元件可以单个使用或与结合其它实施例描述的特征、特性和/或元件结合使用，除非另有说明。因此，在不脱离权利要求中阐述的实施例的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (20)

1.一种半导体封装，包括：
印刷电路板，具有下表面和上表面，所述上表面包括第一焊盘和第二焊盘；
外部连接端子，在印刷电路板的下表面上；
电阻器电路，包括第一连接端子和第二连接端子，所述第一连接端子连接到所述第一焊盘，所述第二连接端子连接到所述第二焊盘；
第一半导体芯片，安装在所述印刷电路板上并连接到所述第一焊盘；以及
第二半导体芯片，堆叠在所述第一半导体芯片上并且连接到第二焊盘，其中所述印刷电路板包括：
信号传输线，将印刷电路板中的分支连接到所述外部连接端子；
第一传输线，将所述分支连接到所述第一焊盘；以及
第二传输线，将所述分支连接到所述第二焊盘。
2.根据权利要求1所述的半导体封装，其中：
所述印刷电路板包括多个层，
所述第一传输线包括：
第一通孔结构，穿过所述多个层中的至少一个层，以及
第一布线图案，在所述印刷电路板中的同一层级处，并且
所述第二传输线包括：
第二通孔结构，穿过所述多个层中的至少一个层，以及
第二布线图案，在所述印刷电路板中的同一层级处。
3.根据权利要求2所述的半导体封装，其中，所述第一布线图案和所述第二布线图案彼此在不同的层处。
4.根据权利要求1所述的半导体封装，还包括：
第三半导体芯片，安装在所述印刷电路板上，
其中所述印刷电路板在所述上表面上包括第三焊盘，其中所述电阻器电路包括第三连接端子，并且其中所述第三半导体芯片和所述第三连接端子连接到所述第三焊盘。
5.根据权利要求4所述的半导体封装，其中，所述电阻器电路包括具有相等阻抗的多个芯片电阻器。
6.根据权利要求1所述的半导体封装，其中，所述第一半导体芯片和所述第二半导体芯片在与所述印刷电路板的上表面垂直的方向上堆叠并彼此对准。
7.根据权利要求1所述的半导体封装，其中，所述第一传输线和所述第二传输线中的每一个具有等于从所述外部连接端子发送的信号的四分之一波长的长度。
8.根据权利要求1所述的半导体封装，其中，所述第一传输线和所述第二传输线具有相等的阻抗。
9.根据权利要求1所述的半导体封装，其中，所述第一传输线或所述第二传输线中的至少一个具有Z字形图案。
10.一种半导体封装，包括：
印刷电路板，包括下表面和上表面，所述上表面包括第一焊盘和第二焊盘；
外部连接端子，在印刷电路板的下表面上；
电阻器电路，包括第一连接端子和第二连接端子，所述第一连接端子连接到所述第一焊盘，所述第二连接端子连接到所述第二焊盘；
第一半导体芯片，安装在所述印刷电路板上并且连接到所述第一焊盘；以及
第二半导体芯片，安装在所述印刷电路板上并且连接到所述第二焊盘，所述第一半导体芯片和所述第二半导体芯片安装在所述印刷电路板的同一平面上，其中所述印刷电路板包括：
信号传输线，将印刷电路板中的分支连接到所述外部连接端子；
第一传输线，将所述分支连接到所述第一焊盘；以及
第二传输线，将所述分支连接到所述第二焊盘。
11.根据权利要求10所述的半导体封装，其中：
所述印刷电路板包括多个层，
所述第一传输线包括：
第一通孔结构，穿过所述多个层中的至少一个层，以及
第一布线图案，形成在所述印刷电路板中的同一层级处，并且
所述第二传输线包括：
第二通孔结构，穿过所述多个层中的至少一个层，以及
第二布线图案，形成在所述印刷电路板中的同一层级处。
12.根据权利要求10所述的半导体封装，还包括：
第三半导体芯片，安装在所述印刷电路板上，
其中所述印刷电路板的上表面包括第三焊盘，以及其中第三传输线将分支连接到所述第三焊盘。
13.根据权利要求12所述的半导体封装，其中，所述第三半导体芯片堆叠在所述第二半导体芯片上。
14.根据权利要求10所述的半导体封装，其中，所述第一传输线和所述第二传输线具有相等的阻抗值。
15.根据权利要求10所述的半导体封装，其中，所述第一传输线和所述第二传输线中的每一个具有等于从所述外部连接端子发送的信号的四分之一波长的长度。
16.一种半导体封装，包括：
印刷电路板；
第一半导体芯片和第二半导体芯片，安装在所述印刷电路板上；以及
功率分配器件，安装在所述印刷电路板上，并且包括：
输入端子，用于接收信号；
第一输出端子和第二输出端子，用于输出信号；
电阻器电路，包括连接到第一输出端子的第一连接端子和连接到第二输出端子的第二连接端子；
信号传输线，将功率分配器件中的分支连接到输入端子；
第一传输线，将分支连接到第一连接端子；以及
第二传输线，将分支连接到第二连接端子。
17.根据权利要求16所述的半导体封装，其中，所述第一半导体芯片和所述第二半导体芯片以堆叠的图案安装在所述印刷电路板上。
18.根据权利要求16所述的半导体封装，其中，所述第一半导体芯片和所述第二半导体芯片基于倒装芯片接合安装在所述印刷电路板上。
19.根据权利要求16所述的半导体封装，其中，所述第一传输线或所述第二传输线中的至少一个具有Z字形图案。
20.根据权利要求16所述的半导体封装，其中：
所述功率分配器件包括多个层，以及
所述第一传输线和第二传输线中的每一个包括穿过所述多个层中的至少一个层的通孔结构。
CN201711153717.XA 2016-11-18 2017-11-17 半导体封装 Active CN108074898B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160154452A KR102554415B1 (ko) 2016-11-18 2016-11-18 반도체 패키지
KR10-2016-0154452 2016-11-18

Publications (2)

Publication Number Publication Date
CN108074898A true CN108074898A (zh) 2018-05-25
CN108074898B CN108074898B (zh) 2023-05-26

Family

ID=62147248

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711153717.XA Active CN108074898B (zh) 2016-11-18 2017-11-17 半导体封装

Country Status (3)

Country Link
US (1) US10134713B2 (zh)
KR (1) KR102554415B1 (zh)
CN (1) CN108074898B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110299332A (zh) * 2019-07-19 2019-10-01 安徽安努奇科技有限公司 芯片封装结构
CN110875288A (zh) * 2018-08-30 2020-03-10 三星电子株式会社 半导体器件封装
CN113067155A (zh) * 2021-02-26 2021-07-02 成都天马微电子有限公司 传输线结构及其制作方法、液晶天线
CN113540071A (zh) * 2020-04-17 2021-10-22 爱思开海力士有限公司 包括电阻器元件的半导体装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10643676B2 (en) 2018-09-28 2020-05-05 Western Digital Technologies, Inc. Series resistance in transmission lines for die-to-die communication
FI130081B (en) * 2019-03-18 2023-01-31 Teknologian Tutkimuskeskus Vtt Oy Wilkinson divider
US11302645B2 (en) * 2020-06-30 2022-04-12 Western Digital Technologies, Inc. Printed circuit board compensation structure for high bandwidth and high die-count memory stacks

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518856B1 (en) * 1999-10-13 2003-02-11 Signal Technology Corporation RF power divider/combiner circuit
US20090002092A1 (en) * 2005-11-30 2009-01-01 Selex Sensors And Airborne Systems Limited Microwave Power Splitter/Combiner
US8081045B1 (en) * 2008-08-08 2011-12-20 Lockheed Martin Corporation Beamformer power divider/combiner with transmission lines distributed between MMIC and associated PC board
CN102956587A (zh) * 2011-08-17 2013-03-06 三星电子株式会社 半导体封装、封装堆叠结构及其上封装
JP2015220727A (ja) * 2014-05-21 2015-12-07 三菱電機株式会社 ウィルキンソン型分配器及び高周波回路
CN105826299A (zh) * 2015-01-22 2016-08-03 爱思开海力士有限公司 封装基板、包含其的半导体封装和包含其的电子系统

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5574415A (en) 1992-06-11 1996-11-12 Peterson; Robert K. Method of fabricating microwave interconnects and packaging and the interconnects and packaging
US6125419A (en) 1996-06-13 2000-09-26 Hitachi, Ltd. Bus system, printed circuit board, signal transmission line, series circuit and memory module
JP3344685B2 (ja) 1996-06-13 2002-11-11 株式会社日立製作所 バスシステム及び回路基板
US6362525B1 (en) * 1999-11-09 2002-03-26 Cypress Semiconductor Corp. Circuit structure including a passive element formed within a grid array substrate and method for making the same
US6300789B1 (en) 1999-12-22 2001-10-09 Intel Corporation Dynamic termination for non-symmetric transmission line network topologies
FI20020522A0 (fi) * 2002-03-19 2002-03-19 Nokia Corp Tehonhallintajärjestely
US7282791B2 (en) * 2004-07-09 2007-10-16 Elpida Memory, Inc. Stacked semiconductor device and semiconductor memory module
KR100689967B1 (ko) 2006-02-03 2007-03-08 삼성전자주식회사 개선된 멀티 모듈 메모리 버스 구조를 가진 메모리 시스템
KR101481571B1 (ko) 2007-08-21 2015-01-14 삼성전자주식회사 반도체 패키지 장치 및 그의 제작방법
JP4516101B2 (ja) * 2007-09-21 2010-08-04 三菱電機株式会社 伝送線路基板および半導体パッケージ
US8216912B2 (en) 2009-08-26 2012-07-10 International Business Machines Corporation Method, structure, and design structure for a through-silicon-via Wilkinson power divider
KR101924388B1 (ko) * 2011-12-30 2018-12-04 삼성전자주식회사 재배선 구조를 갖는 반도체 패키지
KR102198858B1 (ko) * 2014-07-24 2021-01-05 삼성전자 주식회사 인터포저 기판을 갖는 반도체 패키지 적층 구조체

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6518856B1 (en) * 1999-10-13 2003-02-11 Signal Technology Corporation RF power divider/combiner circuit
US20090002092A1 (en) * 2005-11-30 2009-01-01 Selex Sensors And Airborne Systems Limited Microwave Power Splitter/Combiner
US8081045B1 (en) * 2008-08-08 2011-12-20 Lockheed Martin Corporation Beamformer power divider/combiner with transmission lines distributed between MMIC and associated PC board
CN102956587A (zh) * 2011-08-17 2013-03-06 三星电子株式会社 半导体封装、封装堆叠结构及其上封装
JP2015220727A (ja) * 2014-05-21 2015-12-07 三菱電機株式会社 ウィルキンソン型分配器及び高周波回路
CN105826299A (zh) * 2015-01-22 2016-08-03 爱思开海力士有限公司 封装基板、包含其的半导体封装和包含其的电子系统

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875288A (zh) * 2018-08-30 2020-03-10 三星电子株式会社 半导体器件封装
CN110875288B (zh) * 2018-08-30 2024-04-02 三星电子株式会社 半导体器件封装
CN110299332A (zh) * 2019-07-19 2019-10-01 安徽安努奇科技有限公司 芯片封装结构
CN113540071A (zh) * 2020-04-17 2021-10-22 爱思开海力士有限公司 包括电阻器元件的半导体装置
CN113067155A (zh) * 2021-02-26 2021-07-02 成都天马微电子有限公司 传输线结构及其制作方法、液晶天线

Also Published As

Publication number Publication date
CN108074898B (zh) 2023-05-26
KR102554415B1 (ko) 2023-07-11
US20180145054A1 (en) 2018-05-24
KR20180056317A (ko) 2018-05-28
US10134713B2 (en) 2018-11-20

Similar Documents

Publication Publication Date Title
CN108074898A (zh) 半导体封装
KR100611267B1 (ko) 인터포저를 구비한 고성능, 저비용 마이크로일렉트로닉회로 패키지
US7968991B2 (en) Stacked package module and board having exposed ends
US6717277B2 (en) Electrical assembly with vertical multiple layer structure
US9607935B2 (en) Semiconductor chip package with undermount passive devices
US9147643B2 (en) Semiconductor package
JPH09129670A (ja) フリップチップのための接点高密度型ボール・グリッド・アレー・パッケージ
US10141255B2 (en) Circuit boards and semiconductor packages including the same
US8791501B1 (en) Integrated passive device structure and method
US6556453B2 (en) Electronic circuit housing with trench vias and method of fabrication therefor
CN104716114A (zh) 半导体装置
CN112788842A (zh) 一种芯片供电系统、芯片、pcb和计算机设备
US20040061223A1 (en) Integrated circuit die and/or package having a variable pitch contact array for maximization of number of signal lines per routing layer
US20080230886A1 (en) Stacked package module
US20080042257A1 (en) Die pad arrangement and bumpless chip package applying the same
JP2974159B2 (ja) 薄膜再分配域を備えた多層モジュール
US7358607B2 (en) Substrates and systems to minimize signal path discontinuities
US8530754B2 (en) Printed circuit board having adaptable wiring lines and method for manufacturing the same
WO2008103752A1 (en) High-speed memory package
US6541853B1 (en) Electrically conductive path through a dielectric material
JP4459421B2 (ja) 半導体装置
CN107017230B (zh) 多层级芯片互连
US7883940B1 (en) Ball grid array including redistribution layer, packaged integrated circuit including the same, and methods of making and using the same
JP3147165B2 (ja) 回路装置、その製造方法
TW202117943A (zh) 扇出型多晶片立體堆疊模組封裝架構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant