CN107863962B - 高精度电荷域流水线adc的电容适配误差校准系统 - Google Patents

Abstract

本发明涉及一种误差校准系统，尤其是一种高精度电荷域流水线ADC的电容适配误差校准系统，属于微电子的技术领域。按照本发明提供的技术方案，所述高精度电荷域流水线ADC的电容适配误差校准系统，包括电荷域流水线ADC电路，所述电荷域流水线ADC电路包括采样保持电路以及N级子级电路，与采样保持电路连接的子级电路为第一级子级电路，第一级子级电路与其余的子级电路依次串接；还包括误差比较器、检测处理电路、校准控制器、校准模式控电路、M位调整寄存器阵列以及基准电压电压调整电路阵列；本发明能对电容适配误差进行高精度校准，提高电荷域流水线转换器的性能。

Description

高精度电荷域流水线ADC的电容适配误差校准系统

技术领域

本发明涉及一种误差校准系统，尤其是一种高精度电荷域流水线ADC的电容适配误差校准系统，属于微电子的技术领域。

背景技术

随着数字信号处理技术的不断发展，电子系统的数字化和集成化是必然趋势。然而现实中的信号大都是连续变化的模拟量，需经过模数转换变成数字信号方可输入到数字系统中进行处理和控制，因而模数转换器（ADC）在未来的数字系统设计中是不可或缺的组成部分。在宽带通信、数字高清电视和雷达等应用领域，系统要求模数转换器同时具有非常高的采样速率和分辨率。这些应用领域的便携式终端产品对于模数转换器的要求不仅要高采样速率和高分辨率，其功耗还应该最小化。

目前，能够同时实现高采样速率和高分辨率的模数转换器结构为流水线结构模数转换器。流水线结构是一种多级的转换结构，每一级使用低精度的基本结构的模数转换器，输入信号经过一级级的处理，最后由每级的结果组合生成高精度的输出。其基本思想就是把总体上要求的转换精度平均分配到每一级,每一级的转换结果合并在一起可以得到最终的转换结果。由于流水线结构模数转换器可以在速度、功耗和芯片面积上实现最好的折中，因此在实现较高精度的模数转换时仍然能保持较高的速度和较低的功耗。

现有比较成熟的实现流水线结构模数转换器的方式是基于开关电容技术的流水线结构。基于该技术的流水线模数转换器中采样保持电路和各个子级电路的工作也都必须使用高增益和宽带宽的运算放大器。这些高增益和宽带宽运算放大器的使用限制了开关电容流水线模数转换器的速度和精度，成为该类模数转换器性能提高的主要限制瓶颈，并且精度不变的情况下模数转换器功耗水平随速度的提高呈直线上升趋势。要降低基于开关电容电路的流水线模数转换器的功耗水平，最直接的方法就是减少或者消去高增益和超宽带宽的运算放大器的使用。

电荷域流水线模数转换器就是一种不使用高增益和超宽带宽的运算放大器的模数转换器，该结构模数转换器具有低功耗特性同时又能实现高速度和高精度。电荷域流水线模数转换器采用电荷域信号处理技术。电路中，信号以电荷包的形式表示，电荷包的大小代表不同大小的信号量，不同大小的电荷包在不同存储节点间的存储、传输、加/减、比较等处理实现信号处理功能。通过采用周期性的时钟来驱动控制不同大小的电荷包在不同存储节点间的信号处理便可以实现模数转换功能。而电荷包信号的处理依赖于电荷存储电容，因此电容匹配精度对于保证电荷域ADC的精度至关重要。因此为提升电荷域流水线ADC的精度，其电容失配误差需要进行高精度校准。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种高精度电荷域流水线ADC的电容适配误差校准系统，其能对电容适配误差进行高精度校准，提高电荷域流水线转换器的性能。

按照本发明提供的技术方案，所述高精度电荷域流水线ADC的电容适配误差校准系统，包括电荷域流水线ADC电路，所述电荷域流水线ADC电路包括采样保持电路以及N级子级电路，与采样保持电路连接的子级电路为第一级子级电路，第一级子级电路与其余的子级电路依次串接；

还包括误差比较器、检测处理电路、校准控制器、校准模式控电路、M位调整寄存器阵列以及基准电压电压调整电路阵列；

被校准电荷域流水线ADC电路中第N级的子级电路的差分输出电荷Qep、差分输出电荷Qen分别连接到误差比较器的第一输入端、第二输入端，参考信号Rp、参考信号Rn分别连接到误差比较器的第三输入端、第四输入端，误差比较器的输出端连接到检测处理电路的误差输入端；检测处理电路的第一时钟输入端、第二时钟输入端分别连接ADC采样时钟CK_ADC、校准时钟CK_CAL，检测处理电路的输出端输出的误差信号SGN连接到校准控制器的检测信号输入端；校准控制器的校准控制信号输出端连接到校准模式控制电路的输入端，以用于控制被校准电荷域ADC电路的工作模式；

校准模式控制电路的输入端由校准控制器输出的校准控制信号控制，校准模式控制电路的总模式控制输出端输出的总模式控制Mode信号连接到被校准电荷域流水线ADC电路中采样保持电路的Mode信号输入端以及所有N级子级电路相对应的Mode信号输入端；

校准模式控制电路的前端模式信号输出端输出的模式控制信号Ctrl0连接到被校准电荷域流水线ADC电路中采样保持电路的模式控制信号端，校准模式控制电路的第一校准模式信号输出端输出的模式控制信号Ctrl1连接到被校准电荷域流水线ADC电路中第一级的子级电路的模式控制信号端，校准模式控制电路的第二校准模式信号输出端输出的模式控制信号Ctrl2连接到被校准电荷域流水线ADC电路中第二级的子级电路的模式控制信号端，依次类推，校准模式控制电路的第N校准模式信号输出端输出的模式控制信号CtrlN连接到被校准电荷域流水线ADC电路中第N级的子级电路的模式控制信号端；

校准控制器的第一补偿码输出端连接到M位调整寄存器阵列的第一信号输入端，校准控制器的第二补偿码输出端连接到M位调整寄存器阵列的第二信号输入端，依次类推，校准控制器的第N补偿码输出端连接到M位调整寄存器阵列的第N信号输入端；

M位调整寄存器阵列的第一信号输出端连接到基准电压调整电路阵列的第一控制信号输入端，M位调整寄存器阵列的第二信号输出端连接到基准电压调整电路阵列的第二控制信号输入端，依次类推，M位调整寄存器阵列的第N信号输出端连接到基准电压调整电路阵列的第N控制信号输入端；

基准电压调整电路阵列的控制信号输出端V11连接到被校准电荷域ADC电路中第一级的子级电路的子DAC单元的第一电容下端，基准电压调整电路阵列的控制信号输出端V12连接到被校准电荷域ADC电路中第一级子级电路的子DAC单元的第二电容下端，依次类推，基准电压调整电路阵列的控制信号输出端V1X连接到被校准电荷域ADC电路中第一级子级电路的子DAC单元的第X电容下端；

基准电压调整电路阵列的控制信号输出端V21连接到被校准电荷域ADC电路中第二级子级电路的子DAC单元的第一电容下端，基准电压调整电路阵列的控制信号输出端V22连接到被校准电荷域ADC电路中第二级子级电路的子DAC单元的第二电容下端，依次类推，基准电压调整电路阵列的控制信号输出端V2X连接到被校准电荷域ADC电路中第二级子级电路的子DAC单元的第X电容下端；

依次类推，基准电压调整电路阵列的控制信号输出端VK1连接到被校准电荷域ADC电路中第K级子级电路的子DAC单元的第一电容下端，基准电压调整电路阵列的控制信号输出端VK2连接到被校准电荷域ADC电路中第K级子级电路的子DAC单元的第二电容下端，基准电压调整电路阵列的控制信号输出端VKX连接到被校准电荷域ADC电路中第K级子级电路的子DAC单元的第X电容下端；

其中N为大于1的正整数，M为小于N的正整数，K为小于N的正整数，X=2^R-1，R为小于N的正整数。

校准控制器能产生校准控制信号以及正常工作控制信号，校准控制器产生校准工作信号时，能进入校准模式；在产生正常工作控制信号时，能进入正常工作模式，并且先进入校准模式后进入正常工作模式；

校准模式开始时，通过总模式控制MODE信号使被校准电荷域流水线ADC电路进入校准模式，被校准电荷域流水线ADC电路中样保持电路以及所有N级的子级电路在总模式控制MODE信号控制下进入校准模式；所述采样保持电路在模式控制信号Ctrl0控制下分别选择校准信号VCAL+和校准信号VCAL-作为输入信号；所述第一级子级电路、第二级子级电路、第K级子级电路中的子DAC单元的控制信号分别由Ctrl1、Ctrl2、… CtrlK …CtrlN-1信号代替所有的子ADC单元控制，由模式控制信号CtrlN控制所属第N级子级电路的电荷直接输出，从而可使被校准电荷域流水线ADC电路输出的差分输出电荷Qep和差分输出电荷Qen，以体现被校电容的失配程度；

电容失配校准过程中，被校准电荷域流水线ADC电路输出的差分输出电荷Qep和差分输出电荷Qen被误差比较器进行比较，以得到误差量Ein，误差量Ein被检测处理电路进行统计处理得到误差信号SGN；误差信号SGN然后由校准控制器进行运算，依次对M位调整寄存器阵列中的N个M位调整寄存器进行赋值，紧接着基准电压调整电路阵列中的N个基准电压调整电路根据M位调整寄存器阵列输出的N组M位调整码产生K组补偿电压，并保持不变；

被检测电荷域流水线ADC电路结束校准模式，进入正常工作模式，校准控制器和检测处理电路进入休眠模式。

校准模式控制电路路包括一个模式选择控制电路、采样保持模式选择信号产生电路以及N个相互独立的子级电路模式信号选择电路，

模式选择控制电路的第一输出端产生总模式控制Mode信号，模式选择控制电路的第二输出端连接到采样保持模式选择信号产生电路的输入端，模式选择控制电路的第三输出端连接到第一级子级电路模式选择信号产生电路的输入端，模式选择控制电路的第四输出端连接到第二级子级电路模式选择信号产生电路的输入端，依次类推，模式选择控制电路的第输出端连接到第N级子级电路模式选择信号产生电路的输入端；

采样保持模式选择信号产生电路的第一输出端输出k00信号，采样保持模式选择信号产生电路的第二输出端输出k01信号，k00信号和k01信号组成所述模式控制信号Ctrl0；第一级子级电路模式信号选择电路的第一输出端输出k10信号，第一级子级电路模式信号选择电路的第二输出端输出k11信号，依次类推，第一级子级电路模式信号选择电路的第（X+1）输出端输出k1X信号，k10信号、k11信号 …k1X信号组成所述模式控制信号Ctrl1；

第二级子级电路模式信号选择电路的第一输出端输出k20信号，第二级子级电路模式信号选择电路的第二输出端输出k21信号，依次类推，第二级子级电路模式信号选择电路的第（X+1）输出端输出k2X信号，k20信号、k21信号 … k2X信号组成所述模式控制信号Ctrl2；

依次类推，第N级子级电路模式信号选择电路的第一输出端输出kN0信号，第N级子级电路模式信号选择电路的第二输出端输出kN1信号，第N级子级电路模式信号选择电路的第（N+1）输出端输出kNX信号，kN0信号、kN1信号 … kNX信号组成所述模式控制信号CtrlN。

检测处理电路包括数字比较器、第一累加器、第二累加器、第一与门、第二与门以及非门；

非门的输入端、第一与门的一输入端接校准时钟CK_CAL，非门的输出端接第二与门的一输入端，第一与门的另一输入端，第二与门的另一输入端接误差量Ein，第一与门的输出端与第一累加器的EN端连接，第二与门的输出端与第二累加器的EN端连接，第一累加器、第二累加器相应的输入端均与采样时钟CK_ADC 连接，第一累加器、第二累加器均与数字比较器的输入端连接，数字比较器还接收Ref信号，通过数字比较器输出误差信号SGN。

本发明的优点：能够自动检测电荷域流水线模数转换器中的电容失配误差，并对该电容失配误差进行精确补偿，以克服电容失配误差对现有电荷域流水线模数转换器的动态性能的限制，进一步提高现有电荷域流水线模数转换器的转换性能。

附图说明

图1为本发明的电路框图。

图2为本发明校准模式控制电路的电路框图。

图3为本发明检测处理电路的电路原理图。

图4为本发明中失调校准控制时序图。

图5为本发明中子级电路内电容失配校准控制时序图。

图6为本发明中子级电路间电容失配校准控制时序图。

图7为本发明中误差比较器电路的电路原理图。

图8为本发明基准电压调整电路的电路原理图。

附图标记说明：1-校准控制器、2-校准模式控制器、3-误差比较器、4-检测处理电路、5-电荷域流水线ADC电路、6-子级电路、7-采样保持电路、8-基准电压调整电路阵列、9-M位调整寄存器阵列、10-模式选择控制电路、11-子级电路模式选择信号产生电路、12-采样保持模式选择信号产生电路、13-数字比较器、14-第一累加器、15-第二累加器、16-第一与门、17-第二与门、18-非门、19-第一电荷检测器、20-第二电荷检测器、21-第三电荷检测器、22-第四电荷检测器、23-全差分运算放大器、24-输出缓冲运算放大器以及25-DAC模块。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图1所示，为了能对电容适配误差进行高精度校准，提高电荷域流水线转换器的性能，本发明包括电荷域流水线ADC电路5、一个校准模式控制电路2、一个误差比较器3、一个检测处理电路4、一个校准控制器1、一个M位调整寄存器阵列9和一个基准电压调整电路阵列8。

具体地，校准模式控制电路2的输入端由校准控制器1输出的校准控制信号控制，校准模式控制电路2的总模式控制输出端输出的总模式控制Mode信号连接到被校准电荷域流水线ADC电路5中采样保持电路7、第一级的子级电路6、第二级的子级电路6、第K级的子级电路6和第N级的子级电路6相对应的Mode信号输入端，校准模式控制电路2的前端模式信号输出端输出的模式控制信号Ctrl0连接到被校准电荷域流水线ADC电路5中采样保持电路7的模式控制信号端，校准模式控制电路2的第一校准模式信号输出端输出的模式控制信号Ctrl1连接到被校准电荷域流水线ADC电路5中第一级的子级电路6的模式控制信号端，校准模式控制电路2的第二校准模式信号输出端输出的模式控制信号Ctrl2连接到被校准电荷域流水线ADC电路5中第二级的子级电路6的模式控制信号端，校准模式控制电路2的第三校准模式信号输出端输出的模式控制信号Ctrl3连接到被校准电荷域流水线ADC电路5中第3级的子级电路6的模式控制信号端，校准模式控制电路2的第K校准模式信号输出端输出的模式控制信号CtrlK连接到被校准电荷域流水线ADC电路5中第K级的子级电路6的模式控制信号端，校准模式控制电路2的第N校准模式信号输出端输出的模式控制信号CtrlN连接到被校准电荷域流水线ADC电路5中第N级的子级电路6的模式控制信号端；

被校准电荷域流水线ADC电路5中第N级的子级电路6的差分输出电荷Qep、差分输出电荷Qen分别连接到误差比较器3的第一输入端、第二输入端，参考信号Rp、参考信号Rn分别连接到误差比较器3的第三输入端、第四输入端，误差比较器3的输出端连接到检测处理电路4的误差输入端；检测处理电路4的第一时钟输入端、第二时钟输入端分别连接ADC采样时钟CK_ADC、校准时钟CK_CAL，检测处理电路4的输出端输出的误差信号SGN连接到校准控制器1的检测信号输入端；校准控制器1的校准控制信号输出端连接到校准模式控制电路2的输入端，以用于控制被校准电荷域ADC电路5的工作模式，校准控制器1的第一补偿码输出端连接到M位调整寄存器阵列9的第一信号输入端，校准控制器1的第二补偿码输出端连接到M位调整寄存器阵列9的第二信号输入端，校准控制器1的第K补偿码输出端连接到M位调整寄存器阵列9的第K信号输入端，校准控制器1的第N补偿码输出端连接到M位调整寄存器阵列9的第N信号输入端；M位调整寄存器阵列9的第一信号输出端连接到基准电压调整电路阵列8的第一控制信号输入端，M位调整寄存器阵列8的第二信号输出端连接到基准电压调整电路阵列8的第二控制信号输入端，M位调整寄存器阵列9的第K信号输出端连接到基准电压调整电路阵列8的第K控制信号输入端，M位调整寄存器阵列9的第N信号输出端连接到基准电压调整电路阵列8的第N控制信号输入端；

基准电压调整电路阵列8的控制信号输出端V11连接到被校准电荷域ADC电路5中第一级的子级电路6的子DAC单元的第一电容下端，基准电压调整电路阵列8的控制信号输出端V12连接到被校准电荷域ADC电路5中第一级子级电路6的子DAC单元的第二电容下端，基准电压调整电路阵列8的控制信号输出端V1Y连接到被校准电荷域ADC电路5中第一级子级电路6的子DAC单元的第Y电容下端，基准电压调整电路阵列8的控制信号输出端V1X连接到被校准电荷域ADC电路5中第一级子级电路6的子DAC单元的第X电容下端；基准电压调整电路阵列8的控制信号输出端V21连接到被校准电荷域ADC电路5中第二级子级电路6的子DAC单元的第一电容下端，基准电压调整电路阵列8的控制信号输出端V22连接到被校准电荷域ADC电路5中第二级子级电路6的子DAC单元的第二电容下端，基准电压调整电路阵列8的控制信号输出端V2Y连接到被校准电荷域ADC电路5中第二级子级电路6的子DAC单元的第Y电容下端，基准电压调整电路阵列8的控制信号输出端V2X连接到被校准电荷域ADC电路5中第二级子级电路6的子DAC单元的第X电容下端；基准电压调整电路阵列8的控制信号输出端VK1连接到被校准电荷域ADC电路5中第K级子级电路6的子DAC单元6的第一电容下端，基准电压调整电路阵列8的控制信号输出端VK2连接到被校准电荷域ADC电路5中第K级子级电路6的子DAC单元的第二电容下端，基准电压调整电路阵列8的控制信号输出端VKY连接到被校准电荷域ADC电路5中第K级子级电路6的子DAC单元的第Y电容下端，基准电压调整电路阵列8的控制信号输出端VKX连接到被校准电荷域ADC电路5中第K级子级电路6的子DAC单元的第X电容下端；

其中N为大于1的正整数，M为小于N的正整数，K为小于N的正整数，X=2^R-1，R为小于N的正整数，Y为小于R的正整数。

具体实施时，基准电压调整电路阵列8、M位调整寄存器阵列9以及校准控制器1均可以采用现有常用的电路结构，具体可以根据需要进行选择，为本技术领域人员所熟知，此处不再赘述。

本发明实施例中，对电容失配误差校准方法采用数模混合的形式实现，在校准模式中将被检测电荷域流水线ADC电路5中各子级电路6内的DAC单元的电容控制方式配置成标准状态，使整个电荷域流水线ADC电路5输出的差模电荷体现出被校电容对的失配，仅在最后第N级子级电路6后面用误差比较器3来判断失配的方向。为了排除电荷噪声对判断结果的影响，需要对误差比较器3的输出结果进行过滤得到误差信号SGN。校准控制器1根据误差信号SGN产生补偿码并通过调整基准电压的方式，调节子级电路6内DAC单元中余量求和电容上的基准电压，达到补偿电容失配误差引起的电荷误差的目的。

电容失配误差的校准工作开始时，首先通过总模式控制MODE信号使被校准电荷域流水线ADC电路5进入前台校准模式，被校准电荷域流水线ADC电路5中样保持电路7、第一级子级电路6、第二级子级电路6，……，第K级子级电路6，……，第N级子级电路6在总模式控制MODE信号控制下进入校准模式；所述采样保持电路7在模式控制信号Ctrl0控制下分别选择校准信号VCAL+和校准信号VCAL-作为输入信号；所述第一级子级电路6、第二级子级电路6、第K级子级电路6中的子DAC单元的控制信号分别由Ctrl1、Ctrl2、… CtrlK …CtrlN-1信号代替所有的子ADC单元控制（正常工作模式下，子DAC单元控制信号由子ADC控制，校准模式时由Ctrl1信号、Ctrl2信号、… CtrlK信号 …CtrlN-1信号控制），由模式控制信号CtrlN控制所属第N级子级电路6的电荷直接输出，从而可使被校准电荷域流水线ADC电路5输出的差分输出电荷Qep和差分输出电荷Qen，以体现被校电容的失配程度。为此，通过调整校准信号VCAL+和校准信号VCAL-值，抵消差动两端通道失配引起的失调。再按照从前到后的顺序逐级校准各子级电路6内子DAC单元的电容失配和相邻两级电容的比例失配。

电容失配校准过程中，被校准电荷域流水线ADC电路5输出的差分输出电荷Qep和差分输出电荷Qen被误差比较器3进行比较，以得到误差量Ein，误差量Ein被检测处理电路4进行统计处理得到误差信号SGN；误差信号SGN然后由校准控制器1进行运算，依次对M位调整寄存器阵列9中的N个M位调整寄存器进行赋值，紧接着基准电压调整电路阵列8中的N个基准电压调整电路根据M位调整寄存器阵列9输出的N组M位调整码产生K组补偿电压，并保持不变。最后，被检测电荷域流水线ADC电路5结束前台校准模式，进入正常工作模式，校准控制器1和检测处理电路4进入休眠模式以降低功耗。

如图2所示，校准模式控制电路2路包括一个模式选择控制电路10、采样保持模式选择信号产生电路12以及N个相互独立的子级电路模式信号选择电路11，所述N个子级电路模式信号选择电路11包括第一级子级电路模式信号选择电路、第二级子级电路模式信号选择电路、第K级子级电路模式信号选择电路和第N级子级电路模式信号选择电路。

具体地：模式选择控制电路10的第一输出端产生总模式控制Mode信号，模式选择控制电路10的第二输出端连接到采样保持模式选择信号产生电路12的输入端，模式选择控制电路10的第三输出端连接到第一级子级电路模式选择信号产生电路的输入端，模式选择控制电路10的第四输出端连接到第二级子级电路模式选择信号产生电路的输入端，模式选择控制电路10的第（K+2）输出端连接到第K级子级电路模式选择信号产生电路的输入端，模式选择控制电路10的第N+2输出端连接到第N级子级电路模式选择信号产生电路的输入端；采样保持模式选择信号产生电路12的第一输出端输出k00信号，采样保持模式选择信号产生电路12的第二输出端输出k01信号，k00信号和k01信号组成所述模式控制Ctrl0；第一级子级电路模式信号选择电路的第一输出端输出k10信号，第一级子级电路模式信号选择电路的第二输出端输出k11信号，第一级子级电路模式信号选择电路的第（X+1）输出端输出k1X信号，k10信号、k11信号 …k1X信号组成所述模式控制信号Ctrl1；第二级子级电路模式信号选择电路的第一输出端输出k20信号，第二级子级电路模式信号选择电路的第二输出端输出k21信号，第二级子级电路模式信号选择电路的第（X+1）输出端输出k2X信号，k20信号、k21信号 … k2X信号组成所述模式控制信号Ctrl2；第K级子级电路模式信号选择电路的第一输出端输出kK0信号，第K级子级电路模式信号选择电路的第二输出端输出kK1信号，第K级子级电路模式信号选择电路的第（X+1）输出端输出kKX信号，kK0信号、kK1信号 …kKX信号组成所述模式控制信号CtrlK；第N级子级电路模式信号选择电路的第一输出端输出kN0信号，第N级子级电路模式信号选择电路的第二输出端输出kN1信号，第N级子级电路模式信号选择电路的第（N+1）输出端输出kNX信号，kN0信号、kN1信号 … kNX信号组成所述模式控制信号CtrlN。

如图3所示，本发明检测处理电路4包括数字比较器13、第一累加器14、第二累加器15、第一与门16、第二与门17以及非门18。非门18的输入端、第一与门16的一输入端接校准时钟CK_CAL，非门18的输出端接第二与门17的一输入端，第一与门16的另一输入端，第二与门17的另一输入端接误差量Ein，第一与门16的输出端与第一累加器14的EN端连接，第二与门17的输出端与第二累加器15的EN端连接，第一累加器14、第二累加器15相应的输入端均与采样时钟CK_ADC 连接，第一累加器14、第二累加器15均与数字比较器13的输入端连接，数字比较器13还接收Ref信号，通过数字比较器13输出误差信号SGN。

图4为本发明中失调校准控制时序，图中以典型1.5位（是指子级电路中DAC单元内具有两个电容）子级电路为例给出了失调校准的时序控制图。在失调校准时，校准时钟CK_CAL的频率为被校准ADC的采样时钟CK_ADC的1/M。此时，各级的校准控制信号k11, k10,k21, k20…配置相同（所述的配置相同是指输出保持高低电平状态相同）：1.5-bit子级电路两个温度计码中一个为始终为0，另一个始终为1。初始情况下，校准控制器1将所有M位寄存器配置成默认中间值，使校准信号VCAL+和校准信号VCAL-输出一个差动值为0的直流共模信号。由于此时各级子DAC 差动两端电容的控制信号配置为互补形式，所以每子级贡献的差动电荷量理想情况下都为0。因此，整个流水线输出的差模电荷理想情况下为0。

但是，由于差动两端存在失配，实际差分输出电荷Qep和差分输出电荷Qen的差值Qout =Qep-Qen不为0。误差比较器3将会判断误差比较器输出误差量Ein的高低，若输出为高，则说明失调为正，误差标志SGN 置1，反之置0。校准控制器1根据误差标志SGN，采用二分搜索算法使校准信号VCAL+和校准信号VCAL-输出一个新的差动电压信号，补偿ADC中的失调。检测处理电路4再次判断误差比较器3输出误差量Ein的结果，并更新误差标志SGN，校准控制器1根据误差标志SGN值在上次的基础上增加或减少一半幅度的差分电压，并再一次更新校准信号VCAL+和校准信号VCAL-的值。校准控制器1按照此方式反复调整校准信号VCAL+和校准信号VCAL-差分输出电压的值，每次调整量为上次的一半，经过M 次调整后调整量变为0，电荷域流水线ADC电路5的失调被消除，失调校准结束。失调校准完成后，校准信号VCAL+和校准信号VCAL-的输出值保持不变，并作为电荷域流水线ADC电路5正常工作时消除整体结果中失调的依据。校准控制器1控制校准电路开始子级电路6内电容失配误差的校准。

如图5所示，为本发明中子级电路6内电容失配校准控制时序。图中同样以典型1.5位子级电路6为例给出了子级电路内电容失配校准的时序控制图，在校准时，校准时钟CK_CAL的频率为被校准电荷域流水线ADC电路5的采样时钟CK_ADC的1/M。此时，第一级的流水线子级模式选择信号产生电路输出的k11信号和k10信号为一对互补的方波信号，其频率为采样时钟CK_ADC的1/M，从第二级起各级的子DAC配置方式不变。设校准时钟CK_CAL 为高时的模式（所述的模式具体是指各流水线子级电路的工状态）为P1，为低时的模式为P0。设P1情况下整个电荷域流水线ADC电路5输出端的差动电荷体现为Qout1，P0 模式下流电荷域流水线ADC电路5输出端的差动电荷为Qout0，若1.5位子级的4个单元电容值相等，则两种模式下的输出差模电荷为0。若电容存在失配，则差动电荷Qout1和差动电荷Qout0在两种模式的极性体现为一正一负，在两种模式下绝对值体现了电容失配的程度，极性情况体现了失配的方向。

本发明实施例中，校准控制器1根据这个特点，利用检测处理电路4分别在P1 和P0模式下用误差比较器3判断电荷域流水线ADC电路5输出电荷的正负。在校准时，将V10和V11（所述V11、V12为连接到1.5位流水线子级中2个电容的电压）中的一个值固定，通过调整另一个来改变相应的1.5位子DAC电容的基准电压，实现电荷补偿。整个校准中二分搜索过程与消除失调时的二分搜索法一致。完成校准后，V10和V11的值不同，该差异正好补偿单元电容的失配。

如图6所示，为本发明子级电路6间电容失配校准控制时序，同样以典型1.5位子级电路为例给出了子级电路6间电容失配校准的时序控制图，在校准时，校准时钟CK_CAL的频率为被校准电荷域流水线ADC电路5的采样时钟CK_ADC的1/M。由于此时前一级子级电路6的DAC单元的电容失配已经校准。所以，以其中前级1.5位子级电路6内DAC单元中的一对电容作为基准，来校准该电容与后一级的两对单元电容的比例关系。理想情况下，1.5-bit子级中前一级子级电路6的DAC单元电容是后一级子级电路6的DAC单元的电容值的2倍。因此，将后一级子级电路6内两对单元电容的控制信号k21和信号k20设置成相同的控制波形，与信号k10互补。在此配置下，整个电荷域流水线ADC电路5输出的差模电荷Qout 就体现为前一级的权电荷与后1级权电荷2倍的差。并且在P1 和P0两种模式下，整个电荷域流水线ADC电路5输出的差动电荷Qout异号。因此，误差校准仍然按照二分搜索的方式进行。

本发明实施例中，所述校准方法将按照以上顺序，逐级完成各子级电路6内DAC单元的电容失配以及相邻两级电容比例失配引起的电荷误差校准。校准完成后，M位调整寄存器阵列9输出的N组M位调整码保持校准后的结果不变，校准模式控制电路2改变总模式MODE信号使电荷域流水线ADC电路5进入正常采样模式，之后校准控制器1则进入休眠模式，以降低功耗。

如图7所示，误差比较器3采用全差分结构实现，具体地，误差比较器3包括第一电荷检测器19、第二电荷检测器20、第三电荷检测器21以及第四电荷检测器22，第一电荷检测器19、第四电荷检测器22分别连接第N级子传输电路6输出的差分输出电荷Qep、差分输出电荷Qen；第一电荷检测器19的输出端与采样开关S1的一端连接，采样开关S1的另一端与电容C1的一端以及采样开关S2的一端连接，采样开关S2的另一端与第二电荷检测器20的输出端连接，第二电荷检测器20的输入端与参考信号R _p连接，第三电荷检测器21的输入端与参考信号Rn连接，第三电荷检测器21的输出端与采样开关S3的一端连接，采样开关S3的另一端与电容C2的一端以及采样开关S4的一端连接，采样开关S4的另一端与第四电荷检测器22的输出端连接，电容C1的另一端与采样开关S5的一端以及全差分放大器23的正输入端连接，电容C2的另一端与采样开关S6以及全差分放大器23的负输入端连接，采样开关S6的另一端与采样开关S5的另一端连接，且采样开关S5的另一端以及采样开关S6的另一端接电压VSet。

第一电荷检测器19、第四电荷检测器22、采样开关S1、采样开关S4连接第二时钟Φ₂，第二电荷检测器20、第三电荷检测器21、采样开关S2、采样开关S3、采样开关S5以及采样开关S6连接第一时钟Φ₁，第一时钟Φ₁与第二时钟Φ₂相互不交叠。

具体地，对于电荷信号的采样，若采用传统的开关电容电压采样，则MOS采样开关管的一端会直接连接到差分电荷存储节点，一旦采样开关另外一端存在一个电荷注入和泄放通道，则差分电荷存储节点上所存储的电荷会通过MOS采样开关管和采样开关另外一端的电路发生电荷分享作用，使差分电荷存储节点上的差分输出电荷Qep和差分输出电荷Qen发生变化，从而引起检测误差。

为避免该检测误差，本发明实施例中，通过采用电荷检测器对电荷信号进行检测，保证电荷存储节点不存在电荷注入和泄放通道，实现对电荷信号的准确采样和放大。在对差分输出电荷Qep、差分输出电荷Qen以及参考信号R _p、参考信号R _n进行检测得到电压信号之后，通过相应的采样开关以及电容C1、电容C2进行进一步的采样，得到差分电压信号V _i+和V _i-，经过全差分放大器23放大比较得到误差量Ein。

图7中的虚线框中示出了第四电荷检测器22的具体原理图，为一个由时钟控制的源跟随器电路，当然，第一电荷检测器19、第二电荷检测器20、第三电荷检测器21与第四电荷检测器22采用相同的电路结构。第四电荷检测器22包括NMOS管M21、NMOS管M22以及NMOS管M23，NMOS管M21的源极端接地，NMOS管M21的漏极端与NMOS管M22的源极端连接，NMOS管M22的NMOS管M23的源极端连接，NMOS管M23的漏极端与电源连接，NMOS管M21的栅极端与偏置电压Vb连接，NMOS管M22的栅极端与第二时钟Ф₂连接，NMOS管M23的栅极端接收差分输出电荷Qen。NMOS管M21的漏极端与NMOS管M22的源极端连接后形成输出端Voutn。

本发明实施例中，当第二时钟Ф₂为高时，第四电荷检测器22处于导通正常检测状态，差分输出电荷Qen的变化将会通过源跟随器响应，得到输出电压信号V _outn；当第二时钟Ф₂为低时，第四电荷检测器22处于关断不工作状态，输出电压信号Voutn被拉到地。考虑到源跟随器会产生的压降，NMOS管M23采用了低阈值NMOS管实现。对于全差分放大器23，采用现有已非常成熟的差分电压比较器便可以完成。

如图8所示，为基准电压调整电路阵列8中单个基准电压调整电路的原理图，基准电压调整电路阵列8包含N*X个基准电压调整电路。基准电压调整电路基本结构类似于一个LDO电路，包括一个工作状态控制开关M51，一个输出缓冲运算放大器24，电压输出调整PMOS管M50，用于进行分压输出基准信号Vx的电阻串，调整输出电压的M-bit DAC模块25，用于对输出基准信号Vx的进行去耦滤波的电容C52，用于对运算放大器进行稳定补偿的电阻R51和电容C51。

上电开始进入正常工作模式时，控制信号置1，状态控制开关M51导通，由于输出缓冲运算放大器24的负反馈作用，基准电压VREF在调整PMOS管M50的控制下经电阻分压得到一个初始电压输出VR(0)，同时M-bit电流型DAC模块25还会产生一个到地的调整电流Ic，调整电流Ic流经最末端电阻到地，这样就会在该电阻上叠加一个⊿V的电压量，输出到基准信号输出电路的电压VR＝VR(0)＋⊿V。VR改变以后，根据电阻分压关系，输出基准电压信号Vx会相应的增加一个⊿V的电压，因此，只要控制M位调整码便可以实现改变输出基准电压的目的。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种高精度电荷域流水线ADC的电容适配误差校准系统，包括电荷域流水线ADC电路（5），所述电荷域流水线ADC电路（5）包括采样保持电路（7）以及N级子级电路（6），与采样保持电路（7）连接的子级电路（6）为第一级子级电路，第一级子级电路与其余的子级电路（6）依次串接；其特征是：

还包括误差比较器（3）、检测处理电路（4）、校准控制器（1）、校准模式控制电路（2）、M位调整寄存器阵列（9）以及基准电压调整电路阵列（8）；

被校准的电荷域流水线ADC电路（5）中第N级的子级电路（6）的差分输出电荷Qep、差分输出电荷Qen分别连接到误差比较器（3）的第一输入端、第二输入端，参考信号Rp、参考信号Rn分别连接到误差比较器（3）的第三输入端、第四输入端，误差比较器（3）的输出端连接到检测处理电路（4）的误差输入端；检测处理电路（4）的第一时钟输入端、第二时钟输入端分别连接ADC采样时钟CK_ADC、校准时钟CK_CAL，检测处理电路（4）的输出端输出的误差信号SGN连接到校准控制器（1）的检测信号输入端；校准控制器（1）的校准控制信号输出端连接到校准模式控制电路（2）的输入端，以用于控制被校准的电荷域流水线ADC电路（5）的工作模式；

校准模式控制电路（2）的输入端由校准控制器（1）输出的校准控制信号控制，校准模式控制电路（2）的总模式控制输出端输出的总模式控制Mode信号连接到被校准的电荷域流水线ADC电路（5）中采样保持电路（7）的Mode信号输入端以及所有N级子级电路（6）相对应的Mode信号输入端；

校准模式控制电路（2）的前端模式信号输出端输出的模式控制信号Ctrl0连接到被校准的电荷域流水线ADC电路（5）中采样保持电路（7）的模式控制信号端，校准模式控制电路（2）的第一校准模式信号输出端输出的模式控制信号Ctrl1连接到被校准的电荷域流水线ADC电路（5）中第一级的子级电路（6）的模式控制信号端，校准模式控制电路（2）的第二校准模式信号输出端输出的模式控制信号Ctrl2连接到被校准的电荷域流水线ADC电路（5）中第二级的子级电路（6）的模式控制信号端，依次类推，校准模式控制电路（2）的第N校准模式信号输出端输出的模式控制信号CtrlN连接到被校准的电荷域流水线ADC电路（5）中第N级的子级电路（6）的模式控制信号端；

校准控制器（1）的第一补偿码输出端连接到M位调整寄存器阵列（9）的第一信号输入端，校准控制器（1）的第二补偿码输出端连接到M位调整寄存器阵列（9）的第二信号输入端，依次类推，校准控制器（1）的第N补偿码输出端连接到M位调整寄存器阵列（9）的第N信号输入端；

M位调整寄存器阵列（9）的第一信号输出端连接到基准电压调整电路阵列（8）的第一控制信号输入端，M位调整寄存器阵列（9）的第二信号输出端连接到基准电压调整电路阵列（8）的第二控制信号输入端，依次类推，M位调整寄存器阵列（9）的第N信号输出端连接到基准电压调整电路阵列（8）的第N控制信号输入端；

基准电压调整电路阵列（8）的控制信号输出端V11连接到被校准的电荷域流水线ADC电路（5）中第一级的子级电路（6）的子DAC单元的第一电容下端，基准电压调整电路阵列（8）的控制信号输出端V12连接到被校准的电荷域流水线ADC电路（5）中第一级子级电路（6）的子DAC单元的第二电容下端，依次类推，基准电压调整电路阵列（8）的控制信号输出端V1X连接到被校准的电荷域流水线ADC电路（5）中第一级子级电路（6）的子DAC单元的第X电容下端；

基准电压调整电路阵列（8）的控制信号输出端V21连接到被校准的电荷域流水线ADC电路（5）中第二级子级电路（6）的子DAC单元的第一电容下端，基准电压调整电路阵列（8）的控制信号输出端V22连接到被校准的电荷域流水线ADC电路（5）中第二级子级电路（6）的子DAC单元的第二电容下端，依次类推，基准电压调整电路阵列（8）的控制信号输出端V2X连接到被校准的电荷域流水线ADC电路（5）中第二级子级电路（6）的子DAC单元的第X电容下端；

依次类推，基准电压调整电路阵列（8）的控制信号输出端VK1连接到被校准的电荷域流水线ADC电路（5）中第K级子级电路（6）的子DAC单元的第一电容下端，基准电压调整电路阵列（8）的控制信号输出端VK2连接到被校准的电荷域流水线ADC电路（5）中第K级子级电路（6）的子DAC单元的第二电容下端，基准电压调整电路阵列（8）的控制信号输出端VKX连接到被校准的电荷域流水线ADC电路（5）中第K级子级电路（6）的子DAC单元的第X电容下端；

其中N为大于1的正整数，M为小于N的正整数，K为小于N的正整数，X=2^R-1，R为小于N的正整数。

2.根据权利要求1所述的高精度电荷域流水线ADC的电容适配误差校准系统，其特征是：校准控制器（1）能产生校准控制信号以及正常工作控制信号，校准控制器（1）产生校准工作信号时，能进入校准模式；在产生正常工作控制信号时，能进入正常工作模式，并且先进入校准模式后进入正常工作模式；

校准模式开始时，通过总模式控制MODE信号使被校准电荷域流水线ADC电路（5）进入校准模式，被校准电荷域流水线ADC电路（5）中采样保持电路（7）以及所有N级的子级电路（6）在总模式控制MODE信号控制下进入校准模式；所述采样保持电路（7）在模式控制信号Ctrl0控制下分别选择校准信号VCAL+和校准信号VCAL-作为输入信号；所述第一级子级电路（6）、第二级子级电路（6）、第K级子级电路（6）中的子DAC单元的控制信号分别由Ctrl1、Ctrl2、…CtrlK …CtrlN-1信号代替所有的子ADC单元控制，由模式控制信号CtrlN控制所属第N级子级电路（6）的电荷直接输出，从而可使被校准电荷域流水线ADC电路（5）输出的差分输出电荷Qep和差分输出电荷Qen，以体现被校电容的失配程度；

电容失配校准过程中，被校准电荷域流水线ADC电路（5）输出的差分输出电荷Qep和差分输出电荷Qen被误差比较器（3）进行比较，以得到误差量Ein，误差量Ein被检测处理电路（4）进行统计处理得到误差信号SGN；误差信号SGN然后由校准控制器（1）进行运算，依次对M位调整寄存器阵列（9）中的N个M位调整寄存器进行赋值，紧接着基准电压调整电路阵列（8）中的N个基准电压调整电路根据M位调整寄存器阵列（9）输出的N组M位调整码产生K组补偿电压，并保持不变；

被检测电荷域流水线ADC电路（5）结束校准模式，进入正常工作模式，校准控制器（1）和检测处理电路（4）进入休眠模式。

3.根据权利要求1所述的高精度电荷域流水线ADC的电容适配误差校准系统，其特征是：校准模式控制电路（2）路包括一个模式选择控制电路（10）、采样保持模式选择信号产生电路（12）以及N个相互独立的子级电路模式信号选择电路（11），

模式选择控制电路（10）的第一输出端产生总模式控制Mode信号，模式选择控制电路（10）的第二输出端连接到采样保持模式选择信号产生电路（12）的输入端，模式选择控制电路（10）的第三输出端连接到第一级子级电路模式选择信号产生电路的输入端，模式选择控制电路（10）的第四输出端连接到第二级子级电路模式选择信号产生电路的输入端，依次类推，模式选择控制电路（10）的第（N+2）输出端连接到第N级子级电路模式选择信号产生电路的输入端；

采样保持模式选择信号产生电路（12）的第一输出端输出k00信号，采样保持模式选择信号产生电路（12）的第二输出端输出k01信号，k00信号和k01信号组成所述模式控制信号Ctrl0；第一级子级电路模式信号选择电路的第一输出端输出k10信号，第一级子级电路模式信号选择电路的第二输出端输出k11信号，依次类推，第一级子级电路模式信号选择电路的第（X+1）输出端输出k1X信号，k10信号、k11信号 …k1X信号组成所述模式控制信号Ctrl1；

第二级子级电路模式信号选择电路的第一输出端输出k20信号，第二级子级电路模式信号选择电路的第二输出端输出k21信号，依次类推，第二级子级电路模式信号选择电路的第（X+1）输出端输出k2X信号，k20信号、k21信号 … k2X信号组成所述模式控制信号Ctrl2；

依次类推，第N级子级电路模式信号选择电路的第一输出端输出kN0信号，第N级子级电路模式信号选择电路的第二输出端输出kN1信号，第N级子级电路模式信号选择电路的第（N+1）输出端输出kNX信号，kN0信号、kN1信号 … kNX信号组成所述模式控制信号CtrlN。