CN104242937B - 用于流水线型模数转换器的模拟参考电平缓冲器 - Google Patents
用于流水线型模数转换器的模拟参考电平缓冲器 Download PDFInfo
- Publication number
- CN104242937B CN104242937B CN201310239740.6A CN201310239740A CN104242937B CN 104242937 B CN104242937 B CN 104242937B CN 201310239740 A CN201310239740 A CN 201310239740A CN 104242937 B CN104242937 B CN 104242937B
- Authority
- CN
- China
- Prior art keywords
- nmos tube
- pmos
- source
- drain electrode
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Amplifiers (AREA)
Abstract
本发明公开了一种用于流水线型模数转换器的模拟参考电平缓冲器，流水线型模数转换器的子模数转换器的输出电平包括3个高中低的模拟参考电平，模拟参考电平缓冲器包括三个缓冲器并分别用于对3个模拟参考电平提供缓冲。三个缓冲器都分别由折叠式共源共栅放大器和源极跟随器组成，折叠式共源共栅放大器的一个输入端连接对应的模拟参考电平，折叠式共源共栅放大器的输出端接到源极跟随器的输入端，源极跟随器的输出端反馈到折叠式共源共栅放大器的另一个输入端。本发明能使流水线型模数转换器的子模数转换器的三个模拟参考电平在保持电压基本不变的同时提高该三个模拟参考电平驱动开关的能力。
Description
技术领域
本发明涉及一种半导体集成电路，特别是涉及一种用于流水线型模数转换器（ADC）的模拟参考电平缓冲器。
背景技术
流水线模数转换器由于速度快、分辨率高，是目前高速高精度模数转换器中广泛采用的结构。在流水线模数转换器中，其采样保持电路及其他后续电路中会大量使用开关。如图1所示，是现有简化的1.5-bit/Stage流水线模数转换器级模块，现有ADC级模块包括子模数转换器模块101，子数模转换器模块102和采样保持模块103。其中子模数转换器模块101包括两个比较器104和105,以及译码器106，译码器106输出数字信号Digital Output，子模数转换器模块101输出数字信号Digital Output为2位数据，2位数据的有效值分别为00，01和10；11为冗余码。子数模转换器模块102通过数字信号Digital Output对多路选择器（MUX）107的选择将数字信号Digital Output转换为模拟信号的输出。采样保持模块103通过开关S1、S2、S3、S4和S5的控制实现在采样模式和放大模式的切换，当开关S1、S2和S3闭合且开关S4和S5断开时，采样保持模块103为采样模式，采样保持模块103通过电容Cf和Cs对输入模拟信号Vi进行采样；当开关S1、S2和S3断开且开关S4和S5闭合时，采样保持模块103为放大模式，采样保持模块103通过对采样得到的采样模拟信号和子数模转换器模块102输出的模拟信号相减后通过放大器108放大。
由上可以看出，其中采样保持模块103中使用了5个开关，开关S1，S2，S3控制采样过程，S4和S5控制放大过程。在其它后续电路中也会大量使用开关，如在实际电路中，共模反馈电路，子数模转换器等结构中都要通过开关控制正常的工作时序。理想的开关在导通时电阻为0，但实际中所有的开关都会存在导通电阻，这相当于模数转换器中的电压信号要驱动很多的电阻负载。现有流水线模数转换器中，驱动开关的电压信号很难同时具备足够的电流来驱动开关，从而导致正常的工作时序无法维持。
如图1所示，流水线模数转换器中需要7个模拟参考电平，子数模转换器102的三个输出电平Vrefp,Vcom和Vrefn，1.5-bit/Stage中的子模数转换器模块101的比较器104和105的两个比较电平±1/4Vref，以及最后一级2-bit闪电式模数转换器中比较器的两个比较电平±1/2Vref。但是子模数转换器模块101中的两个比较电平可以通过使比较器104和105的两个输入管的尺寸不对称而内嵌得到，闪电式模数转换器中比较器的比较电平可以采用两个输入管并联得到，因此最终只需要产生子数模转换器102的的3个模拟参考电平Vrefp,Vcom和Vrefn。只要提高上述三个参考电平的驱动能力，就能有效驱动流水线模数转换器中的开关，使电路正常工作。
发明内容
本发明所要解决的技术问题是提供一种用于流水线型模数转换器的模拟参考电平缓冲器，能使流水线型模数转换器的子模数转换器的三个模拟参考电平在保持电压基本不变的同时提高该三个模拟参考电平驱动开关的能力。
为解决上述技术问题，本发明提供一种用于流水线型模数转换器的模拟参考电平缓冲器，流水线型模数转换器的子模数转换器的输出电平包括3个模拟参考电平，第一模拟参考电平为高电平，第二模拟参考电平为共模电平，第三模拟参考电平为低电平，所述第一模拟参考电平大于所述第二模拟参考电平，所述第二模拟参考电平大于所述第三模拟参考电平；模拟参考电平缓冲器包括第一缓冲器、第二缓冲器和第三缓冲器。
所述第一缓冲器用于为所述第一模拟参考电平提供缓冲并提高所述第一模拟参考电平的驱动能力，所述第一缓冲器包括第一折叠式共源共栅放大器和第一源极跟随器；所述第一折叠式共源共栅放大器包括：
由第一NMOS管和第二NMOS管组成的共源输入管，所述第一NMOS管和所述第二NMOS管的源极连接并接一电流源，所述第一NMOS管的栅极接所述第一模拟参考电平。
由第一PMOS管和第二PMOS管组成的共栅放大管，所述第一PMOS管的源极连接所述第一NMOS管的漏极，所述第二PMOS管的源极连接所述第二NMOS管的漏极，所述第一PMOS管和所述第二PMOS管的栅极接相同偏置电压，所述第二PMOS管的漏极为所述第一折叠式共源共栅放大器的输出端，所述第一PMOS管和所述第二PMOS管的源极都分别连接电流源、漏极都分别连接有源负载。
所述第一源极跟随器包括第三PMOS管，所述第三PMOS管的栅极连接所述第二PMOS管的漏极，所述第三PMOS管的源极作为所述第一缓冲器的输出端并输出所述第一模拟参考电平缓冲信号，所述第三PMOS管的源极还反馈连接到所述第二NMOS管的栅极，所述第三PMOS管的源极连接一电流源，所述第三PMOS管的漏极接地。
所述第二缓冲器用于为所述第二模拟参考电平提供缓冲并提高所述第二模拟参考电平的驱动能力，所述第二缓冲器包括第二折叠式共源共栅放大器和第二源极跟随器；所述第二折叠式共源共栅放大器包括：
由第三NMOS管和第四NMOS管组成的共源输入管，所述第三NMOS管和所述第四NMOS管的源极连接并接一电流源，所述第三NMOS管的栅极接所述第二模拟参考电平。
由第四PMOS管和第五PMOS管组成的共栅放大管，所述第四PMOS管的源极连接所述第三NMOS管的漏极，所述第五PMOS管的源极连接所述第四NMOS管的漏极，所述第四PMOS管和所述第五PMOS管的栅极接相同偏置电压，所述第五PMOS管的漏极为所述第二折叠式共源共栅放大器的输出端，所述第四PMOS管和所述第五PMOS管的源极都分别连接电流源、漏极都分别连接有源负载。
所述第二源极跟随器包括第五NMOS管，所述第五NMOS管的栅极连接所述第五PMOS管的漏极，所述第五NMOS管的源极作为所述第二缓冲器的输出端并输出所述第二模拟参考电平缓冲信号，所述第五NMOS管的源极还反馈连接到所述第四NMOS管的栅极，所述第五NMOS管的源极连接一电流源，所述第五NMOS管的漏极接电源电压。
所述第三缓冲器用于为所述第三模拟参考电平提供缓冲并提高所述第三模拟参考电平的驱动能力，所述第三缓冲器包括第三折叠式共源共栅放大器和第三源极跟随器；所述第三折叠式共源共栅放大器包括：
由第六PMOS管和第七PMOS管组成的共源输入管，所述第六PMOS管和所述第七PMOS管的源极连接并接一电流源，所述第六PMOS管的栅极接所述第三模拟参考电平。
由第六NMOS管和第七NMOS管组成的共栅放大管，所述第六NMOS管的源极连接所述第六PMOS管的漏极，所述第七NMOS管的源极连接所述第七PMOS管的漏极，所述第六NMOS管和所述第七NMOS管的栅极接相同偏置电压，所述第七NMOS管的漏极为所述第三折叠式共源共栅放大器的输出端，所述第六NMOS管和所述第七NMOS管的源极都分别连接电流源、漏极都分别连接有源负载。
所述第三源极跟随器包括第八NMOS管和第九NMOS管，所述第八NMOS管的栅极连接所述第七NMOS管的漏极，所述第八NMOS管的源极作为所述第三缓冲器的输出端并输出所述第三模拟参考电平缓冲信号，所述第八NMOS管的源极还反馈连接到所述第七PMOS管的栅极，所述第八NMOS管的源极连接一电流源，所述第八NMOS管的漏极连接所述第九NMOS管的源极，所述第九NMOS管的漏极接电源电压、栅极通过一电阻接电源电压。
进一步的改进是，所述第一缓冲器还包括和所述第一源极跟随器相并联的第四源极跟随器，所述第四源极跟随器包括第八PMOS管，所述第八PMOS管的栅极连接所述第二PMOS管的漏极，所述第八PMOS管的源极连接一电流源，所述第八PMOS管的漏极接地，所述第八PMOS管的沟道的宽长比大于所述第三PMOS管的宽长比；并联所述第四源极跟随器后以，所述第八PMOS管的源极作为所述第一缓冲器的输出端并输出所述第一模拟参考电平缓冲信号。
进一步的改进是，所述第二缓冲器还包括和所述第二源极跟随器相并联的第五源极跟随器，所述第五源极跟随器包括第十NMOS管，所述第十NMOS管的栅极连接所述第五PMOS管的漏极，所述第十NMOS管的源极连接一电流源，所述第十NMOS管的漏极接电源电压，所述第十NMOS管的沟道的宽长比大于所述第五NMOS管的宽长比；并联所述第五源极跟随器后，以所述第十NMOS管的源极作为所述第二缓冲器的输出端并输出所述第二模拟参考电平缓冲信号。
进一步的改进是，所述第三缓冲器还包括和所述第三源极跟随器相并联的第六源极跟随器，所述第六源极跟随器包括第十一NMOS管和第十二NMOS管，所述第十一NMOS管的栅极连接所述第七NMOS管的漏极，所述第十一NMOS管的源极连接一电流源，所述第十一NMOS管的漏极连接所述第十二NMOS管的源极，所述第十二NMOS管的漏极接电源电压、栅极通过一电阻接电源电压；所述第十一NMOS管的沟道的宽长比大于所述第八NMOS管的宽长比；并联所述第六源极跟随器后，以所述第十一NMOS管的源极作为所述第三缓冲器的输出端并输出所述第三模拟参考电平缓冲信号。
进一步的改进是，在所述第一缓冲器中，所述第一NMOS管和所述第二NMOS管的源极连接的电流源由第十三NMOS管组成，所述第十三NMOS管为外部电流源的一个镜像电流源；所述第一PMOS管的源极连接的电流源由第九PMOS管组成，所述第九PMOS管为外部电流源的一个镜像电流源；所述第二PMOS管的源极连接的电流源由第十PMOS管组成，所述第十PMOS管为外部电流源的一个镜像电流源；
所述第三PMOS管的源极连接的电流源由第十一PMOS管组成，所述第十一PMOS管为外部电流源的一个镜像电流源；所述第一PMOS管的漏极连接的有源负载由第十四NMOS管和第十五NMOS管组成，所述第二PMOS管的漏极连接的有源负载由第十六NMOS管和第十七NMOS管组成；所述第十四NMOS管的漏极连接所述第一PMOS管的漏极，所述第十四NMOS管的源极连接所述第十五NMOS管的漏极，所述第十五NMOS管的源极接地；所述第十六NMOS管的漏极连接所述第二PMOS管的漏极，所述第十六NMOS管的源极连接所述第十七NMOS管的漏极，所述第十七NMOS管的源极接地；所述第十四NMOS管和所述第十六NMOS管的栅极相连并接一偏置电压；所述第十五NMOS管和所述第十七NMOS管的栅极相连并接所述第一PMOS管的漏极。
进一步的改进是，在所述第二缓冲器中，所述第三NMOS管和所述第四NMOS管的源极连接的电流源由第十八NMOS管组成，所述第十八NMOS管为外部电流源的一个镜像电流源；所述第四PMOS管的源极连接的电流源由第十二PMOS管组成，所述第十二PMOS管为外部电流源的一个镜像电流源；所述第五PMOS管的源极连接的电流源由第十三PMOS管组成，所述第十三PMOS管为外部电流源的一个镜像电流源；所述第四PMOS管的漏极连接的有源负载由第十九NMOS管和第二十NMOS管组成，所述第五PMOS管的漏极连接的有源负载由第二十一NMOS管和第二十二NMOS管组成；所述第十九NMOS管的漏极连接所述第四PMOS管的漏极，所述第十九NMOS管的源极连接所述第二十NMOS管的漏极，所述第二十NMOS管的源极接地；所述第二十一NMOS管的漏极连接所述第五PMOS管的漏极，所述第二十一NMOS管的源极连接所述第二十二NMOS管的漏极，所述第二十二NMOS管的源极接地；所述第十九NMOS管和所述第二十一NMOS管的栅极相连并接一偏置电压；所述第二十NMOS管和所述第二十二NMOS管的栅极相连并接所述第四PMOS管的漏极；所述第五NMOS管的源极连接的电流源由第二十三NMOS管组成，所述第二十三NMOS管为外部电流源的一个镜像电流源。
进一步的改进是，在所述第三缓冲器中，所述第六PMOS管和所述第七PMOS管的源极连接的电流源由第十四PMOS管组成，所述第十四PMOS管为外部电流源的一个镜像电流源；所述第六NMOS管的源极连接的电流源由第二十三NMOS管组成，所述第二十三NMOS管为外部电流源的一个镜像电流源；所述第七NMOS管的源极连接的电流源由第二十四NMOS管组成，所述第二十四NMOS管为外部电流源的一个镜像电流源；所述第六NMOS管的漏极连接的有源负载由第十五PMOS管和第十六PMOS管组成，所述第七NMOS管的漏极连接的有源负载由第十七PMOS管和第十八PMOS管组成；所述第十五PMOS管的漏极连接所述第六NMOS管的漏极，所述第十五PMOS管的源极连接所述第十六PMOS管的漏极，所述第十六PMOS管的源极连接电源电压；所述第十七PMOS管的漏极连接所述第七NMOS管的漏极，所述第十七PMOS管的源极连接所述第十八PMOS管的漏极，所述第十八PMOS管的源极连接电源电压；所述第十五PMOS管和所述第十七PMOS管的栅极相连并接一偏置电压；所述第十六PMOS管和所述第十八PMOS管的栅极相连并接所述第六NMOS管的漏极；所述第八NMOS管的源极连接的电流源由第二十五NMOS管组成，所述第二十五NMOS管为外部电流源的一个镜像电流源。
本发明针对子模数转换器输出的3个模拟参考电平大小不同的特征，分别采用三个缓冲器对3个模拟参考电平进行缓冲，三个缓冲器都由一个折叠式共源共栅放大器和源极跟随器组成，折叠式共源共栅放大器具有较高的增益和工作速度以及较大的输出摆幅；源极跟随器能够改善驱动能力和提高输出摆幅；本发明将源极跟随器的输出反馈到折叠式共源共栅放大器的一个输入端，而输入模拟信号接到共源共栅放大器的另一个输入端，能够实现源极跟随器的输出电压跟随输入模拟信号的变化，使源极跟随器的输出模拟信号和输入模拟信号基本不变，但同时提高输出模拟信号的驱动能力，最终本发明能够使流水线型模数转换器的子模数转换器的三个模拟参考电平在保持电压基本不变的同时提高该三个模拟参考电平驱动开关的能力。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有简化的1.5-bit/Stage流水线模数转换器级模块示意图；
图2是本发明实施例的第一缓冲器的电路图；
图3是本发明实施例的第二缓冲器的电路图；
图4是本发明实施例的第三缓冲器的电路图；
图5本发明实施例的第三缓冲器的仿真结果；
图6本发明实施例的第二缓冲器的仿真结果；
图7本发明实施例的第一缓冲器的仿真结果。
具体实施方式
本发明实施例用于流水线型模数转换器的模拟参考电平缓冲器中，流水线型模数转换器的子模数转换器的输出电平包括3个模拟参考电平，第一模拟参考电平inp1为高电平，第二模拟参考电平inp2为共模电平，第三模拟参考电平inp3为低电平，所述第一模拟参考电平inp1大于所述第二模拟参考电平inp2，所述第二模拟参考电平inp2大于所述第三模拟参考电平inp3。模拟参考电平缓冲器包括第一缓冲器、第二缓冲器和第三缓冲器。
如图2所示，是本发明实施例的第一缓冲器的电路图；所述第一缓冲器用于为所述第一模拟参考电平inp1提供缓冲并提高所述第一模拟参考电平inp1的驱动能力，所述第一缓冲器包括第一折叠式共源共栅放大器和第一源极跟随器；所述第一折叠式共源共栅放大器包括：
由第一NMOS管MN1和第二NMOS管MN2组成的共源输入管，所述第一NMOS管MN1和所述第二NMOS管MN2的源极连接并接一电流源，所述第一NMOS管MN1的栅极接所述第一模拟参考电平inp1。
由第一PMOS管MP1和第二PMOS管MP2组成的共栅放大管，所述第一PMOS管MP1的源极连接所述第一NMOS管MN1的漏极，所述第二PMOS管MP2的源极连接所述第二NMOS管MN2的漏极，所述第一PMOS管MP1和所述第二PMOS管MP2的栅极接相同偏置电压，所述第二PMOS管MP2的漏极为所述第一折叠式共源共栅放大器的输出端，所述第一PMOS管MP1和所述第二PMOS管MP2的源极都分别连接电流源、漏极都分别连接有源负载。
所述第一源极跟随器包括第三PMOS管MP3，所述第三PMOS管MP3的栅极连接所述第二PMOS管MP2的漏极，所述第三PMOS管MP3的源极作为所述第一缓冲器的输出端并输出所述第一模拟参考电平缓冲信号inn1，所述第三PMOS管MP3的源极还反馈连接到所述第二NMOS管MN2的栅极，所述第三PMOS管MP3的源极连接一电流源，所述第三PMOS管MP3的漏极接地gnd。
所述第一缓冲器还包括和所述第一源极跟随器相并联的第四源极跟随器，所述第四源极跟随器包括第八PMOS管MP8，所述第八PMOS管MP8的栅极连接所述第二PMOS管MP2的漏极，所述第八PMOS管MP8的源极连接一电流源，所述第八PMOS管MP8的漏极接地gnd，所述第八PMOS管MP8的沟道的宽长比大于所述第三PMOS管MP3的宽长比；并联所述第四源极跟随器后以，所述第八PMOS管MP8的源极作为所述第一缓冲器的输出端Vout1并输出所述第一模拟参考电平inp1的缓冲信号。
所述第一NMOS管MN1和所述第二NMOS管MN2的源极连接的电流源由第十三NMOS管MN13组成，所述第十三NMOS管MN13为外部电流源ibias的一个镜像电流源；所述第一PMOS管MP1的源极连接的电流源由第九PMOS管MP9组成，所述第九PMOS管MP9为外部电流源ibias的一个镜像电流源；所述第二PMOS管MP2的源极连接的电流源由第十PMOS管MP10组成，所述第十PMOS管MP10为外部电流源ibias的一个镜像电流源。
所述第三PMOS管MP3的源极连接的电流源由第十一PMOS管MP11组成，所述第十一PMOS管MP11为外部电流源ibias的一个镜像电流源；所述第八PMOS管MP8的源极连接的电流源由PMOS管M8组成，所述PMOS管M8为外部电流源ibias的一个镜像电流源。
所述第一PMOS管MP1的漏极连接的有源负载由第十四NMOS管MN14和第十五NMOS管MN15组成，所述第二PMOS管MP2的漏极连接的有源负载由第十六NMOS管MN16和第十七NMOS管MN17组成；所述第十四NMOS管MN14的漏极连接所述第一PMOS管MP1的漏极，所述第十四NMOS管MN14的源极连接所述第十五NMOS管MN15的漏极，所述第十五NMOS管MN15的源极接地gnd；所述第十六NMOS管MN16的漏极连接所述第二PMOS管MP2的漏极，所述第十六NMOS管MN16的源极连接所述第十七NMOS管MN17的漏极，所述第十七NMOS管MN17的源极接地gnd；所述第十四NMOS管MN14和所述第十六NMOS管MN16的栅极相连并接一偏置电压；所述第十五NMOS管MN15和所述第十七NMOS管MN17的栅极相连并接所述第一PMOS管MP1的漏极。
所述第一缓冲器的偏置电路包括NMOS管M1、NMOS管M2、PMOS管M3、PMOS管M4、NMOS管M5、PMOS管M6和NMOS管M7，外部电流源ibias连接到NMOS管M1的漏极。所述第一缓冲器的偏置电路为作为电流源的第三NMOS管MN3、第九PMOS管MP9、第十PMOS管MP10、第十一PMOS管MP11和PMOS管M8的栅极提供偏置。PMOS管M4和NMOS管M5的漏极连接端为所述第十四NMOS管MN14和所述第十六NMOS管MN16的栅极提供偏置电压，PMOS管M6和NMOS管M7的漏极连接端为所述第一PMOS管MP1和所述第二PMOS管MP2的栅极提供偏置电压。
如图3所示，是本发明实施例的第二缓冲器的电路图；所述第二缓冲器用于为所述第二模拟参考电平inp2提供缓冲并提高所述第二模拟参考电平inp2的驱动能力，所述第二缓冲器包括第二折叠式共源共栅放大器和第二源极跟随器；所述第二折叠式共源共栅放大器包括：
由第三NMOS管MN3和第四NMOS管MN4组成的共源输入管，所述第三NMOS管MN3和所述第四NMOS管MN4的源极连接并接一电流源，所述第三NMOS管MN3的栅极接所述第二模拟参考电平inp2。
由第四PMOS管MP4和第五PMOS管MP5组成的共栅放大管，所述第四PMOS管MP4的源极连接所述第三NMOS管MN3的漏极，所述第五PMOS管MP5的源极连接所述第四NMOS管MN4的漏极，所述第四PMOS管MP4和所述第五PMOS管MP5的栅极接相同偏置电压，所述第五PMOS管MP5的漏极为所述第二折叠式共源共栅放大器的输出端，所述第四PMOS管MP4和所述第五PMOS管MP5的源极都分别连接电流源、漏极都分别连接有源负载。
所述第二源极跟随器包括第五NMOS管MN5，所述第五NMOS管MN5的栅极连接所述第五PMOS管MP5的漏极，所述第五NMOS管MN5的源极作为所述第二缓冲器的输出端并输出所述第二模拟参考电平缓冲信号inn2，所述第五NMOS管MN5的源极还反馈连接到所述第四NMOS管MN4的栅极，且所述第五NMOS管MN5的栅极通过一电阻连接所述第五PMOS管MP5的漏极、所述第五NMOS管MN5的栅极通过PMOS管M19连接到电源电压vdd。所述第五NMOS管MN5的源极连接一电流源，所述第五NMOS管MN5的漏极接电源电压vdd。
所述第二缓冲器还包括和所述第二源极跟随器相并联的第五源极跟随器，所述第五源极跟随器包括第十NMOS管MN10，所述第十NMOS管MN10的栅极连接所述第五PMOS管MP5的漏极，且所述第十NMOS管MN10的栅极通过一电阻连接所述第五PMOS管MP5的漏极、所述第十NMOS管MN10的栅极通过PMOS管M19连接到电源电压vdd。所述第十NMOS管MN10的源极连接一电流源，所述第十NMOS管MN10的漏极接电源电压vdd，所述第十NMOS管MN10的沟道的宽长比大于所述第五NMOS管MN5的宽长比；并联所述第五源极跟随器后，以所述第十NMOS管MN10的源极作为所述第二缓冲器的输出端Vout2并输出所述第二模拟参考电平inp2的缓冲信号。
所述第三NMOS管MN3和所述第四NMOS管MN4的源极连接的电流源由第十八NMOS管MN18组成，所述第十八NMOS管MN18为外部电流源ibias的一个镜像电流源；所述第四PMOS管MP4的源极连接的电流源由第十二PMOS管MP12组成，所述第十二PMOS管MP12为外部电流源ibias的一个镜像电流源；所述第五PMOS管MP5的源极连接的电流源由第十三PMOS管MP13组成，所述第十三PMOS管MP13为外部电流源ibias的一个镜像电流源；所述第四PMOS管MP4的漏极连接的有源负载由第十九NMOS管MN19和第二十NMOS管MN20组成，所述第五PMOS管MP5的漏极连接的有源负载由第二十一NMOS管MN21和第二十二NMOS管MN22组成；所述第十九NMOS管MN19的漏极连接所述第四PMOS管MP4的漏极，所述第十九NMOS管MN19的源极连接所述第二十NMOS管MN20的漏极，所述第二十NMOS管MN20的源极接地gnd；所述第二十一NMOS管MN21的漏极连接所述第五PMOS管MP5的漏极，所述第二十一NMOS管MN21的源极连接所述第二十二NMOS管MN22的漏极，所述第二十二NMOS管MN22的源极接地gnd；所述第十九NMOS管MN19和所述第二十一NMOS管MN21的栅极相连并接一偏置电压；所述第二十NMOS管MN20和所述第二十二NMOS管MN22的栅极相连并接所述第四PMOS管MP4的漏极。
所述第五NMOS管MN5的源极连接的电流源由第二十三NMOS管MN23组成，所述第二十三NMOS管MN23为外部电流源ibias的一个镜像电流源。所述第十NMOS管MN10的源极连接的电流源由NMOS管M18组成，所述NMOS管M18为外部电流源ibias的一个镜像电流源。
所述第二缓冲器的偏置电路包括NMOS管M11、NMOS管M12、PMOS管M13、PMOS管M14、NMOS管M15、PMOS管M16和NMOS管M17，外部电流源ibias连接到NMOS管M11的漏极。所述第二缓冲器的偏置电路为作为电流源的第十八NMOS管MN18、第二十三NMOS管MN23、NMOS管M18、第十二PMOS管MP12和第十三PMOS管MP13的栅极提供偏置。PMOS管M14和NMOS管M15的漏极连接端为所述第十九NMOS管MN19和所述第二十一NMOS管MN21的栅极提供偏置电压，NMOS管M7和PMOS管M6的漏极连接端为所述第四PMOS管MP4和所述第五PMOS管MP5的栅极提供偏置电压。
如图4所示，是本发明实施例的第三缓冲器的电路图；所述第三缓冲器用于为所述第三模拟参考电平inp3提供缓冲并提高所述第三模拟参考电平inp3的驱动能力，所述第三缓冲器包括第三折叠式共源共栅放大器和第三源极跟随器；所述第三折叠式共源共栅放大器包括：
由第六PMOS管MP6和第七PMOS管MP7组成的共源输入管，所述第六PMOS管MP6和所述第七PMOS管MP7的源极连接并接一电流源，所述第六PMOS管MP6的栅极接所述第三模拟参考电平inp3。
由第六NMOS管MN6和第七NMOS管MN7组成的共栅放大管，所述第六NMOS管MN6的源极连接所述第六PMOS管MP6的漏极，所述第七NMOS管MN7的源极连接所述第七PMOS管MP7的漏极，所述第六NMOS管MN6和所述第七NMOS管MN7的栅极接相同偏置电压，所述第七NMOS管MN7的漏极为所述第三折叠式共源共栅放大器的输出端，所述第六NMOS管MN6和所述第七NMOS管MN7的源极都分别连接电流源、漏极都分别连接有源负载。
所述第三源极跟随器包括第八NMOS管MN8和第九NMOS管MN9，所述第八NMOS管MN8的栅极连接所述第七NMOS管MN7的漏极，所述第八NMOS管MN8的源极作为所述第三缓冲器的输出端并输出所述第三模拟参考电平缓冲信号inn3，所述第八NMOS管MN8的源极还反馈连接到所述第七PMOS管MP7的栅极，所述第八NMOS管MN8的源极连接一电流源，所述第八NMOS管MN8的漏极连接所述第九NMOS管MN9的源极，所述第九NMOS管MN9的漏极接电源电压vdd、栅极通过一电阻接电源电压vdd。
所述第三缓冲器还包括和所述第三源极跟随器相并联的第六源极跟随器，所述第六源极跟随器包括第十一NMOS管MN11和第十二NMOS管MN12，所述第十一NMOS管MN11的栅极连接所述第七NMOS管MN7的漏极，所述第十一NMOS管MN11的源极连接一电流源，所述第十一NMOS管MN11的漏极连接所述第十二NMOS管MN12的源极，所述第十二NMOS管MN12的漏极接电源电压vdd、栅极通过一电阻接电源电压vdd；所述第十一NMOS管MN11的沟道的宽长比大于所述第八NMOS管MN8的宽长比；并联所述第六源极跟随器后，以所述第十一NMOS管MN11的源极作为所述第三缓冲器的输出端Vout3并输出所述第三模拟参考电平inp3的缓冲信号。
所述第六PMOS管MP6和所述第七PMOS管MP7的源极连接的电流源由第十四PMOS管MP14组成，所述第十四PMOS管MP14为外部电流源ibias的一个镜像电流源；所述第六NMOS管MN6的源极连接的电流源由第二十四NMOS管MN24组成，所述第二十四NMOS管MN24为外部电流源ibias的一个镜像电流源；所述第七NMOS管MN7的源极连接的电流源由第二十五NMOS管MN25组成，所述第二十五NMOS管MN25为外部电流源ibias的一个镜像电流源。
所述第六NMOS管MN6的漏极连接的有源负载由第十五PMOS管MP15和第十六PMOS管MP16组成，所述第七NMOS管MN7的漏极连接的有源负载由第十七PMOS管MP17和第十八PMOS管MP18组成；所述第十五PMOS管MP15的漏极连接所述第六NMOS管MN6的漏极，所述第十五PMOS管MP15的源极连接所述第十六PMOS管MP16的漏极，所述第十六PMOS管MP16的源极连接电源电压vdd；所述第十七PMOS管MP17的漏极连接所述第七NMOS管MN7的漏极，所述第十七PMOS管MP17的源极连接所述第十八PMOS管MP18的漏极，所述第十八PMOS管MP18的源极连接电源电压vdd。所述第十五PMOS管MP15和所述第十七PMOS管MP17的栅极相连并接一偏置电压；所述第十六PMOS管MP16和所述第十八PMOS管MP18的栅极相连并接所述第六NMOS管MN6的漏极。
所述第八NMOS管MN8的源极连接的电流源由第二十六NMOS管MN26组成，所述第二十六NMOS管MN26为外部电流源ibias的一个镜像电流源。所述第十一NMOS管MN11的源极连接的电流源由NMOS管M28组成，所述NMOS管M28为外部电流源ibias的一个镜像电流源。
所述第三缓冲器的偏置电路包括NMOS管M21、NMOS管M22、PMOS管M23、PMOS管M24、NMOS管M25、PMOS管M26和NMOS管M27，外部电流源ibias连接到NMOS管M21的漏极。所述第三缓冲器的偏置电路为作为电流源的第十四PMOS管MP14、第二十四NMOS管MN24、第二十五NMOS管MN25、第二十六NMOS管MN26和NMOS管28的栅极提供偏置。PMOS管M24和NMOS管M25的漏极连接端为所述六NMOS管MN6和所述第七NMOS管MN7的栅极提供偏置电压，PMOS管M26和NMOS管M27的漏极连接端为所述第十五PMOS管MP15和所述第十七PMOS管MP17的栅极提供偏置电压。
由图2可以看出，本发明实施例的所述第一缓冲器能够提高高电压信号的驱动能力，所述第一缓冲器中采用第一折叠式共源共栅放大器，与其他结构的放大器相比，折叠共源共栅放大器在实现较高的增益和工作速度的同时，还具备大的输出摆幅。第一折叠式共源共栅放大器的输出接到第三PMOS管MP3的栅端，作为由第一源极跟随器的输入。第一源极跟随器的输出接回到第一折叠式共源共栅放大器的另一个输入端inn1，即第二NMOS管MN2的栅级。这样不仅能通过源极跟随器的结构改善驱动能力和提高输出摆幅，而且可以通过负反馈使第三PMOS管MP3的源端电压(即inn1)跟随输入电压inp1。例如，当(inp1-inn1)增大，第一折叠共源共栅的输出电压也会增大，从而迫使第三PMOS管MP3的源端电压即inn1增大，使inn1更加接近inp1。这样即可以保持参考电压大小不变，而且通过源极跟随器增大了驱动能力。为了进一步提高驱动能力，使用由第八PMOS管MP8和PMOS管M8构成的第四源极跟随器，第四源极跟随器和所述第一源极跟随器相并联，两个源极跟随器使用相同的偏置电压，但所述第八PMOS管MP8的沟道的宽长比是所述第三PMOS管MP3的宽长比的若干倍，其中第四PMOS管MP11的结构和所述第三PMOS管MP3相同，第八PMOS管MP8的结构和PMOS管M8的结构相同；这样不仅可以使输出端电压Vout1与inn1保持相等，而且第八PMOS管MP8所在支路的电流会增大到所述第三PMOS管MP3所在支路电流的若干倍。这样在保持输入输出电压基本相同的前提下，增大了驱动电流，提高了对开关的驱动能力。
由图3可以看出，本发明实施例的所述第二缓冲器能够提高中电压信号的驱动能力。其图3的结构与图2基本相同，所述第二缓冲器和所述第一缓冲器的区别之处是，所述第二缓冲器的源极跟随器由第二源极跟随器和第五源极跟随器并联而成，组成第二源极跟随器和第五源极跟随器的晶体管都为NMOS管，而组成所述第一缓冲器的第一源极跟随器和第四源极跟随器的晶体管都为PMOS管。所述第二缓冲器的折叠式共源共栅放大器以及偏置电路和所述第一缓冲器的设置相同。所述第一缓冲器的源极跟随器的晶体管都设置为PMOS管，原因为源跟随器的输出电压Vout1是一个很高的电平，要比折叠共源共栅放大器的输出电压还要高，相当于第三PMOS管MP3的源端电压要高于栅端电压，因此用PMOS管适合。而在图3所示的所述第二缓冲器中，源跟随器输出电压Vout2比折叠式共源共栅放大器的输出电压低，相当于所述第五NMOS管的源端电压要低于栅端电压，因此用NMOS管适合。
由图4可以看出，本发明实施例的所述第三缓冲器能够提高低电压信号的驱动能力。所述第三缓冲器的结构与图3所述的第二缓冲器基本相同，不同之处在于所述第三缓冲器的第三折叠共源共栅放大器采用PMOS管输入，而且第三源极跟随器和第六源极跟随器的路径上相比于在图3所示的源极跟随器增加了一个NMOS管即第九NMOS管MN9和第十二NMOS管MN12。所述第三缓冲器采用PMOS管输入是因为输入电压较低，如果继续使用NMOS管输入的折叠共源共栅放大器，可能会因为栅压过低而无法工作。而所述第三缓冲器的源极跟随器的路径上各增加一个NMOS管是为了增大Vout3上方的压降，以获得较低的输出电平。
当电源电压vdd为1.8V，以Vrefp=1.5V,Vcom=1.14V,Vrefn=0.78V为例，其中Vrefp对应于第一模拟参考电平inp1，Vcom对应于第二模拟参考电平inp2，Vrefn对应于第三模拟参考电平inp3。仿真结果如图5至图7所示。可以看出，三个缓冲器的输入输出电压相差很小，基本相同，即第一模拟参考电平inp1和第一模拟参考电平缓冲信号inn1电压相差很小，第二模拟参考电平inp2和第二模拟参考电平缓冲信号inn2电压相差很小，第三模拟参考电平inp3和第三模拟参考电平缓冲信号inn3电压相差很小。所以本发明实施例能使流水线型模数转换器的子模数转换器的三个模拟参考电平在保持电压基本不变的同时提高该三个模拟参考电平驱动开关的能力。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (7)
1.一种用于流水线型模数转换器的模拟参考电平缓冲器，流水线型模数转换器的子模数转换器的输出电平包括3个模拟参考电平，第一模拟参考电平为高电平，第二模拟参考电平为共模电平，第三模拟参考电平为低电平，所述第一模拟参考电平大于所述第二模拟参考电平，所述第二模拟参考电平大于所述第三模拟参考电平；其特征在于：模拟参考电平缓冲器包括第一缓冲器、第二缓冲器和第三缓冲器；
所述第一缓冲器用于为所述第一模拟参考电平提供缓冲并提高所述第一模拟参考电平的驱动能力，所述第一缓冲器包括第一折叠式共源共栅放大器和第一源极跟随器；所述第一折叠式共源共栅放大器包括：
由第一NMOS管和第二NMOS管组成的共源输入管，所述第一NMOS管和所述第二NMOS管的源极连接并接一电流源，所述第一NMOS管的栅极接所述第一模拟参考电平；
由第一PMOS管和第二PMOS管组成的共栅放大管，所述第一PMOS管的源极连接所述第一NMOS管的漏极，所述第二PMOS管的源极连接所述第二NMOS管的漏极，所述第一PMOS管和所述第二PMOS管的栅极接相同偏置电压，所述第二PMOS管的漏极为所述第一折叠式共源共栅放大器的输出端，所述第一PMOS管和所述第二PMOS管的源极都分别连接电流源、漏极都分别连接有源负载；
所述第一源极跟随器包括第三PMOS管，所述第三PMOS管的栅极连接所述第二PMOS管的漏极，所述第三PMOS管的源极作为所述第一缓冲器的输出端并输出所述第一模拟参考电平缓冲信号，所述第三PMOS管的源极还反馈连接到所述第二NMOS管的栅极，所述第三PMOS管的源极连接一电流源，所述第三PMOS管的漏极接地；
所述第二缓冲器用于为所述第二模拟参考电平提供缓冲并提高所述第二模拟参考电平的驱动能力，所述第二缓冲器包括第二折叠式共源共栅放大器和第二源极跟随器；所述第二折叠式共源共栅放大器包括：
由第三NMOS管和第四NMOS管组成的共源输入管，所述第三NMOS管和所述第四NMOS管的源极连接并接一电流源，所述第三NMOS管的栅极接所述第二模拟参考电平；
由第四PMOS管和第五PMOS管组成的共栅放大管，所述第四PMOS管的源极连接所述第三NMOS管的漏极，所述第五PMOS管的源极连接所述第四NMOS管的漏极，所述第四PMOS管和所述第五PMOS管的栅极接相同偏置电压，所述第五PMOS管的漏极为所述第二折叠式共源共栅放大器的输出端，所述第四PMOS管和所述第五PMOS管的源极都分别连接电流源、漏极都分别连接有源负载；
所述第二源极跟随器包括第五NMOS管，所述第五NMOS管的栅极连接所述第五PMOS管的漏极，所述第五NMOS管的源极作为所述第二缓冲器的输出端并输出所述第二模拟参考电平缓冲信号，所述第五NMOS管的源极还反馈连接到所述第四NMOS管的栅极，所述第五NMOS管的源极连接一电流源，所述第五NMOS管的漏极接电源电压；
所述第三缓冲器用于为所述第三模拟参考电平提供缓冲并提高所述第三模拟参考电平的驱动能力，所述第三缓冲器包括第三折叠式共源共栅放大器和第三源极跟随器；所述第三折叠式共源共栅放大器包括：
由第六PMOS管和第七PMOS管组成的共源输入管，所述第六PMOS管和所述第七PMOS管的源极连接并接一电流源，所述第六PMOS管的栅极接所述第三模拟参考电平；
由第六NMOS管和第七NMOS管组成的共栅放大管，所述第六NMOS管的源极连接所述第六PMOS管的漏极，所述第七NMOS管的源极连接所述第七PMOS管的漏极，所述第六NMOS管和所述第七NMOS管的栅极接相同偏置电压，所述第七NMOS管的漏极为所述第三折叠式共源共栅放大器的输出端，所述第六NMOS管和所述第七NMOS管的源极都分别连接电流源、漏极都分别连接有源负载；
所述第三源极跟随器包括第八NMOS管和第九NMOS管，所述第八NMOS管的栅极连接所述第七NMOS管的漏极，所述第八NMOS管的源极作为所述第三缓冲器的输出端并输出所述第三模拟参考电平缓冲信号，所述第八NMOS管的源极还反馈连接到所述第七PMOS管的栅极，所述第八NMOS管的源极连接一电流源，所述第八NMOS管的漏极连接所述第九NMOS管的源极，所述第九NMOS管的漏极接电源电压、栅极通过一电阻接电源电压。
2.如权利要求1所述的用于流水线型模数转换器的模拟参考电平缓冲器，其特征在于：所述第一缓冲器还包括和所述第一源极跟随器相并联的第四源极跟随器，所述第四源极跟随器包括第八PMOS管，所述第八PMOS管的栅极连接所述第二PMOS管的漏极，所述第八PMOS管的源极连接一电流源，所述第八PMOS管的漏极接地，所述第八PMOS管的沟道的宽长比大于所述第三PMOS管的宽长比；并联所述第四源极跟随器后以，所述第八PMOS管的源极作为所述第一缓冲器的输出端并输出所述第一模拟参考电平缓冲信号。
3.如权利要求1所述的用于流水线型模数转换器的模拟参考电平缓冲器，其特征在于：所述第二缓冲器还包括和所述第二源极跟随器相并联的第五源极跟随器，所述第五源极跟随器包括第十NMOS管，所述第十NMOS管的栅极连接所述第五PMOS管的漏极，所述第十NMOS管的源极连接一电流源，所述第十NMOS管的漏极接电源电压，所述第十NMOS管的沟道的宽长比大于所述第五NMOS管的宽长比；并联所述第五源极跟随器后，以所述第十NMOS管的源极作为所述第二缓冲器的输出端并输出所述第二模拟参考电平缓冲信号。
4.如权利要求1所述的用于流水线型模数转换器的模拟参考电平缓冲器，其特征在于：所述第三缓冲器还包括和所述第三源极跟随器相并联的第六源极跟随器，所述第六源极跟随器包括第十一NMOS管和第十二NMOS管，所述第十一NMOS管的栅极连接所述第七NMOS管的漏极，所述第十一NMOS管的源极连接一电流源，所述第十一NMOS管的漏极连接所述第十二NMOS管的源极，所述第十二NMOS管的漏极接电源电压、栅极通过一电阻接电源电压；所述第十一NMOS管的沟道的宽长比大于所述第八NMOS管的宽长比；并联所述第六源极跟随器后，以所述第十一NMOS管的源极作为所述第三缓冲器的输出端并输出所述第三模拟参考电平缓冲信号。
5.如权利要求1所述的用于流水线型模数转换器的模拟参考电平缓冲器，其特征在于：在所述第一缓冲器中，
所述第一NMOS管和所述第二NMOS管的源极连接的电流源由第十三NMOS管组成，所述第十三NMOS管为外部电流源的一个镜像电流源；
所述第一PMOS管的源极连接的电流源由第九PMOS管组成，所述第九PMOS管为外部电流源的一个镜像电流源；
所述第二PMOS管的源极连接的电流源由第十PMOS管组成，所述第十PMOS管为外部电流源的一个镜像电流源；
所述第三PMOS管的源极连接的电流源由第十一PMOS管组成，所述第十一PMOS管为外部电流源的一个镜像电流源；
所述第一PMOS管的漏极连接的有源负载由第十四NMOS管和第十五NMOS管组成，所述第二PMOS管的漏极连接的有源负载由第十六NMOS管和第十七NMOS管组成；所述第十四NMOS管的漏极连接所述第一PMOS管的漏极，所述第十四NMOS管的源极连接所述第十五NMOS管的漏极，所述第十五NMOS管的源极接地；所述第十六NMOS管的漏极连接所述第二PMOS管的漏极，所述第十六NMOS管的源极连接所述第十七NMOS管的漏极，所述第十七NMOS管的源极接地；所述第十四NMOS管和所述第十六NMOS管的栅极相连并接一偏置电压；所述第十五NMOS管和所述第十七NMOS管的栅极相连并接所述第一PMOS管的漏极。
6.如权利要求1所述的用于流水线型模数转换器的模拟参考电平缓冲器，其特征在于：在所述第二缓冲器中，
所述第三NMOS管和所述第四NMOS管的源极连接的电流源由第十八NMOS管组成，所述第十八NMOS管为外部电流源的一个镜像电流源；
所述第四PMOS管的源极连接的电流源由第十二PMOS管组成，所述第十二PMOS管为外部电流源的一个镜像电流源；
所述第五PMOS管的源极连接的电流源由第十三PMOS管组成，所述第十三PMOS管为外部电流源的一个镜像电流源；
所述第四PMOS管的漏极连接的有源负载由第十九NMOS管和第二十NMOS管组成，所述第五PMOS管的漏极连接的有源负载由第二十一NMOS管和第二十二NMOS管组成；所述第十九NMOS管的漏极连接所述第四PMOS管的漏极，所述第十九NMOS管的源极连接所述第二十NMOS管的漏极，所述第二十NMOS管的源极接地；所述第二十一NMOS管的漏极连接所述第五PMOS管的漏极，所述第二十一NMOS管的源极连接所述第二十二NMOS管的漏极，所述第二十二NMOS管的源极接地；所述第十九NMOS管和所述第二十一NMOS管的栅极相连并接一偏置电压；所述第二十NMOS管和所述第二十二NMOS管的栅极相连并接所述第四PMOS管的漏极；
所述第五NMOS管的源极连接的电流源由第二十三NMOS管组成，所述第二十三NMOS管为外部电流源的一个镜像电流源。
7.如权利要求1所述的用于流水线型模数转换器的模拟参考电平缓冲器，其特征在于：在所述第三缓冲器中，
所述第六PMOS管和所述第七PMOS管的源极连接的电流源由第十四PMOS管组成，所述第十四PMOS管为外部电流源的一个镜像电流源；
所述第六NMOS管的源极连接的电流源由第二十四NMOS管组成，所述第二十四NMOS管为外部电流源的一个镜像电流源；
所述第七NMOS管的源极连接的电流源由第二十五NMOS管组成，所述第二十五NMOS管为外部电流源的一个镜像电流源；
所述第六NMOS管的漏极连接的有源负载由第十五PMOS管和第十六PMOS管组成，所述第七NMOS管的漏极连接的有源负载由第十七PMOS管和第十八PMOS管组成；所述第十五PMOS管的漏极连接所述第六NMOS管的漏极，所述第十五PMOS管的源极连接所述第十六PMOS管的漏极，所述第十六PMOS管的源极连接电源电压；所述第十七PMOS管的漏极连接所述第七NMOS管的漏极，所述第十七PMOS管的源极连接所述第十八PMOS管的漏极，所述第十八PMOS管的源极连接电源电压；所述第十五PMOS管和所述第十七PMOS管的栅极相连并接一偏置电压；所述第十六PMOS管和所述第十八PMOS管的栅极相连并接所述第六NMOS管的漏极；
所述第八NMOS管的源极连接的电流源由第二十六NMOS管组成，所述第二十六NMOS管为外部电流源的一个镜像电流源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310239740.6A CN104242937B (zh) | 2013-06-17 | 2013-06-17 | 用于流水线型模数转换器的模拟参考电平缓冲器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310239740.6A CN104242937B (zh) | 2013-06-17 | 2013-06-17 | 用于流水线型模数转换器的模拟参考电平缓冲器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104242937A CN104242937A (zh) | 2014-12-24 |
| CN104242937B true CN104242937B (zh) | 2017-03-29 |
Family
ID=52230398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310239740.6A Active CN104242937B (zh) | 2013-06-17 | 2013-06-17 | 用于流水线型模数转换器的模拟参考电平缓冲器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104242937B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107493100B (zh) * | 2016-06-12 | 2023-03-31 | 深圳芯启航科技有限公司 | 一种电平转换器 |
| WO2018236799A1 (en) * | 2017-06-20 | 2018-12-27 | Butterfly Network, Inc. | ASYMMETRIC TRANS-IMPEDANCE (TIA) AMPLIFIER FOR ULTRASONIC DEVICE |
| WO2018236778A1 (en) | 2017-06-20 | 2018-12-27 | Butterfly Network, Inc. | MULTI-STAGE TRANSMITTED AMPLIFIER (TIA) FOR AN ULTRASONIC DEVICE |
| EP3641656A4 (en) | 2017-06-20 | 2021-03-17 | Butterfly Network, Inc. | AMPLIFIER WITH INTEGRATED TIME GAIN COMPENSATION FOR ULTRASOUND APPLICATIONS |
| CN107872226B (zh) * | 2017-11-10 | 2019-09-03 | 中国电子科技集团公司第五十八研究所 | 采用高精度数模混合校准的电荷域流水线adc |
| CN107863962B (zh) * | 2017-11-10 | 2019-09-03 | 中国电子科技集团公司第五十八研究所 | 高精度电荷域流水线adc的电容适配误差校准系统 |
| CN108170194B (zh) * | 2017-12-19 | 2020-07-28 | 重庆湃芯创智微电子有限公司 | 一种面向物联网终端设备的高能效电压驱动器 |
| CN110460338B (zh) * | 2019-08-15 | 2022-04-08 | 电子科技大学 | 一种采样保持电路 |
| CN114244370B (zh) * | 2021-12-03 | 2024-10-01 | 灿芯半导体(上海)股份有限公司 | Fvf结构开环型参考电压驱动电路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101222230A (zh) * | 2008-01-24 | 2008-07-16 | 上海萌芯电子科技有限公司 | 可校准电容失配和有限增益误差的流水线型模数转换器 |
| CN101465649A (zh) * | 2007-12-19 | 2009-06-24 | 中国科学院微电子研究所 | 一种参考电压可调的比较器 |
| CN101800550A (zh) * | 2010-03-10 | 2010-08-11 | 浙江大学 | 一种用于高速流水线模数转换器的输入缓冲器电路 |
-
2013
- 2013-06-17 CN CN201310239740.6A patent/CN104242937B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101465649A (zh) * | 2007-12-19 | 2009-06-24 | 中国科学院微电子研究所 | 一种参考电压可调的比较器 |
| CN101222230A (zh) * | 2008-01-24 | 2008-07-16 | 上海萌芯电子科技有限公司 | 可校准电容失配和有限增益误差的流水线型模数转换器 |
| CN101800550A (zh) * | 2010-03-10 | 2010-08-11 | 浙江大学 | 一种用于高速流水线模数转换器的输入缓冲器电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104242937A (zh) | 2014-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104242937B (zh) | 用于流水线型模数转换器的模拟参考电平缓冲器 | |
| CN103825565B (zh) | 运算放大器 | |
| CN106953606B (zh) | 全差分放大器及应用其的余量增益电路 | |
| CN101645710B (zh) | 一种低电源电压流水线型折叠内插模数转换器 | |
| CN102843136A (zh) | 一种高速高精度大范围低功耗动态比较器失调校正方法 | |
| CN107395162B (zh) | 箝位电路及箝位电压的方法 | |
| CN108259007B (zh) | 应用于运放转换速率的增强电路 | |
| CN112564650B (zh) | 一种用于流水线逐次逼近型adc的残差放大器电路 | |
| CN107666288A (zh) | 一种适用于流水线模数转换器的高增益大带宽三级运算放大器 | |
| CN102045044B (zh) | 一种比较器和模数转换器 | |
| US7450050B2 (en) | Switched-capacitor reset architecture for opamp | |
| CN108667447A (zh) | 锁存器电路 | |
| CN101257282B (zh) | 混频器 | |
| CN117631740B (zh) | 一种差分参考电压产生电路及电子设备 | |
| CN104300983B (zh) | 用于流水线型模数转换器的动态比较器 | |
| CN104702268B (zh) | 电压缓冲电路及具有其的驱动负载随时序切换的电路 | |
| CN211744432U (zh) | 一种用于流水线adc的全差分放大器 | |
| CN111988029A (zh) | 一种高速高精度的电平位移电路 | |
| CN101277115B (zh) | 共享运算放大器的乘法数字模拟转换电路 | |
| CN106452380B (zh) | 一种用于流水线adc的增益增强型全差分放大器结构 | |
| US8692616B2 (en) | Operational amplifier, analog arithmetic circuit, and analog to digital converter | |
| CN113746483B (zh) | 一种应用于温度传感器的Sigma-Delta ADC | |
| CN115473531A (zh) | 一种低功耗小版图的高精度高线性度模数转换器 | |
| CN111865315A (zh) | 一种适用于流水线flash ADC的比较器电路 | |
| Nieminen et al. | An 1.2 V 440-MS/s 0.13-µm CMOS pipelined Analog-to-Digital Converter with 5-8bit mode selection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |