CN107872226B - 采用高精度数模混合校准的电荷域流水线adc - Google Patents

Abstract

本发明涉及一种采用高精度数模混合校准的电荷域流水线ADC，其包括流水线电路，所述流水线电路包括采样保持电路以及N个依次串接的流水线子级电路，与采样保持电路连接的流水线子级电路形成第一级流水线子级电路，其余的流水线子级电路依次形成第二级流水线子级电路至第N级流水线子级电路；还包括共模电荷检测装置、共模前馈装置、共模检测处理电路、共模M位调整寄存器组、共模电荷调整装置、校准模式控制电路、误差比较器、差模检测处理电路、校准控制器、M位调整寄存器阵列以及基准电压调整电路阵列；本发明能对共模电荷误差、电容适配误差进行精确补偿，提高电荷域流水线转换器的转换性能。

Description

采用高精度数模混合校准的电荷域流水线ADC

技术领域

本发明涉及一种ADC电路，尤其是一种采用高精度数模混合校准的电荷域流水线ADC，属于电荷域流水线ADC的技术领域。

背景技术

随着数字信号处理技术的不断发展，电子系统的数字化和集成化是必然趋势。然而现实中的信号大都是连续变化的模拟量，需经过模数转换变成数字信号方可输入到数字系统中进行处理和控制，因而模数转换器（ADC）在未来的数字系统设计中是不可或缺的组成部分。在宽带通信、数字高清电视和雷达等应用领域，系统要求模数转换器同时具有非常高的采样速率和分辨率。这些应用领域的便携式终端产品对于模数转换器的要求不仅要高采样速率和高分辨率，其功耗还应该最小化。

目前，能够同时实现高采样速率和高分辨率的模数转换器结构为流水线结构模数转换器。流水线结构是一种多级的转换结构，每一级使用低精度的基本结构的模数转换器，输入信号经过一级级的处理，最后由每级的结果组合生成高精度的输出。其基本思想就是把总体上要求的转换精度平均分配到每一级,每一级的转换结果合并在一起可以得到最终的转换结果。由于流水线结构模数转换器可以在速度、功耗和芯片面积上实现最好的折中，因此在实现较高精度的模数转换时仍然能保持较高的速度和较低的功耗。

现有比较成熟的实现流水线结构模数转换器的方式是基于开关电容技术的流水线结构。基于该技术的流水线模数转换器中采样保持电路和各个子级电路的工作也都必须使用高增益和宽带宽的运算放大器。这些高增益和宽带宽运算放大器的使用限制了开关电容流水线模数转换器的速度和精度，成为该类模数转换器性能提高的主要限制瓶颈，并且精度不变的情况下模数转换器功耗水平随速度的提高呈直线上升趋势。要降低基于开关电容电路的流水线模数转换器的功耗水平，最直接的方法就是减少或者消去高增益和超宽带宽的运算放大器的使用。

电荷域流水线模数转换器就是一种不使用高增益和超宽带宽的运算放大器的模数转换器，该结构模数转换器具有低功耗特性同时又能实现高速度和高精度。电荷域流水线模数转换器采用电荷域信号处理技术。电路中，信号以电荷包的形式表示，电荷包的大小代表不同大小的信号量，不同大小的电荷包在不同存储节点间的存储、传输、加/减、比较等处理实现信号处理功能。通过采用周期性的时钟来驱动控制不同大小的电荷包在不同存储节点间的信号处理便可以实现模数转换功能。然而，在现有的CMOS工艺条件下，由于工艺波动随机性以及其他各类非理性因素的存在，所实现的正、负信号处理通路不能严格对称，导致存在一定的差模和共模误差。对于精度在12位以下的电荷域流水线模数转换器来说，现有CMOS工艺的工艺波动带来的误差可以忽略不计。对于精度达12位以上的电荷域流水线模数转换器，现有工艺条件带来的元器件失配差模误差和共模误差将不能忽略。因此，提供一种具有高精度和高效率电路的电荷域流水线ADC，很有现实意义。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种采用高精度数模混合校准的电荷域流水线ADC，其能对共模电荷误差、电容适配误差进行精确补偿，提高电荷域流水线转换器的转换性能。

按照本发明提供的技术方案，所述采用高精度数模混合校准的电荷域流水线ADC，包括流水线电路，所述流水线电路包括采样保持电路以及N个依次串接的流水线子级电路，与采样保持电路连接的流水线子级电路形成第一级流水线子级电路，其余的流水线子级电路依次形成第二级流水线子级电路至第N级流水线子级电路；

还包括共模电荷检测装置、共模前馈装置、共模检测处理电路、共模M位调整寄存器组、共模电荷调整装置、校准模式控制电路、误差比较器、差模检测处理电路、校准控制器、M位调整寄存器阵列以及基准电压调整电路阵列；共模电荷检测装置内包括K个相互独立的共模电荷检测电路，共模前馈装置内包括K个相互独立的共模前馈电路，共模M位调整寄存器组内包括K个相互独立的M位共模M位调整寄存器，共模电荷调整装置内包括K个相互独立的共模电荷调整电路，

校准模式控制电路的输入端由校准控制器输出的校准控制信号控制，校准模式控制电路的总模式控制输出端Mode信号连接到流水线电路中采样保持电路以及所有N级的流水线子级电路的Mode 信号输入端，校准模式控制电路的前端模式信号输出端输出端模式控制Ctrl0连接到流水线电路中采样保持电路的模式控制信号端，校准模式控制电路的第一校准模式信号输出端输出的模式控制信号Ctrl1连接到流水线电路中第一级流水线子级电路的模式控制信号端，校准模式控制电路的第二校准模式信号输出端输出的模式控制信号Ctrl2连接到流水线电路中第二级流水线子级电路的模式控制信号端，校准模式控制电路的第三校准模式信号输出端输出的模式控制信号Ctrl3信号连接到流水线电路中第三级流水线子级电路的模式控制信号端，校准模式控制电路的第K校准模式信号输出端输出的模式控制信号CtrlK信号连接到流水线电路中第K级流水线子级的模式控制信号端，依次类推，校准模式控制电路的第N校准模式信号输出端输出的模式控制信号CtrlN信号连接到流水线电路中第N级流水线子级的模式控制信号端；

第一级流水线子级电路的差分输出端Q _op1 和差分输出Q _on1 分别连接到共模电荷检测装置内第一路的共模电荷检测电路的差分电荷输入端，第一路的共模电荷检测电路的输出端CM1同时连接到共模检测处理电路的第一输入端和共模前馈装置内第一路的共模前馈电路的输入端；第二级流水线子级电路的差分输出端Q _op2 和差分输出端Q _on2 分别连接到共模电荷检测装置内第二路共模电荷检测电路的差分电荷输入端，第二路的共模电荷检测电路的输出端CM2同时连接到共模检测处理电路的第二输入端和共模前馈装置内第二路共模前馈电路的输入端；依次类推，第K级流水线子级电路的差分输出端Q _opK 和差分输出端Q _onK 分别连接到共模电荷检测装置内第K路共模电荷检测电路的差分电荷输入端，第K路共模电荷检测电路的输出端CMK同时连接到共模检测处理电路的第K输入端和共模前馈装置内第K路共模前馈电路的输入端；

共模前馈装置内第一路共模前馈电路的输出端连接到第二级流水线子级电路的第一共模调整信号输入端；共模前馈装置内第二路共模前馈电路的输出端连接到第三级流水线子级电路的第一共模调整信号输入端；依次类推，共模前馈装置内第K路共模前馈电路的输出端连接到第（K+1）级流水线子级电路的第一共模调整信号输入端；

共模检测处理电路的输出端标志信号SGN_CM连接到校准控制器的共模检测信号输入端；校准控制器的第一共模M位补偿码输出端连接到共模M位调整寄存器组内第一共模M位调整寄存器信号输入端，校准控制器的第二共模M位补偿码输出端连接到共模M位调整寄存器组内第二共模M位调整寄存器的信号输入端，依次类推，校准控制器的第K共模M位补偿码输出端连接到共模M位调整寄存器组内第K共模M位调整寄存器的信号输入端；

共模M位调整寄存器组内第一共模M位调整寄存器的信号输出端连接到共模电荷调整装置内第一路的共模电荷调整电路的控制信号输入端，共模M位调整寄存器组内第二共模M位调整寄存器的信号输出端连接到共模电荷调整装置内第二路共模电荷调整电路的控制信号输入端，依次类推，共模M位调整寄存器组内第K共模M位调整寄存器的信号输出端连接到共模电荷调整装置内第K路共模电荷调整电路的控制信号输入端；

共模电荷调整装置内第一路的共模电荷调整电路的控制信号输出端Vadj1连接到第一级流水线子级电路的第二共模调整信号输入端；共模电荷调整装置内第二路共模电荷调整电路的控制信号输出端Vadj2连接到第二级流水线子级电路的第二共模调整信号输入端；依次类推，共模电荷调整装置内第K路的共模电荷调整电路的控制信号输出端VadjK连接到第K级流水线子级电路的第二共模调整信号输入端；

第N级流水线子级电路的差分输出电荷Qep、差分输出电荷Qen分别连接到误差比较器的第一输入端和第二输入端，参考信号Rep、参考信号Ren分别连接到误差比较器的第三和第四输入端，误差比较器3的输出端连接到差模检测处理电路4的误差输入端；差模检测处理电路的第一时钟输入端、第二时钟输入端分别连接采样时钟CK_ADC、校准时钟CK_CAL，差模检测处理电路的输出端输出的标志信号SGN_DM连接到校准控制器1的差模检测信号输入端；

校准控制器的校准控制信号输出端连接到校准模式控制电路的输入端，以用于控制被校准流水线电路的工作模式，校准控制器的第一差模M位补偿码输出端连接到M位调整寄存器阵列的第一信号输入端，校准控制器的第二差模M位补偿码输出端连接到M位调整寄存器阵列的第二信号输入端，类此类推，校准控制器的第K差模M位补偿码输出端连接到M位调整寄存器阵列的第K信号输入端，校准控制器的第N差模M位补偿码输出端连接到M位调整寄存器阵列的第N信号输入端；M位调整寄存器阵列的第一信号输出端连接到基准电压调整电路阵列的第一控制信号输入端，M位调整寄存器阵列的第二信号输出端连接到基准电压调整电路阵列的第二控制信号输入端，以此类推，M位调整寄存器阵列的第K信号输出端连接到基准电压调整电路阵列的第K控制信号输入端，M位调整寄存器阵列的第N信号输出端连接到基准电压调整电路阵列的第N控制信号输入端；

基准电压调整电路阵列的控制信号输出端V11连接到第一级流水线子级电路的子DAC单元的第一电容下端，基准电压调整电路阵列的控制信号输出端V12连接到第一级流水线子级电路的子DAC单元的第二电容下端，依次类推，基准电压调整电路阵列的控制信号输出端V1Y连接到第一级流水线子级电路的子DAC单元的第Y电容下端，基准电压调整电路阵列的控制信号输出端V1X连接到第一级流水线子级电路的子DAC单元的第X电容下端；

基准电压调整电路阵列的控制信号输出端V21连接到第二级流水线子级电路的子DAC单元的第一电容下端，基准电压调整电路阵列的控制信号输出端V22连接到第二级流水线子级电路的子DAC单元的第二电容下端，依次类推，基准电压调整电路阵列的控制信号输出端V2Y连接到第二级流水线子级电路的子DAC单元的第Y电容下端，基准电压调整电路阵列的控制信号输出端V2X连接到第二级流水线子级电路的子DAC单元的第X电容下端；

以此类推，基准电压调整电路阵列的控制信号输出端VK1连接到第K级流水线子级电路的子DAC单元的第一电容下端，基准电压调整电路阵列的控制信号输出端VK2连接到第K级流水线子级电路的子DAC单元的第二电容下端，基准电压调整电路阵列的控制信号输出端VKY连接到第K级流水线子级电路的子DAC单元的第Y电容下端，基准电压调整电路阵列的控制信号输出端VKX连接到第K级流水线子级电路的子DAC单元的第X电容下端；

其中N为大于1的正整数，M为小于N的正整数，K为小于N的正整数，X=2^R-1，R为小于N的正整数，Y为小于R的正整数。

在上电后进入校准模式，进入校准模式后先进行共模电荷误差校准，再进行差模电荷校准；

共模电荷误差的校准工作开始时，校准控制器通过校准控制信号将所述采样保持电路的差分输入端短接，并使得采样保持电路连接到输入共模电压信号；

开启K个共模电荷检测电路，其输出依次被共模检测处理电路进行统计处理，然后由校准控制器进行运算，依次对K个共模M位调整寄存器进行赋值；第一路共模电荷调整电路根据第一共模M位调整寄存器的M位数字码产生补偿电压Vadj1，利用补偿电压Vadj1控制第一级流水线子级电路的共模电荷量；校准次序采用从前级向后级依次校准的方式，依次产生补偿电压Vadj2，……，补偿电压VadjK，并保持不变；校准控制器开启K个共模电荷前馈电路，并将采样保持电路的差分输入端从共模电平切换到正常输入；电荷域流水线电路结束共模电荷校准模式，共模检测处理电路进入休眠模式以降低功耗。

电容失配误差的校准工作开始时，通过控制总模式控制MODE信号使流水线电路中样保持电路、第一级流水线子级电路、第二级流水线子级电路、第K级流水线子级电路和第N级流水线子级电路在总模式控制MODE信号控制下进入校准模式；所述采样保持电路在模式控制信号Ctrl0控制下分别选择校准信号VCAL+和校准信号VCAL-作为输入信号；所述第一级流水线子级电路、第二级流水线子级电路、第K级流水线子级电路中的子DAC单元的控制信号分别由模式控制信号Ctrl1、模式控制信号Ctrl2、…模式控制信号CtrlK …模式控制信号CtrlN-1信号代替所有的子ADC电路控制，由模式控制信号CtrlN控制所属第N级流水线子级电路的电荷直接输出，从而可使被流水线电路输出的差模电荷Qep、差模电荷Qen体现被校电容的失配程度；

电容失配校准过程中，被校准流水线电路输出的差模电荷Qep、差模电荷Qen被误差比较器进行比较得到误差量Ein，误差量Ein被差模检测处理电路进行统计处理得到误差信号SGN_DM；误差信号SGN_DM然后由校准控制器进行运算，依次对M位调整寄存器阵列中的N个M位调整寄存器进行赋值，紧接着基准电压调整电路阵列中的N个基准电压调整电路根据M位调整寄存器阵列输出的N组M位调整码产生K组补偿电压，并保持不变；最后，被检测电荷域流水线ADC结束校准模式，进入正常工作模式，校准控制器和共模检测处理电路进入休眠模式以降低功耗。

校准模式控制电路路包括一个模式选择控制电路、采样保持模式选择信号产生电路以及N个相互独立的子级电路模式信号选择电路，所述N个子级电路模式信号选择电路包括第一级子级电路模式信号选择电路、第二级子级电路模式信号选择电路、第K级子级电路模式信号选择电路和第N级子级电路模式信号选择电路；

模式选择控制电路的第一输出端产生总模式控制Mode信号，模式选择控制电路的第二输出端连接到采样保持模式选择信号产生电路的输入端，模式选择控制电路的第三输出端连接到第一级子级电路模式选择信号产生电路的输入端，模式选择控制电路的第四输出端连接到第二级子级电路模式选择信号产生电路的输入端，模式选择控制电路的第（K+2）输出端连接到第K级子级电路模式选择信号产生电路的输入端，模式选择控制电路的第（N+2）输出端连接到第N级子级电路模式选择信号产生电路的输入端；采样保持模式选择信号产生电路的第一输出端输出k00信号，采样保持模式选择信号产生电路的第二输出端输出k01信号，k00信号和k01信号组成所述模式控制Ctrl0；第一级子级电路模式信号选择电路的第一输出端输出k10信号，第一级子级电路模式信号选择电路的第二输出端输出k11信号，第一级子级电路模式信号选择电路的第（X+1）输出端输出k1X信号，k10信号、k11信号…k1X信号组成所述模式控制信号Ctrl1；第二级子级电路模式信号选择电路的第一输出端输出k20信号，第二级子级电路模式信号选择电路的第二输出端输出k21信号，第二级子级电路模式信号选择电路的第（X+1）输出端输出k2X信号，k20信号、k21信号 … k2X信号组成所述模式控制信号Ctrl2；第K级子级电路模式信号选择电路的第一输出端输出kK0信号，第K级子级电路模式信号选择电路的第二输出端输出kK1信号，第K级子级电路模式信号选择电路的第（X+1）输出端输出kKX信号，kK0信号、kK1信号 … kKX信号组成所述模式控制信号CtrlK；第N级子级电路模式信号选择电路的第一输出端输出kN0信号，第N级子级电路模式信号选择电路的第二输出端输出kN1信号，第N级子级电路模式信号选择电路的第（N+1）输出端输出kNX信号，kN0信号、kN1信号 … kNX信号组成所述模式控制信号CtrlN。

差模检测处理电路包括数字比较器、第一累加器、第二累加器、第一与门、第二与门以及非门；

非门的输入端、第一与门的一输入端接校准时钟CK_CAL，非门的输出端接第二与门的一输入端，第一与门的另一输入端，第二与门的另一输入端接误差量Ein，第一与门的输出端与第一累加器的EN端连接，第二与门的输出端与第二累加器的EN端连接，第一累加器、第二累加器相应的输入端均与采样时钟CK_ADC 连接，第一累加器、第二累加器均与数字比较器的输入端连接，数字比较器还接收Ref信号，通过数字比较器输出误差信号SGN_DM。

本发明的优点：能够自动检测电荷域流水线ADC内部的共模电荷误差和电容失配误差，并对该两类误差进行精确补偿，以克服两类误差对现有电荷域流水线模数转换器的动态性能的限制进一步提高现有电荷域流水线模数转换器的转换性能。

附图说明

图1为本发明采用高精度数模混合校准方法的电荷域流水线ADC的结构原理图。

图2为本发明中共模电荷检测电路的原理图。

图3为本发明中共模前馈电路的原理图。

图4为本发明中共模检测处理电路的原理图。

图5为本发明共模调整电路的原理图。

图6为本发明中校准模式控制电路的原理图。

图7为本发明中差模误差检测处理电路的原理图。

图8为本发明中失调校准控制时序图。

图9为本发明中流水线子级内电容失配校准控制时序图。

图10为本发明中流水线子级间电容失配校准控制时序图。

附图标记说明：1-校准控制器、2-校准模式控制电路、3-误差比较器、4-差模检测处理电路、5-共模检测处理电路、6-流水线子级电路、7-采样保持电路、8-基准电压调整电路阵列、9-M位调整寄存器阵列、10-共模电荷检测电路、11-共模前馈电路、12-共模M位调整寄存器、13-共模电荷调整电路、14-第一电荷检测器、15-第二电荷检测器、16-第三电荷检测器、17-第四电荷检测器、18-全差分运算放大器、19-K:1选择器、20-第二8:1选择器、21-带吞咽脉冲的16位计数器、23-16:1选择器、24-信号比对电路、25-读出控制器、25-窗口信号发生器、26-扫描序列发生器、27-吞咽脉冲控制电路、28-复位信号产生电路、29-第一8:1选择器、30-16位计数器、31-输出缓冲运算放大器、32-DAC模块、33-模式选择控制电路、34-流水线子级模式选择信号产生电路、35-采样保持模式选择信号产生电路、36-非门、37-第一与门、38-第二与门、39-第一累加器、40-第二累加器以及41-数字比较器。

具体实施方式

下面结合具体附图和实施例对本发明作进一步说明。

如图1所示，为了能对共模电荷误差、电容适配误差进行精确补偿，提高电荷域流水线转换器的转换性能，本发明包括流水线电路、共模电荷检测装置、共模前馈装置、共模检测处理电路5、共模M位调整寄存器组、共模电荷调整装置、校准模式控制电路2、误差比较器3、差模检测处理电路4、校准控制器1、M位调整寄存器阵列9以及基准电压调整电路阵列8；其中，流水线电路内包括采样保持电路7以及N个依次串接的流水线子级电路6，与采样保持电路7连接的流水线子级电路6形成第一级流水线子级电路；共模电荷检测装置内包括K个相互独立的共模电荷检测电路10，共模前馈装置内包括K个相互独立的共模前馈电路11，共模M位调整寄存器组内包括K个相互独立的M位共模M位调整寄存器12，共模电荷调整装置内包括K个相互独立的共模电荷调整电路13，

具体地，校准模式控制电路1的输入端由校准控制器2输出的校准控制信号控制，校准模式控制电路2的总模式控制输出端Mode信号连接到流水线电路中采样保持电路7以及所有N级的流水线子级电路6的Mode 信号输入端，校准模式控制电路2的前端模式信号输出端输出端模式控制Ctrl0连接到流水线电路中采样保持电路7的模式控制信号端，校准模式控制电路7的第一校准模式信号输出端输出的模式控制信号Ctrl1连接到流水线电路中第一级流水线子级电路的模式控制信号端，校准模式控制电路2的第二校准模式信号输出端输出的模式控制信号Ctrl2连接到流水线电路中第二级流水线子级电路的模式控制信号端，校准模式控制电路2的第三校准模式信号输出端输出的模式控制信号Ctrl3信号连接到流水线电路中第三级流水线子级电路的模式控制信号端，校准模式控制电路2的第K校准模式信号输出端输出的模式控制信号CtrlK信号连接到流水线电路中第K级流水线子级的模式控制信号端，依次类推，校准模式控制电路2的第N校准模式信号输出端输出的模式控制信号CtrlN信号连接到流水线电路中第N级流水线子级的模式控制信号端；

第一级流水线子级电路的差分输出端Q _op1 和差分输出Q _on1 分别连接到共模电荷检测装置内第一路的共模电荷检测电路10的差分电荷输入端，第一路的共模电荷检测电路10的输出端CM1同时连接到共模检测处理电路5的第一输入端和共模前馈装置内第一路的共模前馈电路11的输入端；第二级流水线子级电路的差分输出端Q _op2 和差分输出端Q _on2 分别连接到共模电荷检测装置内第二路共模电荷检测电路10的差分电荷输入端，第二路的共模电荷检测电路10的输出端CM2同时连接到共模检测处理电路5的第二输入端和共模前馈装置内第二路共模前馈电路11的输入端；依次类推，第K级流水线子级电路的差分输出端Q _opK 和差分输出端Q _onK 分别连接到共模电荷检测装置内第K路共模电荷检测电路10的差分电荷输入端，第K路共模电荷检测电路10的输出端CMK同时连接到共模检测处理电路5的第K输入端和共模前馈装置内第K路共模前馈电路11的输入端。

共模前馈装置内第一路共模前馈电路11的输出端连接到第二级流水线子级电路的第一共模调整信号输入端；共模前馈装置内第二路共模前馈电路11的输出端连接到第三级流水线子级电路的第一共模调整信号输入端；依次类推，共模前馈装置内第K路共模前馈电路11的输出端连接到第（K+1）级流水线子级电路的第一共模调整信号输入端。

共模检测处理电路5的输出端标志信号SGN_CM连接到校准控制器1的共模检测信号输入端；校准控制器1的第一共模M位补偿码输出端连接到共模M位调整寄存器组内第一共模M位调整寄存器12的信号输入端，校准控制器1的第二共模M位补偿码输出端连接到共模M位调整寄存器组内第二共模M位调整寄存器12的信号输入端，依次类推，校准控制器1的第K共模M位补偿码输出端连接到共模M位调整寄存器组内第K共模M位调整寄存器12的信号输入端；

共模M位调整寄存器组内第一共模M位调整寄存器12的信号输出端连接到共模电荷调整装置内第一路的共模电荷调整电路13的控制信号输入端，共模M位调整寄存器组内第二共模M位调整寄存器12的信号输出端连接到共模电荷调整装置内第二路共模电荷调整电路13的控制信号输入端，依次类推，共模M位调整寄存器组内第K共模M位调整寄存器的信号输出端连接到共模电荷调整装置内第K路共模电荷调整电路13的控制信号输入端；

共模电荷调整装置内第一路的共模电荷调整电路13的控制信号输出端Vadj1连接到第一级流水线子级电路的第二共模调整信号输入端；共模电荷调整装置内第二路共模电荷调整电路13的控制信号输出端Vadj2连接到第二级流水线子级电路的第二共模调整信号输入端；依次类推，共模电荷调整装置内第K路的共模电荷调整电路13的控制信号输出端VadjK连接到第K级流水线子级电路的第二共模调整信号输入端；

第N级流水线子级电路的差分输出电荷Qep、差分输出电荷Qen分别连接到误差比较器3的第一输入端和第二输入端，参考信号Rep、参考信号Ren分别连接到误差比较器3的第三和第四输入端，误差比较器3的输出端连接到差模检测处理电路4的误差输入端；差模检测处理电路4的第一时钟输入端、第二时钟输入端分别连接采样时钟CK_ADC、校准时钟CK_CAL，差模检测处理电路4的输出端输出的标志信号SGN_DM连接到校准控制器1的差模检测信号输入端；

校准控制器1的校准控制信号输出端连接到校准模式控制电路2的输入端，以用于控制被校准流水线电路的工作模式，校准控制器1的第一差模M位补偿码输出端连接到M位调整寄存器阵列9的第一信号输入端，校准控制器1的第二差模M位补偿码输出端连接到M位调整寄存器阵列9的第二信号输入端，类此类推，校准控制器1的第K差模M位补偿码输出端连接到M位调整寄存器阵列9的第K信号输入端，校准控制器1的第N差模M位补偿码输出端连接到M位调整寄存器阵列9的第N信号输入端；M位调整寄存器阵列9的第一信号输出端连接到基准电压调整电路阵列8的第一控制信号输入端，M位调整寄存器阵列9的第二信号输出端连接到基准电压调整电路阵列8的第二控制信号输入端，以此类推，M位调整寄存器阵列9的第K信号输出端连接到基准电压调整电路阵列8的第K控制信号输入端，M位调整寄存器阵列9的第N信号输出端连接到基准电压调整电路阵列8的第N控制信号输入端；

基准电压调整电路阵列8的控制信号输出端V11连接到第一级流水线子级电路的子DAC单元的第一电容下端，基准电压调整电路阵列8的控制信号输出端V12连接到第一级流水线子级电路的子DAC单元的第二电容下端，依次类推，基准电压调整电路阵列8的控制信号输出端V1Y连接到第一级流水线子级电路的子DAC单元的第Y电容下端，基准电压调整电路阵列8的控制信号输出端V1X连接到第一级流水线子级电路的子DAC单元的第X电容下端；

基准电压调整电路阵列8的控制信号输出端V21连接到第二级流水线子级电路的子DAC单元的第一电容下端，基准电压调整电路阵列8的控制信号输出端V22连接到第二级流水线子级电路的子DAC单元的第二电容下端，依次类推，基准电压调整电路阵列8的控制信号输出端V2Y连接到第二级流水线子级电路的子DAC单元的第Y电容下端，基准电压调整电路阵列8的控制信号输出端V2X连接到第二级流水线子级电路的子DAC单元的第X电容下端；

以此类推，基准电压调整电路阵列8的控制信号输出端VK1连接到第K级流水线子级电路的子DAC单元的第一电容下端，基准电压调整电路阵列8的控制信号输出端VK2连接到第K级流水线子级电路的子DAC单元的第二电容下端，基准电压调整电路阵列8的控制信号输出端VKY连接到第K级流水线子级电路的子DAC单元的第Y电容下端，基准电压调整电路阵列8的控制信号输出端VKX连接到第K级流水线子级电路的子DAC单元的第X电容下端；

其中N为大于1的正整数，M为小于N的正整数，K为小于N的正整数，X=2^R-1，R为小于N的正整数，Y为小于R的正整数。

具体实施时，基准电压调整电路阵列8、M位调整寄存器阵列9以及校准控制器1均可以采用现有常用的电路结构，具体可以根据需要进行选择，为本技术领域人员所熟知，此处不再赘述。

本发明实施例中，在上电后进入校准模式，进入校准模式后先进行共模电荷误差校准，再进行差模电荷校准。

共模电荷误差的校准工作开始时，校准控制器1通过校准控制信号将所述采样保持电路7的差分输入端短接，并使得采样保持电路7连接到输入共模电压信号，此时输入共模电荷误差对ADC的影响可以忽略。紧接着，K个共模电荷检测电路10被开启，其输出依次被共模检测处理电路5进行统计处理，然后由校准控制器1进行运算，依次对K个共模M位调整寄存器12进行赋值；校准控制器1每次运算仅产生1位数值，因此完成1个共模M位调整寄存器12的赋值校准控制器1需要计算M次，M次运算遵循的搜索方式为二分法查找方式；第一路共模电荷调整电路13根据第一共模M位调整寄存器12的M位数字码产生补偿电压Vadj1，利用补偿电压Vadj1控制第一级流水线子级电路的共模电荷量；校准次序采用从前级向后级依次校准的方式，依次产生补偿电压Vadj2，……，补偿电压VadjK，并保持不变。最后，校准控制器1开启K个共模电荷前馈电路11，并将采样保持电路7的差分输入端从共模电平切换到正常输入。电荷域流水线ADC结束共模电荷校准模式，共模检测处理电路5进入休眠模式以降低功耗。

如图2所示，共模电荷检测电路10采用全差分结构实现，以第K路的共模电荷检测电路10为例，具体地，共模电荷检测电路10包括第一电荷检测器14、第二电荷检测器15、第三电荷检测器16以及第四电荷检测器17，第一电荷检测器14、第四电荷检测器17分别连接第K级流水线子级电路的差分电荷输出端Q _opK、全差分电荷输出端Q _onK；第一电荷检测器14的输出端与采样开关S1的一端连接，采样开关S1的另一端与电容C1的一端以及采样开关S2的一端连接，采样开关S2的另一端与第二电荷检测器15的输出端连接，第二电荷检测器15的输入端与基准信号R _p连接，第三电荷检测器16的输入端与基准信号Rn连接，第三电荷检测器16的输出端与采样开关S3的一端连接，采样开关S3的另一端与电容C2的一端以及采样开关S4的一端连接，采样开关S4的另一端与第四电荷检测器17的输出端连接，电容C1的另一端与采样开关S5的一端以及全差分放大器18的正输入端连接，电容C2的另一端与采样开关S6以及全差分放大器18的负输入端连接，采样开关S6的另一端与采样开关S5的另一端连接，且采样开关S5的另一端以及采样开关S6的另一端接电压VSet。

第一电荷检测器14、第四电荷检测器17、采样开关S1、采样开关S4连接第二时钟Φ₂，第二电荷检测器15、第三电荷检测器16、采样开关S2、采样开关S3、采样开关S5以及采样开关S6连接第一时钟Φ₁，第一时钟与第二时钟相互不交叠。

具体地，对于电荷信号的采样，若采用传统的开关电容电压采样，则MOS采样开关管的一端会直接连接到差分电荷存储节点，一旦采样开关另外一端存在一个电荷注入和泄放通道，则差分电荷存储节点上所存储的电荷会通过MOS采样开关管和采样开关另外一端的电路发生电荷分享作用，使差分电荷存储节点上的电荷Q _opK和电荷Q _onK发生变化，从而引起检测误差。

为避免该检测误差，本发明实施例中，通过采用电荷检测器对电荷信号进行检测，保证电荷存储节点不存在电荷注入和泄放通道，实现对电荷信号的准确采样和放大。在对电荷信号Q _opK、电荷信号Q _onK以及基准信号R _p、基准信号R _n进行检测得到电压信号之后，通过相应的采样开关以及电容C1、电容C2进行进一步的采样，得到差分电压信号V _i+和V _i-，经过全差分放大器18放大比较得到第一输出误差信号CMK和第二输出误差信号CMKn。

图2中的虚线框中示出了第四电荷检测器17的具体原理图，为一个由时钟控制的源跟随器电路，当然，第一电荷检测器14、第二电荷检测器15、第三电荷检测器16与第四电荷检测器17采用相同的电路结构。第四电荷检测器17包括NMOS管M21、NMOS管M22以及NMOS管M23，NMOS管M21的源极端接地，NMOS管M21的漏极端与NMOS管M22的源极端连接，NMOS管M22的NMOS管M23的源极端连接，NMOS管M23的漏极端与电源连接，NMOS管M21的栅极端与偏置电压Vb连接，NMOS管M22的栅极端与第二时钟Ф₂连接，NMOS管M23的栅极端接收电荷信号Q _outK,n 。NMOS管M21的漏极端与NMOS管M22的源极端连接后形成输出端Voutn。

本发明实施例中，当第二时钟Ф₂为高时，第四电荷检测器17处于导通正常检测状态，电荷信号Q_onK的变化将会通过源跟随器响应，得到输出电压信号V _outn；当第二时钟Ф₂为低时，第四电荷检测器17处于关断不工作状态，输出电压信号Voutn被拉到地。考虑到源跟随器会产生的压降，NMOS管M23采用了低阈值NMOS管实现。对于全差分放大器18，采用现有已非常成熟的差分电压比较器便可以完成。

如图3所示，为以第K路的共模前馈电路11为例的电路原理图，共模前馈电路11包括PMOS电流镜电路、差分输入对、电流镜偏置电路、前馈调整NMOS管M_1FF和前馈调整NMOS管M_2FF。

所述PMOS电流镜电路包括PMOS管M3及PMOS管M4，所述PMOS管M3的栅极端与PMOS管M3的漏极端、PMOS管M4的栅极端相连，PMOS管M3、PMOS管M4的源极端相互连接后接电源；PMOS管M3的栅极端、PMOS管M3的漏极端均与复位MOS管Ms1的漏极端相连，PMOS管M4的漏极端与复位MOS管Ms2的漏极端相连；复位MOS管Ms1和复位MOS管Ms2的栅极连接到第二时钟Ф₁。

所述差分输入对包括MOS管M1及MOS管M2；所述MOS管M1的漏极端与复位MOS管Ms1的源极端相连；所述MOS管M2的漏极端与复位MOS管Ms2的源极端相连；所述MOS管M1的源极端通过源极电阻R1与MOS管M5的漏极端相连，且MOS管M2的源极端通过源极电阻R2与MOS管M5的漏极端相连；MOS管M5的栅极端与MOS管M8的栅极端、MOS管M8的漏极端连接，MOS管M5的源极端与MOS管M6的漏极端连接，MOS管M6的源极端接地，MOS管M6的栅极端与MOS管M7的栅极端以及MOS管M7的栅极端以及MOS管M7的漏极端连接，MOS管M7的源极端以及MOS管M8的源极端接地。MOS管M7的漏极端接偏置电流Ib2，MOS管M8的漏极端接偏置电流Ib1。

MOS管M1的栅极端与输入信号CMK信号相连， MOS管M2的栅极端与输入信号CMKn相连，PMOS管M4的漏极端还与前馈调整NOMS管M_1FF的栅极端、前馈调整NMOS管M_2FF的栅极端连接，前馈调整NOMS管M_1FF的源极端、前馈调整NMOS管M_2FF的源极端均接地。

本发明实施例中，输入差分对MOS管M1和MOS管M2工作在线性区，MOS管M5与MOS管M6形成NMOS电流镜，MOS管M7与MOS管M8形成NMOS电流。前馈调整NMOS管M_1FF和前馈调整NMOS管M_2FF的栅极端均连接到共模补偿控制电压V_FF，前馈调整NMOS管M_1FF和前馈调整NMOS管M_2FF的源极均连接到地，前馈调整NMOS管M_1FF和前馈调整NMOS管M_2FF的漏极分别连接到第（K+1）级流水线子级电路的第一共模调整信号输入端

本发明实施例中，检测处理电路2将K个共模电荷检测电路4的结果进行选择，然后按照设定的处理方法进行处理，并将结果存储在其内部寄存器中。共模校准时，共模校准控制器1在读取两个寄存器的值后，通过标志信号SGN的值，来判断所检测的共模点的共模电荷的高低，由此来调整相应的控制电压，从而达到共模电荷校准的目的。

共模检测处理电路5在控制信号和时钟的控制下，将K个共模电荷检测电路10的结果进行选择，然后按照预定的处理方法进行处理，并将结果存储在其内部寄存器中。共模校准时，校准控制器1间读取SGN_CM的值，来判断所检测的共模点的共模电荷的高低，由此来调整相应的控制电压，从而达到共模电荷校准的目的。

如图4所示，为本发明共模检测处理电路5的原理框图，共模检测处理电路5包括一个16位计数器30、一个带脉冲吞咽的16位计数器21、一个K:1选择器19、第一8:1选择器29、第二8：1选择器20，16:1选择器22、一个吞咽脉冲控制电路27、一个复位信号产生电路28、一个扫描序列发生器26、一个窗口信号发生器25、一个信号比对电路23和一个读出控制器24。

具体地：输入复位信号连接到带脉冲吞咽的16位计数器21的第一复位端和复位信号产生电路28的复位端；K:1选择器19的K个输入端分别连接到K个共模电荷检测电路10的输出端，K:1选择器的19输出端连接到第二8:1选择器20的数据输入端；第二8:1选择器20的控制输入端连接到共模选择控制信号，第二8:1选择器20的使能端连接到带脉冲吞咽的16位计数器21的第二复位端；带脉冲吞咽的16位计数器21的第三输入端连接到吞咽脉冲控制电路27的输出端，带脉冲吞咽的16位计数器21的第四输入端连接到输入时钟，带脉冲吞咽的16位计数器21的输出端连接到16:1选择器22的数据输入端和读出控制器24的数据输入端；16:1选择器22的控制信号输入端连接到扫描序列发生器26的输出端，16:1选择器22的数据输出端连接到信号比对电路23的第一数据输入端；信号比对电路23的第二数据输入端连接到窗口信号发生器25的输出端，信号比对电路23的输出端即输出标志信号SGN；读出控制器24的输出端即输出状态信号B3；复位信号产生电路28的输出端同时连接到吞咽脉冲控制电路27的复位信号输入端、扫描序列发生器26的复位信号输入端和16位计数器30的复位信号输入端；16位计数器30的第一输入端连接到输入时钟，16位计数器30的低4位输出端连接到吞咽脉冲控制电路27的控制信号输入端，16位计数器30的高8位输出端连接到第一8:1选择器29数据信号输入端；第一8:1选择器29的输出端连接到复位信号产生电路28的数据输入端。

16位计数器30为主计数器，当输入复位信号由0变为1时，16位计数器30开始计数。其高8位输出通过第一8：1选择器29选择后用于控制复位信号产生电路28，只要第一8：1选择器29的输出为高电平，复位信号产生电路28即输出复位信号；16位计数器30的低4位输入吞咽脉冲控制电路27。本发明实施例中，上述提到的复位信号均为复位复位信号产生电路28输出。

带脉冲吞咽的16位计数器21要处在计数状态，必须同时满足以下三个条件：1）、复位信号为高电平；2）、吞咽控制脉冲信号处于高电平期间；3）、第二8：1选择器20选出的信号为高电平。当第二8：1选择器20选择出的某个信号为高电平时，说明的某个共模电荷检测电路4输出为高。

所述共模检测处理电路10工作顺序如下：1）、复位信号由0变为1，启动16位计数器30；2）、吞咽脉冲控制电路27也开始工作，输出一个与主时钟16分频，且占空比位0.5的时钟；、3）、带脉冲吞咽的16位计数器21开始计数，不过所述带脉冲吞咽的16计数器15的数值是16位计数器30计数值的1/16（由于脉冲吞咽导致）；4）、16位计数器30计满后（第一8：1选择器23输出变为高电平），复位信号产生电路28输出复位信号，16位计数器30和吞咽脉冲控制电路27被复位，输出低电平；5）、扫描序列发生器26开始工作，输出4位扫描脉冲，依次输出0~15共16个状态，使得带脉冲吞咽的16位计数器21中的每一位都被扫描输出，并分四次被读入到读取控制器18中；6）、窗口信号发生器25产生一个观察窗口信号，该信号与扫描序列相配合，用于判断带脉冲吞咽的16位计数器21中某一位是否为高电平，若带脉冲吞咽的16位计数器21中被窗口信号选中的那一位为高电平，则标志信号SGN为高电平，反之为低电平。

校准控制器1根据标志信号SGN的电平状态每次运算仅产生1位数值，因此完成1个M位调整寄存器13的赋值，校准控制器1需要计算M次。M次运算遵循的搜索方式为二分法查找方式，如果标志信号SGN为高，对应的M位寄存器的赋值为为高，校准控制器1根据标志信号SGN的电平状态如此循环赋值M次，得到一个最终的M位补偿码。M位调整寄存器13用于保存M位补偿码，然后控制共模电荷调整电路7的输出基准电压。

此外，对于信号比对电路23、读出控制器24、窗口信号发生器25、扫描序列发生器26、复位信号产生电路28、吞咽脉冲控制电路27均可以采用现有常用的电路形式，只要能够完成上述工作配合即可，具体为本技术领域人员所熟知，此处不再赘述。

如图5所示，共模电荷调整电路13的电路原理图，为了便于说明，为以第K路共模调整电路13为例，具体地，共模电荷调整电路13基本结构类似于一个LDO电路，包括一个工作状态控制开关M51，一个输出缓冲运算放大器31，电压输出调整PMOS管M50，用于进行分压输出补偿电压VadjK的电阻串，调整输出电压的M-bit DAC模块32，用于对输出补偿电压VadjK的进行去耦滤波的电容C52，用于对输出缓冲运算放大器31进行稳定补偿的电阻R51和电容C51。

当电荷域流水线ADC电路5上电开始进入正常工作模式时，控制信号置1，工作状态控制开关M51导通，由于输出缓冲运算放大器31的负反馈作用，基准电压VREF在电压输出调整PMOS管M50的控制下经电阻串分压得到一个初始电压输出VR(0)，同时DAC模块32还会产生一个到地的调整电流Ic，调整电流Ic流经最末端电阻到地，这样就会在该电阻上叠加一个⊿V的电压量，输出到基准信号输出电路的电压VR＝VR(0)＋⊿V。VR改变以后，根据电阻分压关系，输出控制信号号VadjK会相应的增加一个⊿V的电压，因此，只要控制M位调整码便可以实现改变输出基准电压的目的。DAC模块26根据M位调整码产生调整电流Ic，具体产生调整电流Ic的过程为本技术领域人员所熟知，此处不再赘述。对于其他路共模调整电路13，可以参考上述说明，此处不再赘述。

本发明实施例中，当电荷域流水线电路进入共模校准模式时，校准控制器1首先控制补偿电压VadjK输出初始调整电压VadjK(0)=V _R；此时电荷域流水线ADC电路5输入共模电荷误差被屏蔽，流水线子级电路6中由于电容失配和基准电压随PVT变化引起的共模电荷误差会体现在该级电路的输出共模电荷上，并被第一路的共模电荷检测电路10检测处理，处理结果进入共模检测处理电路5进行统计处理，然后由校准控制器1进行M次循环运算后产生M位补偿码，控制第一路的共模电荷调整电路13产生最终补偿电压VadjK。

在差模校准模式中，本发明将各流水线子级电路6的子DAC单元电容的控制方式配置成标准状态，使整个流水线输出的差模电荷体现出被校电容对的失配，仅在最后第N级的流水线子级电路6后面用一个误差比较器3来判断失配的方向。为了排除电荷噪声对判断结果的影响，需要对误差比较器3的输出结果进行过滤得到误差信号SGN_DM。校准控制器1根据误差信号SGN_DM产生补偿码并通过调整基准电压的方式，调节子DAC中余量求和电容上的基准电压，达到补偿电容失配误差引起的电荷误差的目的。

电容失配误差的校准工作开始时，通过控制总模式控制MODE信号使流水线电路中样保持电路7、第一级流水线子级电路、第二级流水线子级电路、第K级流水线子级电路和第N级流水线子级电路在总模式控制MODE信号控制下进入校准模式；所述采样保持电路7在模式控制信号Ctrl0控制下分别选择校准信号VCAL+和校准信号VCAL-作为输入信号；所述第一级流水线子级电路、第二级流水线子级电路、第K级流水线子级电路中的子DAC单元的控制信号分别由模式控制信号Ctrl1、模式控制信号Ctrl2、…模式控制信号CtrlK …模式控制信号CtrlN-1信号代替所有的子ADC电路控制（正常工作模式下，子DAC单元控制信号由子ADC控制，校准模式时由Ctrl1信号、Ctrl2信号、… CtrlK信号 …CtrlN-1信号控制），由模式控制信号CtrlN控制所属第N级流水线子级电路6的电荷直接输出，从而可使被流水线电路输出的差模电荷Qep、差模电荷Qen体现被校电容的失配程度。为此校准电路首先通过调整校准信号VCAL+和校准信号VCAL-值，抵消差动两端通道失配引起的失调。再按照从前到后的顺序逐级校准各流水线子级电路6内单元电容的失配和相邻两级电容的比例失配。

电容失配校准过程中，被校准流水线电路输出的差模电荷Qep、差模电荷Qen被误差比较器3进行比较得到误差量Ein，误差量Ein被差模检测处理电路4进行统计处理得到误差信号SGN_DM；误差信号SGN_DM然后由校准控制器1进行运算，依次对M位调整寄存器阵列9中的N个M位调整寄存器进行赋值，紧接着基准电压调整电路阵列8中的N个基准电压调整电路根据M位调整寄存器阵列9输出的N组M位调整码产生K组补偿电压，并保持不变。最后，被检测电荷域流水线ADC结束校准模式，进入正常工作模式，校准控制器1和共模检测处理电路5进入休眠模式以降低功耗。

如图6所示，校准模式控制电路2路包括一个模式选择控制电路33、采样保持模式选择信号产生电路35以及N个相互独立的子级电路模式信号选择电路34，所述N个子级电路模式信号选择电路34包括第一级子级电路模式信号选择电路、第二级子级电路模式信号选择电路、第K级子级电路模式信号选择电路和第N级子级电路模式信号选择电路。

具体地：模式选择控制电路33的第一输出端产生总模式控制Mode信号，模式选择控制电路33的第二输出端连接到采样保持模式选择信号产生电路35的输入端，模式选择控制电路33的第三输出端连接到第一级子级电路模式选择信号产生电路的输入端，模式选择控制电路33的第四输出端连接到第二级子级电路模式选择信号产生电路的输入端，模式选择控制电路33的第（K+2）输出端连接到第K级子级电路模式选择信号产生电路的输入端，模式选择控制电路33的第N+2输出端连接到第N级子级电路模式选择信号产生电路的输入端；采样保持模式选择信号产生电路35的第一输出端输出k00信号，采样保持模式选择信号产生电路35的第二输出端输出k01信号，k00信号和k01信号组成所述模式控制Ctrl0；第一级子级电路模式信号选择电路的第一输出端输出k10信号，第一级子级电路模式信号选择电路的第二输出端输出k11信号，第一级子级电路模式信号选择电路的第（X+1）输出端输出k1X信号，k10信号、k11信号 …k1X信号组成所述模式控制信号Ctrl1；第二级子级电路模式信号选择电路的第一输出端输出k20信号，第二级子级电路模式信号选择电路的第二输出端输出k21信号，第二级子级电路模式信号选择电路的第（X+1）输出端输出k2X信号，k20信号、k21信号 … k2X信号组成所述模式控制信号Ctrl2；第K级子级电路模式信号选择电路的第一输出端输出kK0信号，第K级子级电路模式信号选择电路的第二输出端输出kK1信号，第K级子级电路模式信号选择电路的第（X+1）输出端输出kKX信号，kK0信号、kK1信号 …kKX信号组成所述模式控制信号CtrlK；第N级子级电路模式信号选择电路的第一输出端输出kN0信号，第N级子级电路模式信号选择电路的第二输出端输出kN1信号，第N级子级电路模式信号选择电路的第（N+1）输出端输出kNX信号，kN0信号、kN1信号 … kNX信号组成所述模式控制信号CtrlN。

如图7所示，本发明差模检测处理电路4包括数字比较器41、第一累加器39、第二累加器40、第一与门37、第二与门38以及非门36。非门36的输入端、第一与门37的一输入端接校准时钟CK_CAL，非门36的输出端接第二与门38的一输入端，第一与门37的另一输入端，第二与门38的另一输入端接误差量Ein，第一与门37的输出端与第一累加器39的EN端连接，第二与门38的输出端与第二累加器40的EN端连接，第一累加器39、第二累加器40相应的输入端均与采样时钟CK_ADC 连接，第一累加器39、第二累加器40均与数字比较器41的输入端连接，数字比较器41还接收Ref信号，通过数字比较器41输出误差信号SGN_DM。

图8为本发明中失调校准控制时序，图中以典型1.5位子级电路为例给出了失调校准的时序控制图。在失调校准时，校准时钟CK_CAL的频率为被校准ADC的采样时钟CK_ADC的1/M。此时，各级的校准控制信号k11, k10, k21, k20…配置相同（所述的配置相同是指输出保持高低电平状态相同）：1.5-bit子级电路两个温度计码中一个为始终为0，另一个始终为1。初始情况下，校准控制器1将所有M位寄存器配置成默认中间值，使校准信号VCAL+和校准信号VCAL-输出一个差动值为0的直流共模信号。由于此时各级子DAC 差动两端电容的控制信号配置为互补形式，所以每子级贡献的差动电荷量理想情况下都为0。因此，整个流水线输出的差模电荷理想情况下为0。

但是，由于差动两端存在失配，实际差分输出电荷Qep和差分输出电荷Qen的差值Qout =Qep-Qen不为0。误差比较器3将会判断误差比较器输出误差量Ein的高低，若输出为高，则说明失调为正，误差标志SGN 置1，反之置0。校准控制器1根据误差标志SGN_DM，采用二分搜索算法使校准信号VCAL+和校准信号VCAL-输出一个新的差动电压信号，补偿ADC中的失调。差模检测处理电路4再次判断误差比较器3输出误差量Ein的结果，并更新误差标志SGN，校准控制器1根据误差标志SGN_DM值在上次的基础上增加或减少一半幅度的差分电压，并再一次更新校准信号VCAL+和校准信号VCAL-的值。校准控制器1按照此方式反复调整校准信号VCAL+和校准信号VCAL-差分输出电压的值，每次调整量为上次的一半，经过M 次调整后调整量变为0，电荷域流水线ADC电路5的失调被消除，失调校准结束。失调校准完成后，校准信号VCAL+和校准信号VCAL-的输出值保持不变，并作为电荷域流水线ADC电路5正常工作时消除整体结果中失调的依据。校准控制器1控制校准电路开始子级电路6内电容失配误差的校准。

如图9所示，为本发明中流水线子级电路6内电容失配校准控制时序。图中同样以典型1.5位流水线子级电路6为例给出了子级电路内电容失配校准的时序控制图，在校准时，校准时钟CK_CAL的频率为被校准电荷域流水线ADC电路5的采样时钟CK_ADC的1/M。此时，第一级的流水线子级模式选择信号产生电路输出的k11信号和k10信号为一对互补的方波信号，其频率为采样时钟CK_ADC的1/M，从第二级起各级的子DAC配置方式不变。设校准时钟CK_CAL为高时的模式（所述的模式具体是指各流水线子级电路的工状态）为P1，为低时的模式为P0。设P1情况下整个电荷域流水线ADC电路5输出端的差动电荷体现为Qout1，P0 模式下流电荷域流水线ADC电路5输出端的差动电荷为Qout0，若1.5位子级差分端的4个单元电容值相等，则两种模式下的输出差模电荷为0。若电容存在失配，则差动电荷Qout1和差动电荷Qout0在两种模式的极性体现为一正一负，在两种模式下绝对值体现了电容失配的程度，极性情况体现了失配的方向。

本发明实施例中，校准控制器1根据这个特点，利用差模检测处理电路4分别在P1和P0 模式下用误差比较器3判断流水线电路输出电荷的正负。在校准时，校准控制器1将V11和V12（所述V11、V12为连接到1.5位流水线子级中2个电容的电压）中的一个值固定，通过调整另一个来改变相应的1.5位子DAC电容的基准电压，实现电荷补偿。整个校准中二分搜索过程与消除失调时的二分搜索法一致。完成校准后，V10和V11的值不同，该差异正好补偿单元电容的失配。

如图6所示，为本发明子级电路6间电容失配校准控制时序，同样以典型1.5位子级电路为例给出了流水线子级电路6间电容失配校准的时序控制图，在校准时，校准时钟CK_CAL的频率为被校准电荷域流水线ADC电路5的采样时钟CK_ADC的1/M。由于此时前一级流水线子级电路6的DAC单元的电容失配已经校准。所以，以其中前级1.5位流水线子级电路6内DAC单元中的一对电容作为基准，来校准该电容与后一级的两对单元电容的比例关系。理想情况下，1.5-bit子级中前一级流水线子级电路6的DAC单元电容是后一级流水线子级电路6的DAC单元的电容值的2倍。因此，将后一级子级电路6内两对单元电容的控制信号k21和信号k20设置成相同的控制波形，与信号k10互补。在此配置下，整个电荷域流水线电路输出的差模电荷Qout 就体现为前一级的权电荷与后1级权电荷2倍的差。并且在P1 和P0两种模式下，整个电荷域流水线电路输出的差动电荷Qout异号。因此，误差校准仍然按照二分搜索的方式进行。

本发明实施例中，所述校准方法将按照以上顺序，逐级完成各流水线子级电路6内DAC单元的电容失配以及相邻两级电容比例失配引起的电荷误差校准。校准完成后，M位调整寄存器阵列9输出的N组M位调整码保持校准后的结果不变，校准模式控制电路2改变总模式控制MODE信号使电荷域流水线电路进入正常采样模式，之后校准控制器1则进入休眠模式，以降低功耗。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (5)

1.一种采用高精度数模混合校准的电荷域流水线ADC，包括流水线电路，所述流水线电路包括采样保持电路（7）以及N个依次串接的流水线子级电路（6），与采样保持电路（7）连接的流水线子级电路（6）形成第一级流水线子级电路，其余的流水线子级电路（6）依次形成第二级流水线子级电路（6）至第N级流水线子级电路（6）；其特征是：

还包括共模电荷检测装置、共模前馈装置、共模检测处理电路（5）、共模M位调整寄存器组、共模电荷调整装置、校准模式控制电路（2）、误差比较器（3）、差模检测处理电路（4）、校准控制器（1）、M位调整寄存器阵列（9）以及基准电压调整电路阵列（8）；共模电荷检测装置内包括K个相互独立的共模电荷检测电路（10），共模前馈装置内包括K个相互独立的共模前馈电路（11），共模M位调整寄存器组内包括K个相互独立的M位共模M位调整寄存器（12），共模电荷调整装置内包括K个相互独立的共模电荷调整电路（13），

校准模式控制电路（2）的输入端由校准控制器（1）输出的校准控制信号控制，校准模式控制电路（2）的总模式控制输出端Mode信号连接到流水线电路中采样保持电路（7）以及所有N级的流水线子级电路（6）的Mode信号输入端，校准模式控制电路（2）的前端模式信号输出端输出模式控制信号Ctrl0连接到流水线电路中采样保持电路（7）的模式控制信号端，校准模式控制电路（2）的第一校准模式信号输出端输出的模式控制信号Ctrl1连接到流水线电路中第一级流水线子级电路的模式控制信号端，校准模式控制电路（2）的第二校准模式信号输出端输出的模式控制信号Ctrl2连接到流水线电路中第二级流水线子级电路的模式控制信号端，校准模式控制电路（2）的第三校准模式信号输出端输出的模式控制信号Ctrl3信号连接到流水线电路中第三级流水线子级电路的模式控制信号端，校准模式控制电路（2）的第K校准模式信号输出端输出的模式控制信号CtrlK信号连接到流水线电路中第K级流水线子级的模式控制信号端，依次类推，校准模式控制电路（2）的第N校准模式信号输出端输出的模式控制信号CtrlN信号连接到流水线电路中第N级流水线子级的模式控制信号端；

第一级流水线子级电路的差分输出端Q _op1 和差分输出Q _on1 分别连接到共模电荷检测装置内第一路的共模电荷检测电路（10）的差分电荷输入端，第一路的共模电荷检测电路（10）的输出端CM1同时连接到共模检测处理电路（5）的第一输入端和共模前馈装置内第一路的共模前馈电路（11）的输入端；第二级流水线子级电路的差分输出端Q _op2 和差分输出端Q _on2 分别连接到共模电荷检测装置内第二路共模电荷检测电路（10）的差分电荷输入端，第二路的共模电荷检测电路（10）的输出端CM2同时连接到共模检测处理电路（5）的第二输入端和共模前馈装置内第二路共模前馈电路（11）的输入端；依次类推，第K级流水线子级电路的差分输出端Q _opK 和差分输出端Q _onK 分别连接到共模电荷检测装置内第K路共模电荷检测电路（10）的差分电荷输入端，第K路共模电荷检测电路（10）的输出端CMK同时连接到共模检测处理电路（5）的第K输入端和共模前馈装置内第K路共模前馈电路（11）的输入端；

共模前馈装置内第一路共模前馈电路（11）的输出端连接到第二级流水线子级电路的第一共模调整信号输入端；共模前馈装置内第二路共模前馈电路（11）的输出端连接到第三级流水线子级电路的第一共模调整信号输入端；依次类推，共模前馈装置内第K路共模前馈电路（11）的输出端连接到第（K+1）级流水线子级电路的第一共模调整信号输入端；

共模检测处理电路（5）的输出端标志信号SGN_CM连接到校准控制器（1）的共模检测信号输入端；校准控制器（1）的第一共模M位补偿码输出端连接到共模M位调整寄存器组内第一共模M位调整寄存器（12）的信号输入端，校准控制器（1）的第二共模M位补偿码输出端连接到共模M位调整寄存器组内第二共模M位调整寄存器（12）的信号输入端，依次类推，校准控制器（1）的第K共模M位补偿码输出端连接到共模M位调整寄存器组内第K共模M位调整寄存器（12）的信号输入端；

共模M位调整寄存器组内第一共模M位调整寄存器（12）的信号输出端连接到共模电荷调整装置内第一路的共模电荷调整电路（13）的控制信号输入端，共模M位调整寄存器组内第二共模M位调整寄存器（12）的信号输出端连接到共模电荷调整装置内第二路共模电荷调整电路（13）的控制信号输入端，依次类推，共模M位调整寄存器组内第K共模M位调整寄存器的信号输出端连接到共模电荷调整装置内第K路共模电荷调整电路（13）的控制信号输入端；

共模电荷调整装置内第一路的共模电荷调整电路（13）的控制信号输出端Vadj1连接到第一级流水线子级电路的第二共模调整信号输入端；共模电荷调整装置内第二路共模电荷调整电路（13）的控制信号输出端Vadj2连接到第二级流水线子级电路的第二共模调整信号输入端；依次类推，共模电荷调整装置内第K路的共模电荷调整电路（13）的控制信号输出端VadjK连接到第K级流水线子级电路的第二共模调整信号输入端；

第N级流水线子级电路的差分输出电荷Qep、差分输出电荷Qen分别连接到误差比较器（3）的第一输入端和第二输入端，参考信号Rep、参考信号Ren分别连接到误差比较器（3）的第三和第四输入端，误差比较器（3）的输出端连接到差模检测处理电路（4）的误差输入端；差模检测处理电路（4）的第一时钟输入端、第二时钟输入端分别连接采样时钟CK_ADC、校准时钟CK_CAL，差模检测处理电路（4）的输出端输出的标志信号SGN_DM连接到校准控制器（1）的差模检测信号输入端；

校准控制器（1）的校准控制信号输出端连接到校准模式控制电路（2）的输入端，以用于控制被校准流水线电路的工作模式，校准控制器（1）的第一差模M位补偿码输出端连接到M位调整寄存器阵列（9）的第一信号输入端，校准控制器（1）的第二差模M位补偿码输出端连接到M位调整寄存器阵列（9）的第二信号输入端，类此类推，校准控制器（1）的第K差模M位补偿码输出端连接到M位调整寄存器阵列（9）的第K信号输入端，校准控制器（1）的第N差模M位补偿码输出端连接到M位调整寄存器阵列（9）的第N信号输入端；M位调整寄存器阵列（9）的第一信号输出端连接到基准电压调整电路阵列（8）的第一控制信号输入端，M位调整寄存器阵列（9）的第二信号输出端连接到基准电压调整电路阵列（8）的第二控制信号输入端，以此类推，M位调整寄存器阵列（9）的第K信号输出端连接到基准电压调整电路阵列（8）的第K控制信号输入端，M位调整寄存器阵列（9）的第N信号输出端连接到基准电压调整电路阵列（8）的第N控制信号输入端；

基准电压调整电路阵列（8）的控制信号输出端V11连接到第一级流水线子级电路的子DAC单元的第一电容下端，基准电压调整电路阵列（8）的控制信号输出端V12连接到第一级流水线子级电路的子DAC单元的第二电容下端，依次类推，基准电压调整电路阵列（8）的控制信号输出端V1Y连接到第一级流水线子级电路的子DAC单元的第Y电容下端，基准电压调整电路阵列（8）的控制信号输出端V1X连接到第一级流水线子级电路的子DAC单元的第X电容下端；

基准电压调整电路阵列（8）的控制信号输出端V21连接到第二级流水线子级电路的子DAC单元的第一电容下端，基准电压调整电路阵列（8）的控制信号输出端V22连接到第二级流水线子级电路的子DAC单元的第二电容下端，依次类推，基准电压调整电路阵列（8）的控制信号输出端V2Y连接到第二级流水线子级电路的子DAC单元的第Y电容下端，基准电压调整电路阵列（8）的控制信号输出端V2X连接到第二级流水线子级电路的子DAC单元的第X电容下端；

以此类推，基准电压调整电路阵列（8）的控制信号输出端VK1连接到第K级流水线子级电路的子DAC单元的第一电容下端，基准电压调整电路阵列（8）的控制信号输出端VK2连接到第K级流水线子级电路的子DAC单元的第二电容下端，基准电压调整电路阵列（8）的控制信号输出端VKY连接到第K级流水线子级电路的子DAC单元的第Y电容下端，基准电压调整电路阵列（8）的控制信号输出端VKX连接到第K级流水线子级电路的子DAC单元的第X电容下端；

其中N为大于1的正整数，M为小于N的正整数，K为小于N的正整数，X=2^R-1，R为小于N的正整数，Y为小于R的正整数。

2.根据权利要求1所述的采用高精度数模混合校准的电荷域流水线ADC，其特征是：在上电后进入校准模式，进入校准模式后先进行共模电荷误差校准，再进行差模电荷校准；

共模电荷误差的校准工作开始时，校准控制器（1）通过校准控制信号将所述采样保持电路（7）的差分输入端短接，并使得采样保持电路（7）连接到输入共模电压；

开启K个共模电荷检测电路（10），其输出依次被共模检测处理电路（5）进行统计处理，然后由校准控制器（1）进行运算，依次对K个共模M位调整寄存器（12）进行赋值；第一路共模电荷调整电路（13）根据第一共模M位调整寄存器（12）的M位数字码产生补偿电压Vadj1，利用补偿电压Vadj1控制第一级流水线子级电路的共模电荷量；校准次序采用从前级向后级依次校准的方式，依次产生补偿电压Vadj2，……，补偿电压VadjK，并保持不变；校准控制器（1）开启K个共模前馈电路（11），并将采样保持电路（7）的差分输入端从共模电平切换到正常输入；电荷域流水线电路结束共模电荷校准模式，共模检测处理电路（5）进入休眠模式以降低功耗。

3.根据权利要求2所述的采用高精度数模混合校准的电荷域流水线ADC，其特征是：电容失配误差的校准工作开始时，通过控制总模式控制MODE信号使流水线电路中采样保持电路（7）、第一级流水线子级电路、第二级流水线子级电路、第K级流水线子级电路和第N级流水线子级电路在总模式控制MODE信号控制下进入校准模式；所述采样保持电路（7）在模式控制信号Ctrl0控制下分别选择校准信号VCAL+和校准信号VCAL-作为输入信号；所述第一级流水线子级电路、第二级流水线子级电路、第K级流水线子级电路中的子DAC单元的控制信号分别由模式控制信号Ctrl1、模式控制信号Ctrl2、…模式控制信号CtrlK …模式控制信号CtrlN-1信号代替所有的子ADC电路控制，由模式控制信号CtrlN控制所属第N级流水线子级电路（6）的电荷直接输出，从而可使被流水线电路输出的差模电荷Qep、差模电荷Qen体现被校电容的失配程度；

电容失配校准过程中，被校准流水线电路输出的差模电荷Qep、差模电荷Qen被误差比较器（3）进行比较得到误差量Ein，误差量Ein被差模检测处理电路（4）进行统计处理得到误差信号SGN_DM；误差信号SGN_DM然后由校准控制器（1）进行运算，依次对M位调整寄存器阵列（9）中的N个M位调整寄存器进行赋值，紧接着基准电压调整电路阵列（8）中的N个基准电压调整电路根据M位调整寄存器阵列（9）输出的N组M位调整码产生K组补偿电压，并保持不变；最后，被检测电荷域流水线ADC结束校准模式，进入正常工作模式，校准控制器（1）和共模检测处理电路（5）进入休眠模式以降低功耗。

4.根据权利要求1所述的采用高精度数模混合校准的电荷域流水线ADC，其特征是：校准模式控制电路（2）路包括一个模式选择控制电路（33）、采样保持模式选择信号产生电路（35）以及N个相互独立的子级电路模式信号选择电路（34），所述N个相互独立的子级电路模式信号选择电路（34）包括第一级子级电路模式信号选择电路、第二级子级电路模式信号选择电路、第K级子级电路模式信号选择电路和第N级子级电路模式信号选择电路；

模式选择控制电路（33）的第一输出端产生总模式控制Mode信号，模式选择控制电路（33）的第二输出端连接到采样保持模式选择信号产生电路（35）的输入端，模式选择控制电路（33）的第三输出端连接到第一级子级电路模式信号选择电路的输入端，模式选择控制电路（33）的第四输出端连接到第二级子级电路模式信号选择电路的输入端，模式选择控制电路（33）的第（K+2）输出端连接到第K级子级电路模式信号选择电路的输入端，模式选择控制电路（33）的第（N+2）输出端连接到第N级子级电路模式信号选择电路的输入端；采样保持模式选择信号产生电路（35）的第一输出端输出k00信号，采样保持模式选择信号产生电路（35）的第二输出端输出k01信号，k00信号和k01信号组成所述模式控制信号Ctrl0；第一级子级电路模式信号选择电路的第一输出端输出k10信号，第一级子级电路模式信号选择电路的第二输出端输出k11信号，第一级子级电路模式信号选择电路的第（X+1）输出端输出k1X信号，k10信号、k11信号 …k1X信号组成所述模式控制信号Ctrl1；第二级子级电路模式信号选择电路的第一输出端输出k20信号，第二级子级电路模式信号选择电路的第二输出端输出k21信号，第二级子级电路模式信号选择电路的第（X+1）输出端输出k2X信号，k20信号、k21信号 … k2X信号组成所述模式控制信号Ctrl2；第K级子级电路模式信号选择电路的第一输出端输出kK0信号，第K级子级电路模式信号选择电路的第二输出端输出kK1信号，第K级子级电路模式信号选择电路的第（X+1）输出端输出kKX信号，kK0信号、kK1信号 …kKX信号组成所述模式控制信号CtrlK；第N级子级电路模式信号选择电路的第一输出端输出kN0信号，第N级子级电路模式信号选择电路的第二输出端输出kN1信号，第N级子级电路模式信号选择电路的第（N+1）输出端输出kNX信号，kN0信号、kN1信号 … kNX信号组成所述模式控制信号CtrlN。

5.根据权利要求1所述的采用高精度数模混合校准的电荷域流水线ADC，其特征是：差模检测处理电路（4）包括数字比较器（41）、第一累加器（39）、第二累加器（40）、第一与门（37）、第二与门（38）以及非门（36）；

非门（36）的输入端、第一与门（37）的一输入端接校准时钟CK_CAL，非门（36）的输出端接第二与门（38）的一输入端，第一与门（37）的另一输入端，第二与门（38）的另一输入端接误差量Ein，第一与门（37）的输出端与第一累加器（39）的EN端连接，第二与门（38）的输出端与第二累加器（40）的EN端连接，第一累加器（39）、第二累加器（40）相应的输入端均与采样时钟CK_ADC 连接，第一累加器（39）、第二累加器（40）均与数字比较器（41）的输入端连接，数字比较器（41）还接收Ref信号，通过数字比较器（41）输出误差信号SGN_DM。