CN102844987A - 流水线式a／d转换器和a／d转换方法、以及动态式差动放大器 - Google Patents

Abstract

A型转换电路将输入电压与多个阈值电压比较，判定其属于多个段的哪一段，生成夹着输入电压所属的段的第1电压和第2电压。A型转换电路通过以预定的公共电压为基准放大第1电压与输入电压的差分来生成第3电压。此外，通过以公共电压为基准放大第2电压与输入电压的差分来生成第4电压。B型转换电路将第3电压与第4电压间分割成多个段，判定公共电压属于多个段的哪一段。然后生成夹着公共电压所属的段的第5电压和第6电压。B型转换电路通过以公共电压为基准放大第5电压与公共电压的差分来生成第7电压（次级的第3电压），通过以公共电压为基准放大第6电压与公共电压的差分来生成第8电压。

Description

流水线式A／D转换器和A／D转换方法、以及动态式差动放大器

技术领域

本发明涉及流水线式A／D转换器。

背景技术

为将模拟电压转换成数字信号，使用流水线式的A／D转换器。图1的（a）～（c）是表示一般的流水线式的A／D转换器的构成的框图及输入输出特性。A／D转换器1100具有级联连接的多个（n级）单位转换电路UC₁～UC_n。

单位转换电路UC₁～UC_n从最高位比特MSB起向最低位比特LSB每次m比特地依次执行A／D转换。图1的（b）表示单位转换电路UC的构成。单位转换电路UC具有运算放大器OA1、开关电路SW、副A／D转换器SADC，与时钟信号相同步地时分地交替反复采样状态

和差分放大状态

。某级的单位转换电路UC处于采样状态

时，与之相邻的级的单位转换电路UC处于差分放大状态

。

输入端子Pi被输入来自前级的输入电压V_in。输入电压范围为－V_ref～＋V_ref。在采样状态

下，副A／D转换器SADC将输入电压V_in与多个基准电压进行比较，生成表示比较结果k的比较数据D1。在该例子中，具有6值、即约2.5比特的冗余结构，输入电压V_in被如下这样采样（量化）。

－V_ref＜V_in＜－5／8×V_refk＝－3

－5／8×V_ref＜V_in＜－3／8×V_refk＝－2

－3／8×V_ref＜V_in＜－1／8×V_refk＝－1

－1／8×V_ref＜V_in＜＋1／8×V_refk＝0

＋1／8×V_ref＜V_in＜＋3／8×V_refk＝1

＋3／8×V_ref＜V_in＜＋5／8×V_refk＝2

＋5／8×V_ref＜V_in＜＋V_refk＝3

此外，在采样状态

下，开关S₁导通、开关S₂导通于输入端子Pi侧。另外，开关电路SW选择输入电压V_in施加到输入电容器C_s1～C_s3的一端。其结果，反馈电容器Cf和输入电容器C_s1～C_s3被同样的输入电压V_in充电。

然后，时钟信号的相位切换时，变成差分放大状态

，开关S₁关断，开关S₂导通于运算放大器OA的输出端子Po侧。另外，副A／D转换器SADC将比较结果输出到开关电路SW。开关电路SW根据比较结果，将基准电压串＋V_ref、－V_ref、GND的一者施加于输入电容器C_s1～C_s3各自的一端。如上所述表示比较结果的转换值k取－3～＋3间的7个值。开关电路SW在k为正值时对k个输入电容器C_s施加基准电压＋V_ref，对其余的施加接地电压GND。相反，在k为负值时，对（－k）个输入电容器C_s施加基准电压－V_ref，对其余的施加接地电压GND。当k为零时，对所有电容器C_s1～C_s3都施加接地电压GND。

若所有电容器Cf、C_s1～C_s3的电容值都为相等的C₀，则运算放大器OA的反相输入端子（－）所保持的电荷Q由

Q＝－4C₀・V_in…（1）

得出。此外，若将运算放大器OA的反相输入端子（－）的电位记作vi，将其输出电压记作vo，将其增益记作G，则

（vi－V_ref）×k×C₀＋（vi－vo）C₀＝Q＝－4C₀・V_in…（2a）

vo＝－G・vi…（2b）

因此，差分放大状态

下的单位转换电路UC的输出电压V_out（＝vo）由式（3）得出。

V_out＝4（V_in－k／4×V_ref）／｛1＋（k＋1）／G｝…（3）

现在，若假定G为无限大，则作为单位转换电路UC的输入输出特性，得到式（3’）。

V_out＝4・（V_in－k×V_ref／4）…（3’）

图1的（c）中表示式（3）所给出的单位转换电路UC的输入输出特性。白点表示副A／D转换器SADC的基准电压。图中，黑点表示由式（3’）中的右边第2项的（k×V_ref）给出的X轴方向的偏置电压。即，单位转换电路UC以增益4来放大输入电压V_in和偏置电压的差分。

该输出信号V_out被作为次级的单位转换电路UC的输入电压V_in而提供。如图1的（a）中所示，多个单位转换电路UC同步于时钟信号地进行流水线动作，由此，从各单位转换电路UC依次输出表示转换值k的数据D1、D2…。当然，最终级的单位转换电路UC无需差分放大处理，故可以仅用比较器串（副A／D转换器）来构成。

〔在先技术文献〕

〔专利文献〕

〔专利文献1〕日本特开2006－54608号公报

〔非专利文献〕

〔非专利文献1〕K. Sushihara and A. Matsuzawa、「A 7b 450MSPS 50mW CMOS ADC in 0.3mm2」、IEEE InternationalSolid-State Circuits Conference, Digest of Technical、2002、pp.170-171

〔非专利文献2〕Yusuke Asada, Kei Yoshihara, Tatsuya Urano, Masaya Miyahara, and Akira、「A 6bit, 7mW, 250fJ,700MS/s Subranging ADC」、IEEE Asian Solid-State Circuits Conference (A-SSCC)、台湾、2009年11月、5-3、pp.141-144

发明内容

〔发明所要解决的课题〕

如图1所示那样的以往的流水线式A／D转换器1100的转换精度依赖于电路系统的增益的准确度，具体来说，依赖于电容器C_f、Cs₁～Cs₃的比精度和运算放大器OA1的增益。在之前的说明中，是假定运算放大器OA1的增益G为无限大的，但实际的运算放大器的增益是有限的，并且随着近年来半导体工艺的微细化，其增益呈逐渐减小的趋势。设分辨能力为N比特、转换误差为1／4LSB时的所需增益G为

G（dB）＞6N＋10…（4）

程度。因此，若分辨能力为10比特，则所需的增益G为70dB以上，若分辨能力为12比特，则所需的增益G为82dB以上。采用近年来被微细化了的CMOS器件的运算放大器的增益也就在60dB程度，故难以得到那样高的增益。

并且，在该转换方式中是以使用了运算放大器的负反馈放大为前提的。负反馈电路被构成为通过提高运算放大器的增益，电路系统的精度将取决于电容的比精度，但负反馈电路易招致振荡及建立时间（settling time）的増大，对于A／D转换器的高速化会成为大障碍。

本发明是鉴于这样的课题而设计的，其一个方案的例示性目的之一在于，提供一种不使用负反馈电路的流水线式A／D转换器。

〔用于解决课题的手段〕

本发明的一个方案涉及将模拟的输入电压转换成数字数据的A／D转换方法。该方法进行以下处理。

1．将输入电压与多个阈值电压比较，判定其属于多个段的哪一段的第1步骤

2．生成夹着输入电压所属的段的第1电压和第2电压的第2步骤

3．通过以预定的公共电压为基准放大第1电压与输入电压的差分，来生成第3电压的第3步骤

4．通过以公共电压为基准放大第2电压与输入电压的差分，来生成第4电压的第4步骤

5．将第3电压与第4电压之间分割成多个段，判定公共电压属于多个段的哪一段的第5步骤

6．生成夹着公共电压所属的段的第5电压和第6电压的第6步骤

7．通过以公共电压为基准放大第5电压与公共电压的差分，来生成第7电压的第7步骤

8．通过以公共电压为基准放大第6电压与公共电压的差分，来生成第8电压的第8步骤

其中，第5步骤至第8步骤是被反复执行的步骤，在从第8步骤返回到第5步骤时，将前次的第7步骤中所得到的第7电压作为接下来的第5步骤的第3电压来使用，将前次的第8步骤中所得到的第8电压作为接下来的第5步骤的第4电压来使用。

通过该方案，能实现高速的A／D转换。

在第6步骤中，第5电压和第6电压可以分别通过对第3电压和第4电压插值而生成。

第1电压至第8电压可以分别作为差动信号而生成。

在第6步骤中，第5电压和第6电压可以通过对第3电压和第4电压进行外插插值而生成。

本发明的另一方案涉及将模拟的输入电压转换成数字数据的流水线式A／D转换器。该A／D转换器包括被串联连接的A型转换电路、至少一个B型转换电路、以及比较器串。

A型转换电路包括：第1副A／D转换器，将输入电压与多个阈值电压相比较，判定其属于多个段的哪一段；第1放大电路，生成具有输入电压所属段的上限以上的电压水平的第1电压，并通过以预定的公共电压为基准放大第1电压与输入电压的差分，来生成第3电压，输出给后级的B型转换电路；第2放大电路，生成具有输入电压所属段的下限以下的电压水平的第2电压，并通过以预定的公共电压为基准放大第2电压与输入电压的差分，来生成第4电压，输出给后级的B型转换电路。

B型转换电路包括：第2副A／D转换器，将来自前级的第3电压与第4电压之间分割成多个段，判定公共电压属于多个段的哪一段；第3放大电路，通过以公共电压为基准放大具有公共电压所属段的上限以上的电压水平的第5电压与公共电压的差分，来生成第7电压，并作为第3电压而输出到后级的B型转换电路；第4放大电路，通过以公共电压为基准放大具有公共电压所属段的下限以下的电压水平的第6电压与公共电压的差分，来生成第8电压，并作为第4电压而输出到后级的B型转换电路。比较器串将来自前级的B型转换电路的第3电压与第4电压之间分割成多个段，判定公共电压属于多个段的哪一段。

通过该方案，能实现高速的A／D转换。

第1放大电路可以包括：第1电容器串，包含多个第1电容器，并且其各自的第1端子被共连起来；第1开关电路，在采样状态下对第1电容器串的第2端子施加输入电压，在插值放大状态下对第1电容器串中的与第1副A／D转换器的判定结果相应个数的第1电容器的第2端子施加基准电压；第1开关，被设在第1电容器串的第1端子与固定电压端子之间，在采样状态下导通，在插值放大状态下关断；第1放大器，其第1输入端子被输入公共电压，其第2输入端子与第1电容器串的第1端子相连接。第2放大电路可以是与第1放大电路相同的结构。

第3放大电路和第4放大电路可以通过对第3电压和第4电压插值而生成第5电压和第6电压。

第3放大电路可以包括：第3电容器串，包含多个第3电容器，其各自的第1端子被共连起来；第4电容器串，包含多个第4电容器，其各自的第1端子被共连于上述第3电容器串的上述第1端子；第3开关电路，在采样状态下对第3电容器串的第2端子施加第3电压，在插值放大状态下对第3电容器串中的与第2副A／D转换器的判定结果相应个数的第3电容器的第2端子施加固定电压；第4开关电路，在采样状态下对第4电容器串的第2端子施加第4电压，在插值放大状态下对第4电容器串中的与第2副A／D转换器的判定结果相应个数的第4电容器的第2端子施加固定电压；第3开关，被设在第3电容器串和第4电容器串的被共连的第1端子与固定电压端子之间，在采样状态下导通，在插值放大状态下关断；第3放大器，其第1输入端子被输入公共电压，其第2输入端子与第3电容器串和第4电容器串的被共连的第1端子相连接。第4放大电路可以是与第3放大电路相同的结构。

第3开关电路可以在插值放大状态下对第3电容器串施加固定电压时，将来自前级的第3电压作为该固定电压施加，第4开关电路可以在插值放大状态下对第4电容器串施加固定电压时，将来自前级的第4电压作为该固定电压施加，由此消除前级的转换电路的放大器的偏置电压。

当然，将以上构成要素的任意组合、本发明的表现形式在方法、装置等间变换后的方案作为本发明的实施方式也是有效的。

〔发明效果〕

通过本发明的一个方案，能提供一种高速的A／D转换器。

附图说明

图1的（a）～（c）是表示一般的流水线式A／D转换器的构成的框图和输入输出特性。

图2是表示实施方式的流水线式A／D转换器的构成的框图。

图3是说明A型转换电路的功能的图。

图4是表示A型转换电路的输入输出特性的图。

图5是表示A型转换电路的构成的电路图。

图6是说明B型转换电路的功能的图。

图7是表示A／D转换器的输入输出特性的图。

图8是表示B型转换电路的构成的电路图。

图9是表示变形例的B型转换电路的构成的电路图。

图10是表示第2变形例的B型转换电路的构成的电路图。

图11的（a）、（b）是表示图10的B型转换电路的动作的图。

图12的（a）、（b）是表示使用了差动形式的放大器时的A型转换电路和B型转换电路的输入输出特性的图。

图13是表示第3变形例的B型转换电路的构成的一部分的电路图。

图14是表示图13的B型转换电路的输入输出特性的图。

图15是表示动态式差动放大器的构成的电路图。

图16是表示图15的动态式差动放大器的动作的波形图。

图17是表示比较技术的放大器的构成的电路图。

图18的（a）、（b）是表示图15的动态式差动放大器的具体例的电路图。

图19的（a）、（b）是表示动态式差动放大器的另一具体例的电路图。

图20是表示图15的动态式差动放大器的变形例的电路图。

具体实施方式

下面基于优选实施方式参照附图说明本发明。对各附图中所示的相同或等同的构成要素、部件、处理标注相同的标号，并适当省略重复的说明。此外，实施方式只是例示，并非限定发明，实施方式中所记载的全部特征或其组合未必都是发明的本质部分。

在本说明书中，所谓“部件A与部件B相连接的状态”，除部件A与部件B物理地直接连接的情形外，还包括部件A与部件B介由不对电连接状态产生影响的其它部件间接地连接的情形。

同样，所谓“部件C被设在部件A与部件B之间的状态”，除部件A与部件C、或者部件B与部件C直接连接的情形外，还包括介由不对电连接状态产生影响的其它部件间接连接的情形。

图2是表示实施方式的流水线式A／D转换器100的构成的框图。A／D转换器100将模拟输入电压VI转换成数字数据DOUT。模拟输入信号VI的输入电压范围设为－V_ref～＋V_ref。

A／D转换器100包括被串联连接的A型转换电路UCA、至少一个B型转换电路UCB₁～UCB_n、比较器串（比较器阵列）CA。最终级的比较器串CA进行与后述的B型转换电路的第2副A／D转换器20同样的处理，故既可作为第（n＋1）级的B型转换电路UCB_n＋1的一部分来构成，也可以作为比较器串单体来构成。

转换电路UCA、UCB₁～UCB_n和比较器串CA从最高位比特MSB起向最低位比特LSB每次m比特地依次执行A／D转换。

各转换电路UCA、UCB₁～UCB_n与时钟信号相同步地交替反复采样状态和差分放大状态（插值放大状态）

。当某级的转换电路处于采样状态

时，与之相邻的级的转换电路处于差分放大状态（插值放大状态）

。

（A型转换电路）

首先说明被设在初级的A型转换电路UCA。

图3是说明A型转换电路UCA的功能的图。A型转换电路UCA接受输入信号VI和基准电压串VREF（例如＋V_ref、－V_ref、GND＝0V这三个电压）。A型转换电路UCA交替反复采样状态

和差分放大状态

。

在采样状态

下，A型转换电路UCA将基准电压－V_ref与V_ref之间分割成多个段SEG，判断输入信号VI属于哪个段（采样）。

具体来说，A型转换电路UCA将输入电压VI与在基准电压－V_ref与V_ref之间按间隔ΔV（＝V_ref／M）配置的多个阈值电压串Vth进行比较，输出表示比较结果的转换数据D1。转换数据D1表示了输入电压VI所属的段的编号k。在图3中，表示输入电压VI属于段SEG₀的情况。

接着，当时钟信号的相位切换时，A型转换电路UCA变成差分放大状态

。A型转换电路UCA生成与输入电压VI相应的两个中间电压Vm_a、Vm_b。

第1中间电压Vm_a是利用预定的公共电压Vc和整数参数k_a，由

Vm_a＝Vc＋k_a×V_ref／M…（5a）

给出的电压，并且是比输入电压VI所属的段SEG_k的上侧的阈值电压高的电压。

第2中间电压Vm_b是利用整数参数k_b，由

Vm_a＝Vc＋k_b×V_ref／M…（5b）

给出的电压，并且是比输入电压VI所属的段SEG_k的下侧的阈值电压低的电压。即，中间电压Vm_a、Vm_b被定为夹着段SEG_k的状态。

当然，优选使中间电压Vm_a、Vm_b相对于段SEG间的阈值电压偏置。偏置量优选是V_ref／（2M）。

然后，A型转换电路UCA以公共电压Vc为基准，按增益G放大输入电压VI与中间电压Vm_a的差分，生成第1输出电压Va。同样，以公共电压Vc为基准，按增益G放大输入电压VI与中间电压Vm_b的差分，生成第2输出电压Vb。第1输出电压Va、第2输出电压Vb分别从第1输出端子Po_a、第2输出端子Po_b输出。

Va＝G×（Vm_a－VI－Vc）＋Vc

＝G×（k_a×V_ref／M－VI）＋Vc…（6a）

Vb＝G×（Vm_b－VI－Vc）＋Vc

＝G×（k_b×V_ref／M－VI）＋Vc…（6b）

即，式（6a）、（6b）所表示的差分放大处理可以理解为将输入电压VI偏移（偏置）到公共电压Vc，生成将中间电压Vm_a与输入电压VI的电位差放大后的电压Va、和将中间电压Vm_b与输入电压VI的电位差放大后的电压Vb的处理。

图4是表示A型转换电路UCA的输入输出特性的图。以下为使说明简化并便于理解，假定公共电压Vc为接地电压GND（＝0V）来进行说明。

第1输出电压Va、第2输出电压Vb由下式给出。

Va＝G×（VI－k_a／M・V_ref）…（7a）

Vb＝G×（VI－k_b／M・V_ref）…（7b）

k_a、k_b分别是整数参数，其值被设定成使得两条直线Va、Vb夹着输入电压VI的电压范围。式（7a）表示倾斜度为G、x截距为（k_a／M・V_ref）的直线，式（7b）表示倾斜度为G、x截距为（k_b／M・V_ref）的直线。以下将（k_a／M・V_ref）称为第1偏置电压，将（k_b／M・V_ref）称为第2偏置电压。

数值k_a、k_b可以利用整数参数α（α≧1）如下这样设定。

k_a＝（k＋α）

k_b＝（k－α）

由图4及式（7a）、（7b）可知，两个输出电压Va、Vb的差分（Vb－Va）为

Vb－Va＝G×（k_a－k_b）／M・V_ref＝G×2α／M・V_ref…（8）

成为不依赖于输入电压VI的值的定值。即，后级的电路的输入电压范围也不依赖于输入电压VI地几乎成为定值。例如可以设定α、M、G的值使得成为

Vb－Va＝V_ref…（8a），

即成为G×2α／M＝1。

图4中表示了M＝4、G＝2的情况，阈值电压Vth用白点来表示。例如在采样状态

下，输入电压VI若被判定为k＝0，即－V_ref／8＜VI＜V_ref／8，则由

Va＝G×（VI－1／M・V_ref）…（9a）

Vb＝G×（VI＋1／M・V_ref）…（9b）

给出的输出电压Va、Vb被输出。在此，假定α＝1。

接下来说明A型转换电路UCA的具体构成例。

图5是表示A型转换电路UCA的构成的电路图。A型转换电路UCA包括第1副A／D转换器10、第1放大电路11a、第2放大电路11b。

第1副A／D转换器10在采样状态

下将输入电压VI与阈值电压串Vth进行比较，判定输入电压Vi属于多个段的哪一段，生成表示结果的转换数据D1。例如阈值电压串Vth可以设定为满足

Vth_j＝V_ref／（2M）＋j×V_ref／M…（10）

。这里，j是－M～M范围的整数。

通过第1副A／D转换器10，输入信号VI被如下这样采样。

－V_ref＜VI＜－5／8×V_refk＝－3

－5／8×V_ref＜VI＜－3／8×V_refk＝－2

－3／8×V_ref＜VI＜－1／8×V_refk＝－1

－1／8×V_ref＜VI＜＋1／8×V_refk＝0

＋1／8×V_ref＜VI＜＋3／8×V_refk＝1

＋3／8×V_ref＜VI＜＋5／8×V_refk＝2

＋5／8×V_ref＜VI＜＋V_refk＝3

第1副A／D转换器10的结构不特别限定，只要采用公知的或者将来可利用的技术即可。例如本发明人提出的非专利文献1、2所记载的比较器就可以合适地作为本发明的第1副A／D转换器10来使用。或者也可以通过对基准电压串－V_ref、GND、V_ref进行电阻分压来生成阈值电压Vth，采用比较器阵列（比较器串）进行电压比较。

第1放大电路11a生成具有输入电压VI所属段的上限以上的电压水平的第1电压Vm_a，并以预定的公共电压Vc为基准放大第1电压Vm_a与输入电压VI的差分，生成第3电压Va。

第2放大电路11b生成具有输入电压VI所属段的下限以下的电压水平的第2电压Vm_b，并以预定的公共电压Vc为基准放大第2电压Vm_b与输入电压VI的差分，生成第3电压Vb。第1电压Vm_a和第2电压Vm_b夹着输入电压VI所属的段。

第1放大电路11a包括第1开关电路12a、第1放大器14a、第1电容器串C_a1～C_aM、第1开关S_1a。同样，第2放大电路11b包括第2开关电路12b、第2放大器14b、第2电容器串C_b1～C_bM、第2开关S_1b。

首先说明第1放大电路11a。第1放大器14a是反相放大器，其增益为（－G）。第1放大器14a的非反相输入端子被施加公共电压Vc（接地电压GND），其反相输入端子的电压为Vi时，其输出电压Va成为

Va＝－G×Vi…（11）。

第1开关S_1a被设在第1放大器14a的反相输入端子与固定电压端子（接地端子）之间。第1开关S_1a在采样状态

下导通，在差分放大状态

下关断。

第1电容器串C_a1～C_aM各自的一端（第1端子）被共连于第1放大器14a的反相输入端子。电容器C_a1～C_aM的电容值都是相等的C₀。

第1开关电路12a被赋予第1副A／D转换器10的比较结果、即表示值k的转换数据D1、或者与之相应的控制信号。第1开关电路12a是内部包含多个开关的开关矩阵，根据转换数据D1的值k而对第1电容器串C_a1～C_aM各自的另一端（第2端子）选择性地施加输入电压VI、基准电压V_ref、GND、－V_ref的一者。

具体来说，在采样状态 下第1开关电路12a对所有电容器C_a1～C_aM的第2端子都施加输入电压VI。此时，第1开关S_1a导通着，故电容器C_a1～C_aM被输入电压VI充电，其中所蓄积的电荷的总量Q成为

Q＝－M・C₀・VI（12）。

第1开关电路12a在差分放大状态

下对电容器C_a1～C_aM中的j个电容器的第2端子施加基准电压V_ref，对其余的电容器的第2端子施加接地电压GND。个数j是根据值k而定的。此时，若设第1放大器14a的反相输入端子的电位为vi，则根据电荷守恒定律，下式（13）成立。

j・C₀・（VI－V_ref）＋（M－j）・C₀・VI＝Q＝－M・C₀・VI…（13）

整理式（13），得到

vi＝－（VI＋j・V_ref／M）…（14）。

根据式（11）、（14），第1输出电压Va由式（15）给出。

Va＝－G×Vi＝G×（VI＋j・V_ref／M）…（15）

第1开关电路12a对j个电容器的第2端子施加基准电压－V_ref，对其余的电容器的第2端子施加了接地电压GND的情况下，第1输出电压Va由式（16）给出。

Va＝－G×Vi＝G×（VI－j・V_ref／M）…（16）

即，通过图5的A型转换电路UCA，能生成满足上述式（7a）的第1输出电压Va。在式（7a）中k_a＝k＋1时，第1开关电路12a的状态如下。

（1）k≧0时

第1开关电路12a对（k＋1）个电容器施加－V_ref，对其余的M－（k＋1）个电容器施加接地电压GND。

（2）k＝－1时

第1开关电路12a对全部M个电容器施加接地电压GND。

（3）k≦－2时

第1开关电路12a对（－k＋1）个电容器施加基准电压V_ref，对其余M－（－k＋1）个电容器施加接地电压GND。

若一般化为k_a＝k＋α，则第1开关电路12a的状态如下。

（1）k_a≧1时

第1开关电路12a对k_a个电容器施加－V_ref，对其余M－（k_a）个电容器施加接地电压GND。

（2）k_a＝0时

第1开关电路12a对全部M个电容器施加接地电压GND。

（3）k_a≦－1时

第1开关电路12a对k_a个电容器施加基准电压V_ref，对其余M－（k_a）个电容器施加接地电压GND。

包含第2开关电路12b、第2放大器14b、电容器C_b1～C_bM、第2开关S_1b的电路群生成第2输出电压Vb，与上述的生成第1输出电压Va的电路群同样地构成，生成满足式（7b）的第2输出电压Vb。

在式（7b）中k_b＝k－1时，第2开关电路12b的状态如下。

（1）k≧2时

第2开关电路12b对（k－1）个电容器施加－V_ref，对其余M－（k－1）个电容器施加接地电压GND。

（2）k＝1时

第2开关电路12b对全部M个电容器施加接地电压GND。

（3）k≦0

第2开关电路12b对（－k＋1）个电容器施加基准电压V_ref，对其余M－（－k＋1）个电容器施加接地电压GND。

若一般化为k_b＝k－α，则第2开关电路12b的状态如下。

（1）k_b≧1时

第2开关电路12b对k_b个电容器施加－V_ref，对其余M－（k_b）个电容器施加接地电压GND。

（2）k_b＝0时

第2开关电路12b对全部M个电容器施加接地电压GND。

（3）k_b≦－1时

第2开关电路12b对k_b个电容器施加基准电压V_ref，对其余M－（k_b）个电容器施加接地电压GND。

以上是A型转换电路UCA的构成。若将公共电压Vc取不同于接地电压GND的电压，则只要将图中的接地端子置换成公共电压端子即可。

（B型转换电路）

B型转换电路UCB接受来自前级的A型转换电路UCA或B型转换电路UCB的第1输入电压（第3电压）Vi_a、第2输入电压（第4电压）Vi_b。以下为便于理解，假定前级为A型转换电路UCA来进行说明。

首先说明B型转换电路UCB的功能。B型转换电路UCB交替反复采样状态

和插值放大状态

。图6是说明B型转换电路UCB的功能的图。图7是表示A／D转换器100的输入输出特性的图。

如上所述由前级的A型转换电路UCA生成的输入电压Vi_a、Vi_b被进行电压转换，使得输入电压VI与公共电压Vc相一致。因此，B型转换电路UCB在采样状态

下将两个输入电压Vi_a、Vi_b之间分割成多个段SEG₁～SEG₇，判定公共电压Vc（GND）属于哪个段SEG_j。段SEG的间隔被相等地设定为如下ΔV。

ΔV＝（Vi_b－Vi_a）／L…（17）

L是2以上的整数。如上所述来自前级的两个电压Vi_a（Va）、Vi_b（Vb）的差分由式（8）给出，故段SEG的间隔ΔV成为

ΔV＝G×2α／M・V_ref／L…（18），

与原来的基准电压V_ref成比例。式（8a）成立时，

ΔV＝V_ref／L…（18a）。

在图6中表示了L＝8的情况。B型转换电路UCB不使用来自外部的基准电压V_ref、－V_ref，利用来自前级的输入电压Vi_a、Vi_b进行采样（量化），这是B型转换电路UCB的特征之一。

B型转换电路UCB在公共电压Vc（GND）属于第j段SEG_j时，输出表示值j的转换数据D2。图6中表示了接地电压GND属于第j＝4段SEG₄的状态。

B型转换电路UCB中的采样等价于在将前级中得到的两个偏置电压（k_a×V_ref／M）与（k_b×V_ref／M）间分割成多个段时，判定输入电压VI属于哪个段。

接着，当时钟信号的相位切换时，B型转换电路UCB变成插值放大状态

，输出由式（19a）～（19d）给出的第7电压（第1输出电压）Va_o、第8电压（第2输出电压）Vb_o。

Vo_a＝－H×Vm_a

Vm_a＝｛（L－j_a）・Vi_a＋j_a・Vi_b）｝／L…（19a）

Vo_b＝－H×Vm_b

Vm_b＝｛（L－j_b）・Vi_a＋j_b・Vi_b）｝／L…（19b）

j_a、j_b是根据转换值j而定的整数。例如数值j_a、j_b可以用整数参数β（β≧1）如下这样决定。

j_a＝（j－β）…（20a）

j_b＝（j＋β）…（20b）

具体来说可以是β＝1。

式（19a）所表达的第5电压（称为第1中间电压）Vm_a是将两个输入电压Vi_a和Vi_b内分为j_a：（L－j_a）的电压。此外，式（19b）所表达的第6电压（称为第2中间电压）Vm_b是将两个输入电压Vi_a和Vi_b内分为j_b：（L－j_b）的电压。

B型转换电路UCB决定内分点j_a、j_b ，使得两个中间电压Vm_a、Vm_b夹着公共电压Vc（GND）所属的段SEG_j。B型转换电路UCB对两个中间电压Vm_a、Vm_b分别以公共电压Vc为基准按增益（－H）进行反相放大，由此生成输出电压Vo_a、Vo_b。图6中表示了H＝4的情况。

若着眼于两个输出电压Vo_a与Vo_b的差分，则根据式（19a）、（19b），以下的式（21）成立。

Vo_b－Vo_b＝－H×｛（j_a－j_b）・Va_i＋（j_b－j_a）Vb_i｝／L…（21）

对式（21）代入式（20a）、（20b），则得到式（22）。

Vb_o－Va_o＝－H×｛－2β・（Vb_i－Va_i）｝／L…（22）

对式（22）代入式（8），则得到式（23）。

Vb_o－Va_o＝－H×｛－2β・G×2α／M・V_ref｝／L…（23）

β＝1、H＝4、G×2α／M＝1、L＝8成立时，成为

Vo_b－Vo_a＝V_ref

对后级的B型转换电路UCB的输入电压范围成为恒定。

第2级以后的B型转换电路UCB重复进行同样的处理。其结果，通过流水线处理，能够进行高分辨能力的A／D转换。

以上是B型转换电路UCB的功能。接下来说明用于实现该功能的B型转换电路UCB的构成。图8是表示B型转换电路UCB的构成的电路图。

B型转换电路UCB包括第2副A／D转换器20、生成第7电压（第1输出电压）Vo_a的第3放大电路21a、生成第8电压（第2输出电压）Vo_b的第4放大电路21b。

第2副A／D转换器20在采样状态

下将负的输入电压（第5电压）Vi_a和正的输入电压（第6电压）Vi_b分割成多个段SEG₀～SEG₈，判定公共电压Vc（GND）属于哪个段SEG_j。第2副A／D转换器20在公共电压Vc（GND）属于第j段SEG_j时，输出表示值j的转换数据D2。

第2副A／D转换器20的构成不特别限定，只要使用公知的或者将来能够使用的技术即可。第2副A／D转换器20可以通过如图6所示那样对两个输入电压Vi_a、Vi_b进行分压，来生成多个阈值电压Vth₁～Vth₈，将接地电压GND与各阈值电压Vth₁～Vth₈比较来进行采样。在该情况下，第2副A／D转换器20可以用比较器阵列（比较器串）来构成。作为该第2副A／D转换器20，可以使用本发明人提出的非专利文献1、2所记载的比较器。

第3放大电路21a以公共电压Vc为基准对具有公共电压Vc所属段的上限以上的电压水平的第5电压Vm_a与公共电压Vc的差分进行放大，来生成第7电压Vo_a。

同样，第4放大电路21b以公共电压Vc为基准对具有公共电压Vc所属段的下限以下的电压水平的第6电压Vm_b与公共电压Vc的差分进行放大，来生成第8电压Vo_b。

该第7电压Vo_a、第8电压Vo_b分别成为后级的第3电压Vi_a、第4电压Vi_b。

着眼于第3放大电路21a，说明其构成。

第3放大电路21a包括第3开关电路22_aa、第4开关电路22_ab、第3放大器24a、第3电容器串C_aa1～C_aaL、第4电容器串C_ab1～C_abL、第3开关S_1a。第4放大电路21b包括第5开关电路22_ba、第6开关电路22_bb、第4放大器24b、第5电容器串C_ba1～C_baL、第6电容器串C_bb1～C_bbL、第4开关S_1b。第3放大电路21a和第4放大电路21b被同样地构成。

第3放大器24a是反相放大器，各自的增益为（－H）。

第3开关S_1a被设在第3放大器24a的反相输入端子与固定电压端子（接地端子）之间。第3开关S_1a在采样状态 下导通，在插值放大状态

下关断。

第3电容器串C_aa1～C_aaL、第4电容器串C_ab1～C_abL各自的一端（第1端子）被共连于第3放大器24a的反相输入端子。电容器C_aa1～C_aaL、C_ab1～C_abL的电容值取相等的C₀。

第3开关电路22_aa和第4开关电路22_ab被赋予第1副A／D转换器10的采样结果、即表示值j的转换数据D、或者与之相应的控制信号。第3开关电路22_aa、第4开关电路22_ab是内部包含多个开关的开关矩阵。

在采样状态

下，第3开关电路22_aa使第3电容器串C_aa1～C_aaL各自的另一端（第2端子）与第1输入端子Pi_a连接，第4开关电路22_ab使第4电容器串C_ab1～C_abM各自的另一端（第2端子）与第2输入端子Pi_b相连接。其结果，第3电容器串C_aa被以第1输入电压Vi_a充电，第4电容器串C_ab被以第2输入电压Vi_b充电。

第3开关电路22_aa在插值放大状态 下使L个第3电容器串C_aa1～C_aaL中的（L－j_a）个第2端子连接于固定电压端子（接地端子），使其余j_a个电容器开路或者短路。

第4开关电路22_ab在插值放大状态

下使L个第4电容器串C_ab1～C_abL中的j_a个第2端子连接于固定电压端子（接地端子P_GND），使其余（L－j_a）个电容器开路或短路。此时，第3放大器24a的反相输入端子的电荷Q成为

Q＝－C₀・Vi_a・（L－j_a）－C₀・Vi_b・j_a…（24a）。

此时的电容Ctot为

Ctot＝L・C₀…（25），

故第3放大器24a的反相输入端子的电位Vm_a成为

Vm_a＝Q／Ctot＝｛（L－j_a）・Vi_a＋j_a・Vi_b｝／L…（26a），

可知与式（19a）一致。

第3放大器24a按增益（－H）对反相输入端子的电位Vm_a进行反相放大，从第1输出端子Po_a输出第1输出电压Vo_a。

Vo_a＝（－H）×Vm_a…（27）

下面说明第4放大电路21b。在采样状态

下，第5开关电路22_ba使第5电容器串C_ba1～C_baL各自的另一端（第2端子）与第1输入端子Pi_a相连接，第6开关电路22_bb使第6电容器串C_bb1～C_bbL各自的另一端（第2端子）与第2输入端子Pi_b相连接。其结果，第5电容器串C_ba被以第1输入电压Vi_a充电，第6电容器串C_bb被以第2输入电压Vi_b充电。

第5开关电路22_ba在插值放大状态

下使L个第5电容器串C_ba1～C_baL中的（L－j_b）个第2端子连接于固定电压端子（接地端子P_GND），使其余j_b个电容器开路或短路。

第6开关电路22_bb在插值放大状态

下使L个第6电容器串C_bb1～C_bbL中的j_b个第2端子连接于固定电压端子（接地端子P_GND），使其余（L－j_b）个电容器开路或短路。此时，第4放大器24b的反相输入端子的电荷Q成为

Q＝－C₀・Vi_a・（L－j_b）－C₀・Vi_b・j_b…（24b）。

第3放大器24a的反相输入端子的电位Vm_b成为

Vm_b＝Q／Ctot＝｛（L－j_b）・Vi_a＋j_b・Vi_b｝／L…（26b），

可知与式（19b）一致。以上是B型转换电路UCB的构成。

根据实施方式的A／D转换器100，A型转换电路UCA和B型转换电路UCB的放大器的增益G、H只要在2倍～8倍程度就足够了，并且不要求如以往那么严格的增益精度。因此，可以采用不使用负反馈的开环型的宽范围放大器。在使用负反馈系统的情况下，需要充分考虑电路的安定性（振荡），故设计难度较高，且存在建立时间较长这样的问题，但实施方式的A／D转换器100可以用开环型来构成，故能解决这样的问题，即使采用微细的CMOS技术，也能容易地实现高速、高精度的A／D转换器。

当然，在能解决伴随于负反馈型电路的问题的情况下，显然也可以在实施方式的A／D转换器100中采用负反馈型的放大器。

下面说明A／D转换器100的变形例。

（第1变形例）

图9是表示变形例的B型转换电路的构成的电路图。如上所述在实施方式的A／D转换器100中，与以往相比放大器所被要求的增益的精度可以较低，但属于同一转换电路的第3放大器24a、第4放大器24b的增益H的相对精度却仍被某程度地要求。通常，已知这样的相对精度可以通过使用集成电路技术（例如对应的元件彼此的成对等）来达成。在被要求更高的相对精度的情况下，图9的电路是有效的。

图9的B型转换电路UCB在图8的B型转换电路UCB的基础上还具有增益调整电路26。第3放大器24a、第4放大器24b是可变增益放大器，增益调整电路26数字地调节第3放大器24a、第4放大器24b各自的增益H，降低直线性误差。

此外，在增益调整电路26的调整的基础上、或者取代它地对调第3放大器24a和第4放大器24b来进行差分放大处理的方法也是有效的。输入开关28a、28b使输入电压Vi_a、Vi_b切换地输出到B型转换电路UCB的两个输入端子Pi_a、Pi_b。同样，输出开关29a、29b使来自B型转换电路UCB的两个输出端子Po_a、Po_b的电压在两个输出端子Po_a’、Po_b’之间切换地输出。

若第3放大器24a、第4放大器24b的放大率相同，则即使对调输入输出端子，转换特性也是一致的。在放大率存在失配（mismatch）的情况下，通过与增益调整电路26相组合，能够使转换特性一致。

（第2变形例）

然而，在之前的说明中，放大器的偏置电压是假定为零的，但实际的放大器具有一定量的偏置电压，会使精度变差，故需要一种对策。因此，在第2变形例中，通过改善放大器的开关动作来解决偏置电压的问题。

图10是表示第2变形例的B型转换电路的构成的电路图。在图8的开关电路22_aa、22_ab、22_ba、22_bb中，是将接地电压GND施加于电容器串C_aa、C_ab、C_ba、C_bb的构成。与此不同，图10的开关电路22_aa、22_ab、22_ba、22_bb将来自前级的输入电压Vi_a、Vi_b施加于电容器串C_aa、C_ab、C_ba、C_bb。

图11的（a）、（b）是表示图10的B型转换电路的动作的图。图11的（a）表示采样状态

，图11的（b）表示插值放大状态 。

参照图11的（a）。所关注的B型转换电路UCB_i处于采样状态 时，前级为插值放大状态 ，前级的开关_S1a、S_1b为关断。前级的放大器第3放大器24a（14a）、第4放大器24b（14b）存在偏置电压V_off＿a、V_off＿b时，来自前级的电压Vi_a、Vi_b中就在信号分量V_sig＿a、V_sig＿b上叠加有偏置电压V_off＿a、V_off＿b。在B型转换电路UCB_i中，电容器串被以（V_sig＿a＋V_off＿a）、（V_sig＿b＋V_off＿b）充电。节点x所蓄积的电荷成为

Q_x＝－（V_sig＿a＋V_off＿a）・C₀・（L－j）－（V_sig＿b＋V_off＿b）・C₀・j…（27）。

接下来，所关注的B型转换电路UCB_i变成插值放大状态

。此时前级的转换电路成为采样状态，开关S_1a、S_1b成为导通。此时的B型转换电路UCB_i的输入电压Vi_a、Vi_b分别成为偏置电压V_off＿a、V_off＿b。在图11的（b）所示的插值放大状态 中，以下关系式（28）成立。V_x表示节点x的电压。

（V_x－V_off＿a）・C₀・（L－j）＋（V_x＋V_off＿b）・C₀・j＝Q_x

＝－（V_sig＿a＋V_off＿a）・C₀・（L－j）－（V_sig＿b＋V_off＿b）・C₀・j…（28）

因此，成为

（－V_off＿a）・C₀・（L－j）＋（V_x－V_off＿b）・C₀・j＝Q_x

V_x＝－｛V_sig＿a・（L－j）＋V_sig＿b・j｝／L…（29），

能够除去偏置电压V_off＿a、V_off＿b的影响，实现高精度的A／D转换。

（第3变形例）

前面说明了采用单端形式的放大器的实施例，但本领域技术人员能够理解也可使用差动形式的放大器。

图12的（a）、（b）是表示采用差动形式的放大器时的、A型转换电路和B型转换电路的输入输出特性的图。

使用差动电路时，得到以公共电压Vc为中心的反相信号，故除实施方式中说明的内分法（内插插值）外，还可以使用外分法（外插插值）。图13是表示第3变形例的B型转换电路的构成的一部分的电路图。在图13中仅表示了针对放大器a侧的第3放大电路21a。图14是表示图13的B型转换电路的输入输出特性的图。

在图8的结构下，通过内分法（内插）仅生成粗线所示的直线V_ap、V_bp内侧的直线V_in＿p。与此不同，在图13的结构下，能生成直线V_ap、V_bp外侧的直线V_ex＿p。

图13的B型转换电路UCB接受差动形式的第1输入电压Vi_ap，Vi_an、第2输入电压Vi_bp，Vi_bn。B型转换电路UCB的第3放大电路21a包括第2副A／D转换器20、第3开关电路22_ap、22_an、第3放大器24a、电容器串C_ap、C_an、开关S_1a。

开关S_1a被设在第3放大器24a的输入端子之间。

电容器串C_ap包括第3电容器串C_aa1～C_aaL、第4电容器串C_ab1～C_abL。电容器串C_an也是一样。

第3开关电路22_ap、22_an是矩阵开关，根据来自第2副A／D转换器20的控制信号对电容器串C_ap、C_an充电。

通过内分法生成电压时，在采样状态

下，第3开关电路22_ap只要对电容器串C_aa施加正相的输入电压V_ap，对电容器串C_ab施加正相的输入电压V_bp即可。第3开关电路22_an只要对电容器串C_ba施加反相的输入电压V_an，对电容器串C_bb施加反相的输入电压V_bn即可。这与图8是一样的。通过内分法，能生成V_in＿p、V_in＿n。

V_in＿p＝｛（L－j）V_ap＋j・V_bp｝／L…（30p）

V_in＿n＝｛（L－j）V_an＋j・V_bn｝／L…（30n）

通过外分法生成电压时，在采样状态

下，第3开关电路22_ap只要对电容器串C_aa施加正相的输入电压Vap，对电容器串C_ab施加反相的输入电压V_bn即可。

在插值放大状态 下，若使第3电容器串C_aa的（L＋j）个电容器接地，使第4电容器串C_ab的j个电容器接地，则第3放大器24a的输入端子处得到

V_ex＿p＝｛（L＋j）・V_ap＋j・V_bn｝／L…（31p）。

这里，由于V_bn＝－V_bp，故式（31p）可以改写为

V_ex＿p＝｛（L＋j）・V_ap－j・V_bp｝／L…（31p）。

这无非是将两个电压V_ap和V_bp外分为j：（L＋j）的电压。

第3开关电路22_an只要对电容器串C_ba施加反相的输入电压V_an，对电容器串C_bb施加正相的输入电压V_bn即可。其结果，得到式（31n）所表示的电压V_ex＿n。

V_ex＿n＝｛（L＋j）・V_an－j・V_bn｝／L…（31n）

这无非是将两个反相电压V_an、V_bn外分为j：（L＋j）的电压。

即，在图13d的B型转换电路UCB中，只要将施加于电容器串的电压扩展到反相侧（n），根据需要增加电容器的数量即可。在采用外插法的情况下，能进一步降低第3放大器24a、第4放大器24b的增益H。

在实施方式中说明了公共电压Vc为接地电压GND的情况，但本发明不限于此。在想要使电路在正电压范围内动作的情况下，公共电压Vc可以取电源电压Vdd的中点电压Vdd／2。或者，在被提供基准电压Vref的情况下，可以取Vref／2。

如上所述对属于同一转换电路的第1放大器14a和第2放大器14b的增益（－G）要求相对精度，但无需绝对精度。此外，各自的增益具有只要数倍、至多数十倍程度就足够这样的性质。第3放大器24a、第4放大器24b也是一样。因此，说明具有这样的特性的动态（dynamic）式差动放大器的优选构成。

图15是表示动态式差动放大器30的构成的电路图。动态式差动放大器30将被输入到第1输入端子P_i1、第2输入端子P_i2的信号V_i1、V_i2放大，将放大后的信号V_o1、V_o2从第1输出端子P_o1、第2输出端子P_o2输出。

动态式差动放大器30包括第1负载电容器C_L1、第2负载电容器C_L2、输入差动对32、初始化电路34、控制电路36、尾部（tail）电流源M0。

第1负载电容器C_L1被设在第1输出端子P_o1与固定电压端子（接地端子）之间。第2负载电容器C_L2被设在第2输出端子P_o2与接地端子之间。

初始化电路34将第1负载电容器C_L1、第2负载电容器C_L2的电荷初始化。初始化电路34例如包括初始化晶体管M3、M4。初始化晶体管M3被设在第1负载电容器C_L1与第2固定电压端子（电源端子）之间。同样，初始化晶体管M4被设在第2负载电容器C_L2与电源端子之间。初始化晶体管M3、M4被与按预定周期转变为低电平的控制时钟V_CLK同步地控制导通和截止。初始化晶体管M3、M4导通时，第1负载电容器C_L1、第2负载电容器C_L2被电源电压V_DD充电，各自的电荷被初始化。

输入差动对32包括输入晶体管M1、输入晶体管M2。输入晶体管M1以第1负载电容器C_L1为负载，并且其控制端子（栅极）被输入第1输入信号V_i1。同样，输入晶体管M2以第2负载电容器C_L2为负载，并且其栅极被输入第2输入信号V_i2。尾部电流源M0对输入差动对32供给动作电流（尾部电流）I₀＝I_D1＋I_D2。

控制电路36在第1输出端子P_o1和第2输出端子P_o2各自的电位V_o1、V_o2的中点电压（V_o1＋V_o2）／2达到预定的阈值电压Vth时，阻断第1负载电容器C_L1和第2负载电容器C_L2的充放电路径。

为阻断第1负载电容器C_L1和第2负载电容器C_L2的充放电路径，设置第1开关SW1和第2开关SW2。第1开关SW1被设在第1负载电容器C_L1与输入晶体管M1之间。第2开关SW2被设在第2负载电容器C_L2与输入晶体管M2之间。

控制电路36通过切换第1开关SW1、第2开关SW2的导通、关断状态，来切换第1负载电容器C_L1和第2负载电容器C_L2的充放电路径的导通、阻断。

以上是动态式差动放大器30的基本构成。接下来说明其动作。图16是表示图15的动态式差动放大器30的动作的波形图。横轴表示时间，纵轴表示输出电压V_o1、V_o2。

1.初始化状态

在进行放大前，动态式差动放大器30被置于初始化状态（t＜t₀）。在初始化状态下，控制时钟V_CLK为低电平，初始化晶体管M3、M4导通。此外，控制电路36使第1开关SW1、第2开关SW2导通。其结果，第1负载电容器C_L1、第2负载电容器C_L2被施加电源电压V_DD，输出电压V_o1、V_o2被初始化为电源电压V_DD。

2.放大状态

控制时钟V_CLK变成高电平时，初始化晶体管M3、M4截止，成为放大状态（t₀＜t＜t₁）。在放大状态下，输入晶体管M1、输入晶体管M2中分别流过与输入电压V_i1、V_i2相应的电流I_D1、I_D2。将输入晶体管M1、输入晶体管M2的互导记作g_m，将尾部电流记作I₀，则电流I_D1、I_D2由式（32a）、（32b）给出。

I_D1＝I₀／2＋g_m×（V_i1－V_i2）／2…（32a）

I_D2＝I₀／2－g_m×（V_i1－V_i2）／2…（32b）

此外，I₀＝I_D1＋I_D2成立。

若将距开始放大的经过时间记作t，则输出电压V_o1、V_o2分别由式（33a）、（33b）给出。

V_o1＝V_DD－I_D1／C_L1・t…（33a）

V_o2＝V_DD－I_D2／C_L2・t…（33b）

控制电路36监视输出电压V_o1、V_o2的中点电压V_x＝（V_o1＋V_o2）／2，若达到预定的阈值电压Vth，则在该时刻t₁关断第1开关SW1、第2开关SW2。将第1负载电容器C_L1、第2负载电容器C_L2的电容值记作相等的C_L时，中点电压V_x由式（34）给出。

V_x＝V_DD－I₀×t／（2×C_L）…（34）

阈值电压Vth为电源电压的中点电压V_DD／2时，放大状态的期间T由式（35）给出。

T＝C_L×V_DD／I₀…（35）

此时的输出电压V_o1、V_o2成为式（36a）、（36b）。

V_o1＝V_DD／2－g_m1／2×（V_i1－V_i2）／I₀×V_DD…（36a）

V_o2＝V_DD／2＋g_m2／2×（V_i1－V_i2）／I₀×V_DD…（36b）

因此，动态式差动放大器30的差动增益G由式（37）给出。

G＝（V_o1－V_o2）／（V_i1－V_i2）

＝－（g_m1＋g_m2）／2×V_DD／（I_D1＋I_D2）…（37）

输入晶体管M1、输入晶体管M2的电导为

g_m1＝2×I_D1／V_eff…（38a）

g_m2＝2×I_D2／V_eff…（38b），

故将该关系代入式（37），得到式（39）。

G＝－V_DD／V_eff…（39）

此外，V_eff＝V_GS－Vt。V_GS是栅极源极间电压，Vt是MOSFET的栅极源极间阈值电压。

图15的动态式差动放大器30的每一次放大的能耗E_c为

E_c＝Q・V_DD＝2・I_D・T・V_DD＝C_L・V_DD ²…（40）。

因此，设重复频率为f_c，功耗P_d为

P_d＝f_c・E_c＝f_c・C_L・V_DD ²…（41）。

图15的动态式差动放大器30的优点将通过与图17的放大器的对比而得到明确。图17是表示比较技术的放大器1030的构成的电路图。放大器1030中具有负载电阻R_L1、R_L2来取代初始化电路。应注意电容器C_L1、C_L2和开关SW1、SW2是为对晶体管M1、M2的漏极电压抽样而设的，其功能不同于图15的动态式差动放大器30。

放大器1030中，输入晶体管M1、输入晶体管M2的漏极电流恒定地流过负载电阻R_L1、R_L2。偏压状态下的输出电压V_o1、V_o2被设定为电源电压V_DD的1／2程度，故电阻R_L1、R_L2成立

R_L＝V_DD／2I_D…（42）。

这里，R_L＝R_L1＝R_L2、I_D＝（I_D1＋I_D2）／2。基于MOS晶体管的饱和区域的电压电流的关系式，晶体管M1、M2的互导g_m由

g_m＝2・I_D／V_eff…（43）

给出。因此，该电路的差动增益G成为

G＝－g_m・R_L＝－V_DD／V_eff…（44）。

即，可知图15的动态式差动放大器30的增益具有与图17的放大器1030相同的增益。

下面讨论图17的放大器的功耗。电压V_eff通常在0.2V程度，故若V_DD＝1V，则成为约5倍。放大器1030的时间响应为

V_o1－V_o2＝G・（V_i1－V_i2）・（1－e^1／τ）…（45）

τ＝R_L・C_L

考虑到该电路中流过恒电流2・I_D，其功耗P_D成为

P_D＝2・I_D・V_DD＝V_DD ²／R_L＝C_L・V_DD ²／τ…（46）。

由式（45）可知，放大器1030的响应时间常数τ由电阻与电容的积决定，为加快响应速度、即缩短时间常数τ，需要降低电阻值。然而若降低电阻值，则式（46）所给出的功耗会与之成反比地増加。

在图17的放大器中，若假定1％的建立（settling），则半周期需要5・τ，故其功耗P_D由式（47）给出。

P_D＝C_L・V_DD ²／τ＝10・f_c・C_L・V_DD ²…（47）

对比图17和图15的放大器，可知图15的动态式差动放大器30的优点如下。

首先，在图15的动态式差动放大器30中，其功耗P_D由式（41）给出，故与由式（47）给出的图17的放大器1030的功耗P_D相比，可知能降低约1／10程度。

若在图17的电路中也与重复频率f_c成反比地设计负载电阻R_L，则也能降低功耗，但宽范围地使电阻值可变并不容易，并不现实。即，现实的是，为在所预计的最高重复频率f_cmax下得到足够的响应速度而不得不较低地设定电阻R_L，如式（47）所示，功耗会变大。关于此点，图15的构成具有如下优点：如式（41）所示那样功耗与动作电流无关，故即使以高速化为目的加大动作电流，功耗也不会増大。此外，在降低频率f_c的情况下，能提供以极低功耗动作的放大器。

接下来说明动态式差动放大器30的更具体的构成例。

图18的（a）、（b）是表示图15的动态式差动放大器30的具体例的电路图。

在图18的（a）的动态式差动放大器30a中，控制电路36a包括第1分压电容器C₁、第2分压电容器C₂、比较器38。第1分压电容器C₁、第2分压电容器C₂被串联地设在第1输出端子P_o1与第2输出端子P_o2之间。第1分压电容器C₁和第2分压电容器C₂的电容值是相等的C₀。比较器38将第1分压电容器C₁、第2分压电容器C₂的连接点的电位V_x与预定的阈值电压Vth进行比较，通过与比较结果相应的信号控制开关SW1、SW2。

如图18的（a）的下部所示那样，比较器38可以包含反相器39。反相器39接受电源电压V_DD和接地电压GND，其阈值电压Vth为V_DD／2。反相器39的级数只要根据开关SW1、SW2的控制逻辑设计即可。

初始化电路34a将第1分压电容器C₁与第2分压电容器C₂的连接点N_x的电位V_x同第1输出端子P_o1、第2输出端子P_o2一样初始化为电源电压V_DD。具体来说，在节点N_x与电源端子之间设有初始化晶体管M5，通过其导通，节点N_x的电位被初始化。

通过初始化，电容器C₁、C₂的电荷被初始化为零。预充电被解除后开始放大。第1输出端子P_o1、第2输出端子P_o2上产生输出电压V₁、V₂时，若忽视寄生电容，则式（48）成立。

C₀（V_x－V₁）＝C₀（V_x－V₂）…（48）

针对式（48）求解V_x，则得到式（49）。

V_x＝（V₁＋V₂）／2…（49）

即，连接点N_x的电位V_x成为两个输出电压V_o1、V_o2的中点电压，同图15的电路一样，能将中点电压V与阈值电压比较。

此外，尾部电流源M0的栅极被输入控制时钟V_CLK。由此，能够在初始化状态下关断尾部电流源M0，故能进一步降低功耗。

图18的（b）的动态式差动放大器30b在图18的（a）的动态式差动放大器30a基础上还具有逻辑门40。逻辑门40将控制电路36的输出信号CNT与控制时钟V_CLK的逻辑积提供给尾部电流源M0的栅极。通过该结构，能更可靠地阻断第1负载电容器C_L1、第2负载电容器C_L2的充放电路径。此外，通过关断尾部电流源M0，第1输出端子P_o1、第2输出端子P_o2的电位不会下降到接地电位（0V）。因此，能比图18的（a）更加降低功耗。

图19的（a）、（b）是表示动态式差动放大器的另一具体例的电路图。在图19的（a）的动态式差动放大器30c中，控制电路36c由逻辑门构成。具体来说，控制电路36c是AND门。图19的（b）是表示控制电路36c的具体构成的电路图。控制电路36c包括NAND门42和设于其后级的反相器（NOT门）44。

NAND门42包括P沟道晶体管M_P1、M_P2、N沟道晶体管M_N1、M_N2、M_N3、M_N4。第1P沟道晶体管M_P1、第1N沟道晶体管M_N1、第2N沟道晶体管M_N2被依次叠加，使得在电源端子与接地端子之间形成第1路径。第2P沟道晶体管M_P2、第3N沟道晶体管M_N3、第4N沟道晶体管M_N4被依次叠加，使得在电源端子与接地端子之间形成与第1路径并联的第2路径。

第1P沟道晶体管M_P1、第1N沟道晶体管M_N1、第4N沟道晶体管M_N4的栅极被施加第1输入信号V₁。第2P沟道晶体管M_P2、第2N沟道晶体管M_N2、第3N沟道晶体管M_N3的栅极被施加第2输入信号V₂。NAND门42的输出端子与第1、第2P沟道晶体管M_P1、M_P2的漏极相连接。

将N沟道晶体管的平均漏极电流记作I_DN，将P沟道晶体管的平均漏极电流记作I_DP，则在微细晶体管中，电压-电流特性可以用式（50a）、（50b）来近似。

I_DN＝K_N（V_GS－V_TN）…（50a）

I_DP＝－K_P（V_GS－V_TP）…（50b）

NAND门42的输出在流过P沟道晶体管的全电流与流过N沟道晶体管的全电流相等时逻辑状态发生转变。因此，

I_DN＝K_N（V₁－V_TN）＋K_N（V₂－V_TN）

＝2・K_N｛（V₁＋V₂）／2－V_TN｝…（51a）

I_DP＝K_P（V_DD－V₁＋V_TP）＋K_P（V_DD－V₂＋V_TP）

＝2・K_P｛－（V₁＋V₂）／2＋V_DD＋V_TP｝…（51b）

由此可知，得到I_DN＝I_DP的输入电压V₁、V₂成为

（V₁＋V₂）／2＝（K_N・V_TN＋K_P・V_TP）／（K_N＋K_P）＋K_P／（K_N＋K_P）・V_DD…（52），输出逻辑状态在V₁与V₂的中点电压发生切换。通过像这样取代分压电容器C₁、C₂地使用图19的（b）所示的NAND门42，也能将中点电压与阈值电压Vth进行比较。

在图15～图19中表示了输入差动对32由N沟道MOSFET构成的情况，也可以与之相反地用P沟道MOSFET来构成。此时，只要将N沟道与P沟道对换，并使电源电压和接地电压全部反转，再根据需要使各晶体管的栅极信号反相即可。

在实施方式中，说明了控制电路36根据输出电压V_o1和V_o2的中点电压Vx而阻断负载电容器C_L1、C_L2的充放电路径的情况，但也可以用测定距放电开始的经过时间的定时器电路来构成。

图20是表示图15的动态式差动放大器30的变形例的电路图。在图15的动态式差动放大器30中，为设定输入晶体管M1、M2的动作电流而设有尾部电流源M0。作为尾部电流源M0的漏极源极间电压，需要0.2V以上，故难以在电源电压V_DD较低的状况下使用。因此，图20的动态式差动放大器30d由省略了图15的尾部电流源M0的模拟差动电路构成。输入晶体管M1、M2各自的漏极侧设有开关晶体管M5、M6，其导通和截止是被同步于控制时钟V_CLK地控制的。开关晶体管M5、M6在初始化状态下截止，在放大状态下导通。

在图20的动态式差动放大器30d中，通过控制输入晶体管M1和输入晶体管M2的栅极电压V_i1、V_i2，来控制输入晶体管M1、输入晶体管M2的动作电流。开关晶体管M5、M6作为以导通、截止两状态切换的开关来发挥功能，故在动作状态下它们的漏极源极间电压Vds实质上为零。因此，动态式差动放大器30d与图15相比，能以尾部电流源M0的漏极源极间电压Vds（≈0.2V）低的电源电压V_DD动作。

在图20中，也可以省略晶体管M5、M6，在应使它们截止的期间内控制栅极电压V_i1、V_i2，使得输入晶体管M1、M2截止。

此外，也可以组合图20和图18的（b）。此时，只要对图20的晶体管M5、M6的栅极输入图18的（b）的栅极40的输出即可。

在图15～图20中说明的动态式差动放大器能合适地适用于上述的A／D转换器，但并非限定其用途。动态式差动放大器能够适用于不被要求增益的绝对精度、但要求相对精度的各种各样的应用，能很好地降低功耗。

基于实施方式使用特定语句说明了本发明，但实施方式仅是表示本发明的原理、应用，在不脱离权利要求书所规定的本发明思想的范围内，实施方式可以有多种变形例及配置变更。

〔标号说明〕

100…A／D转换器、UCA…A型转换电路、UCB…B型转换电路、10…第1副A／D转换器、11a…第1放大电路、11b…第2放大电路、12a…第1开关电路、12b…第2开关电路、14a…第1放大器、14b…第2放大器、Ca…第1电容器串、Cb…第2电容器串、20…第2副A／D转换器、21a…第3放大电路、21b…第4放大电路、22aa…第3开关电路、22ab…第4开关电路、22ba…第5开关电路、22bb…第6开关电路、24a…第3放大器、24b…第4放大器、26…增益调整电路。

〔工业可利用性〕

本发明涉及流水线式A／D转换器。

Claims (24)

1.一种将模拟的输入电压转换成数字数据的A／D转换方法，其特征在于，包括：

将上述输入电压与多个阈值电压比较，判定其属于多个段的哪一段的第1步骤，

生成夹着上述输入电压所属的段的第1电压和第2电压的第2步骤，

通过以预定的公共电压为基准放大上述第1电压与上述输入电压的差分，来生成第3电压的第3步骤，

通过以上述公共电压为基准放大上述第2电压与上述输入电压的差分，来生成第4电压的第4步骤，

将上述第3电压与上述第4电压之间分割成多个段，判定上述公共电压属于多个段的哪一段的第5步骤，

生成夹着上述公共电压所属的段的第5电压和第6电压的第6步骤，

通过以上述公共电压为基准放大上述第5电压与上述公共电压的差分，来生成第7电压的第7步骤，以及

通过以上述公共电压为基准放大上述第6电压与上述公共电压的差分，来生成第8电压的第8步骤；

其中，上述第5步骤至第8步骤是被反复执行的步骤，

在从上述第8步骤返回到上述第5步骤时，将前次的第7步骤中所得到的第7电压作为接下来的第5步骤的第3电压来使用，将前次的第8步骤中所得到的第8电压作为接下来的第5步骤的第4电压来使用。

2.如权利要求1所述的A／D转换方法，其特征在于，

在上述第6步骤中，上述第5电压和上述第6电压分别是通过对上述第3电压和上述第4电压插值而生成的。

3.如权利要求1所述的A／D转换方法，其特征在于，

上述第1电压至第8电压分别是作为差动信号而生成的。

4.如权利要求3所述的A／D转换方法，其特征在于，

在上述第6步骤中，上述第5电压和上述第6电压是通过对上述第3电压和上述第4电压进行外插插值而生成的。

5.一种将模拟的输入电压转换成数字数据的流水线式A／D转换器，其特征在于，

包括被串联连接的A型转换电路、至少一个B型转换电路、以及比较器串；

上述A型转换电路包括：

第1副A／D转换器，将上述输入电压与多个阈值电压相比较，判定其属于多个段的哪一段，

第1放大电路，生成具有上述输入电压所属段的上限以上的电压水平的第1电压，并通过以预定的公共电压为基准放大上述第1电压与上述输入电压的差分，来生成第3电压，输出给后级的B型转换电路，

第2放大电路，生成具有上述输入电压所属段的下限以下的电压水平的第2电压，并通过以预定的公共电压为基准放大上述第2电压与上述输入电压的差分，来生成第4电压，输出给后级的B型转换电路；

上述B型转换电路包括：

第2副A／D转换器，将来自前级的上述第3电压与上述第4电压之间分割成多个段，判定上述公共电压属于多个段的哪一段，

第3放大电路，通过以上述公共电压为基准放大具有上述公共电压所属段的上限以上的电压水平的第5电压与上述公共电压的差分，来生成第7电压，并作为上述第3电压而输出到后级的B型转换电路，

第4放大电路，通过以上述公共电压为基准放大具有上述公共电压所属段的下限以下的电压水平的第6电压与上述公共电压的差分，来生成第8电压，并作为上述第4电压而输出到后级的B型转换电路；

上述比较器串将来自前级的B型转换电路的上述第3电压与上述第4电压之间分割成多个段，判定上述公共电压属于多个段的哪一段。

6.如权利要求5所述的A／D转换器，其特征在于，

上述第1放大电路包括：

第1电容器串，包含多个第1电容器，并且其各自的第1端子被共连起来，

第1开关电路，在采样状态下对上述第1电容器串的第2端子施加上述输入电压，在插值放大状态下对上述第1电容器串中的与上述第1副A／D转换器的判定结果相应个数的第1电容器的第2端子施加基准电压，

第1开关，被设在上述第1电容器串的上述第1端子与固定电压端子之间，在采样状态下导通，在插值放大状态下关断，

第1放大器，其第1输入端子被输入上述公共电压，其第2输入端子与上述第1电容器串的上述第1端子相连接；

上述第2放大电路包含第2电容器串、第2开关电路、第2开关、第2放大器，其结构与上述第1放大电路相同。

7.如权利要求5或6所述的A／D转换器，其特征在于，

上述第3放大电路和上述第4放大电路通过对上述第3电压和上述第4电压插值而生成上述第5电压和上述第6电压。

8.如权利要求7所述的A／D转换器，其特征在于，

上述第3放大电路包括：

第3电容器串，包含多个第3电容器，其各自的第1端子被共连起来，

第4电容器串，包含多个第4电容器，其各自的第1端子被共连于上述第3电容器串的上述第1端子，

第3开关电路，在采样状态下对上述第3电容器串的第2端子施加上述第3电压，在插值放大状态下对上述第3电容器串中的与上述第2副A／D转换器的判定结果相应个数的第3电容器的第2端子施加固定电压，

第4开关电路，在采样状态下对上述第4电容器串的第2端子施加上述第4电压，在插值放大状态下对上述第4电容器串中的与上述第2副A／D转换器的判定结果相应个数的第4电容器的第2端子施加固定电压，

第3开关，被设在上述第3电容器串和上述第4电容器串的被共连的上述第1端子与固定电压端子之间，在采样状态下导通，在插值放大状态下关断，

第3放大器，其第1输入端子被输入上述公共电压，其第2输入端子与上述第3电容器串和上述第4电容器串的被共连的上述第1端子相连接；

上述第4放大电路包含第5电容器串、第6电容器串、第5开关电路、第6开关电路、第4开关、第4放大器，其结构与上述第3放大电路相同。

9.如权利要求8所述的A／D转换器，其特征在于，

上述第3开关电路在插值放大状态下对上述第3电容器串施加上述固定电压时，将来自前级的上述第3电压作为该固定电压施加，上述第4开关电路在插值放大状态下对上述第4电容器串施加上述固定电压时，将来自前级的上述第4电压作为该固定电压施加，由此消除前级的转换电路的放大器的偏置电压。

10.如权利要求8所述的A／D转换器，其特征在于，

上述第1放大电路至上述第4放大电路是以差动形式构成的。

11.如权利要求10所述的A／D转换器，其特征在于，

上述第3放大电路、上述第4放大电路通过组合上述第3电压的正相信号和反相信号、上述第4电压的正相信号和反相信号，来基于上述第3电压和上述第4电压的内插插值或外插插值而生成上述第5电压和上述第6电压。

12.如权利要求11所述的A／D转换器，其特征在于，

上述第3开关电路在采样状态下对上述第3电容器串的第2端子施加上述第3电压的正相信号或反相信号；

上述第4开关电路在采样状态下对上述第4电容器串的第2端子施加上述第4电压的正相信号或反相信号。

13.如权利要求8所述的A／D转换器，其特征在于，

上述B型转换电路还包括可数字地控制上述第3放大器和上述第4放大器的增益的增益调整部。

14.如权利要求5所述的A／D转换器，其特征在于，还包括：

输入开关，被设于上述B型转换电路的前级，将上述第3电压和第4电压对调地提供给上述B型转换电路，

输出开关，被设于上述B型转换电路的后级，将上述第7电压、上述第8电压对调地输出给后级的B型转换电路。

15.如权利要求6所述的A／D转换器，其特征在于，

上述第1放大器和上述第2放大器分别包含动态式差动放大器；

上述动态式差动放大器包括：

第1、第2输入端子，

第1、第2输出端子，

被设在上述第1输出端子与固定电压端子之间的第1负载电容器，

被设在上述第2输出端子与固定电压端子之间的第2负载电容器，

对上述第1、第2负载电容器的电荷进行初始化的初始化电路，

包含第1、第2输入晶体管的输入差动对，该第1、第2输入晶体管分别以上述第1、第2负载电容器为负载，并且各自的控制端子分别与上述第1、第2输入端子相连接，

在上述第1输出端子和上述第2输出端子各自的电位的中点电压达到预定的阈值电压时，阻断上述第1、第2负载电容器的充放电路径的控制电路。

16.如权利要求8所述的A／D转换器，其特征在于，

上述第3放大器和上述第4放大器分别包含动态式差动放大器；

上述动态式差动放大器包括：

第1、第2输入端子，

第1、第2输出端子，

被设在上述第1输出端子与固定电压端子之间的第1负载电容器，

被设在上述第2输出端子与固定电压端子之间的第2负载电容器，

对上述第1、第2负载电容器的电荷进行初始化的初始化电路，

包含第1、第2输入晶体管的输入差动对，该第1、第2输入晶体管分别以上述第1、第2负载电容器为负载，并且各自的控制端子分别与上述第1、第2输入端子相连接，

在上述第1输出端子和上述第2输出端子各自的电位的中点电压达到预定的阈值电压时，阻断上述第1、第2负载电容器的充放电路径的控制电路。

17.如权利要求15或16所述的A／D转换器，其特征在于，还包括：

被设在上述第1负载电容器与上述第1输入晶体管之间的第1开关，和

被设在上述第2负载电容器与上述第2输入晶体管之间的第2开关；

上述控制电路通过使上述第1、第2开关关断，来阻断上述第1、第2负载电容器的充放电路径。

18.如权利要求15至17的任一项所述的A／D转换器，其特征在于，

上述动态式差动放大器还包括对上述输入差动对提供尾部电流的尾部电流源；

上述控制电路通过使上述尾部电流源关断，来阻断上述第1、第2负载电容器的充放电路径。

19.如权利要求15至18的任一项所述的A／D转换器，其特征在于，

上述控制电路包括：

被串联地设在上述第1输出端子与上述第2输出端子之间的第1、第2分压电容器，和

将上述第1、第2分压电容器的连接点的电位与预定的阈值电压进行比较的比较器。

20.如权利要求19所述的A／D转换器，其特征在于，

上述比较器包括接受电源电压和接地电压作为电源的反相器。

21.如权利要求19所述的A／D转换器，其特征在于，

上述初始化电路将上述第1、第2分压电容器的连接点的电位初始化为与上述第1、第2输出端子相同的电位。

22.如权利要求21所述的A／D转换器，其特征在于，

上述控制电路包括接受上述第1负载电容器和上述第2负载电容器各自的电位的NAND门，根据上述NAND门的输出而阻断上述第1、第2负载电容器的充放电路径；

上述NAND门包括：

被依次叠加于电源端子与接地端子之间以形成第1路径的第1P沟道晶体管、第1N沟道晶体管、第2N沟道晶体管，和

被依次叠加于电源端子与接地端子之间以形成与第1路径并联的第2路径的第2P沟道晶体管、第3N沟道晶体管、第4N沟道晶体管；

上述第1P沟道晶体管、第1、第4N沟道晶体管的栅极被施加第1输入信号；

上述第2P沟道晶体管、第2、第3N沟道晶体管的栅极被施加第2输入信号；

上述NAND门的输出端子与上述第1、第2P沟道晶体管的漏极相连接。

23.一种动态式差动放大器，其特征在于，包括：

第1、第2输入端子，

第1、第2输出端子，

被设在上述第1输出端子与固定电压端子之间的第1负载电容器，

被设在上述第2输出端子与固定电压端子之间的第2负载电容器，

对上述第1、第2负载电容器的电荷进行初始化的初始化电路，

包含第1、第2输入晶体管的输入差动对，所述第1、第2输入晶体管分别以上述第1、第2负载电容器为负载，并且其各自的控制端子分别与上述第1、第2输入端子相连接，

在上述第1输出端子和上述第2输出端子各自的电位的中点电压达到预定的阈值电压时，阻断上述第1、第2负载电容器的充放电路径的控制电路。

24.如权利要求23所述的动态式差动放大器，其特征在于，还包括：

被设在上述第1负载电容器与上述第1输入晶体管之间的第1开关，和

被设在上述第2负载电容器与上述第2输入晶体管之间的第2开关；

上述控制电路通过使上述第1、第2开关关断，来阻断上述第1、第2负载电容器的充放电路径。

Images