CN107733432B - 高精度电荷域流水线adc共模电荷误差校准系统 - Google Patents

高精度电荷域流水线adc共模电荷误差校准系统 Download PDF

Info

Publication number
CN107733432B
CN107733432B CN201711106584.0A CN201711106584A CN107733432B CN 107733432 B CN107733432 B CN 107733432B CN 201711106584 A CN201711106584 A CN 201711106584A CN 107733432 B CN107733432 B CN 107733432B
Authority
CN
China
Prior art keywords
common mode
circuit
charge
semiconductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711106584.0A
Other languages
English (en)
Other versions
CN107733432A (zh
Inventor
魏敬和
陈珍海
于宗光
苏小波
吕海江
钱宏文
薛颜
孙剑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 58 Research Institute
Original Assignee
CETC 58 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 58 Research Institute filed Critical CETC 58 Research Institute
Priority to CN201711106584.0A priority Critical patent/CN107733432B/zh
Publication of CN107733432A publication Critical patent/CN107733432A/zh
Application granted granted Critical
Publication of CN107733432B publication Critical patent/CN107733432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本发明涉及一种高精度电荷域流水线ADC共模电荷误差校准系统，其包括电荷域流水线ADC电路，所述电荷域流水线ADC电路包括N级子传输电路，电荷域流水线ADC电路中的N级子传输电路间依次连接，每个子传输电路包括两个并列的数模混合控制型电荷传输电路BCT；还包括共模电荷检测装置、共模前馈装置、检测处理电路、M位调整寄存器组、共模校准控制器以及共模电荷调整装置，其中，共模电荷检测装置包括K路相互独立的共模电荷检测电路，共模前馈装置包括K路相互独立的共模前馈电路，M位调整寄存器组包括K路相互独立的M位调整寄存器，共模电荷调整装置包括K路相互独立的共模电荷调整电路；本发明能提高电荷域流水线模数转换器的性能。

Description

高精度电荷域流水线ADC共模电荷误差校准系统
技术领域
本发明涉及一种校准系统，尤其是一种高精度电荷域流水线ADC共模电荷误差校准系统，属于微电子的技术领域。
背景技术
随着数字信号处理技术的不断发展，电子系统的数字化和集成化是必然趋势。然而现实中的信号大都是连续变化的模拟量，需经过模数转换变成数字信号方可输入到数字系统中进行处理和控制，因而模数转换器（ADC）在未来的数字系统设计中是不可或缺的组成部分。在宽带通信、数字高清电视和雷达等应用领域，系统要求模数转换器同时具有非常高的采样速率和分辨率。这些应用领域的便携式终端产品对于模数转换器的要求不仅要高采样速率和高分辨率，其功耗还应该最小化。
目前，能够同时实现高采样速率和高分辨率的模数转换器结构为流水线结构模数转换器。流水线结构是一种多级的转换结构，每一级使用低精度的基本结构的模数转换器，输入信号经过一级级的处理，最后由每级的结果组合生成高精度的输出。流水线结构模数转换器基本思想就是把总体上要求的转换精度平均分配到每一级,每一级的转换结果合并在一起可以得到最终的转换结果。由于流水线结构模数转换器可以在速度、功耗和芯片面积上实现最好的折中，因此在实现较高精度的模数转换时仍然能保持较高的速度和较低的功耗。
现有比较成熟的实现流水线结构模数转换器的方式是基于开关电容技术的流水线结构，基于该技术的流水线模数转换器中采样保持电路和各个子级电路的工作也都必须使用高增益和宽带宽的运算放大器。这些高增益和宽带宽运算放大器的使用限制了开关电容流水线模数转换器的速度和精度，成为该类模数转换器性能提高的主要限制瓶颈，并且精度不变的情况下模数转换器功耗水平随速度的提高呈直线上升趋势。要降低基于开关电容电路的流水线模数转换器的功耗水平，最直接的方法就是减少或者消去高增益和超宽带宽的运算放大器的使用。
电荷域流水线模数转换器就是一种不使用高增益和超宽带宽的运算放大器的模数转换器，该结构模数转换器具有低功耗特性同时又能实现高速度和高精度。电荷域流水线模数转换器采用电荷域信号处理技术。电路中，信号以电荷包的形式表示，电荷包的大小代表不同大小的信号量，不同大小的电荷包在不同存储节点间的存储、传输、加/减、比较等处理实现信号处理功能。通过采用周期性的时钟来驱动控制不同大小的电荷包在不同存储节点间的信号处理便可以实现模数转换功能。然而，其面临的一个突出问题是其性能易受共模电荷误差的影响而产生性能恶化。
公开号为CN102394650A的专利文件提出了一种伪差动辅助型电荷传输电路，可抑制PVT波动对电荷传输引起的共模电荷误差的影响。公开号为CN101882929A的专利文件提出了一种针对输入共模误差的数模混合补偿技术，以解决输入信号所引起的共模误差对电荷域ADC性能的影响。然而精度14位以上的电荷域流水线ADC目前还未有文献报道。因此，为进一步提升电荷域流水线ADC的精度，其共模电荷误差需要更高精度的控制和校准。
发明内容
本发明的目的是克服现有技术中存在的不足，提供一种高精度电荷域流水线ADC共模电荷误差校准系统，其能提高电荷域流水线模数转换器的性能。
按照本发明提供的技术方案，所述高精度电荷域流水线ADC共模电荷误差校准电路，包括电荷域流水线ADC电路，所述电荷域流水线ADC电路包括N级子传输电路，电荷域流水线ADC电路中的N级子传输电路间依次连接，每个子传输电路包括两个并列的数模混合控制型电荷传输电路BCT；
还包括共模电荷检测装置、共模前馈装置、检测处理电路、M位调整寄存器组、共模校准控制器以及共模电荷调整装置，其中，共模电荷检测装置包括K路相互独立的共模电荷检测电路，共模前馈装置包括K路相互独立的共模前馈电路，M位调整寄存器组包括K路相互独立的M位调整寄存器，共模电荷调整装置包括K路相互独立的共模电荷调整电路；
电荷域流水线ADC电路中前K级子传输电路相应的差分输出端与共模电荷检测装置内K路共模电荷检测电路的差分电荷输入端一一对应连接，共模电荷检测装置内K路共模电荷检测电路与共模前馈装置内K路共模前馈电路一一对应连接，且共模电荷检测装置内K路共模电荷检测装置的输出端均与检测处理电路连接；
检测处理电路与共模校准控制器连接，共模校准控制器与M位调整寄存器组内K路M位调整寄存器的输入端连接，M位调整寄存器组内K路M位调整寄存器与共模电荷调整装置内K路共模电荷调整电路一一对应连接，共模电荷调整装置内K路共模电荷调整电路与电荷域流水线ADC电路内前K级子传输电路相应的第二共模调整信号输入端一一对应连接；
共模前馈装置内前K路共模前馈电路与电荷域流水线ADC电路内第二级至第（K+1）级子传输电路相应的第一共模调整信号输入端一一对应连接，N为大于1的正整数，K为小于N-1的正整数，M位大于1的正整数。
所述共模校准控制器能产生校准控制信号以及正常工作控制信号，共模校准控制器产生校准工作信号时，能进入校准模式；在产生正常工作控制型号时，能进入正常工作模式，并且先进入校准模式后进入正常工作模式；
进入校准模式时，模校准控制器通过校准控制信号将被检测电荷域流水线ADC电路内的第一级子传输电路的差分输入端短接，并连接到输入共模电压；共模电荷检测装置内K个共模电荷检测电路被开启，K个共模电荷检测电路对应的输出依次被检测处理电路进行统计处理，然后由共模校准控制器进行运算，并根据运算结果，依次对M位调整寄存器组内K个M位调整寄存器进行赋值；共模电荷调整装置内K路共模电荷调整电路根据K路M位调整寄存器的M位数字码产生相应的补偿电压，通过补偿电压控制相连接的级子传输电路的共模电荷量；
共模校准控制器开启共模前馈装置内K个共模前馈电路，以利用K个共模前馈电路分别对电荷域流水线ADC电路的第二级子传输电路至电荷域流水线ADC电路的第（K+1）级子传输电路进行一一对应的前馈补偿；
在对子传输电路进行前馈补偿后，共模校准控制器通过校准控制信号将第一级子传输电路的差分输入端从共模电平切换到采样保持电路，以进入正常工作模式；进入正常模式后，共模校准控制器和检测处理电路进入休眠模式。
所述共模电荷检测电路包括第一电荷检测器、第二电荷检测器、第三电荷检测器以及第四电荷检测器，第一电荷检测器、第四电荷检测器分别连接子传输电路的差分电荷输出端；第一电荷检测器的输出端与采样开关S1的一端连接，采样开关S1的另一端与电容C1的一端以及采样开关S2的一端连接，采样开关S2的另一端与第二电荷检测器的输出端连接，第二电荷检测器的输入端与基准信号R p连接，第三电荷检测器的输入端与基准信号Rn连接，第三电荷检测器的输出端与采样开关S3的一端连接，采样开关S3的另一端与电容C2的一端以及采样开关S4的一端连接，采样开关S4的另一端与第四电荷检测器的输出端连接，电容C1的另一端与采样开关S5的一端以及全差分放大器的正输入端连接，电容C2的另一端与采样开关S6以及全差分放大器的负输入端连接，采样开关S6的另一端与采样开关S5的另一端连接，且采样开关S5的另一端以及采样开关S6的另一端接电压VSet；
第一电荷检测器、第四电荷检测器、采样开关S1、采样开关S4连接第二时钟Φ2，第二电荷检测器、第三电荷检测器、采样开关S2、采样开关S3、采样开关S5以及采样开关S6连接第一时钟Φ1，第一时钟Φ1与第二时钟Φ2相互不交叠。
共模前馈电路包括PMOS电流镜电路、差分输入对、电流镜偏置电路、前馈调整NMOS管M1FF和前馈调整NMOS管M2FF；
所述PMOS电流镜电路包括PMOS管M3及PMOS管M4，所述PMOS管M3的栅极端与PMOS管M3的漏极端、PMOS管M4的栅极端相连，PMOS管M3、PMOS管M4的源极端相互连接后接电源；PMOS管M3的栅极端、PMOS管M3的漏极端均与复位MOS管Ms1的漏极端相连，PMOS管M4的漏极端与复位MOS管Ms2的漏极端相连；复位MOS管Ms1和复位MOS管Ms2的栅极连接到第一时钟Ф1：
所述差分输入对包括MOS管M1及MOS管M2；所述MOS管M1的漏极端与复位MOS管Ms1的源极端相连；所述MOS管M2的漏极端与复位MOS管Ms2的源极端相连；所述MOS管M1的源极端通过源极电阻R1与MOS管M5的漏极端相连，且MOS管M2的源极端通过源极电阻R2与MOS管M5的漏极端相连；MOS管M5的栅极端与MOS管M8的栅极端、MOS管M8的漏极端连接，MOS管M5的源极端与MOS管M6的漏极端连接，MOS管M6的源极端接地，MOS管M6的栅极端与MOS管M7的栅极端以及MOS管M7的栅极端以及MOS管M7的漏极端连接，MOS管M7的源极端以及MOS管M8的源极端接地。MOS管M7的漏极端接偏置电流Ib2，MOS管M8的漏极端接偏置电流Ib1；
MOS管M1的栅极端与第一输出误差信号CM信号相连，MOS管M2的栅极端与第二输出误差信号号CMn相连，PMOS管M4的漏极端还与前馈调整NOMS管M1FF的栅极端、前馈调整NMOS管M2FF的栅极端连接，前馈调整NOMS管M1FF的源极端、前馈调整NMOS管M2FF的源极端均接地。
检测处理电路包括一个16位计数器、一个带脉冲吞咽的16位计数器、一个K：1选择器、第一8：1选择器、第二8：1选择器，16:1选择器、一个吞咽脉冲控制电路、一个复位信号产生电路、一个扫描序列发生器、一个窗口信号发生器、一个信号对比电路以及一个读出控制器；
输入复位信号连接到带脉冲吞咽的16位计数器的第一复位端和复位信号产生电路的复位端；K：1选择器的K个输入端分别连接到K个共模电荷检测电路的输出端，K：1选择器的输出端连接到第二8:1选择器的数据输入端；第二8:1选择器的控制输入端连接到共模选择控制信号，第二8:1选择器的使能端连接到带脉冲吞咽的16位计数器的第二复位端；带脉冲吞咽的16位计数器的第三输入端连接到吞咽脉冲控制电路的输出端，带脉冲吞咽的16位计数器的第四输入端连接到输入时钟，带脉冲吞咽的16位计数器的输出端连接到16:1选择器的数据输入端和读出控制器的数据输入端；16:1选择器的控制信号输入端连接到扫描序列发生器的输出端，16:1选择器的数据输出端连接到信号对比电路的第一数据输入端；信号对比电路的第二数据输入端连接到窗口信号发生器的输出端，信号对比电路的输出端即输出标志信号SGN；读出控制器的输出端即输出状态信号B3；复位信号产生电路的输出端同时连接到吞咽脉冲控制电路的复位信号输入端、扫描序列发生器的复位信号输入端和16位计数器的复位信号输入端；16位计数器的第一输入端连接到输入时钟，16位计数器的低4位输出端连接到吞咽脉冲控制电路的控制信号输入端，16位计数器的高8位输出端连接到第一8:1选择器数据信号输入端；第一8:1选择器的输出端连接到复位信号产生电路的数据输入端。
本发明的优点：能够自动检测电荷域流水线模数转换器中的共模电荷误差，并对该共模电荷误差进行精确补偿，以克服共模电荷误差对现有电荷域流水线模数转换器的动态性能的限制，进一步提高现有电荷域流水线模数转换器的转换性能。
附图说明
图1为本发明高精度电荷域流水线ADC共模电荷误差校准电路的结构原理图。
图2为本发明中共模电荷检测电路的一种实现。
图3为本发明中共模前馈电路的一种实现。
图4为本发明中检测处理电路的一种实现。
图5为本发明共模调整电路的一种具体实现。
附图标记说明：1-共模校准控制器、2-检测处理电路、3-共模前馈电路、4-共模电荷检测电路、5-电荷域流水线ADC电路、6-子级传输电路、7-共模电荷调整电路、8-M位调整寄存器、9-第一电荷检测器、10-第二电荷检测器、11-第三电荷检测器、12-第四电荷检测器、13-K:1选择器、14-第二8:1选择器、15-带脉冲吞咽的16位计数器、16-16：1选择器、17-信号比对电路、18-读出控制器、19-窗口信号发生器、20-扫描序列发生器、21-吞咽脉冲控制电路、22-复位信号产生电路、23-第一8:1选择器、24-16位计数器、25-输出缓冲运算放大器、26-DAC模块以及27-全差分运算放大器。
具体实施方式
下面结合具体附图和实施例对本发明作进一步说明。
电荷域ADC各级流水线子级电路的共模电荷的误差来源于三个方面：1）、各级BCT（数模混合控制型电荷传输电路）的关断点电压随PVT变化带来的共模电荷误差；2）、输入共模电平波动引起的共模电荷误差；3）、各流水线子级电路中的电容失配和基准电压随PVT变化引起的共模电荷误差波动。为了抑制这些误差，本发明采取了多项措施来保证整个ADC的共模电荷处在正确的范围。
如图1所示，为本发明高精度电荷域流水线ADC模数转换器共模电荷误差校准电路的结构框图，具体实施时，共模电荷误差的抑制首先需要正确检测出共模电荷误差的大小，再采取相应的措施来进行误差校准。整个共模电荷误差的校准工作受共模校准控制器1控制，针对上述由电容适配和基准电压随PVT变化引起的共模电荷误差的校准补偿为前台校准方式，针对其余的共模电荷误差的补偿为实时方式。
本发明包括共模电荷检测装置、共模前馈装置、检测处理电路2、共模校准控制器1、M位调整寄存器组、共模电荷调整装置以及电荷域流水线ADC电路5，其中，电荷域流水线ADC电路5包括N级子传输电路6，每级子传输电路6包括数模混合控制型电荷传输电路BCTn以及数模混合控制型电荷传输电路BCTp，共模电荷调整装置包括K路相互独立的共模电荷调整电路7，M位调整寄存器组包括K路相互独立的M位调整寄存器8，共模前馈装置包括K路相互独立的共模前馈电路3，共模电荷检测装置包括K路相互独立的共模电荷检测电路4，N为大于1的正整数，K为小于N-1的正整数，M为大于1的正整数。
具体地：被校准电荷域流水线ADC电路5中，第1级子传输电路6的差分输出端Q out1,p 、差分输出端Q out1,n 分别连接到共模电荷检测装置中第一路共模电荷检测电路4的差分电荷输入端，所述第一路共模电荷检测电路4的输出端CM1同时连接到检测处理电路2的第1输入端和共模前馈装置内第一路共模前馈电路3的输入端；被校准电荷域流水线ADC电路5中，第2级子传输电路6的差分输出端Q out2,p 、差分输出端Q out2,n 分别连接到共模电荷检测装置中第二路共模电荷检测电路4的差分电荷输入端，所述第二路共模电荷检测电路4的输出端CM2同时连接到检测处理电路2的第2输入端和共模前馈装置中第二路共模前馈电路3的输入端；被校准电荷域流水线ADC电路5中，第K级子传输电路6的差分输出端Q outK,p 、差分输出端Q outK,n 分别连接到共模电荷检测装置中第K路的共模电荷检测电路4的差分电荷输入端，所述第K路的共模电荷检测电路4的输出端CMK同时连接到检测处理电路2的第K输入端和共模前馈装置中第K路共模前馈电路3的输入端；共模前馈装置中第一路共模前馈电路3的输出端Vf1连接到第二级子传输电路6的第一共模调整信号输入端，共模前馈装置中第二路共模前馈电路3的输出端Vf2连接到第三级子传输电路6的第一共模调整信号输入端，共模前馈装置中第K路共模前馈电路3的输出端VfK连接到第（K+1）路子传输电路6的第一共模调整信号输入端。上述N级子传输电路6间依次连接，上述只是描述了部分连接，在具体实施时，与共模电荷检测装置、共模前馈装置间的连接配合，都采用连续的，即前K个子传输电路6与共模电荷检测装置中K个共模电荷检测电路4一一对应连接配合，共模前馈装置内的K个共模前馈电路3与第二个子传输电路6至第（K+1）个子传输电路6一一对应连接配合。
由于每个子传输电路6同时包括数模混合控制型电荷传输电路BCTn以及数模混合控制型电荷传输电路BCTp，因此，共模前馈装置中的共模前馈电路3的输出端同时连接到数模混合控制型电荷传输电路BCTn的第一共模调整信号输入端以及数模混合型电荷传输电路BCTp的第一共模调整信号输入端。
检测处理电路2的输出端连接到共模校准控制器1的检测信号输入端；共模校准控制器1的校准信号输出端用于控制被校准电荷域ADC电路5的工作模式，共模校准控制器1的第一组M位补偿码输出端连接到M位调整寄存器组内第一路M位调整寄存器8的信号输入端，共模校准控制器1的第二组M位补偿码输出端连接到M位调整寄存器组内第二路M位调整寄存器8的信号输入端，共模校准控制器1的第K组M位补偿码输出端连接到M位调整寄存器内第K路M位调整寄存器8的信号输入端；M位调整寄存器组内第一路M位调整寄存器8的信号输出端连接到共模电荷调整装置内第一路共模电荷调整电路7的控制信号输入端，M位调整寄存器组内第二路M位调整寄存器8的信号输出端连接到共模电荷调整装置内第二路共模电荷调整电路7的控制信号输入端，M位调整寄存器组内第K路M位调整寄存器8的信号输出端连接到共模电荷调整装置内第K路共模电荷调整电路7的控制信号输入端。
共模电荷电路装置内第一路共模电荷调整电路7的控制信号输出端Vadj1同时连接到第一级子传输电路6内数模混合控制型电荷传输电路BCT1n的第二共模调整信号输入端以及数模混合控制型电荷传输电路BCT1p的第二共模调整信号输入端；共模电荷调整装置内第二路共模电荷调整电路7的控制信号输出端Vadj2同时连接到第二级子传输电路6内数模混合控制型电荷传输电路BCT2n的第二共模调整信号输入端和数模混合控制型电荷传输电路BCT2p的第二共模调整信号输入端；共模电荷调整装置内第K路共模电荷调整电路7的控制信号输出端VadjK同时连接到第K级子传输电路6内数模混合控制型电荷传输电路BCTKn的第二共模调整信号输入端以及数模混合控制型电荷传输电路BCTKp的第二共模调整信号输入端；其中M为正整数。具体实施时，共模电荷调整装置内K个共模电荷调整电路7分别与电荷域ADC电路5中前K个子传输电路6一一对应连接。
共模电荷误差的校准工作开始时，被检测电荷域流水线ADC电路5首先进入校准模式，共模校准控制器1通过校准控制信号将被检测电荷域流水线ADC电路5的第一级子传输电路6的差分输入端短接，并连接到输入共模电压，此时输入共模电荷误差对电荷域流水线ADC电路5的影响可以忽略。紧接着，共模电荷检测装置内K个共模电荷检测电路4被开启，K个共模电荷检测电路4对应的输出依次被检测处理电路2进行统计处理，然后由共模校准控制器1进行运算，并根据运算结果，依次对M位调整寄存器组内K个M位调整寄存器8进行赋值。共模校准控制器1每次运算仅产生1位数值，因此完成1个M位调整寄存器8的赋值，共模校准控制器1需要计算M次，M次运算遵循的搜索方式为二分法查找方式；共模电荷调整装置内第一路共模电荷调整电路7根据第一路M位调整寄存器8的M位数字码产生补偿电压Vadj1，通过补偿电压Vadj1控制第一级子传输电路6的共模电荷量；校准次序采用从前级向后级依次校准的方式，依次产生补偿电压Vadj2，……，补偿电压VadjK，并保持不变。最后，共模校准控制器1开启共模前馈装置内K个共模前馈电路3，以利用K个共模前馈电路3分别对电荷域流水线ADC电路5的第二级子传输电路6至电荷域流水线ADC电路5的第（K+1）级子传输电路6进行一一对应的前馈补偿，共模校准控制器1通过校准控制信号将第一级子传输电路6的差分输入端从共模电平切换到采样保持电路（采样保持电路的输出是得到差分信号Vip与差分信号Vin）的输出。被检测电荷域流水线ADC电路5结束共模电荷校准模式，进入正常工作模式，共模校准控制器1和检测处理电路2进入休眠模式以降低功耗。
如图2所示，共模电荷检测电路4采用全差分结构实现，以第K路的共模电荷检测电路4为例，具体地，共模电荷检测电路4包括第一电荷检测器9、第二电荷检测器10、第三电荷检测器11以及第四电荷检测器12，第一电荷检测器9、第四电荷检测器12分别连接第K级子传输电路6的差分电荷输出端Q outK,p 、全差分电荷输出端Q outK,n ；第一电荷检测器9的输出端与采样开关S1的一端连接，采样开关S1的另一端与电容C1的一端以及采样开关S2的一端连接，采样开关S2的另一端与第二电荷检测器10的输出端连接，第二电荷检测器10的输入端与基准信号R p连接，第三电荷检测器11的输入端与基准信号Rn连接，第三电荷检测器11的输出端与采样开关S3的一端连接，采样开关S3的另一端与电容C2的一端以及采样开关S4的一端连接，采样开关S4的另一端与第四电荷检测器12的输出端连接，电容C1的另一端与采样开关S5的一端以及全差分放大器27的正输入端连接，电容C2的另一端与采样开关S6以及全差分放大器27的负输入端连接，采样开关S6的另一端与采样开关S5的另一端连接，且采样开关S5的另一端以及采样开关S6的另一端接电压VSet。
第一电荷检测器9、第四电荷检测器12、采样开关S1、采样开关S4连接第二时钟Φ2，第二电荷检测器10、第三电荷检测器11、采样开关S2、采样开关S3、采样开关S5以及采样开关S6连接第一时钟Φ1，第一时钟与第二时钟相互不交叠。
具体地，对于电荷信号的采样，若采用传统的开关电容电压采样，则MOS采样开关管的一端会直接连接到差分电荷存储节点，一旦采样开关另外一端存在一个电荷注入和泄放通道，则差分电荷存储节点上所存储的电荷会通过MOS采样开关管和采样开关另外一端的电路发生电荷分享作用，使差分电荷存储节点上的电荷Q outK,p 和电荷Q outK,n 发生变化，从而引起检测误差。
为避免该检测误差，本发明实施例中，通过采用电荷检测器对电荷信号进行检测，保证电荷存储节点不存在电荷注入和泄放通道，实现对电荷信号的准确采样和放大。在对电荷信号Q outK,p 、电荷信号Q outK,n 以及基准信号R p、基准信号R n进行检测得到电压信号之后，通过相应的采样开关以及电容C1、电容C2进行进一步的采样，得到差分电压信号V i+和V i-，经过全差分放大器27放大比较得到第一输出误差信号CMK和第二输出误差信号CMKn。
图2中的虚线框中示出了第四电荷检测器12的具体原理图，为一个由时钟控制的源跟随器电路，当然，第一电荷检测器9、第二电荷检测器10、第三电荷检测器11与第四电荷检测器12采用相同的电路结构。第四电荷检测器12包括NMOS管M21、NMOS管M22以及NMOS管M23，NMOS管M21的源极端接地，NMOS管M21的漏极端与NMOS管M22的源极端连接，NMOS管M22的NMOS管M23的源极端连接，NMOS管M23的漏极端与电源连接，NMOS管M21的栅极端与偏置电压Vb连接，NMOS管M22的栅极端与第二时钟Ф2连接，NMOS管M23的栅极端接收电荷信号Q outK,n 。NMOS管M21的漏极端与NMOS管M22的源极端连接后形成输出端Voutn。
本发明实施例中，当第二时钟Ф2为高时，第四电荷检测器12处于导通正常检测状态，电荷信号Q outK,n 的变化将会通过源跟随器响应，得到输出电压信号V outn；当第二时钟Ф2为低时，第四电荷检测器12处于关断不工作状态，输出电压信号Voutn被拉到地。考虑到源跟随器会产生的压降，NMOS管M23采用了低阈值NMOS管实现。对于全差分放大器27，采用现有已非常成熟的差分电压比较器便可以完成。
如图3所示，为以第K路的共模前馈电路3为例的电路原理图，共模前馈电路3包括PMOS电流镜电路、差分输入对、电流镜偏置电路、前馈调整NMOS管M1FF和前馈调整NMOS管M2FF。
所述PMOS电流镜电路包括PMOS管M3及PMOS管M4，所述PMOS管M3的栅极端与PMOS管M3的漏极端、PMOS管M4的栅极端相连，PMOS管M3、PMOS管M4的源极端相互连接后接电源；PMOS管M3的栅极端、PMOS管M3的漏极端均与复位MOS管Ms1的漏极端相连，PMOS管M4的漏极端与复位MOS管Ms2的漏极端相连；复位MOS管Ms1和复位MOS管Ms2的栅极连接到第二时钟Ф1。
所述差分输入对包括MOS管M1及MOS管M2；所述MOS管M1的漏极端与复位MOS管Ms1的源极端相连；所述MOS管M2的漏极端与复位MOS管Ms2的源极端相连；所述MOS管M1的源极端通过源极电阻R1与MOS管M5的漏极端相连，且MOS管M2的源极端通过源极电阻R2与MOS管M5的漏极端相连；MOS管M5的栅极端与MOS管M8的栅极端、MOS管M8的漏极端连接，MOS管M5的源极端与MOS管M6的漏极端连接，MOS管M6的源极端接地，MOS管M6的栅极端与MOS管M7的栅极端以及MOS管M7的栅极端以及MOS管M7的漏极端连接，MOS管M7的源极端以及MOS管M8的源极端接地。MOS管M7的漏极端接偏置电流Ib2，MOS管M8的漏极端接偏置电流Ib1。
MOS管M1的栅极端与输入信号CMK信号相连， MOS管M2的栅极端与输入信号CMKn相连，PMOS管M4的漏极端还与前馈调整NOMS管M1FF的栅极端、前馈调整NMOS管M2FF的栅极端连接，前馈调整NOMS管M1FF的源极端、前馈调整NMOS管M2FF的源极端均接地。
本发明实施例中，输入差分对MOS管M1和MOS管M2工作在线性区，MOS管M5与MOS管M6形成NMOS电流镜，MOS管M7与MOS管M8形成NMOS电流。前馈调整NMOS管M1FF和前馈调整NMOS管M2FF的栅极端均连接到共模补偿控制电压VFF，前馈调整NMOS管M1FF和前馈调整NMOS管M2FF的源极均连接到地，前馈调整NMOS管M1FF和前馈调整NMOS管M2FF的漏极分别连接到数模混合控制型高精度电荷传输电路BCT（K+1）n的第一共模调整信号输入端和数模混合控制型高精度电荷传输电路BCT（K+1）p的第一共模调整信号输入端。
本发明实施例中，检测处理电路2将K个共模电荷检测电路4的结果进行选择，然后按照设定的处理方法进行处理，并将结果存储在其内部寄存器中。共模校准时，共模校准控制器1在读取两个寄存器的值后，通过标志信号SGN的值，来判断所检测的共模点的共模电荷的高低，由此来调整相应的控制电压，从而达到共模电荷校准的目的。
如图4所示，为本发明检测处理电路2的原理框图，检测处理电路2包括一个16位计数器24、一个带脉冲吞咽的16位计数器15、一个K：1选择器13、第一8：1选择器23、第二8：1选择器14，16:1选择器16、一个吞咽脉冲控制电路21、一个复位信号产生电路22、一个扫描序列发生器20、一个窗口信号发生器19、一个信号对比电路17和一个读出控制器18。
具体地：输入复位信号连接到带脉冲吞咽的16位计数器15的第一复位端和复位信号产生电路22的复位端；K：1选择器13的K个输入端分别连接到K个共模电荷检测电路4的输出端，K：1选择器的13输出端连接到第二8:1选择器14的数据输入端；第二8:1选择器14的控制输入端连接到共模选择控制信号，第二8:1选择器14的使能端连接到带脉冲吞咽的16位计数器15的第二复位端；带脉冲吞咽的16位计数器15的第三输入端连接到吞咽脉冲控制电路21的输出端，带脉冲吞咽的16位计数器15的第四输入端连接到输入时钟，带脉冲吞咽的16位计数器15的输出端连接到16:1选择器16的数据输入端和读出控制器18的数据输入端；16:1选择器16的控制信号输入端连接到扫描序列发生器20的输出端，16:1选择器16的数据输出端连接到信号对比电路17的第一数据输入端；信号对比电路17的第二数据输入端连接到窗口信号发生器19的输出端，信号对比电路18的输出端即输出标志信号SGN；读出控制器的18输出端即输出状态信号B3；复位信号产生电路22的输出端同时连接到吞咽脉冲控制电路21的复位信号输入端、扫描序列发生器20的复位信号输入端和16位计数器24的复位信号输入端；16位计数器24的第一输入端连接到输入时钟，16位计数器24的低4位输出端连接到吞咽脉冲控制电路21的控制信号输入端，16位计数器24的高8位输出端连接到第一8:1选择器23数据信号输入端；第一8:1选择器23的输出端连接到复位信号产生电路22的数据输入端。
16位计数器24为主计数器，当输入复位信号由0变为1时，16位计数器24开始计数。其高8位输出通过第一8：1选择器23选择后用于控制复位产生电路22，只要第一8：1选择器23的输出为高电平，复位信号产生电路22即输出复位信号；16位计数器24的低4位输入吞咽脉冲控制电路21。本发明实施例中，上述提到的复位信号均为复位复位信号产生电路22输出。
带脉冲吞咽的16位计数器15要处在计数状态，必须同时满足以下三个条件：1）、复位信号为高电平；2）、吞咽控制脉冲信号处于高电平期间；3）、第二8：1选择器14选出的信号为高电平。当第二8：1选择器14选择出的某个信号为高电平时，说明的某个共模电荷检测电路4输出为高。
所述检测处理电路2工作顺序如下：1）、复位信号由0变为1，启动16位计数器24；2）、吞咽脉冲控制电路21也开始工作，输出一个与主时钟16分频，且占空比位0.5的时钟；、3）、带脉冲吞咽的16位计数器15开始计数，不过所述带脉冲吞咽的16计数器15的数值是16位计数器24计数值的1/16（由于脉冲吞咽导致）；4）、16位计数器24计满后（第一8：1选择器23输出变为高电平），复位信号产生电路22输出复位信号，16位计数器24和吞咽脉冲控制电路21被复位，输出低电平；5）、扫描序列发生器20开始工作，输出4位扫描脉冲，依次输出0~15共16个状态，使得带脉冲吞咽的16位计数器15中的每一位都被扫描输出，并分四次被读入到读取控制器18中；6）、窗口信号发生器19产生一个观察窗口信号，该信号与扫描序列相配合，用于判断带脉冲吞咽的16位计数器15中某一位是否为高电平，若带脉冲吞咽的16位计数器15中被窗口信号选中的那一位为高电平，则标志信号SGN为高电平，反之为低电平。
共模校准控制器1根据标志信号SGN的电平状态每次运算仅产生1位数值，因此完成1个M位调整寄存器8的赋值，共模校准控制器1需要计算M次。M次运算遵循的搜索方式为二分法查找方式，如果标志信号SGN为高，对应的M位寄存器的赋值为为高，共模校准控制器1根据标志信号SGN的电平状态如此循环赋值M次，得到一个最终的M位补偿码。M位调整寄存器用于保存M位补偿码，然后控制共模电荷调整电路7的输出基准电压。
此外，对于信号比对电路17、读出控制电路18、窗口信号发生器19、扫描序列发生器20、复位信号产生电路22、吞咽脉冲控制电路21均可以采用现有常用的电路形式，只要能够完成上述工作配合即可，具体为本技术领域人员所熟知，此处不再赘述。
如图5所示，共模电荷调整电路7的电路原理图，为了便于说明，为以第K路共模调整电路7为例，具体地，共模电荷调整电路7基本结构类似于一个LDO电路，包括一个工作状态控制开关M51，一个输出缓冲运算放大器25，电压输出调整PMOS管M50，用于进行分压输出补偿电压VadjK的电阻串，调整输出电压的M-bit DAC模块26，用于对输出补偿电压VadjK的进行去耦滤波的电容C52，用于对输出缓冲运算放大器25进行稳定补偿的电阻R51和电容C51。
当电荷域流水线ADC电路5上电开始进入正常工作模式时，控制信号置1，工作状态控制开关M51导通，由于输出缓冲运算放大器25的负反馈作用，基准电压VREF在电压输出调整PMOS管M50的控制下经电阻串分压得到一个初始电压输出VR(0)，同时DAC模块26还会产生一个到地的调整电流Ic，调整电流Ic流经最末端电阻到地，这样就会在该电阻上叠加一个⊿V的电压量，输出到基准信号输出电路的电压VR＝VR(0)＋⊿V。VR改变以后，根据电阻分压关系，输出控制信号号VadjK会相应的增加一个⊿V的电压，因此，只要控制M位调整码便可以实现改变输出基准电压的目的。DAC模块26根据M位调整码产生调整电流Ic，具体产生调整电流Ic的过程为本技术领域人员所熟知，此处不再赘述。对于其他路共模调整电路7，可以参考上述说明，此处不再赘述。
本发明实施例中，子传输电路6中的数模混合控制型电荷传输电路可以采用现有常用的电路结构形式，具体为本技术领域人员所熟知。当电荷域流水线ADC电路5进入共模校准模式时，共模校准控制器1首先控制补偿电压VadjK输出初始调整电压VadjK(0)=V R；此时电荷域流水线ADC电路5输入共模电荷误差被屏蔽，第一级子传输电路6中由于电容失配和基准电压随PVT变化引起的共模电荷误差会体现在该级电路的输出共模电荷上，并被第一路的共模电荷检测电路4检测处理，处理结果进入检测处理电路2进行统计处理，然后由共模校准控制器1进行M次循环运算后产生M位补偿码，控制第一路的共模电荷调整电路7产生最终补偿电压VadjK。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (1)

1.一种高精度电荷域流水线ADC共模电荷误差校准系统，包括电荷域流水线ADC电路（5），所述电荷域流水线ADC电路（5）包括N级子传输电路（6），电荷域流水线ADC电路（5）中的N级子传输电路（6）间依次连接，每个子传输电路（6）包括两个并列的数模混合控制型电荷传输电路BCT；其特征是：
还包括共模电荷检测装置、共模前馈装置、检测处理电路（2）、M位调整寄存器组、共模校准控制器（1）以及共模电荷调整装置，其中，共模电荷检测装置包括K路相互独立的共模电荷检测电路（4），共模前馈装置包括K路相互独立的共模前馈电路（3），M位调整寄存器组包括K路相互独立的M位调整寄存器（8），共模电荷调整装置包括K路相互独立的共模电荷调整电路（7）；
电荷域流水线ADC电路（5）中前K级子传输电路（6）相应的差分输出端与共模电荷检测装置内K路共模电荷检测电路（4）的差分电荷输入端一一对应连接，共模电荷检测装置内K路共模电荷检测电路（4）与共模前馈装置内K路共模前馈电路（3）一一对应连接，且共模电荷检测装置内K路共模电荷检测电路（4）的输出端均与检测处理电路（2）连接；
检测处理电路（2）与共模校准控制器（1）连接，共模校准控制器（1）与M位调整寄存器组内K路M位调整寄存器（8）的输入端连接，M位调整寄存器组内K路M位调整寄存器（8）与共模电荷调整装置内K路共模电荷调整电路（7）一一对应连接，共模电荷调整装置内K路共模电荷调整电路（7）与电荷域流水线ADC电路（5）内前K级子传输电路（6）相应的第二共模调整信号输入端一一对应连接；
共模前馈装置内前K路共模前馈电路（3）与电荷域流水线ADC电路（5）内第二级至第（K+1）级子传输电路（6）相应的第一共模调整信号输入端一一对应连接，N为大于1的正整数，K为小于N-1的正整数，M位大于1的正整数；
所述共模校准控制器（1）能产生校准控制信号以及正常工作控制信号，共模校准控制器（1）产生校准工作信号时，能进入校准模式；在产生正常工作控制信号时，能进入正常工作模式，并且先进入校准模式后进入正常工作模式；
进入校准模式时，共模校准控制器（1）通过校准控制信号将被检测电荷域流水线ADC电路（5）内的第一级子传输电路（6）的差分输入端连接到输入共模电压；共模电荷检测装置内K个共模电荷检测电路（4）被开启，K个共模电荷检测电路（4）对应的输出依次被检测处理电路（2）进行统计处理，然后由共模校准控制器（1）进行运算，并根据运算结果，依次对M位调整寄存器组内K个M位调整寄存器（8）进行赋值；共模电荷调整装置内K路共模电荷调整电路（7）根据K路M位调整寄存器（8）的M位数字码产生相应的补偿电压，通过补偿电压控制与共模电荷调整电路（7）相连接的级子传输电路（6）的共模电荷量；
共模校准控制器（1）开启共模前馈装置内K个共模前馈电路（3），以利用K个共模前馈电路（3）分别对电荷域流水线ADC电路（5）的第二级子传输电路（6）至电荷域流水线ADC电路（5）的第（K+1）级子传输电路（6）进行一一对应的前馈补偿；
在对子传输电路（6）进行前馈补偿后，共模校准控制器（1）通过校准控制信号将第一级子传输电路（6）的差分输入端从共模电平切换到采样保持电路，以进入正常工作模式；进入正常模式后，共模校准控制器（1）和检测处理电路（2）进入休眠模式；
所述共模电荷检测电路（4）包括第一电荷检测器（9）、第二电荷检测器（10）、第三电荷检测器（11）以及第四电荷检测器（12），第一电荷检测器（9）、第四电荷检测器（12）分别连接子传输电路（6）的差分电荷输出端；第一电荷检测器（9）的输出端与采样开关S1的一端连接，采样开关S1的另一端与电容C1的一端以及采样开关S2的一端连接，采样开关S2的另一端与第二电荷检测器（10）的输出端连接，第二电荷检测器（10）的输入端与基准信号R p连接，第三电荷检测器（11）的输入端与基准信号Rn连接，第三电荷检测器（11）的输出端与采样开关S3的一端连接，采样开关S3的另一端与电容C2的一端以及采样开关S4的一端连接，采样开关S4的另一端与第四电荷检测器（12）的输出端连接，电容C1的另一端与采样开关S5的一端以及全差分放大器的正输入端连接，电容C2的另一端与采样开关S6以及全差分放大器的负输入端连接，采样开关S6的另一端与采样开关S5的另一端连接，且采样开关S5的另一端以及采样开关S6的另一端接电压VSet；
第一电荷检测器（9）、第四电荷检测器（12）、采样开关S1、采样开关S4连接第二时钟Φ2，第二电荷检测器（10）、第三电荷检测器（11）、采样开关S2、采样开关S3、采样开关S5以及采样开关S6连接第一时钟Φ1，第一时钟Φ1与第二时钟Φ2相互不交叠；
共模前馈电路（3）包括PMOS电流镜电路、差分输入对、电流镜偏置电路、前馈调整NMOS管M1FF和前馈调整NMOS管M2FF；
所述PMOS电流镜电路包括PMOS管M3及PMOS管M4，所述PMOS管M3的栅极端与PMOS管M3的漏极端、PMOS管M4的栅极端相连，PMOS管M3、PMOS管M4的源极端相互连接后接电源；PMOS管M3的栅极端、PMOS管M3的漏极端均与复位MOS管Ms1的漏极端相连，PMOS管M4的漏极端与复位MOS管Ms2的漏极端相连；复位MOS管Ms1和复位MOS管Ms2的栅极连接到第一时钟Ф1：
所述差分输入对包括MOS管M1及MOS管M2；所述MOS管M1的漏极端与复位MOS管Ms1的源极端相连；所述MOS管M2的漏极端与复位MOS管Ms2的源极端相连；所述MOS管M1的源极端通过源极电阻R1与MOS管M5的漏极端相连，且MOS管M2的源极端通过源极电阻R2与MOS管M5的漏极端相连；MOS管M5的栅极端与MOS管M8的栅极端、MOS管M8的漏极端连接，MOS管M5的源极端与MOS管M6的漏极端连接，MOS管M6的源极端接地，MOS管M6的栅极端与MOS管M7的栅极端以及MOS管M7的漏极端连接，MOS管M7的源极端以及MOS管M8的源极端接地；MOS管M7的漏极端接偏置电流Ib2，MOS管M8的漏极端接偏置电流Ib1；
MOS管M1的栅极端与第一输出误差信号CM信号相连，MOS管M2的栅极端与第二输出误差信号CMn相连，PMOS管M4的漏极端还与前馈调整NOMS管M1FF的栅极端、前馈调整NMOS管M2FF的栅极端连接，前馈调整NOMS管M1FF的源极端、前馈调整NMOS管M2FF的源极端均接地；
检测处理电路（2）包括一个16位计数器（24）、一个带脉冲吞咽的16位计数器（15）、一个K：1选择器（13）、第一8：1选择器（23）、第二8：1选择器（14），16:1选择器（16）、一个吞咽脉冲控制电路（21）、一个复位信号产生电路（22）、一个扫描序列发生器（20）、一个窗口信号发生器（19）、一个信号对比电路（17）以及一个读出控制器（18）；
输入复位信号连接到带脉冲吞咽的16位计数器（15）的第一复位端和复位信号产生电路（22）的复位端；K：1选择器（13）的K个输入端分别连接到K个共模电荷检测电路（4）的输出端，K：1选择器的（13）输出端连接到第二8:1选择器（14）的数据输入端；第二8:1选择器（14）的控制输入端连接到共模选择控制信号，第二8:1选择器（14）的输出端连接到带脉冲吞咽的16位计数器（15）的第二复位端；带脉冲吞咽的16位计数器（15）的第三输入端连接到吞咽脉冲控制电路（21）的输出端，带脉冲吞咽的16位计数器（15）的第四输入端连接到输入时钟，带脉冲吞咽的16位计数器（15）的输出端连接到16:1选择器（16）的数据输入端和读出控制器（18）的数据输入端；16:1选择器（16）的控制信号输入端连接到扫描序列发生器（20）的输出端，16:1选择器（16）的数据输出端连接到信号对比电路（17）的第一数据输入端；信号对比电路（17）的第二数据输入端连接到窗口信号发生器（19）的输出端，信号对比电路（17）的输出端即输出标志信号SGN；读出控制器的（18）输出端即输出状态信号B3；复位信号产生电路（22）的输出端同时连接到吞咽脉冲控制电路（21）的复位信号输入端、扫描序列发生器（20）的复位信号输入端和16位计数器（24）的复位信号输入端；16位计数器（24）的第一输入端连接到输入时钟，16位计数器（24）的低4位输出端连接到吞咽脉冲控制电路（21）的控制信号输入端，16位计数器（24）的高8位输出端连接到第一8:1选择器（23）数据信号输入端；第一8:1选择器（23）的输出端连接到复位信号产生电路（22）的数据输入端。
CN201711106584.0A 2017-11-10 2017-11-10 高精度电荷域流水线adc共模电荷误差校准系统 Active CN107733432B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711106584.0A CN107733432B (zh) 2017-11-10 2017-11-10 高精度电荷域流水线adc共模电荷误差校准系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711106584.0A CN107733432B (zh) 2017-11-10 2017-11-10 高精度电荷域流水线adc共模电荷误差校准系统

Publications (2)

Publication Number Publication Date
CN107733432A CN107733432A (zh) 2018-02-23
CN107733432B true CN107733432B (zh) 2019-09-03

Family

ID=61214985

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711106584.0A Active CN107733432B (zh) 2017-11-10 2017-11-10 高精度电荷域流水线adc共模电荷误差校准系统

Country Status (1)

Country Link
CN (1) CN107733432B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108631783B (zh) * 2018-06-08 2021-07-06 中国电子科技集团公司第五十八研究所 一种用于多通道adc的基准电压失配校准电路
CN108768395B (zh) * 2018-06-08 2021-09-07 中国电子科技集团公司第五十八研究所 一种用于多通道adc的增益失配误差校准电路
CN110233623B (zh) * 2019-04-25 2023-04-14 北京时代民芯科技有限公司 一种应用于mdac中校准共模电压的电路
CN117477952B (zh) * 2023-12-27 2024-03-05 吉林省龙电电气有限公司 基于多路电压输出可调的电源模块

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882929A (zh) * 2010-06-30 2010-11-10 中国电子科技集团公司第五十八研究所 流水线模数转换器输入共模电压偏移补偿电路
CN101888246A (zh) * 2010-06-30 2010-11-17 中国电子科技集团公司第五十八研究所 具有误差校准功能的电荷耦合流水线模数转换器
CN101924554A (zh) * 2010-06-30 2010-12-22 中国电子科技集团公司第五十八研究所 电荷耦合流水线模数转换器的共模误差校准电路
CN104038225A (zh) * 2014-06-17 2014-09-10 中国电子科技集团公司第五十八研究所 具有自适应误差校准功能的电荷耦合流水线模数转换器
CN104092462A (zh) * 2014-06-17 2014-10-08 中国电子科技集团公司第五十八研究所 具有数字后台校准功能的电荷耦合流水线模数转换器
CN104270152A (zh) * 2014-10-13 2015-01-07 中国电子科技集团公司第五十八研究所 用于电荷耦合流水线模数转换器的pvt不敏感共模电荷控制装置
CN105897271A (zh) * 2016-03-29 2016-08-24 中国电子科技集团公司第五十八研究所 一种用于流水线模数转换器的高中频采样保持电路
CN106656183A (zh) * 2016-12-20 2017-05-10 中国电子科技集团公司第五十八研究所 流水线模数转换器输入共模误差前馈补偿电路
CN106953637A (zh) * 2017-03-09 2017-07-14 黄山学院 电荷域幅度误差校准电路及采用该校准电路的dds电路
US9755655B1 (en) * 2017-03-08 2017-09-05 Xilinx, Inc. Dynamic quantizers having multiple reset levels

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017054073A1 (en) * 2015-09-29 2017-04-06 Microsemi Semiconductor Ulc Noise reduction in non-linear signal processing

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101882929A (zh) * 2010-06-30 2010-11-10 中国电子科技集团公司第五十八研究所 流水线模数转换器输入共模电压偏移补偿电路
CN101888246A (zh) * 2010-06-30 2010-11-17 中国电子科技集团公司第五十八研究所 具有误差校准功能的电荷耦合流水线模数转换器
CN101924554A (zh) * 2010-06-30 2010-12-22 中国电子科技集团公司第五十八研究所 电荷耦合流水线模数转换器的共模误差校准电路
CN104038225A (zh) * 2014-06-17 2014-09-10 中国电子科技集团公司第五十八研究所 具有自适应误差校准功能的电荷耦合流水线模数转换器
CN104092462A (zh) * 2014-06-17 2014-10-08 中国电子科技集团公司第五十八研究所 具有数字后台校准功能的电荷耦合流水线模数转换器
CN104270152A (zh) * 2014-10-13 2015-01-07 中国电子科技集团公司第五十八研究所 用于电荷耦合流水线模数转换器的pvt不敏感共模电荷控制装置
CN105897271A (zh) * 2016-03-29 2016-08-24 中国电子科技集团公司第五十八研究所 一种用于流水线模数转换器的高中频采样保持电路
CN106656183A (zh) * 2016-12-20 2017-05-10 中国电子科技集团公司第五十八研究所 流水线模数转换器输入共模误差前馈补偿电路
US9755655B1 (en) * 2017-03-08 2017-09-05 Xilinx, Inc. Dynamic quantizers having multiple reset levels
CN106953637A (zh) * 2017-03-09 2017-07-14 黄山学院 电荷域幅度误差校准电路及采用该校准电路的dds电路

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
用于电荷域流水线ADC的1.5位子级电路;黄嵩人等;《西安电子科技大学学报》;20161231;全文
黄嵩人等.A 10-bit 250 MSPS charge-domain pipelined ADC with replica controlled PVT insensitive BCT circuit.《Journal of Semiconductors 》.2015,

Also Published As

Publication number Publication date
CN107733432A (zh) 2018-02-23

Similar Documents

Publication Publication Date Title
CN107733432B (zh) 高精度电荷域流水线adc共模电荷误差校准系统
CN107863962B (zh) 高精度电荷域流水线adc的电容适配误差校准系统
CN107872226B (zh) 采用高精度数模混合校准的电荷域流水线adc
US6888482B1 (en) Folding analog to digital converter capable of calibration and method thereof
CN101133556B (zh) 乘法数字到模拟转换器及包含其的管线模拟到数字转换器
CN104092462B (zh) 具有数字后台校准功能的电荷耦合流水线模数转换器
CN104685790B (zh) 用于减小流水线型adc的面积和功率的电路和方法
US8089388B2 (en) Folding analog-to-digital converter
US7495470B2 (en) Negative feedback circuit and method and apparatus for implementing on-chip impedance matching for transmission line by using same
CN101882929B (zh) 流水线模数转换器输入共模电压偏移补偿电路
CN106656183A (zh) 流水线模数转换器输入共模误差前馈补偿电路
CN101888246B (zh) 具有误差校准功能的电荷耦合流水线模数转换器
CN102332919B (zh) 一种模数转换器
CN104283558A (zh) 高速比较器直流失调数字辅助自校准系统及控制方法
CN104038225B (zh) 具有自适应误差校准功能的电荷耦合流水线模数转换器
CN106953637A (zh) 电荷域幅度误差校准电路及采用该校准电路的dds电路
CN101924554B (zh) 电荷耦合流水线模数转换器的共模误差校准电路
CN104580951A (zh) 固态图像传感器件
CN104270152A (zh) 用于电荷耦合流水线模数转换器的pvt不敏感共模电荷控制装置
CN107070450A (zh) 基于电荷域信号处理的多通道dac相位误差校准电路
CN102013892A (zh) 一种用于电流舵数模转换器电流源的动态校正电路
CN106788429A (zh) 基于电荷域信号处理的dac失调误差校准电路
CN107863964B (zh) 可精确控制共模电荷量的全差分电荷传输电路
CN107534748A (zh) 固态成像装置和固态成像装置的驱动方法
CN106933299A (zh) 具有幅度和相位误差自校准功能的低功耗dds电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant