CN107888184A - 单端转差分电路及其构成的缓冲器电路和采样保持电路 - Google Patents

单端转差分电路及其构成的缓冲器电路和采样保持电路 Download PDF

Info

Publication number
CN107888184A
CN107888184A CN201711201528.5A CN201711201528A CN107888184A CN 107888184 A CN107888184 A CN 107888184A CN 201711201528 A CN201711201528 A CN 201711201528A CN 107888184 A CN107888184 A CN 107888184A
Authority
CN
China
Prior art keywords
mos
connection
circuit
connection end
transfer difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711201528.5A
Other languages
English (en)
Other versions
CN107888184B (zh
Inventor
张宁
邱雯婷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201711201528.5A priority Critical patent/CN107888184B/zh
Publication of CN107888184A publication Critical patent/CN107888184A/zh
Application granted granted Critical
Publication of CN107888184B publication Critical patent/CN107888184B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种单端转差分电路包括：第一MOS和第二MOS第一端连接电源电压；第三MOS第一端连接第一MOS第二端和第一MOS第三端；第四MOS第一端和第二MOS第二端相连作为该单端转差分电路第一连接端；第五MOS第一端和第四MOS第二端连接地；第三MOS第二端连接第三MOS第三端、第四MOS第三端和第五MOS第二端；第二MOS第三端作为该该单端转差分电路第二连接端，第五MOS第三端作为该单端转差分电路第三连接端。本发明还提供了一种具有所述单端转差分电路的缓冲器和一种采样保持电路。本发明的单端转差分电路可以使用差分输入以便第二级电路放大信号。本发明的缓冲器电路相比现有的缓冲器电路，能提供更高增益，提高参考电压的稳定性，提升电路的静态和动态性能。

Description

单端转差分电路及其构成的缓冲器电路和采样保持电路
技术领域
本发明涉及集成电路领域，特别是涉及一种单端转差分电路。本发明还涉及一种由所述单端转差分电路构成的缓冲器电路和一种采样保持电路。
背景技术
缓冲器电路对于例如DAC稳定参考电压的提供在数据转换类电路中非常重要，直接决定了DAC在切换过程中的准确性，影响到整个DAC的动态性能和静态性能，如SNDR，INL，DNL等等。选取一个好的基准电压缓冲器电路，对于DAC设计，尤其是其在高精度领域中的应用，显得至关重要。
目前常见的缓冲器电路采用了一级或者二级运放的设计，其由差分输入的第一级放大器和单端输入的第二级放大器组成。参考图1所示，一种现有的二级放大器，包括第一PMOS～第三PMOS源极连接电源电压，第一PMOS漏极连接第一NMOS漏极、第一POMS栅极和第二PMOS栅极，第二PMOS漏极连接第二NMOS漏极和第三PMOS栅极，第三PMOS漏极和第五NMOS漏极相连作为该缓冲电路输出端，第一NMOS源极连接第二NMOS源极和第四NMO漏极，第三NMOS漏极连接第三NMOS的栅极、第四NMOS的栅极和第五NMOS的栅极，第三NMOS源极、第四NMOS源极和第五NMOS源极连接地，恒流源连接在电源电压和第三NMOS漏极之间。
有的二级放大器设计简单，增益变化小，相位裕度充足，但是不能满足大增益的需要和轨到轨输出。用作缓冲器电路时导致输入输出offset(失调电压)大，使得给DAC提供的参考电压变化大、不准确；非轨到轨的参考电压输出也从一定程度上影响了精度要求，降低了DAC动态和静态性能。
发明内容
本发明要解决的技术问题是提供一种能使用差分输入的单端转差分电路。本发明还提供了一种具有所述单端转差分电路的缓冲器和一种采样保持电路。
为解决上述技术问题，本发明提供的单端转差分电路，包括：第一MOS～第五MOS；
第一MOS和第二MOS第一端连接电源电压；
第三MOS第一端连接第一MOS第二端和第一MOS第三端；
第四MOS第一端和第二MOS第二端相连作为该单端转差分电路第一连接端；
第五MOS第一端和第四MOS第二端连接地；
第三MOS第二端连接第三MOS第三端、第四MOS第三端和第五MOS第二端；
第二MOS第三端作为该该单端转差分电路第二连接端，第五MOS第三端作为该单端转差分电路第三连接端。
其中，第一MOS～第四MOS是PMOS，第五MOS是NMOS。
其中，第一MOS和第二MOS尺寸一致,MOS尺寸一致是指两个MOS电特性完全相同,本发明中该第一MOS和第二MOS尺寸一致但所实现的功能不同。
本发明提供一种上述单端转差分电路的缓冲器电路，包括：第一级放大器、单端转差分电路和第二级放大器；
第一级放大器的第一连接端作为该缓冲电路第一连接端即第一差分输入端，第一级放大器的第四连接端作为该缓冲电路第二连接端即第二差分输入端，第一级放大器的第二连接端连接单端转差分电路第二连接端，第一级放大器的第三连接端连接单端转差分电路第三连接端；
第二级放大器的第一连接端连接单端转差分电路第一连接端，第二级放大器的第二连接端连接单端转差分电路第二连接端，第二级放大器的第三连接端作为该缓冲器电路的第三连接端即输出端。
其中，第一级放大器包括：恒流源和第六MOS～第十一MOS；
第六MOS和第七MOS第一端连接电源电压；
第八MOS第一端连接第九MOS第一端和第十一MOS第二端；
第十MOS第一端和第十一MOS第一端连接地；
第六MOS第二端连接第六MOS第三端、第七MOS第三端和第八MOS第二端；
第七MOS第二端和第九MOS第二端相连作为该第一级放大器的第二连接端；
第八MOS第三端作为该缓冲电路的第一连接端即第一差分输入端，第九MOS第三端作为该缓冲电路的第四连接端即第二差分输入端；
第十MOS第二端、第十MOS第三端和第十一MOS第三端相连作为该第一级放大器的第三连接端；
恒流源连接在电源电压和第十MOS第二端之间。
其中，第六MOS～第九MOS是PMOS，第十MOS和第十一MOS是NMOS。
其中，第二级放大器包括：第十二MOS～第十五MOS；
第十二MOS和第十三MOS第一端连接电源电压,第十四MOS和第十五MOS第一端连接地；
第十二MOS第二端连接第十四MOS第二端、第十四MOS第三端和第十五MOS第三端；
第十三MOS第二端和第十五MOS第二端相连作为该第二级放大器的第三连接端即该缓冲器电路输出端；
第十二MOS第三端作为该第二级放大器第一连接端，第十三MOS第三端作为该第二级放大器第二连接端。
其中，第十二MOS和第十三MOS是PMOS，第十四MOS和第十五MOS是NMOS。
本发明提供一种具有上述缓冲器电路的采样保持电路，包括：缓冲器电路、第一开关、第二开关、第一电容和第二电容；
缓冲电路第一连接端连接第一差分信号；
缓冲电路第二连接端连接其第三连接端，缓冲电路第三连接端通过串联的第一开关和第二开关连接地；
第一电容一端连接在缓冲电路第三连接端和第一开关之间，第一电容另一端连接地；
第二电容一端连接在第一开关和第二开关之间，第二电容另一端连接地
本发明的能使用差分输入的单端转差分电路,同时也可看作一个增益为-1的buffer电路。该结构可以使用差分输入以便第二级电路放大信号，因此最终可以在输入非轨到轨的情况下得到轨到轨的输出摆幅。参考图2所示，第五MOS与第十MOS组成的电流镜将参考电流引入，再由第三MOS、第四MOS电流镜传到右侧支路。调整第二MOS与第四MOS尺寸使得此处Vy输出增益为-1，产生了与Vx值相同但是相位相反的差分输入。其中第一MOS以二极管接法调整左侧支路各管子工作状态，调整电流，也同时模拟第二MOS的工作状态，一般两者尺寸一致。
本发明的缓冲器电路相比现有的缓冲器电路，能提供更高增益，轨到轨摆幅的运放可以减小输入输出电压offset，提高参考电压的稳定性，提升电路的静态和动态性能。
通过仿真验证，若Ibias＝2uA，Vdd＝3.3V时可以发现，本发明缓冲器电路所含的放大器电路增益平均可以达到>80dB，最高92dB。相位裕度也大于45度，保证了电路的稳定性。输出电压的offset在-2～1mV之间，输出标准差控制在500uV以内。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是一种现有缓冲器电路结构示意图。
图2是本发明单端转差分电路结构示意图。
图3是本发明缓冲器电路结构示意图。
图4是本发明采样保持电路结构示意图。
附图标记说明
P1～P8是第一～第八PMOS
N1～N7是第一～第七NMOS
Vdd电源电压
Gnd是地
SW1是第一开关
SW2是第二开关
C1是第一电容
C2是第二电容
Ibias是恒流源
具体实施方式
如图2所示，本发明提供的单端转差分电路，包括：第一PMOS～第四PMOS P1～P4和第一NMOS N1；
第一PMOS P1和第二PMOS P2源极连接电源电压VDD；
第三PMOS P3源极连接第一PMOS P1漏极和第一PMOS P1栅极；
第四PMOS P4源极和第二PMOS P2漏极相连作为该单端转差分电路第一连接端A；
第一NMOS N1源极和第四PMOS P4漏极连接地Gnd；
第三PMOS P3漏极连接第三PMOS P3栅极、第四PMOS P4栅极和第一NMOS N1漏极；
第二PMOS P2栅极作为该该单端转差分电路第二连接端B，第一NMOS N1栅极作为该单端转差分电路第三连接端C。
其中，第一PMOS P1和第二PMOS P2尺寸一致。
如图3所示，本发明提供一种上述单端转差分电路的缓冲器电路，包括：第一级放大器、单端转差分电路和第二级放大器；
第一级放大器的第一连接端Vip作为该缓冲电路第一连接端即第一差分输入端，第一级放大器的第四连接端Vin作为该缓冲电路第二连接端即第二差分输入端，第一级放大器的第二连接端B’连接单端转差分电路第二连接端B，第一级放大器的第三连接端C’连接单端转差分电路第三连接端C；
第二级放大器的第一连接端A’连接单端转差分电路第一连接端A，第二级放大器的第二连接端B”连接单端转差分电路第二连接端B，第二级放大器的第三连接端作为该缓冲器电路的第三连接端即输出端Vout。
其中，第一级放大器包括：恒流源、第五PMOS P5、第六PMOS P6、第二NNOS N2～第五NMOS N5；
第五PMOS P5和第六PMOS P6源极连接电源电压Vdd；
第二NMOS N2源极连接第三NMOS N3源极和第五NMOS N5漏极；
第四NMOS N4源极和第五NMOS N5源极连接地Gnd；
第五PMOS P5漏极连接第五PMOS P5栅极、第六PMOS P6栅极和第二NMOS N2漏极；
第六PMOS P6漏极和第三NMOS N3漏极相连作为该第一级放大器的第二连接端B’；
第二NMOS N2栅极作为该缓冲电路的第一连接端即第一差分输入端Vip，第三NMOSN3栅极作为该缓冲电路的第四连接端即第二差分输入端Vin；
第四NMOS N4漏极、第四NMOS N4栅极和第五NMOS N5栅极相连作为该第一级放大器的第三连接端C'；
恒流源Ibias连接在电源电压Vdd和第四NMOS N4漏极之间。
第二级放大器包括：第七PMOS P7、第八PMOS P8、第六NMOS N6和第七NMOS N7；
第七PMOS P7和第八PMOS P8源极连接电源电压Vdd,第六NMOS N6和第七NMOS N7源极连接地Gnd；
第七PMOS P7漏极连接第六NMOS N6漏极、第六NMOS N6栅极和第七NMOS N7栅极；
第八PMOS P8漏极和第七NMOS N7漏极相连作为该第二级放大器的第三连接端即该缓冲器电路输出端Vout；
第七PMOS P7栅极作为该第二级放大器第一连接端A'，第八PMOS P8栅极作为该第二级放大器第二连接端B”。
如图3所示，本发明的缓冲器电路由三部分电路组成：第一级放大器，单端转差分电路和第二级放大器。第一级放大器电路由电流源驱动。其中输入对MOS的类型由输入电压范围决定，此处使用的输入对MOS,第八MOS和第九MOS使用N管即第二NMOSN2、第三NMOS N3。第十MOS和第十一MOS为电流镜，提供基准电流。单端输出在输入对MOS和第六MOS(第五PMOSP5)、第七MOS(第六PMOS P6)组成的P管电流镜中间，用Vx标识。
本发明的能使用差分输入的单端转差分电路,同时也可看作一个增益为-1的buffer电路。该结构可以使用差分输入以便第二级电路放大信号，因此最终可以在输入非轨到轨的情况下得到轨到轨的输出摆幅。参考图2所示，第五MOS与第十MOS组成的电流镜将参考电流引入，再由第三MOS、第四MOS电流镜传到右侧支路。调整第二MOS与第四MOS尺寸使得此处Vy输出增益为-1，产生了与Vx值相同但是相位相反的差分输入。其中第一MOS以二极管接法调整左侧支路各管子工作状态，调整电流，也同时模拟第二MOS的工作状态，一般两者尺寸一致。
第二级放大器左右两路电流大小可以不相同，按照所需的增益来设计。由于单端转差分电路，第二级输入对管第十二MOS(第七PMOS P7)、第十三MOS(第八PMOS P8)可再次以差分的形式放大信号。其与下方第十四MOS(第六NMOS N7)、第十五MOS(第七NMOS N7)组成的电流镜，在两者中间输出Vout。
此处Vout接到第八MOS(第二NMOS N2)Gate端即形成本申请的轨到轨输出缓冲器电路。
如图4所示，本发明提供一种具有上述缓冲器电路的采样保持电路，包括：缓冲器电路D、第一开关SW1、第二开关SW2、第一电容C1和第二电容C2；
缓冲电路D第一连接端Vin连接第一差分信号；
缓冲电路D第二连接端Vip连接其第三连接端Vout，缓冲电路D第三连接端Vout通过串联的第一开关SW1和第二开关SW2连接地Gnd；
第一电容C1一端连接在缓冲电路D第三连接端Vout和第一开关SW1之间，第一电容C1另一端连接地Gnd；
第二电容C2一端连接在第一开关SW1和第二开关SW2之间，第二电容C2另一端连接地Gnd
如图4所示采样保持电路工作时，Vin为带隙基准输入电压，SW1为采样开关，CLK为时钟控制信号，C1为采样电容。当CLK为高电平时，电路处于采样模式，SW1闭合；当CLK为低电平时，电路处于保持模式，SW1断开。SW2为DAC阵列的切换开关，电容C2为对应在DAC电容阵列所需切换的电容。
以上通过具体实施方式和实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (9)

1.一种单端转差分电路，其特征在于，包括：第一MOS～第五MOS；
第一MOS和第二MOS第一端连接电源电压；
第三MOS第一端连接第一MOS第二端和第一MOS第三端；
第四MOS第一端和第二MOS第二端相连作为该单端转差分电路第一连接端；
第五MOS第一端和第四MOS第二端连接地；
第三MOS第二端连接第三MOS第三端、第四MOS第三端和第五MOS第二端；
第二MOS第三端作为该该单端转差分电路第二连接端，第五MOS第三端作为该单端转差分电路第三连接端。
2.如权利要求1所述的单端转差分电路，其特征在于：第一MOS～第四MOS是PMOS，第五MOS是NMOS。
3.如权利要求1所述的单端转差分电路，其特征在于：第一MOS和第二MOS尺寸一致。
4.一种具有权利要求1所述单端转差分电路的缓冲器电路，其特征在于，包括：第一级放大器、单端转差分电路和第二级放大器；
第一级放大器的第一连接端作为该缓冲电路第一连接端即第一差分输入端，第一级放大器的第四连接端作为该缓冲电路第二连接端即第二差分输入端，第一级放大器的第二连接端连接单端转差分电路第二连接端，第一级放大器的第三连接端连接单端转差分电路第三连接端；
第二级放大器的第一连接端连接单端转差分电路第一连接端，第二级放大器的第二连接端连接单端转差分电路第二连接端，第二级放大器的第三连接端作为该缓冲器电路的第三连接端即输出端。
5.如权利要求4的缓冲器电路，其特征在于，第一级放大器包括：恒流源和第六MOS～第十一MOS；
第六MOS和第七MOS第一端连接电源电压；
第八MOS第一端连接第九MOS第一端和第十一MOS第二端；
第十MOS第一端和第十一MOS第一端连接地；
第六MOS第二端连接第六MOS第三端、第七MOS第三端和第八MOS第二端；
第七MOS第二端和第九MOS第二端相连作为该第一级放大器的第二连接端；
第八MOS第三端作为该缓冲电路的第一连接端即第一差分输入端，第九MOS第三端作为该缓冲电路的第四连接端即第二差分输入端；
第十MOS第二端、第十MOS第三端和第十一MOS第三端相连作为该第一级放大器的第三连接端；
恒流源连接在电源电压和第十MOS第二端之间。
6.如权利要求5的缓冲器电路，其特征在于:第六MOS～第九MOS是PMOS，第十MOS和第十一MOS是NMOS。
7.如权利要求4的缓冲器电路，其特征在于，第二级放大器包括：第十二MOS～第十五MOS；
第十二MOS和第十三MOS第一端连接电源电压,第十四MOS和第十五MOS第一端连接地；
第十二MOS第二端连接第十四MOS第二端、第十四MOS第三端和第十五MOS第三端；
第十三MOS第二端和第十五MOS第二端相连作为该第二级放大器的第三连接端即该缓冲器电路输出端；
第十二MOS第三端作为该第二级放大器第一连接端，第十三MOS第三端作为该第二级放大器第二连接端。
8.如权利要求7的缓冲器电路，其特征在于：第十二MOS和第十三MOS是PMOS，第十四MOS和第十五MOS是NMOS。
9.一种具有权利要求4所述缓冲器电路的采样保持电路，其特征在于，包括：缓冲器电路、第一开关、第二开关、第一电容和第二电容；
缓冲电路第一连接端连接第一差分信号；
缓冲电路第二连接端连接其第三连接端，缓冲电路第三连接端通过串联的第一开关和第二开关连接地；
第一电容一端连接在缓冲电路第三连接端和第一开关之间，第一电容另一端连接地；
第二电容一端连接在第一开关和第二开关之间，第二电容另一端连接地。
CN201711201528.5A 2017-11-27 2017-11-27 单端转差分电路及其构成的缓冲器电路和采样保持电路 Active CN107888184B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711201528.5A CN107888184B (zh) 2017-11-27 2017-11-27 单端转差分电路及其构成的缓冲器电路和采样保持电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711201528.5A CN107888184B (zh) 2017-11-27 2017-11-27 单端转差分电路及其构成的缓冲器电路和采样保持电路

Publications (2)

Publication Number Publication Date
CN107888184A true CN107888184A (zh) 2018-04-06
CN107888184B CN107888184B (zh) 2021-08-13

Family

ID=61775404

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711201528.5A Active CN107888184B (zh) 2017-11-27 2017-11-27 单端转差分电路及其构成的缓冲器电路和采样保持电路

Country Status (1)

Country Link
CN (1) CN107888184B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116048175A (zh) * 2023-03-15 2023-05-02 芯翼信息科技(南京)有限公司 一种超低功耗大负载高压cmos有源缓冲器

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395363A (zh) * 2002-07-05 2003-02-05 清华大学 变增益的单端到差分的射频低噪声放大器
US20040223064A1 (en) * 2002-10-24 2004-11-11 Canon Kabushiki Kaisha Image pickup element, image pickup device, and differential amplifying circuit
CN101060324A (zh) * 2007-04-06 2007-10-24 中兴通讯股份有限公司 一种差分信号接口电路
CN101282110A (zh) * 2008-04-25 2008-10-08 北京大学 一种低功耗单端输入差分输出低噪声放大器
CN102403967A (zh) * 2010-09-14 2012-04-04 孙茂友 一种高精度cmos单端输入到差分输出转换器
CN102457230A (zh) * 2010-10-18 2012-05-16 中兴通讯股份有限公司 混频器带宽扩展方法及装置
CN102946230A (zh) * 2012-10-31 2013-02-27 中国科学技术大学 一种超宽带单端输入差分输出低噪声放大器
CN103973247A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 轨到轨差分输入电路
CN104393846A (zh) * 2014-11-17 2015-03-04 上海华虹宏力半导体制造有限公司 运算放大器
US20160316294A1 (en) * 2015-04-24 2016-10-27 Rohm Co., Ltd. Audio circuit
US20170288621A1 (en) * 2016-03-30 2017-10-05 Renesas Electronics Corporation Semiconductor device, semiconductor system, and control method of semiconductor device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1395363A (zh) * 2002-07-05 2003-02-05 清华大学 变增益的单端到差分的射频低噪声放大器
US20040223064A1 (en) * 2002-10-24 2004-11-11 Canon Kabushiki Kaisha Image pickup element, image pickup device, and differential amplifying circuit
CN101060324A (zh) * 2007-04-06 2007-10-24 中兴通讯股份有限公司 一种差分信号接口电路
CN101282110A (zh) * 2008-04-25 2008-10-08 北京大学 一种低功耗单端输入差分输出低噪声放大器
CN102403967A (zh) * 2010-09-14 2012-04-04 孙茂友 一种高精度cmos单端输入到差分输出转换器
CN102457230A (zh) * 2010-10-18 2012-05-16 中兴通讯股份有限公司 混频器带宽扩展方法及装置
CN102946230A (zh) * 2012-10-31 2013-02-27 中国科学技术大学 一种超宽带单端输入差分输出低噪声放大器
CN103973247A (zh) * 2014-05-20 2014-08-06 上海华力微电子有限公司 轨到轨差分输入电路
CN104393846A (zh) * 2014-11-17 2015-03-04 上海华虹宏力半导体制造有限公司 运算放大器
US20160316294A1 (en) * 2015-04-24 2016-10-27 Rohm Co., Ltd. Audio circuit
US20170288621A1 (en) * 2016-03-30 2017-10-05 Renesas Electronics Corporation Semiconductor device, semiconductor system, and control method of semiconductor device

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
SACHIN K RAJPUT等: ""Two-stage high gain low power OpAmp with current buffer compensation"", 《2013 IEEE GLOBAL HIGH TECH CONGRESS ON ELECTRONICS》 *
刘勇聪等: ""高速四相时钟电路设计"", 《测控技术》 *
周秀兰等: ""一种8位250 MHz采样保持电路的设计"", 《微电子学》 *
陈振中等: ""一种CMOS超高速主从式采样/保持电路"", 《微电子学》 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116048175A (zh) * 2023-03-15 2023-05-02 芯翼信息科技(南京)有限公司 一种超低功耗大负载高压cmos有源缓冲器

Also Published As

Publication number Publication date
CN107888184B (zh) 2021-08-13

Similar Documents

Publication Publication Date Title
US9973198B2 (en) Telescopic amplifier with improved common mode settling
Dai et al. CMOS switched-op-amp-based sample-and-hold circuit
CN1758540B (zh) 具有输出偏移校正的比较器与金属氧化物半导体逻辑电路
CN101951236B (zh) 一种数字可变增益放大器
Ramirez-Angulo et al. Comparison of conventional and new flipped voltage structures with increased input/output signal swing and current sourcing/sinking capabilities
CN109104157B (zh) 一种自调零运算放大器
CN102783026A (zh) 用于具有大动态范围的轨条对轨条比较器的偏移校准及精度磁滞
CN106953606B (zh) 全差分放大器及应用其的余量增益电路
CN116470890B (zh) 迟滞比较电路及电子设备
CN201846315U (zh) 一种数字可变增益放大器
CN1700598B (zh) 半导体集成电路
CN105183061A (zh) 一种电压缓冲器电路
Jin et al. Analysis and design of fully differential gain-boosted telescopic cascode opamp
CN107888184A (zh) 单端转差分电路及其构成的缓冲器电路和采样保持电路
TW201431280A (zh) 三級電晶體串疊之功率放大器
CN111384940B (zh) 一种高线性度宽摆幅cmos电压跟随器
Amourah et al. All digital transistor high gain operational amplifier using positive feedback technique
CN104702268B (zh) 电压缓冲电路及具有其的驱动负载随时序切换的电路
CN211089632U (zh) 一种高线性度宽摆幅cmos电压跟随器
CN111510090B (zh) 一种高压摆率和宽输出范围的运算放大器
CN210431390U (zh) 缓冲型模数转换器以及集成电路
Pundir et al. High-Performance Floating Resistor-based Ring Amplifier for Switched Capacitor Circuits
CN202906877U (zh) Adc采样电路
CN102215032A (zh) 差动偏移校正电路
Carvajal et al. Low-power low-voltage differential class-AB OTAs for SC circuits

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant