CN107863122B - 三维存储器控制电路 - Google Patents

三维存储器控制电路 Download PDF

Info

Publication number
CN107863122B
CN107863122B CN201711385604.2A CN201711385604A CN107863122B CN 107863122 B CN107863122 B CN 107863122B CN 201711385604 A CN201711385604 A CN 201711385604A CN 107863122 B CN107863122 B CN 107863122B
Authority
CN
China
Prior art keywords
control
memory array
quadrant
dimensional memory
lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711385604.2A
Other languages
English (en)
Other versions
CN107863122A (zh
Inventor
M.海姆
J.S.霍伊
D.阮
A.叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Priority to CN201711385604.2A priority Critical patent/CN107863122B/zh
Publication of CN107863122A publication Critical patent/CN107863122A/zh
Application granted granted Critical
Publication of CN107863122B publication Critical patent/CN107863122B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/18—Bit line organisation; Bit line lay-out
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/12—Apparatus or processes for interconnecting storage elements, e.g. for threading magnetic cores
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种集成电路包括存储器阵列、分成至少两个子电路以控制存储器阵列的字线电路、和分成至少两个子电路以控制存储器阵列的位线电路。字线子电路和位线子电路至少部分地重叠存储器阵列的单独的各自区域。

Description

三维存储器控制电路
技术领域
当前主题通常涉及半导体存储器装置。尤其是，当前主题涉及具有三维设计的存储器装置。
背景技术
半导体存储器装置可包括在更大规模集成电路或独立集成电路中的存储单元块。虽然传统存储器装置在二维阵列中构建单元，但是一些装置可构建单元的三维阵列。在一些三维闪速存储器中，NAND串可纵向地构建，在相互的顶部堆放串的单独场效应晶体管（FET），使得串从衬底延伸出。这种结构在闪速存储器装置中提供非常高的位密度。
支持电路，例如线驱动器、读出放大器、地址解码器和其它这种电路仍可利用使用不由存储器阵列所覆盖的衬底区域的更传统的布局技术进行构建。虽然支持电路可具有多个材料（例如掺杂硅、多晶硅、金属、氧化硅或其它材料）层，这种设计仍可称为具有二维布局，因为它们通常不具有在彼此顶部堆叠的有源装置（像三维存储器阵列）。
附图说明
并入并构成说明书部分的附图说明了各种实施例。连同概述一起，附图用来解释各种原理。在附图中：
图1A和1B描述具有在存储器阵列下面的控制电路的存储器阵列的顶视图的框图；
图2是具有在存储器阵列下面的控制电路的三维存储器阵列的一部分截面侧视图；
图3是具有在存储器阵列下面的控制电路的三维存储器阵列的一部分的等距视图；
图4是电子系统的实施例的框图；以及
图5是构造存储器装置的方法的流程图。
具体实施方式
在下面详细描述中，多种详细描述通过实例的方式进行说明以便提供有关教导的全面理解。然而，当前教导可不需细节而进行实践对于本领域的技术人员是显而易见的。在其它实例中，已知的方法、程序和部件已经在相对在高级别进行描述而无细节，以便避免当前概念的不需要的模糊方面。大量描述的术语和短语在本公开的各种实施例的描述中使用。这些描述的术语和短语用于传达通常公认的含义给本领域的技术人员，除非在本说明书中给出不同定义。现在详细参考下面附图和讨论说明的实例。
图1描述具有在存储器阵列100下面的控制电路121-124的存储器阵列100的顶视图的框图。存储器阵列100可为存储器装置或一些其它类型的集成电路的一部分。存储器阵列100可利用三维（3D）电路进行构建，使得存储单元在衬底的顶部进行构建。这种3D电路技术可将衬底用作用于存储器阵列的机械基底而不将衬底自身用于存储器阵列的电路。各种类型的存储器可使用这种技术，该各种类型的存储器包括但不限于，浮栅闪速存储器、电荷俘获闪速存储器、相变存储器、具有开关的相变存储器、电阻式存储器和双向存储器。可使用能够在控制电路顶部上构造的任何存储器技术，包括如铁电晶体管随机存取存储器（FeTRAM）、纳米线技术的新兴技术或其它未来技术。一种使用3D技术的类型的存储器为堆叠的NAND闪存，其以NAND方式以垂直堆叠布线堆叠多个浮栅或电荷俘获闪速存储单元。然后阵列100可利用堆叠建立。各种其它类型存储器可使用用于存储器阵列100的各种其它组织。
存储器装置包括除存储器100之外的各种另外的电路。这些电路可包括地址解码器、线驱动器、读出放大器、电荷泵、状态机或各种其它类型电路。在传统芯片平面布置图中，另外的电路位于存储器芯片上的存储器阵列100的旁边，这使得存储器芯片的裸晶尺寸大于阵列100。如果使用传统二维（2D）布局，则不存在这种设计的备选并且使用3D技术的多种设计继续使用相似的平面布置图。但是如果存储器阵列100不将衬底用于阵列电路，则可能为至少一些另外的电路使用存储器阵列100下面的区域，即使存储器100为2D存储器阵列。
传统平面布置图经常具有直接在阵列旁边、在两个邻近边上的至少一些另外的电路，准许访问在“x轴”方向和“y轴”方向中通过阵列运行的控制线。这些控制线可通过各种名字来提及，但一些控制线在一些设计中通常被称为字线和位线，其中字线可垂直于位线。一些平面布置图在阵列的全部四个边上具有另外的电路，其中在一个边上的电路耦合到在阵列的其各自边上的可访问的一些控制线，以及在阵列相对边上的电路耦合到在那个方向中布线的剩余控制线。
在一些早前3D存储器设计中，已经尝试去移动3D存储器阵列下面的至少一些另外的电路。但是如果在阵列附近边上的电路都在阵列下面移动，则在阵列的角中对于空间发生冲突。这是由于事实是为了与阵列的间距对齐，希望把电路与阵列的行和列对齐，这使得电路耦合到相同位置中角存储单元的位线，将电路耦合到相同角存储单元的字线时同样这么希望。为了避免这种问题，一些设计在阵列下面从阵列的一边或相对边来设置电路，但是将邻近边上的电路留在阵列足迹之外。
图1的存储器阵列100通过将另外的电路分离为四个部分121、122、123、124来避免这种问题，但与使用阵列的全部四个边的传统平面布置图不同，各种部分耦合到控制线的空间隔离的组。存储器阵列100分离为四个象限111、112、113、114，其布置为使得象限邻近两个其它象限并且位于剩余象限的对角。象限可被认为是以逆时针方向方式或顺时针方向方式来计数，如所示，其中第一象限111位于第二象限112的左边并且在第四象限114的上面，而位于第三象限113对角。象限111-114在各种实施例中可以是不同大小或者可以是相同大小。在一些实施例中，四个象限111-114不是精确地对齐，并且可具有与其邻近象限的特定量的偏移。
控制线也可分成四组。在“x”方向中跨越阵列100的第一组控制线131耦合到存储器阵列100的第一象限111和第二象限112。在“y”方向中跨越阵列100的第二组控制线132耦合到存储器阵列100的第二象限112和第三象限113。在“x”方向中跨越阵列100的第三组控制线133耦合到存储器阵列100的第三象限113和第四象限114。以及在“y”方向中跨越阵列100的第四组控制线134耦合到存储器阵列100的第四象限114和第一象限111。在一些实施例中，第一组控制线131和第三组控制线133可以是字线并且第二组控制线132和第四组控制线134可以是位线。在一些实施例中，另外的控制线（例如源极栅控制线和漏极栅控制线或其它控制线）可以包括在控制线131-134的各种组中。
在各种实施例中，第一组控制线131和第三组控制线133可基本上相互平行。通过基本上平行，各种控制线可在控制线中忽略局部弯曲或曲折在其长度上以基本相同的方向通过，或以大约+/-15°内的总体相同方向通过。第二组控制线132和第四组控制线134也可基本上相互平行，并且也可基本上垂直于第一组控制线131和第三组控制线133。
四个控制电路121-124可至少部分地位于存储器阵列100的各自象限111-114下面。四组控制线131-134耦合到各自的控制电路121-124、存储器阵列100的各自象限111-114和邻近存储器阵列100的各自象限111-114的象限。在相对象限111-114下面耦合到控制电路121-124的控制线131-134基本上平行，但是在邻近象限111-114下面耦合到控制电路121-124的控制线131-134基本上相垂直。
在所示的实施例中，第一控制电路121耦合到第一组控制线131，第二控制电路122耦合到第二组控制线132，第三控制电路123耦合到第三组控制线133，以及第四控制电路124耦合到第四组控制线134。第一控制电路121可以是支持存储器阵列100的任何类型的电路。在各种实施例中，第一控制电路121可包括地址解码器、线驱动器、读出放大器、电荷泵、状态机或各种其它类型电路。其它控制电路122-124可包括与第一控制电路121相似的电路或者也可具有不同的电路。在一些实施例中，第一控制电路121和第三控制电路123可对于存储器阵列100的两个半部分的执行相似功能并具有相似电路。在这种实施例中，第二控制电路122和第四控制电路124可对于存储器阵列100的不同的两个半部分执行相似功能，这可以与由第一控制电路121和第三控制电路123执行的功能不同。第二控制电路122和第四控制电路124可具有相互相似的电路，这与在这种实施例中第一控制电路121和第三控制电路123的电路不同。
控制电路121-124可定位成使得在一些实施例中仅部分控制电路位于存储器阵列100下面，但是在其它实施例中，控制电路121-124可全部位于存储器阵列100下面。从1%到100%的任何数量的控制电路都可以位于存储器的各自象限下面。在一些实施例中，控制器121的大部分位于存储器阵列100的第一象限111下面，意味着由第一控制电路121覆盖的大于50%的裸晶区域也由存储器阵列100的第一象限131所覆盖。在至少一个实施例中，由存储器阵列100的第一象限111覆盖大于第一控制电路121的80%。其它控制电路122-124也由存储器阵列100的各自象限112-114相似地覆盖。
存储器阵列100可以是存储单元的2D阵列或存储单元的3D阵列，并且存储单元也可是任何类型的存储器，包括但不限于浮栅闪速存储单元、电荷俘获闪速存储单元、相变存储单元、电阻式存储单元和双向存储单元。存储单元可以任何方式进行组织，包括但不限于NAND串、NOR结构和完全随机存取结构。
图1B描述具有与存储器阵列150重叠的控制电路161-164的存储器阵列150的顶视图的框图，其可为存储单元的三维阵列或存储单元的二维阵列，取决于实施例。重叠可意味着在衬底上控制电路161-164的足迹可具有带有投射到衬底上的存储器阵列150的足迹的一些公共区域。位线电路分成至少两个子电路，位线子电路161和位线子电路162，以控制存储器阵列。位线子电路161可驱动横跨存储器阵列150的位线的子集，包括位线171，以及位线子电路162可驱动横跨存储器阵列150的其它位线，包括位线172。字线电路分成至少两个子电路，字线子电路163和字线子电路164以控制存储器阵列。字线子电路163可驱动横跨存储器阵列150的字线子集，包括字线173，以及字线子电路164可驱动横跨存储器阵列150的其它字线，包括字线174。字线可基本上垂直于位线。
位线子电路161、162和字线子电路163、164至少部分地重叠存储器阵列的单独的各自区域。位线子电路161可重叠存储器阵列150的左上象限，而位线子电路162可重叠存储器阵列150的右下象限。字线子电路163可重叠存储器阵列150的右上象限，而字线子电路162可重叠存储器阵列150的左下象限。在这些实施例中，位线子电路161、162可重叠存储器阵列150的相对角，并且至少两个字线子电路163、164可重叠存储器阵列150的不同相对角。在一些实施例，位线子电路161、162和/或字线子电路163、164可利用三维电路在存储器阵列150的顶部进行构造，但在其它实施例中，位线子电路161、162和/或字线子电路163、164可在集成电路衬底中至少部分地形成，存储器阵列150位于衬底外部，使得字线子电路163、164在存储器阵列的相对角下面，并且位线子电路161、162在存储器阵列150的不同的相对角下面。文字“角”可不涉及存储器阵列的精确最外顶点，而是可涉及邻近顶点的总的区域。
图2是具有在存储器阵列210下面的控制电路220的三维存储器阵列210的一部分的截面侧视图。在所示的实施例中，存储器阵列210为具有所示的四个NAND堆叠的3D堆叠NAND闪存阵列的一个象限的边缘部分。四个NAND堆叠耦合到沿“x”维度行进或在图2中进入和离开页面的位线250。每个堆叠耦合到漏极控制线231、第一字线232、第二字线233、源极控制线234和源极线235，以为每个堆叠的两个位的存储而提供。仅部分被标注的存储单元212在点处创建，其中字线232、233耦合到掺杂多晶硅的塔（tower）。在图2中未开口的区域可充满绝缘材料，例如氧化硅。
在衬底201上构建的控制电路220位于存储器阵列210下方。在这个公开和相关权利要求中，如果可画出垂直于衬底201的背表面202的假想线（其经历控制电路220的一部分和存储器阵列210的一部分）并且在假想线上控制电路220的一部分位于衬底201的背表面202和存储器阵列210的一部分之间，则控制电路220的一部分被认为在存储器阵列210下方、之下、以下或下面。
控制电路220可包括晶体管226、228。在一些实施例中，可包括n沟道225金属氧化物半导体场效应晶体管（MOSFET）226和P沟道227 MOSFET 228两者。控制电路220可包括两层或多层互连，诸如多晶硅互连层222、第一金属互连层223和第二金属互连层224。各种实施例可包括任何数量的互连层并且一些实施例也可具有多层有源装置，诸如MOSFET。诸如第二字线233的控制线可使用诸如通孔221的通孔耦合到控制电路220，以允许控制电路220和控制线231-235之间的电通信。位线250可耦合到位于存储器阵列不同部分之下的不同控制电路。
图3是具有在存储器阵列300下面的控制电路320的三维存储器阵列300的一部分的等距视图。在所示实施例中，利用垂直NAND闪速存储单元构建存储器阵列300。示出了垂直NAND存储器300的一小部分、4存储单元的4×6堆叠。各种实施例可具有任何数量的存储单元的堆叠，许多实施例包括数百万个或数十亿个存储单元的堆叠。堆叠可具有两个或多个存储单元，一些实施例在堆叠中具有4、8、16或32个存储单元，尽管任何数量的存储单元可包括在堆叠中，包括不是2的乘方的数量。在一些实施例中，可在单独存储单元中存储一位，但是其它实施例可以通过控制在单独存储单元的电荷存储区域中存储的电荷量在单一存储单元中存储多位信息。为了清楚，由绝缘材料填充的垂直NAND存储器300的区域在图3中是透明的，从而允许展示构造细节。
垂直NAND存储器300在具有背表面302和具有在Z维度中的厚度和在X和Y维度中延伸比Z维度远很多的衬底301上进行构建。控制电路320可在衬底301中或上创建。控制电路320可为包括地址解码器、线驱动器、读出放大器或其它任何类型电路的任何类型电路。在图3的实施例中，示出MOSFET作为控制电路320的示范部分，包括掺杂硅阱321、源极322、栅极323和漏极324。源极可通过通孔344耦合到互连343。
存储单元的堆叠构建在控制电路320的顶上。存储单元在Z轴上位于比控制电路320更高处，z轴的原点在衬底301的背表面302。在所示的实施例中，存储单元的堆叠包括每个堆叠四个存储单元。对其它堆叠是典型的存储单元的一个堆叠包括在其底部耦合到源极线336并在其顶部耦合到位线341的硅主体312。源极控制线335控制着源极控制栅极并且漏极控制线334控制着漏极控制栅极。第一存储单元311可具有为字线0、330的多晶硅控制栅极。第二存储单元可具有为字线1、331的多晶硅控制栅极。第三存储单元可具有为字线2、332的多晶硅控制栅极，并且第四存储单元可具有为字线3、333的多晶硅控制栅极。存储单元具有各自电荷存储区域，在这个实施例中其可为位于各自字线和主体312之间的浮栅。NAND串的另外的群组可耦合到不同控制线和/或位线。
各种实施例可具有任何数量的源极线、位线、源极控制线、漏极控制线、字线或其它控制线。所示的存储器阵列300的一部分为存储器阵列300的一个象限的边缘。位线340如所示在“x”维度横越存储器阵列300的一部分，并且在图3的左边退出阵列300。字线330-333、漏极控制线334和源极控制线335在“y”维度中横越存储器阵列300的一部分并且可在不同象限处退出阵列以及耦合到定位在存储器阵列300的象限之下的不同控制电路。位线341通过通孔342耦合到互连343使得控制电路320耦合到控制线、或位线341（其耦合到存储器阵列300的至少一部分）。包括位线341的位线340可延伸到存储器阵列300的另一个象限，其中位线341可耦合到存储单元的另外堆叠。
图4是电子系统400的实施例的框图。除了所示的实施例，电子系统400的许多不同实施例是可能的，包括使用单一处理器401来控制多个存储器装置410以为多个存储空间而提供的实施例，使用连接到存储器装置410的多个存储器401的实施例和包括各种其它功能性的系统的实施例。
处理器401可利用控制线403和数据线404耦合到存储器装置410。在一些实施例中，数据和控制可利用相同的线。处理器401可为外部微处理器、微控制器或一些其它类型的外部控制电路。在一些实施例中，处理器401可与存储器装置410在相同封装中集成或者甚至在相同的裸晶上集成。在一些实施例中，处理器401可与控制电路411集成，允许一些相同电路用于两种功能。处理器401可具有用于程序存储和中间数据的外部存储器，例如RAM和ROM，或它可具有内部RAM或ROM。在一些实施例中，处理器可利用存储器装置410用于程序或数据存储。在处理器401上运行的程序可实现多种不同功能，其包括但不限于标准文件系统、闪存文件系统、手写矫正、坏单元或块映射、网络通信堆叠和错误管理。存储系统400已经简化以集中于对理解本发明有帮助的存储器的特征。
在一些实施例中，提供外部连接402。外部连接402耦合到处理器401并允许处理器401与外部装置通信。处理器401可接收写命令并通过外部连接写入数据并且在存储器装置中存储写入数据。处理器401也可从外部连接中接收读命令、从至少一个存储器装置中检索所读取的数据、并通过外部连接发送所读取的数据。如果电子系统400是存储系统，则外部连接402可用于为非易失性存储提供外部装置。电子系统400可为固态驱动器（SSD）、USB拇指驱动器或任何其它类型存储系统。外部连接402可利用标准或专有的通信协议来连接到计算机或其它智能装置（诸如蜂窝电话或数字相机）。外部连接可兼容的计算机通信协议的实例包括但不限于任何版本的下面的协议：通用串行总线（USB）、串行高级技术附接（SATA）、小型计算机系统接口（SCSI）、光纤信道、并行高级技术附接（PATA）、集成设备电路（IDE）、以太网、IEEE-1394、安全数字卡接口（SD卡）、小型闪速接口、存储棒接口、外设部件互连（PCI）或PCI快速。
如果电子系统400为计算系统，诸如移动电话、平板、笔记本电脑、置顶盒、或一些其它类型的计算系统，外部连接402可为网络连接，诸如但不限于任何版本的下面的协议：电气和电子工程师学会（IEEE）802.3、IEEE 802.11、缆线数据服务接口规范（DOCSIS）、如数字视频广播（DVB）-陆地的数字电视标准、DVB-缆线和高级电视委员会标准（ATSC）以及诸如全球移动通信系统（GSM）的移动电话通信协议、诸如CDMA2000的基于码分多址（CDMA）的协议和长期演进（LTE）。
存储器装置410包括存储单元的阵列417，诸如之前在图1-3所说明的存储器阵列。存储器阵列417可布置为具有字线行和位线列的象限。第一组位线可耦合到第一象限417A和第二象限417B并且第二组位线可耦合到第三象限417C和第四象限417D。第一组字线可耦合到第一象限417A和第四象限417D并且第二组字线可耦合到第二象限417B和第三象限417C。
第一控制电路421可耦合到第一组位线并且第三控制电路423可耦合到第二组位线。第四控制电路424可耦合到第一组字线并且第二控制电路422可耦合到第二组字线。第一控制电路421可至少部分地定位在存储器阵列417的第一象限417A之下。第二控制电路422可至少部分地定位在存储器阵列417的第二象限417B之下。第三控制电路423可至少部分地定位在存储器阵列417的第三象限417C之下。第四控制电路424可至少部分地定位在存储器阵列417的第四象限417D之下。
可提供地址缓冲器电路412以锁存通过I/O电路413提供的地址信号。地址信号通过地址缓冲器电路412和控制电路421-424的组合进行接收和解码。本领域的技术人员可以意识到，利用当前说明的优点，地址输入连接的数量取决于存储器阵列417的密度和结构。也就是，地址数量随所增长的存储单元数目和所增长的组和块数目而增长。
存储器装置410可通过在第一控制电路421和第三控制电路423中利用读出放大器电路感测存储器阵列列中的电压或电流改变读取在存储器阵列417中的数据。在一个实施例中，读出放大器电路被耦合以从存储器阵列417读取和锁存数据行，并与读缓冲器419通信，读缓冲器419可将从存储器阵列417读取的数据保持到其能够通过数据线404发送出。写缓冲器418可用在一些实施例中以累积数据直到能够执行写并且数据传递到第一控制电路421和第三控制电路423。I/O电路413通过存储器装置410的I/O引脚路由数据。在一些实施例中，写缓冲器418和/或读缓冲器419可包括在第一控制电路421和第三控制电路423中。
存储器控制电路411可解码来自处理器401的控制线403上提供的命令。这些命令用于控制存储器阵列417上的操作，包括数据读取、数据写入（程序）和擦除操作。存储器控制器电路411可为状态机、定序器、处理器或一些其它类型的控制器以生成控制存储器阵列417所需要的电压波形。控制电路411与存储器装置中的其它块通信，但这些连接未示出，因为他们可能使框图400过度地变复杂并且本领域的技术人员能够理解控制电路411具有与其它块的大量互连以便控制其功能。在一些实施例中，存储器控制电路411可定位在存储器阵列417下方或可分布在控制电路421-424之间。
图5是构造存储器装置的方法的流程图500。任何类型和数量的半导体处理技术可用于本方法的各种方面，包括但不限于光刻法、化学气相沉淀（CVD）、离子注入、机械蚀刻法、化学蚀刻法或任何其它处理。方法可开始在块501构造存储器装置。在块502中，分成两个子电路的字线电路至少部分地形成在存储器装置的衬底中。字线电路可包括场效应晶体管（FET），其可包括在衬底中构建的沟道或其它特征，例如硅的扩散区域。在块503中，分成两个子电路的位线电路至少部分地在存储器装置的衬底中形成。字线子电路和位线子电路可以相似于图1B所示的模式定位在衬底中和/或上。
在块504中，存储单元阵列可构建在控制电路的顶部。存储器阵列可为2D阵列或3D阵列，取决于实施例。构建存储器阵列使得两个字线子电路至少部分地位于存储器阵列的相对象限下面，并且两个位线子电路至少部分地位于存储器阵列的另外相对象限下面，如图1B所示。在一些实施例中，两个字线子电路和两个位线子电路的大部分各自区域在存储器阵列下面。
在块505中，字线子电路和位线子电路可耦合到存储器阵列。第一组字线可耦合到第一字线子电路、存储器阵列的第一象限和存储器阵列的第二象限。第二组字线可耦合到第二字线子电路、存储器阵列的第三象限和存储器阵列的第四象限。第一组位线可耦合到第一位线子电路、存储器阵列的第二象限、和存储器阵列的第三象限。以及第二组位线可耦合到第二位线子电路、存储器阵列的第四象限和存储器阵列的第一象限。在一些实施例中，字线基本上垂直于位线。可以任何顺序执行或可同时执行由块504-505所描述的动作。在一些实施例中，块504-505甚至可部分地与块502和503和/或其它动作同时执行。方法可结束任何必要的剩余任务并在块506处结束。
在下面段落中描述了各种实施例的实例：
示例集成电路（IC）包括存储器阵列、分成至少两个子电路以控制存储器阵列的字线电路、和分成至少两个子电路以控制存储器阵列的位线电路。在示例IC中，字线子电路和位线子电路至少重叠存储器阵列的单独的各自区域。在一些示例IC中，至少两个字线子电路可在存储器阵列的相对角下面，并且至少两个位线子电路可在存储器阵列的不同相对角下面。在一些示例IC中，存储器阵列可包括浮栅闪速存储单元、电荷俘获闪速存储单元、相变存储单元、电阻式存储单元或双向存储单元。在一些示例IC中，存储器阵列可包括存储单元的三维阵列。一些示例IC包括衬底，并且利用至少部分在衬底中形成的第一控制电路，可使存储器阵列位于衬底的外部。在一些示例IC中，至少两个字线子电路和至少两个位线子电路的大部分各自区域可位于存储器阵列之下。在一些示例IC中，字线子电路可通过字线耦合到存储器阵列并且位线电路可通过位线耦合到存储器阵列，以及字线可基本上垂直于位线。在实施例中可使用这个段落中实例的任何组合。
另一个示例集成电路（IC）包括存储器阵列和至少部分地位于存储器阵列第一象限之下的第一控制电路。第一组控制线耦合到第一控制电路、存储器阵列的第一象限和存储器阵列的第二象限。第二控制电路至少部分地位于存储器阵列的第二象限之下并且第二组控制线耦合到第二控制电路、存储器阵列的第二象限和存储器阵列的第三象限。在IC的一些示例中，第一组控制线基本上垂直于第二组控制线。在IC的一些示例中，存储器阵列、存储单元可为浮栅闪速存储单元、电荷俘获闪速存储单元、相变存储单元、电阻式存储单元或双向存储单元。在IC的一些示例中，存储器阵列可为存储单元的三维阵列。在IC的一些示例中，第一控制电路包括线驱动器电路。在IC的一些示例中，第二控制电路可包括读出放大器电路。在IC的一些示例中，第一控制电路的大部分可位于存储器阵列的第一象限之下。IC的一些示例可包括至少部分地位于存储器阵列第三象限之下的第三控制电路，带有耦合到第三控制电路、存储器阵列第三象限和存储器阵列第四象限的第三组控制线。IC的一些示例可包括至少部分地位于存储器阵列第四象限之下的第四控制电路，和耦合到第四控制电路、存储器阵列第四象限和存储器阵列第一象限的第四组控制线。在IC的一些示例中，第一组控制线基本上平行于第三组控制线，并且基本上垂直于第二和第四组控制线。IC的一些示例可包括衬底，其中存储器阵列位于衬底的外部并且第一控制电路至少部分地在衬底中形成。在实施例中可使用这个段落中示例的任何组合。
另一个示例集成电路（IC）包括具有四个象限的存储器阵列、至少部分地位于存储器阵列各自象限之下的四个控制电路、以及耦合到各自控制电路、存储器阵列的各自象限和邻近存储器阵列的各自象限的象限的四组控制线。在示例方法中，在相对象限之下耦合到控制电路的控制线基本上平行，并且在邻近象限之下耦合到控制电路的控制线基本上垂直。在IC的一些示例中，存储单元可为浮栅闪速存储单元、电荷俘获闪速存储单元、相变存储单元、电阻式存储单元或双向存储单元。在IC的一些示例中，存储器阵列可包括存储单元的三维阵列。在IC的一些示例中，至少一个控制电路可包括线驱动器电路。在IC的一些示例中，至少一个控制电路可包括读出放大器电路。在IC的一些示例中，各自控制电路的大部分可位于存储器阵列的各自象限之下。在IC的一些示例中，存储器阵列四个象限可包括第一象限、第二象限、第三象限和第四象限，其中第一象限邻近第二象限、邻近第四象限并与第三象限相对。在IC的一些示例中，四个控制电路可包括至少部分位于第一象限之下的第一控制电路、至少部分位于第二象限之下的第二控制电路、至少部分地位于第三象限之下的第三控制电路和至少部分地位于第四象限之下的第四控制电路。在一些示例IC中，四组控制线可包括耦合到第一控制电路、第一象限和第二象限的第一组控制线，耦合到第二控制电路、第二象限和第三象限的第二组控制线，耦合到第三控制电路、第三象限和第四象限的第三组控制线，以及耦合到第四控制电路、第四象限和第一象限的第四组控制线。在IC的一些示例中，第一和第三组控制线可为字线以及第一控制电路和第三控制电路可包括字线驱动器。在IC的一些示例中，第二和第四组控制线可为位线以及第二控制电路和第四控制电路可包括读出放大器。在实施例中可使用这个段落中示例的任何组合。
示例电子系统可包括生成存储器控制命令的处理器、和耦合到处理器以响应存储器控制命令的至少一个存储器电路。示例的至少一个存储器电路包括存储器阵列和至少部分位于存储器阵列第一部分之下的第一控制电路，带有耦合到第一控制电路、存储器阵列的第一部分和存储器阵列的第二部分的第一组控制线。示例的至少一个存储器电路也包括至少部分地位于存储器阵列第二部分之下的第二控制电路，带有耦合到第二控制电路、存储器阵列的第二部分和存储器阵列的第三部分的第二组控制线。在电子系统的一些示例中，第一组控制线可基本上垂直于第二组控制线。在电子系统的一些示例中，存储单元可为浮栅闪速存储单元、电荷俘获闪速存储单元、相变存储单元、电阻式存储单元或双向存储单元。在电子系统的一些示例中，存储器阵列可包括存储单元的三维阵列。在电子系统的一些示例中，第二控制电路可包括线驱动器电路。在电子系统的一些示例中，第一控制电路可包括读出放大器电路。在电子系统的一些示例中，第一控制电路的大部分可位于存储器阵列的第一部分之下。在电子系统的一些示例中，至少一个存储器电路可包括至少部分地位于存储器阵列第三部分之下的第三控制电路，带有耦合到第三控制电路、存储器阵列的第三部分、和存储器阵列的第四部分的第三组控制线，以及包括至少部分地位于存储器阵列的第四部分之下的第四控制电路，带有耦合到第四控制电路、存储器阵列的第四部分、和存储器阵列的第一部分的第四组控制线。在电子系统的一些示例中，第一组控制线可基本上平行于第三组控制线，并且基本上垂直于第二和第四组控制线。在实施例中可使用这个段落的示例的任何组合。
另一个示例电子系统可包括以生成存储器控制命令的处理器和耦合到处理器以响应存储器控制命令的至少一个存储器电路。示例的至少一个存储器电路包括存储器阵列和分成至少两个子电路以控制存储器阵列的字线电路以及分成至少两个子电路以控制存储器阵列的位线电路。在示例电子系统中，字线子电路和位线子电路至少部分地重叠存储器阵列的单独的各自区域。在一些示例电子系统中，至少两个子电路可在存储器阵列相对象限下面，并且至少两个位线子电路可在存储器阵列的不同相对象限下面。在一些示例电子系统中，存储器阵列可包括浮栅闪速存储单元、电荷俘获闪速存储单元、相变存储单元、电阻式存储单元或双向存储单元。在一些示例电子系统中，存储器阵列可包括存储单元的三维阵列。一些示例电子系统包括衬底，并且利用在衬底中至少部分形成的第一控制电路，可使存储器阵列位于衬底外部。在一些示例电子系统中，至少两个字线子电路和至少两个位线子电路的大部分各自区域可位于存储器阵列之下。在一些示例电子系统中，字线电路可通过字线耦合到存储器阵列并且位线电路可通过位线耦合到存储器阵列，以及字线可基本上垂直于位线。在实施例中可使用这个段落中示例的任何组合。
构造存储器装置的示例方法可包括在半导体衬底上创建第一、第二、第三和第四控制电路，并且构建具有第一、第二、第三和第四象限的存储单元阵列，因此各自控制电路的至少一部分在存储单元阵列的各自象限下面。示范方法也包括耦合第一组控制线到第一控制电路、阵列的第一象限和阵列的第二象限，耦合第二组控制线到第二控制电路、阵列的第二象限和阵列的第三象限，耦合第三组控制线到第三控制电路、阵列的第三象限和阵列的第四象限，以及耦合第四组控制线到第四控制电路、阵列的第四象限和阵列的第一象限。在方法的一些示例中，阵列可包括存储单元的三维阵列。在方法的一些示例中，各自控制电路的大部分区域可位于存储器阵列的各自象限之下。在方法的一些示例中，第一组控制线可基本上平行于第三组控制线，并且基本上垂直于第二和第四组控制线。在实施例中可使用这个段落示例的任何组合。
构造存储器装置的示例方法包括至少部分地在存储器装置的衬底中形成字线电路和位线电路，字线电路分成至少两个子电路并且位线电路分成至少两个子电路。示例方法也包括构建存储器阵列，使得至少两个字线子电路至少部分地在存储器阵列相对象限下面，并且至少两个位线子电路至少部分地在存储器阵列的其它相对象限下面。在一些示例方法中，存储器阵列可包括存储单元的三维阵列。在一些示例方法中，至少两个字线子电路和至少两个位线子电路的大部分各自区域可在存储器阵列下面。一些示例方法也可包括耦合第一组字线到第一字线子电路、存储器阵列的第一象限和存储器阵列的第二象限，耦合第二组字线到第二字线子电路、存储器阵列的第三象限和存储器阵列第四象限，耦合第一组位线到第一位线子电路、存储器阵列的第二象限和存储器阵列的第三象限，以及耦合第二组位线到第二位线子电路、存储器阵列的第四象限和存储器阵列的第一象限。在实施例中可使用这个段落中示例的任何组合。
正如在本说明书和所附权利要求书所使用的，单数形式“一”、“该”包括复数形式，除非内容明确另外指示。此外，正如在本说明书和所附权利要求书所使用的，术语“或者”通过在包括“和/或”的意义下通常使用，除非内容明确另外指示。正如本文中所使用，术语“耦合”包括直接和间接连接。此外，第一和第二装置耦合之处，包括有源装置的介入装置可定位在其之间。
上面提供的各种实施例的描述实际上是说明性的并不希望限制当前公开、其申请或用途。从而，希望这里所描述以外的不同改变包括在实施例的范围内。这种改变被认为不偏离当前公开的所希望的范围。同样地，当前公开的宽度和范围不由上面所描述的示范实施例所限制，而仅根据下面权利要求书及其等同物定义。

Claims (34)

1.一种集成电路，包括：
具有在X维和Y维中延伸的背表面的衬底；
三维存储器阵列，包括从所述衬底的所述背表面在Z方向延伸的纵向存储器单元；
第一控制电路，构建在所述衬底上并至少部分地位于所述三维存储器阵列的第一象限之下；
第一组控制线，耦合到所述第一控制电路、耦合到所述三维存储器阵列的所述第一象限、并且耦合到所述三维存储器阵列的第二象限，其中所述第一组控制线通过在所述Z方向上穿过所述三维存储器阵列的至少一个层面的通孔来耦合到所述第一控制电路；
第二控制电路，构建在所述衬底上并至少部分地位于所述三维存储器阵列的所述第二象限之下；以及
第二组控制线，耦合到所述第二控制电路、耦合到所述三维存储器阵列的所述第二象限、并且耦合到所述三维存储器阵列的第三象限。
2.如权利要求1所述的集成电路，其中所述第一组控制线基本上垂直于所述第二组控制线。
3.如权利要求1所述的集成电路，其中所述纵向存储器单元包括NAND存储器单元、浮栅闪速存储器单元、电荷俘获闪速存储器单元、相变存储器单元、电阻式存储器单元或者双向存储器单元。
4.如权利要求1所述的集成电路，其中纵向存储器单元的所述三维存储器阵列包括：
硅体，耦合到在所述硅体底部部分的源极线和在所述硅体顶部部分的位线；
源极控制栅，由源极控制线来控制；以及
漏极控制栅，由漏极控制线来控制。
5.如权利要求4所述的集成电路，包括：
所述第一组控制线是字线；以及
所述三维存储器阵列包括数量为N的纵向存储器单元，每个所述纵向存储器单元耦合到所述字线中的至少一个字线。
6.如权利要求1所述的集成电路，其中所述第一控制电路包括线驱动器电路。
7.如权利要求1所述的集成电路，其中所述第二控制电路包括读出放大器电路。
8.如权利要求1所述的集成电路，其中所述第一控制电路的大部分位于所述三维存储器阵列的所述第一象限之下。
9.如权利要求1所述的集成电路，包括通过互连耦合到所述第二控制电路的所述第二组控制线，所述第二组控制线通过在所述Z方向上穿过所述三维存储器阵列的至少一个层面的通孔来耦合到所述互连。
10.如权利要求1所述的集成电路，进一步包括：
第三控制电路，构建在所述衬底上并至少部分地位于所述三维存储器阵列的所述第三象限之下；
第三组控制线，耦合到所述第三控制电路、耦合到所述三维存储器阵列的所述第三象限、并且耦合到所述三维存储器阵列的第四象限，其中所述第三组控制线通过在所述Z方向上穿过所述三维存储器阵列的至少一个层面的通孔来耦合到所述第三控制电路；
第四控制电路，构建在所述衬底上并至少部分地位于所述三维存储器阵列的所述第四象限之下；以及
第四组控制线，耦合到所述第四控制电路、耦合到所述三维存储器阵列的所述第四象限、并且耦合到所述三维存储器阵列的所述第一象限。
11.如权利要求10所述的集成电路，其中所述第一组控制线基本上平行于所述第三组控制线，并且基本上垂直于所述第二组和第四组控制线。
12.如权利要求10所述的集成电路，包括：
所述第一组控制线和所述第三组控制线是字线；以及
所述第二组控制线和所述第四组控制线是位线。
13.如权利要求12所述的集成电路，包括：
所述第一控制电路和所述第三控制电路是线驱动器电路；以及
所述第二控制电路和所述第四控制电路是读出放大器电路。
14.一种电子系统，包括：
处理器，用于生成存储器控制命令；以及
存储器装置，与所述处理器耦合，所述存储器装置包含：
衬底，具有在X维和Y维中延伸的背表面；
三维存储器阵列，包括从所述衬底的所述背表面在Z方向延伸的纵向存储器单元；
第一控制电路，构建在所述衬底上并至少部分地位于所述三维存储器阵列的第一象限之下；
第一组控制线，耦合到所述第一控制电路、耦合到所述三维存储器阵列的所述第一象限、并且耦合到所述三维存储器阵列的第二象限，其中所述第一组控制线通过在所述Z方向上穿过所述三维存储器阵列的至少一个层面的通孔来耦合到所述第一控制电路；
第二控制电路，构建在所述衬底上并至少部分地位于所述三维存储器阵列的所述第二象限之下；以及
第二组控制线，耦合到所述第二控制电路、耦合到所述三维存储器阵列的所述第二象限、并且耦合到所述三维存储器阵列的第三象限。
15.如权利要求14所述的电子系统，其中所述第一组控制线基本上垂直于所述第二组控制线。
16.如权利要求14所述的电子系统，其中所述纵向存储器单元包括NAND存储器单元、浮栅闪速存储器单元、电荷俘获闪速存储器单元、相变存储器单元、电阻式存储器单元或者双向存储器单元。
17.如权利要求14所述的电子系统，其中纵向存储器单元的所述三维存储器阵列包括：
硅体，耦合到在所述硅体底部部分的源极线和在所述硅体顶部部分的位线；
源极控制栅，由源极控制线来控制；以及
漏极控制栅，由漏极控制线来控制。
18.如权利要求17所述的电子系统，包括：
所述第一组控制线是字线；以及
所述三维存储器阵列包括数量为N的纵向存储器单元，每个所述纵向存储器单元耦合到所述字线中的至少一个字线。
19.如权利要求14所述的电子系统，其中所述第一控制电路包括线驱动器电路。
20.如权利要求14所述的电子系统，其中所述第二控制电路包括读出放大器电路。
21.如权利要求14所述的电子系统，其中所述第一控制电路的大部分位于所述三维存储器阵列的所述第一象限之下。
22.如权利要求14所述的电子系统，包括通过互连耦合到所述第二控制电路的所述第二组控制线，所述第二组控制线通过在所述Z方向上穿过所述三维存储器阵列的至少一个层面的通孔来耦合到所述互连。
23.如权利要求14所述的电子系统，进一步包括：
第三控制电路，构建在所述衬底上并至少部分地位于所述三维存储器阵列的所述第三象限之下；
第三组控制线，耦合到所述第三控制电路、耦合到所述三维存储器阵列的所述第三象限、并且耦合到所述三维存储器阵列的第四象限，其中所述第三组控制线通过在所述Z方向上穿过所述三维存储器阵列的至少一个层面的通孔来耦合到所述第三控制电路；
第四控制电路，构建在所述衬底上并至少部分地位于所述三维存储器阵列的所述第四象限之下；以及
第四组控制线，耦合到所述第四控制电路、耦合到所述三维存储器阵列的所述第四象限，并且耦合到所述三维存储器阵列的所述第一象限。
24.如权利要求23所述的电子系统，其中所述第一组控制线基本上平行于所述第三组控制线，并且基本上垂直于所述第二组和第四组控制线。
25.如权利要求23所述的电子系统，包括：
所述第一组控制线和所述第三组控制线是字线；以及
所述第二组控制线和所述第四组控制线是位线。
26.如权利要求25所述的电子系统，包括：
所述第一控制电路和所述第三控制电路是线驱动器电路；以及
所述第二控制电路和所述第四控制电路是读出放大器电路。
27.一种构造存储器装置的方法，所述方法包括：
至少部分地在所述存储器装置的衬底中形成第一控制电路和第二控制电路，所述衬底具有在X维和Y维中延伸的背表面；
构建三维存储器阵列，使得所述第一控制电路至少部分地位于所述三维存储器阵列的第一象限之下并且所述第二控制电路至少部分地位于所述三维存储器阵列的第二象限之下，所述三维存储器阵列包括从所述衬底的所述背表面在Z方向延伸的纵向存储器单元；
将第一组控制线通过在所述Z方向上穿过所述三维存储器阵列的至少一个层面的通孔耦合到所述第一控制电路，将所述第一组控制线耦合到所述三维存储器阵列的所述第一象限，以及将所述第一组控制线耦合到所述三维存储器阵列的第二象限；以及
将第二组控制线耦合到所述第二控制电路、所述三维存储器阵列的所述第二象限和所述三维存储器阵列的第三象限。
28.如权利要求27所述的方法，其中所述纵向存储器单元包括NAND存储器单元、浮栅闪速存储器单元、电荷俘获闪速存储器单元、相变存储器单元、电阻式存储器单元或者双向存储器单元。
29.如权利要求27所述的方法，其中构建纵向存储器单元的所述三维存储器阵列包括：
构建硅体并将所述硅体耦合到在所述硅体底部部分的源极线和在所述硅体顶部部分的位线；
构建源极控制栅并且经由源极控制线来控制所述源极控制栅；以及
构建漏极控制栅并且经由漏极控制线来控制所述漏极控制栅。
30.如权利要求27所述的方法，包括：
所述第一组控制线是字线；以及
所述三维存储器阵列包括数量为N的纵向存储器单元，每个所述纵向存储器单元耦合到所述字线中的至少一个字线。
31.如权利要求27所述的方法，将所述第二组控制线耦合到所述第二控制电路包括通过互连进行耦合，所述第二组控制线通过在所述Z方向上穿过所述三维存储器阵列的至少一个层面的通孔来耦合到所述互连。
32.如权利要求27所述的方法，进一步包括：
至少部分地在所述衬底中形成第三控制电路并且将所述第三控制电路至少部分地安置在所述三维存储器阵列的所述第三象限之下；
将第三组控制线耦合到：
所述第三控制电路，该耦合通过在所述Z方向上穿过所述三维存储器阵列的至少一个层面的通孔来进行，
所述三维存储器阵列的所述第三象限，以及
所述三维存储器阵列的第四象限；
至少部分地在所述衬底上形成第四控制电路并且将所述第四控制电路至少部分地安置在所述三维存储器阵列的所述第四象限之下；以及
将第四组控制线耦合到所述第四控制电路、所述三维存储器阵列的所述第四象限和所述三维存储器阵列的所述第一象限。
33.如权利要求32所述的方法，包括：
所述第一组控制线和所述第三组控制线是字线；以及
所述第二组控制线和所述第四组控制线是位线。
34.如权利要求33所述的方法，包括：
所述第一控制电路和所述第三控制电路是线驱动器电路；以及
所述第二控制电路和所述第四控制电路是读出放大器电路。
CN201711385604.2A 2012-03-26 2012-03-26 三维存储器控制电路 Active CN107863122B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711385604.2A CN107863122B (zh) 2012-03-26 2012-03-26 三维存储器控制电路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
PCT/US2012/030632 WO2013147743A1 (en) 2012-03-26 2012-03-26 Three dimensional memory control circuitry
CN201280071958.9A CN104380382A (zh) 2012-03-26 2012-03-26 三维存储器控制电路
CN201711385604.2A CN107863122B (zh) 2012-03-26 2012-03-26 三维存储器控制电路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280071958.9A Division CN104380382A (zh) 2012-03-26 2012-03-26 三维存储器控制电路

Publications (2)

Publication Number Publication Date
CN107863122A CN107863122A (zh) 2018-03-30
CN107863122B true CN107863122B (zh) 2021-05-11

Family

ID=49260815

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201711385604.2A Active CN107863122B (zh) 2012-03-26 2012-03-26 三维存储器控制电路
CN201280071958.9A Pending CN104380382A (zh) 2012-03-26 2012-03-26 三维存储器控制电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201280071958.9A Pending CN104380382A (zh) 2012-03-26 2012-03-26 三维存储器控制电路

Country Status (3)

Country Link
US (2) US9202536B2 (zh)
CN (2) CN107863122B (zh)
WO (1) WO2013147743A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8956968B2 (en) * 2011-11-21 2015-02-17 Sandisk Technologies Inc. Method for fabricating a metal silicide interconnect in 3D non-volatile memory
US9425191B2 (en) * 2013-08-13 2016-08-23 Macronix International Co., Ltd. Memory device and manufacturing method of the same
US10056371B2 (en) 2013-08-13 2018-08-21 Macronix International Co., Ltd. Memory structure having array-under-periphery structure
JP2017010951A (ja) 2014-01-10 2017-01-12 株式会社東芝 半導体記憶装置及びその製造方法
KR20150106660A (ko) * 2014-03-12 2015-09-22 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법
KR20150119746A (ko) * 2014-04-16 2015-10-26 에스케이하이닉스 주식회사 반도체 장치, 레지스터 및 그 제조 방법
US20150371925A1 (en) * 2014-06-20 2015-12-24 Intel Corporation Through array routing for non-volatile memory
US9940419B1 (en) * 2015-08-05 2018-04-10 The United States Of America As Represented By The Secretary Of The Army Post design integrated circuit manufacturing obfuscation
US10043751B2 (en) 2016-03-30 2018-08-07 Intel Corporation Three dimensional storage cell array with highly dense and scalable word line design approach
US9875034B2 (en) 2016-04-07 2018-01-23 International Business Machines Corporation Delaying programming requests in flash memory
US10223004B2 (en) 2016-04-07 2019-03-05 International Business Machines Corporation Parallel read and writes in 3D flash memory
KR102601214B1 (ko) 2016-05-16 2023-11-10 삼성전자주식회사 수직형 구조를 가지는 메모리 장치 및 이를 포함하는 메모리 시스템
TWI645541B (zh) * 2016-07-19 2018-12-21 旺宏電子股份有限公司 具有陣列低於周邊結構的記憶體結構
US10127991B2 (en) * 2016-08-17 2018-11-13 Intel Corporation Three dimensional memory device with access signal triggering from voltage pump output levels
US10037800B2 (en) 2016-09-28 2018-07-31 International Business Machines Corporation Resistive memory apparatus using variable-resistance channels with high- and low-resistance regions
US10438656B2 (en) * 2017-12-18 2019-10-08 Intel Corporation System and method for performing a concurrent multiple page read of a memory array
US10607687B2 (en) * 2017-12-28 2020-03-31 Micron Technology, Inc. Apparatuses and methods for sense line architectures for semiconductor memories
KR102566771B1 (ko) 2018-01-31 2023-08-14 삼성전자주식회사 3차원 반도체 소자
US10559337B1 (en) * 2018-11-30 2020-02-11 Micron Technology, Inc. Vertical decoder
JP7427022B2 (ja) 2019-04-30 2024-02-02 長江存儲科技有限責任公司 ３次元相変化メモリを伴う３次元メモリデバイス
KR102661281B1 (ko) * 2019-04-30 2024-04-30 양쯔 메모리 테크놀로지스 씨오., 엘티디. 플래시 메모리 컨트롤러를 갖는 본딩된 메모리 장치 및 이의 제조 및 작동 방법
KR102532156B1 (ko) * 2019-06-13 2023-05-15 웨스턴 디지털 테크놀로지스, 인코포레이티드 제한된 전류 경로들을 포함하는 3차원 메모리 디바이스 및 그 제조 방법들
US10964752B2 (en) 2019-06-13 2021-03-30 Western Digital Technologies, Inc. Three-dimensional memory device including laterally constricted current paths and methods of manufacturing the same
US11043537B2 (en) 2019-06-13 2021-06-22 Western Digital Technologies, Inc. Three-dimensional phase change memory device including vertically constricted current paths and methods of manufacturing the same
US11672132B2 (en) 2020-07-09 2023-06-06 Samsung Electronics Co., Ltd. Variable resistance memory device
CN112119493B (zh) * 2020-08-18 2024-04-05 长江先进存储产业创新中心有限责任公司 用于3d交叉点存储器降低时延并增加阵列大小的新阵列布局和编程方案
CN116670764A (zh) * 2021-02-20 2023-08-29 华为技术有限公司 一种存储器及电子设备
CN113257311B (zh) * 2021-04-01 2022-11-01 长江先进存储产业创新中心有限责任公司 相变存储器的控制方法、装置及存储介质

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1761063A (zh) * 2004-10-14 2006-04-19 茂德科技股份有限公司 动态随机存取存储器的结构
CN1841748A (zh) * 2005-03-21 2006-10-04 旺宏电子股份有限公司 三维存储装置及其制造和操作方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3812805B2 (ja) * 2001-01-16 2006-08-23 日本電気株式会社 トンネル磁気抵抗素子を利用した半導体記憶装置
US20080310220A1 (en) * 2007-06-13 2008-12-18 International Business Machines Corporation 3-d sram array to improve stability and performance
EP2037461A3 (en) * 2007-09-12 2009-10-28 Samsung Electronics Co., Ltd. Multi-layered memory devices
KR100935936B1 (ko) * 2007-09-12 2010-01-11 삼성전자주식회사 적층 메모리 장치
JP2009135131A (ja) * 2007-11-28 2009-06-18 Toshiba Corp 半導体記憶装置
KR20090072399A (ko) * 2007-12-28 2009-07-02 삼성전자주식회사 3차원 메모리 장치
CN101236780B (zh) * 2008-02-26 2012-07-04 中国科学院上海微系统与信息技术研究所 三维立体结构相变存储器芯片的电路及实现方法
JP4709868B2 (ja) * 2008-03-17 2011-06-29 株式会社東芝 半導体記憶装置
JP2010055719A (ja) * 2008-08-29 2010-03-11 Toshiba Corp 抵抗変化メモリ装置
US8054673B2 (en) * 2009-04-16 2011-11-08 Seagate Technology Llc Three dimensionally stacked non volatile memory units
JP5566776B2 (ja) * 2010-05-21 2014-08-06 株式会社東芝 抵抗変化メモリ
JP2012059830A (ja) * 2010-09-07 2012-03-22 Toshiba Corp 半導体記憶装置
JP2012256821A (ja) * 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
US9076505B2 (en) * 2011-12-09 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Memory device
US9673389B2 (en) * 2012-01-24 2017-06-06 Kabushiki Kaisha Toshiba Memory device
JP2014067942A (ja) * 2012-09-27 2014-04-17 Toshiba Corp 不揮発性半導体記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1761063A (zh) * 2004-10-14 2006-04-19 茂德科技股份有限公司 动态随机存取存储器的结构
CN1841748A (zh) * 2005-03-21 2006-10-04 旺宏电子股份有限公司 三维存储装置及其制造和操作方法

Also Published As

Publication number Publication date
CN107863122A (zh) 2018-03-30
CN104380382A (zh) 2015-02-25
WO2013147743A1 (en) 2013-10-03
US20140146612A1 (en) 2014-05-29
US9620229B2 (en) 2017-04-11
US20160196879A1 (en) 2016-07-07
US9202536B2 (en) 2015-12-01

Similar Documents

Publication Publication Date Title
CN107863122B (zh) 三维存储器控制电路
JP5866151B2 (ja) 垂直的に集積された不揮発性記憶セルサブストリングを含む不揮発性記憶装置の形成方法、及び形成された不揮発性記憶装置
TWI538101B (zh) 三維記憶體之互連
US8027197B2 (en) Nonvolatile memory device
KR20190091672A (ko) 3차원 구조의 반도체 메모리 장치
US11805653B2 (en) Driver placement in memories having stacked memory arrays
US20170040061A1 (en) Memory with sub-block erase architecture
KR20160128731A (ko) 3차원 반도체 장치
CN108417578B (zh) 包括具有三维结构的存储单元阵列的非易失性存储器
US8897089B2 (en) Nonvolatile memory devices
US20110227141A1 (en) Non-volatile memory devices having vertical channel structures and related fabrication methods
US20120276729A1 (en) Non-volatile memory devices including shared bit lines and methods of fabricating the same
US20150162341A1 (en) Non-volatile memory device having increased memory capacity
US10546875B2 (en) Semiconductor memory device including a capacitor
US11538755B2 (en) Semiconductor device
US20230005946A1 (en) Peripheral circuit having recess gate transistors and method for forming the same
KR20170086938A (ko) 반도체 장치의 제조 방법
US20230069800A1 (en) Semiconductor device and method for manufacturing semiconductor device
US11581297B2 (en) Memory devices having cell over periphery structure, memory packages including the same, and methods of manufacturing the same
CN113257821B (zh) 半导体装置及其制造方法
US9111597B2 (en) Memory device structure with decoders in a device level separate from the array level
US9361949B2 (en) Semiconductor memory device
US20230165008A1 (en) Memory device having vertical structure and memory system including the memory device
US11683931B2 (en) Semiconductor memory device and method of manufacturing the same
US20240040789A1 (en) Three-dimensional memory devices, systems, and methods for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant