CN116670764A - 一种存储器及电子设备 - Google Patents

一种存储器及电子设备 Download PDF

Info

Publication number
CN116670764A
CN116670764A CN202180087479.5A CN202180087479A CN116670764A CN 116670764 A CN116670764 A CN 116670764A CN 202180087479 A CN202180087479 A CN 202180087479A CN 116670764 A CN116670764 A CN 116670764A
Authority
CN
China
Prior art keywords
memory
array
storage
layer
storage array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202180087479.5A
Other languages
English (en)
Inventor
卜思童
方亦陈
张恒
许俊豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Publication of CN116670764A publication Critical patent/CN116670764A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B51/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory transistors
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本申请公开了一种存储器及电子设备。其中，存储器包括堆叠的多层存储阵列，多层存储阵列中的每一层存储阵列包括：矩阵排列的多个存储单元，多条源线，多条位线以及多条字线。由于存储单元为铁电晶体管，从而使该存储器具有较高的存储密度、低功耗和高速度等优势。并且，由于是多层存储阵列堆叠的三维结构，因此可以有效地增加存储容量。另外，由于多层存储阵列中至少两层存储阵列中相同位置的源线互连，和/或位线互连，和/或字线互连。从而通过源线互连、位线互连或字线互连可以减少用于连接存储阵列与控制电路的走线的数量，从而减少走线的占用面积，增大存储阵列的占用面积比例，进而进一步增大存储器的存储容量。

Description

一种存储器及电子设备 技术领域
本申请涉及数据存储技术领域，特别涉及一种存储器及电子设备。
背景技术
动态随机存取存储器(DRAM)已成为高性能运算不可或缺的主要存储器，市场每年对DRAM的容量需求呈指数增长。传统半导体存储器芯片是通过提高单位面积的存储能力实现容量增长，但随着市场对存储容量需求愈发强烈，目前已不可避免地面临单元间串扰加剧和单字位成本增加等瓶颈。而三维堆叠半导体存储技术，通过增加存储叠层而非缩小器件二维尺寸实现存储密度增长，将半导体存储器的发展空间带入第三维度，成为未来实现存储器芯片容量可持续增长的关键。
然后，通过将DRAM芯片叠加实现存储容量的增加，会导致芯片成本和功耗快速增加。
发明内容
本申请提供的一种存储器及电子设备，可以增大存储器的存储容量。
第一方面，本申请实施例提供的一种存储器，包括堆叠的多层存储阵列，所述多层存储阵列中的每一层存储阵列包括：矩阵排列的多个存储单元，所述存储单元包括铁电晶体管；与每一行所述存储单元中的铁电晶体管的第一电极连接的源线；与每一行所述存储单元中的铁电晶体管的第二电极连接的位线；与每一列所述存储单元中的铁电晶体管的栅电极连接的字线。并且，在本申请中，存在至少两层所述存储阵列中相同位置的源线互连，和/或位线互连，和/或，字线互连，且字线互连的所述至少两层存储阵列中，位置相同的存储单元所连接的位线不互连，具体实施方式如下：
第一种情况：所述多层存储阵列中至少两层所述存储阵列中相同位置的源线互连。
第二种情况：所述多层存储阵列中至少两层存储阵列中相同位置的位线互连。
第三种情况：所述多层存储阵列中至少两层所述存储阵列中相同位置的源线互连，相同位置的位线互连。
第四种情况：所述多层存储阵列中至少两层所述存储阵列中相同位置的字线互连。
第五种情况：将上述第四种情况与上述第一种情况、第二种情况或第三种情况进行结合，且需要满足字线互连的所述至少两层存储阵列中，位置相同的存储单元所连接的位线不互连。第五种情况具体为：
所述多层存储阵列中至少两层所述存储阵列中相同位置的源线互连；所述多层存储阵列中至少两层所述存储阵列中相同位置的字线互连。
或者，所述多层存储阵列中至少两层存储阵列中相同位置的位线互连；所述多层存储阵列中至少两层所述存储阵列中相同位置的字线互连，且字线互连的所述至少两层存储阵列中，位置相同的存储单元所连接的位线不互连。
或者，所述多层存储阵列中至少两层所述存储阵列中相同位置的源线互连，相同位置的位线互连；所述多层存储阵列中至少两层所述存储阵列中相同位置的字线互连，且字线互连的所述至少两层存储阵列中，位置相同的存储单元所连接的位线不互连。
本申请提供的存储器，存储单元为铁电晶体管，从而使该存储器具有较高的存储密度、 低功耗和高速度等优势。并且，由于是多层存储阵列堆叠的三维结构，因此可以有效地增加存储容量。另外，由于所述多层存储阵列中至少两层所述存储阵列中相同位置的源线互连，和/或至少两层存储阵列中相同位置的位线互连；或者，所述多层存储阵列中至少两层所述存储阵列中相同位置的字线互连。通过源线互连、位线互连或字线互连可以减少用于连接多层存储阵列与控制电路的走线的数量，从而减少存储器中走线的占用面积，增大存储阵列的占用面积比例，进而进一步增大存储器的存储容量，并且还可以降低存储器的制作成本。
应理解，存储单元是存储器中具有数据存储和读写功能的最小单元，可以用于存储一个最小信息单位，即1比特数据(例如0或1)，也就是一个二进制位。通过多个存储单元，可以实现多个二进制位数据的存储。具体地，本申请实施例中，一个存储单元用于存储一个二进制位。
其中，铁电晶体管可以包括：半导体柱，由内向外依次围绕所述半导体柱设置的氧化物层、浮置金属层、铁电材料层和栅电极；所述半导体柱的一端为所述铁电晶体管的第一电极，所述半导体柱的另一端为所述铁电晶体管的第二电极。其中，第一电极可以为源极，第二电极为漏电，或者，第一电极为漏极，第二电极为源极，铁电晶体管的源极和漏极可以互换，不做具体区分。铁电晶体管利用铁电材料层的极化方向或极化强度的改变，调制半导体柱中沟道的载流子浓度，进而改变读取电流，实现“0”状态和“1”状态的存储。
写操作时，当需写入的状态为“0”时，铁电晶体管的第一电极和第二电极接电，栅电极接正向偏执电压V W，铁电材料层呈正极化状态，使半导体柱中沟道的载流子浓度变高，进而读取电流较高。当需写入的状态为“1”时，铁电晶体管的第一电极和第二电极接正向偏执电压V W，栅电极接地，铁电材料层呈负极化状态，使半导体柱中沟道的载流子浓度变低，进而读取电流较低。
读操作时，铁电晶体管的第一电极接地，第二电极接偏执电极V R，将需要读取数据的铁电晶体管的栅电极接偏执电压V WLR，使铁电晶体管呈导通状态，将不需要读取数据的铁电晶体管的栅电极接地，使铁电晶体管呈截止状态。
可以理解的是，在读操作和写操作的过程中，与存储单元连接的位线和字线可以确定存储单位的位置，因此在本申请中，字线互连的所述至少两层存储阵列中，位置相同的存储单元所连接的位线不互连，从而保证本申请的所有存储单元中，任意两个存储单元所连接的位线和字线中至少有一个不相同。
需要说明的是，本申请对依次围绕所述半导体柱设置的氧化物层、浮置金属层、铁电材料层和栅电极的面积不作限定。在具体实施时，在每一层存储阵列中，铁电晶体管中半导体柱的延伸方向与所述多层存储阵列的堆叠方向相同。
示例性的，为了便于布线，在本申请中，各源线相互平行，各位线相互平行，各字线相互平行，且位线与源线平行设置。进一步地，位线与字线垂直设置。该90°交叉阵列结构可将存储单元面积微缩至4F 2，F为特征尺寸。
需要说明的是，本申请实施例中，平行的概念并不是严格意义上的平行，在存储器的制备过程中，由于制备工艺和制备设备的影响，可能存在并非严格平行的情况，这种情况是由于具体制备流程导致的，并不能说明不严格平行的情况超脱本申请的保护范围。此外，对于垂直这种位置关系也有类似理解，此处不再赘述。
示例性的，在本申请的存储器中，位线和源线可以分别位于存储单元的两端，例如位 线位于存储单元的顶端，源线位于存储单元的底端，当然，也可以位线位于存储单元的底端，源线位于存储单元的顶端，在此不作限定。字线位于位线和源线之间与存储单元的栅电极连接。
为了避免相邻两层存储阵列发生短路，在相邻两层存储阵列之间设置有介质层，以使相邻层的存储阵列相互独立。
存储器中还可以包括电路层。所述电路层可以包括：与各所述字线连接的字线控制电路，与各所述位线连接的位线控制电路，与各所述位线连接的灵敏放大器电路，与各所述源线连接的源线控制电路；所述堆叠的多层存储阵列位于电路层的上方。从而与将电路层形成在存储阵列层的周围相比，可以减少存储器的占用面积，从而进一步提高存储器的容量。并且，电路层位于存储阵列的下方可以尽可能的使控制电路位于存储阵列覆盖的区域内。
本申请中的灵敏放大器电路用于读取对应连接的位线所接收的反馈电流，从而读取存储单元中的数据。具体地，灵敏放大器电路中具有与每一位线对应的放大器，每个放大器可以通过将存储单元的反馈电流与参考值做比较，来判断该存储单元的电流高低，进而确定该存储单元中存储的数据。
实际应用中，在向存储器写入或读取数据时，上述在各位线、各源线和各字线上施加电压的过程可以由电路层中配置的与其对应的控制电路进行控制，其中，位线控制电路用于为对应的位线提供所需的电压，源线控制电路用于为对应的源线提供所需的电压，字线控制电路用于为字线提供所需的电压。
存储器中还可以包括行地址解码电路和列地址解码电路，用于在写入或读取数据时通过字线和位线选择对应的存储单元，上述各控制电路可以根据行地址解码电路和列地址解码电路的选择向对应的位线、源线或字线施加的电压，实现对行地址解码电路和列地址解码电路选择的某一个或某几个存储单元进行读写操作。
为了减少走线的数量，本申请中，多层存储阵列中至少两层存储阵列中相同位置的源线互连，和/或至少两层存储阵列中相同位置的位线互连；或者，多层存储阵列中至少两层存储阵列中相同位置的字线互连。从而通过源线互连可以减少用于连接源线与源线控制电路的走线的数量，通过位线互连可以减少用于连接位线与位线控制电路和灵敏放大器电路的走线的数量，通过字线互连可以减少用于连接字线与字线控制电路的走线的数量，从而减少存储器中走线的占用面积，增大存储阵列的占用面积比例，进而进一步增大存储器的存储容量。
在具体实施时，以相邻的两层存储阵列为一第一存储阵列组或一第二存储阵列组，所述三维存储器包括至少一个所述第一存储阵列组和/或至少一个所述第二存储阵列组，且一层存储阵列仅属于一个所述存储阵列组。
在一种实现方式中，所述第一存储阵列组中的两层存储阵列中，其中一层存储阵列中存储单元中铁电晶体管的第一电极与另一层存储阵列中存储单元中铁电晶体管的第一电极相对，且属于同一所述第一存储阵列组中的两层存储阵列中相同位置的存储单元共用源线；由于属于同一所述第一存储阵列组中的两层存储阵列中相同位置的存储单元共用源线。这样通过共用源线的方式实现源线互连，一方面可以减少与源线连接的走线数量，另一方面，可以减少用于制作源线的光罩数量，并且还避免了相邻层存储阵列之间的介质层的设置，从而降低制造成本。
或者，在另一种实现方式中，所述第二存储阵列组中的两层存储阵列中，其中一层存储阵列中存储单元中铁电晶体管的第二电极与另一层存储阵列中存储单元中铁电晶体管的第二电极相对，且属于同一所述第二存储阵列组中的两层存储阵列中相同位置的存储单元共用位线。由于属于同一所述第一存储阵列组中的两层存储阵列中相同位置的存储单元共用位线。这样通过共用位线的方式实现位线互连，一方面可以减少与位线连接的走线数量，另一方面，可以减少用于制作位线的光罩数量，并且还避免了相邻层存储阵列之间的介质层的设置，从而降低制造成本。
为了进一步减少走线的数量，针对各第一存储阵列组，属于同一所述第一存储阵列组中的两层存储阵列中相同位置的位线互连。
为了进一步减少走线的数量，针对各第二存储阵列组，属于同一所述第二存储阵列组中的两层存储阵列中相同位置的源线互连。
综上，本申请提供的存储器中，存储阵列组的数量越多，走线的数量越少，生产过程中能够减少的光罩数量也越多，制造成本也会越低。
示例性的，当存储器中存储阵列的层数为偶数时，所述存储器包括T层存储阵列，T为大于或等于4的偶数，所述T层存储阵列包括T/2个所述存储阵列组，即将存储器中所有层存储阵列均进行了分组，从而使存储器中，存储阵列组的数量越多。在具体实施时，所有存储阵列组均为第一存储阵列组。或者，所有存储阵列组均为第二存储阵列组。或者，所有存储阵列组中一部分为第一存储阵列组，另一部分为第二存储阵列组。
示例性的，当存储器中存储阵列的层数为奇数时，所述存储器包括T层存储阵列，T为大于或等于3的奇数，所述T层存储阵列包括(T-1)/2个所述存储阵列组和一层第一存储阵列，其中所述第一存储阵列不属于任一所述存储阵列组，即使存储器中，存储阵列组的数量越多。在具体实施时，所述第一存储阵列的两侧均设置有所述存储阵列组，或者，所述存储阵列组均位于所述第一存储阵列的同一侧。
进一步，当存储器中存储阵列的层数为奇数时，为了进一步减少走线的数量，减少生产过程中光罩数量，以进一步降低制造成本，可以将第一存储阵列和与其相邻的其它存储阵列设置为共用源线和/或位线，具体存在如下五种情况：
第一种情况：所述存储阵列组均位于所述第一存储阵列的同一侧，且与所述第一存储阵列相邻的存储阵列组为所述第一存储阵列组；所述第一存储阵列和与其相邻的所述存储阵列中相同位置的存储单元共用位线。
第二种情况：所述存储阵列组均位于所述第一存储阵列的同一侧，且与所述第一存储阵列相邻的存储阵列组为所述第二存储阵列组；所述第一存储阵列和与其相邻的所述存储阵列中相同位置的存储单元共用源线。
第三种情况：所述第一存储阵列的两侧均设置有所述存储阵列组，且与所述第一存储阵列相邻的存储阵列组均为所述第一存储阵列组；所述第一存储阵列和与其相邻的其中一层所述存储阵列中相同位置的存储单元共用位线。
第四种情况：所述第一存储阵列的两侧均设置有所述存储阵列组，且与所述第一存储阵列相邻的存储阵列组均为所述第二存储阵列组；所述第一存储阵列和与其相邻的其中一层所述存储阵列中相同位置的存储单元共用源线。
第五种情况：所述第一存储阵列的两侧均设置有所述存储阵列组，且与所述第一存储阵列相邻的存储阵列组分别为所述第一存储阵列组和所述第二存储阵列组；与所述第一存 储阵列的所述第一存储阵列组中，与所述第一存储阵列相邻的一层存储阵列，以及所述第一存储阵列中相同位置的存储单元共用位线；与所述第一存储阵列的所述第二存储阵列组中，与所述第一存储阵列相邻的一层存储阵列，以及所述第一存储阵列中相同位置的存储单元共用源线。
在具体实施时，当存储器中存储阵列的层数T为大于或等于5的奇数，且所述存储器包括(T-1)/2个所述存储阵列组和一层第一存储阵列时，所有所述存储阵列组均为第一存储阵列组。或者，所有所述存储阵列组均为第二存储阵列组。或者，所有所述存储阵列组中包括所述第一存储阵列组和第二存储阵列组；所有所述第一存储阵列组均位于所述第一存储阵列的第一侧，所有所述第二存储阵列组位于所述第一存储阵列的第二侧。
在申请中，为了进一步减少走线的数量，减少生产过程中光罩数量，减少介质层，以进一步降低制造成本，任意相邻两个第一存储阵列组中属于不同第一存储阵列组中的相邻的两层存储阵列中相同位置的存储单元共用位线；任意相邻两个第二存储阵列组中属于不同存储阵列组中的相邻的两层存储阵列中相同位置的存储单元共用源线。
需要说明的是，相邻两个存储阵列组是指该两个存储阵列组之间没有其它存储阵列，相邻两层存储阵列是指所在层直接相邻的存储阵列，例如第t层存储阵列和第t+1层存储阵列。
在具体实施时，对于相邻存储阵列组之间共用源线或位线存在如下五种情况：
第一种情况：T为大于或等于4的偶数，所有所述存储阵列组均为第一存储阵列组；任意相邻两个第一存储阵列组中，属于不同第一存储阵列组中的相邻的两层存储阵列中相同位置的存储单元共用位线。
第二种情况：T为大于或等于4的偶数，所有所述存储阵列组均为第二存储阵列组；任意相邻两个第二存储阵列组中，属于不同第二存储阵列组中的相邻的两层存储阵列中相同位置的存储单元共用源线。
第三种情况：T为大于或等于5的奇数，所有所述存储阵列组均为第一存储阵列组；位于所述第一存储阵列同一侧的任意相邻两个所述第一存储阵列组中，属于不同所述第一存储阵列组中的相邻的两层存储阵列中相同位置的存储单元共用位线。
第四种情况：T为大于或等于5的奇数，所有所述存储阵列组均为第二存储阵列组；位于所述第一存储阵列同一侧的任意相邻两个所述第二存储阵列组中，属于不同所述第二存储阵列组中的相邻的两层存储阵列中相同位置的存储单元共用源线。
第五种情况：T为大于或等于5的奇数，所有所述存储阵列组中包括所述第一存储阵列组和第二存储阵列组；所述第一存储阵列组均位于所述第一存储阵列第一侧，所述第二存储阵列组位于所述第一存储阵列第二侧；位于所述第一存储阵列第一侧的任意相邻两个所述第一存储阵列组中，属于不同所述第一存储阵列组中的相邻的两层存储阵列中相同位置的存储单元共用位线；位于所述第一存储阵列第一侧的任意相邻两个所述第二存储阵列组中，属于不同所述第二存储阵列组中的相邻的两层存储阵列中相同位置的存储单元共用源线。
可以理解的是，在本申请中，当相邻两层存储阵列中相同位置的存储单元共用源线时，该相邻的两层存储阵列中，其中一层存储阵列中存储单元中铁电晶体管的第一电极与另一层存储阵列中存储单元中铁电晶体管的第一电极相对。当相邻两层存储阵列中相同位置的存储单元共用位线时，该相邻的两层存储阵列中，其中一层存储阵列中存储单元中铁电晶 体管的第二电极与另一层存储阵列中存储单元中铁电晶体管的第二电极相对。
在本申请，当所有层存储阵列中相同位置的源线均互连时，这样可以减少N×(T-1)条走线。当所有层存储阵列中相同位置的位线均互连时，同样可以减少N×(T-1)条走线。当所有层存储阵列中相同位置的源线均互连，且所有层存储阵列中相同位置的位线均互连时，可以减少2N×(T-1)条走线，从而可以将走线数量尽可能的少。
在具体实施时，当所有层存储阵列中相同位置的位线均互连时，不管相同位置的源线是否互连，存储器中所有层存储阵列中相同位置的字线均需要相互独立。从而利用字线选通实现对所有层的存储单元并行写入和读出。
当然，在本申请中，为了减少走线的数量，也可以是不同层存储阵列中相同位置的字线互连。
示例性，本申请中所有层所述存储阵列中相同位置的字线均互连。这种情况需要存储器中所有层存储阵列中相同位置的位线均相互独立。从而利用位线选通实现对所有层的存储单元并行写入和读出。
当然，在本申请实施例中，对于存储器中，所有层存储阵列中相同位置的位线不完全互连的情况，可以存在至少两层存储阵列中相同位置的字线互连，只要保证字线互连的所述至少两层存储阵列中，位置相同的存储单元所连接的位线不互连即可。
下面将位线和字线结合在一起，通过具体实施例说明本申请的存储器。
在一种可行的实施方式中，所述存储器包括T层存储阵列，T为大于或等于4的偶数，所述T层存储阵列包括T/2个所述存储阵列组；所有所述存储阵列组均为第一存储阵列组或均为第二存储阵列组；T/2层存储阵列中的相同位置的字线通过第一走线互连，剩余T/2层存储阵列中的相同位置的字线通过第二走线互连；且对于属于同一存储阵列组中的两层存储阵列，相同位置的字线中，其中一条字线与所述第一走线连接，另一条字线与所述第二走线连接。
在一种可行的实施方式中，所述存储器包括T层存储阵列，T为大于或等于3的奇数，所述T层存储阵列包括(T-1)/2个所述存储阵列组和一层第一存储阵列，其中所述第一存储阵列不属于任一所述存储阵列组；所述存储阵列组均位于所述第一存储阵列的同一侧，或所述第一存储阵列的两侧均设置有所述存储阵列组；(T+1)/2层存储阵列中的相同位置的字线通过第一走线互连，剩余(T-1)/2层存储阵列中的相同位置的字线通过第二走线互连；且对于属于同一存储阵列组中的两层存储阵列，相同位置的字线中，其中一条字线与所述第一走线连接，另一条字线与所述第二走线连接。
第二方面，本申请实施例提供的一种电子设备，该电子设备包括处理器以及与处理器耦合的、上述实施例所述的存储器。具体地，处理器可以调用存储器中存储的软件程序，以执行相应的方法，实现电子设备的相应功能。
附图说明
图1为本申请实施例提供的一种存储器的结构示意；
图2为本申请实施例提供的存储器的一层存储阵列的结构示意；
图3为本申请实施例提供的又一种存储器的结构示意；
图4为本申请实施例提供的又一种存储器的结构示意；
图5为本申请实施例提供的又一种存储器的结构示意；
图6为本申请实施例提供的又一种存储器的结构示意；
图7为本申请实施例提供的一种铁电晶体管的结构示意；
图8为图7所示铁电晶体管沿AA’方向的剖面结构示意图；
图9为本申请实施例提供的又一种存储器的结构示意；
图10为本申请实施例提供的一种存储器的局部结构示意；
图11为本申请实施例提供的电路层的结构示意；
图12为本申请实施例提供的又一种存储器的局部结构示意；
图13为本申请实施例提供的又一种存储器的局部结构示意；
图14为本申请实施例提供的又一种存储器的局部结构示意；
图15为本申请实施例提供的又一种存储器的局部结构示意；
图16为本申请实施例提供的又一种存储器的局部结构示意；
图17为本申请实施例提供的又一种存储器的局部结构示意；
图18为本申请实施例提供的又一种存储器的局部结构示意；
图19为本申请实施例提供的又一种存储器的局部结构示意；
图20为本申请实施例提供的又一种存储器的局部结构示意；
图21为本申请实施例提供的又一种存储器的局部结构示意；
图22为本申请实施例提供的又一种存储器的局部结构示意；
图23为本申请实施例提供的又一种存储器的局部结构示意；
图24为本申请实施例提供的又一种存储器的局部结构示意；
图25为本申请实施例提供的又一种存储器的局部结构示意；
图26为本申请实施例提供的又一种存储器的局部结构示意；
图27为本申请实施例提供的又一种存储器的局部结构示意；
图28为本申请实施例提供的又一种存储器的结构示意；
图29为本申请实施例提供的又一种存储器的结构示意；
图30为本申请实施例提供的又一种存储器的局部结构示意；
图31为本申请实施例提供的又一种存储器的局部结构示意；
图32为本申请实施例提供的又一种存储器的结构示意；
图33为本申请实施例提供的又一种存储器的局部结构示意；
图34为本申请实施例提供的又一种存储器的结构示意；
图35为本申请实施例提供的又一种存储器的局部结构示意；
图36为本申请实施例提供的电子设备的结构示意图。
具体实施方式
铁电存储器是基于铁电材料的铁电效应来存储数据，铁电存储器因其超高的存储密度、低功耗和高速度等优势，有望成为替代DRAM的主要竞争者。
有鉴于此，本申请提供一种基于铁电存储器的三维存储器，在保证存储器低功耗和高速度等优势的基础上，可以有效地增加存储容量，降低制造成本。
该三维存储器可以应用于各种数据信息存储领域中，例如，可以应用于处理器、计算机或服务器等电子设备中的存储器中，该处理器可以为中央处理器、人工智能处理器、数字信号处理器或神经网络处理器等，当然，本申请实施例中的三维存储器也可以应用于其 他电子设备中，此处不做限定。
为了使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请作进一步地详细描述。
应注意的是，在本说明书中，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
参见图1和图2，图1为本申请一种实施例提供的存储器的结构示意图，图2为本申请一种实施例提供的存储器中一层存储阵列的结构示意图。在本申请实施例提供的存储器中，包括：堆叠的多层存储阵列101～10T(T为大于1的整数，图1以T＝3为例进行示意)，所述多层存储阵列101～10T中的每一层存储阵列10t(t为1至T的任意整数)可以包括：矩阵排列的多个存储单元11 tnm(n为1至N的任意整数，m为1至M的任意整数，N为一层存储阵列中存储单元的总行数，M为一层存储阵列中存储单元的总列数，图1和图2中以N＝2，M＝2为例进行示意)，多条源线SLtn，多条位线BLtn和多条字线WLtm。所述存储单元11 tnm包括铁电晶体管；每一行所述存储单元11 tnm的铁电晶体管的第一电极连接一条所述源线SLtn，每一行所述存储单元11 tnm的铁电晶体管的第二电极连接一条所述位线BLtn，每一列所述存储单元11 tnm的铁电晶体管的栅电极连接一条所述字线WLtm。
并且，在本申请中，存在至少两层所述存储阵列中相同位置的源线互连，和/或位线互连，和/或，字线互连，且字线互连的所述至少两层存储阵列中，位置相同的存储单元所连接的位线不互连，具体实施方式如下：
第一种情况：所述多层存储阵列中至少两层所述存储阵列中相同位置的源线互连。示例性的，如图3所示，存储阵列10n中的源线SLn1与存储阵列10m中的源线SLm1互连，存储阵列10n中的源线SLn2与存储阵列10m中的源线SLm2互连，存储阵列10n中的源线SLn3与存储阵列10m中的源线SLm3互连，存储阵列10n中的源线SLn4与存储阵列10m中的源线SLm4互连。图3仅视出了源线互连的两层存储阵列10n和10m，本申请中不限于仅有两层存储阵列，且源线互连的存储阵列层也不限于是两层。
第二种情况：所述多层存储阵列中至少两层存储阵列中相同位置的位线互连。示例性的，如图4所示，存储阵列10n中的位线BLn1与存储阵列10m中的位线BLm1互连，存储阵列10n中的位线BLn2与存储阵列10m中的位线BLm2互连，存储阵列10n中的位线BLn3与存储阵列10m中的位线BLm3互连，存储阵列10n中的位线BLn4与存储阵列10m中的位线BLm4互连。图4仅视出了源线互连的两层存储阵列10n和10m，本申请中不限于仅有两层存储阵列，且位线互连的存储阵列层也不限于是两层。
第三种情况：所述多层存储阵列中至少两层所述存储阵列中相同位置的源线互连，相同位置的位线互连。示例性的，如图5所示，存储阵列10n中的源线SLn1与存储阵列10m中的源线SLm1互连，存储阵列10n中的源线SLn2与存储阵列10m中的源线SLm2互连，存储阵列10n中的源线SLn3与存储阵列10m中的源线SLm3互连，存储阵列10n中的源线SLn4与存储阵列10m中的源线SLm4互连。存储阵列10n中的位线BLn1与存储阵列10m中的位线BLm1互连，存储阵列10n中的位线BLn2与存储阵列10m中的位线BLm2互连，存储阵列10n中的位线BLn3与存储阵列10m中的位线BLm3互连，存储阵列10n中的位线BLn4与存储阵列10m中的位线BLm4互连。图5仅视出了源线互连的两层存储阵列10n和10m，本申请中不限于仅有两层存储阵列，且源线以及位线互连的存储阵列层也不限于是两层。
第四种情况：所述多层存储阵列中至少两层所述存储阵列中相同位置的字线互连。示例性的，如图6所示，存储阵列10n中的字线WLn1与存储阵列10m中的字线WLm1互连，存储阵列10n中的字线WLn2与存储阵列10m中的字线WLm2互连，存储阵列10n中的字线WLn3与存储阵列10m中的字线WLm3互连，存储阵列10n中的字线WLn4与存储阵列10m中的字线WLm4互连，存储阵列10n中的字线WLn5与存储阵列10m中的字线WLm5互连。图6仅视出了源线互连的两层存储阵列10n和10m，本申请中不限于仅有两层存储阵列，且字线互连的存储阵列层也不限于是两层。
第五种情况：将上述第四种情况与上述第一种情况、第二种情况或第三种情况进行结合，且需要满足字线互连的所述至少两层存储阵列中，位置相同的存储单元所连接的位线不互连。第五种情况具体为：
所述多层存储阵列中至少两层所述存储阵列中相同位置的源线互连；所述多层存储阵列中至少两层所述存储阵列中相同位置的字线互连。
或者，所述多层存储阵列中至少两层存储阵列中相同位置的位线互连；所述多层存储阵列中至少两层所述存储阵列中相同位置的字线互连，且字线互连的所述至少两层存储阵列中，位置相同的存储单元所连接的位线不互连。
或者，所述多层存储阵列中至少两层所述存储阵列中相同位置的源线互连，相同位置的位线互连；所述多层存储阵列中至少两层所述存储阵列中相同位置的字线互连，且字线互连的所述至少两层存储阵列中，位置相同的存储单元所连接的位线不互连。
本申请提供的存储器，存储单元为铁电晶体管，从而使该存储器具有较高的存储密度、低功耗和高速度等优势。并且，由于是多层存储阵列堆叠的三维结构，因此可以有效地增加存储容量。另外，由于所述多层存储阵列中至少两层所述存储阵列中相同位置的源线互连，和/或至少两层存储阵列中相同位置的位线互连；或者，所述多层存储阵列中至少两层所述存储阵列中相同位置的字线互连。通过源线互连、位线互连或字线互连可以减少用于连接多层存储阵列与控制电路的走线的数量，从而减少存储器中走线的占用面积，增大存储阵列的占用面积比例，进而进一步增大存储器的存储容量，并且还可以降低存储器的制作成本。
为了便于描述，本申请中存储阵列的层数为T，每一层存储阵列中均具有N行×M列个存储单元，N条源线、N条位线和M条字线，该存储器的容量为N×M×T。BLtn、SLtn分别为第t层存储阵列的第n条位线BL和第n条源线SL，WLtm为第t层存储阵列的第m条字线WL，存储单元11 tnm为第t层存储阵列中位于第n行、第m列的存储单元11。
可以理解的是，位于不同层存储阵列中的相同位置的存储单元11 tnm是指：层位置t不相同，行位置n和列位置m相同的存储单元；位于不同层存储阵列中的相同位置的源线SLtn是指：层位置t不相同，行位置n相同的源线；位于不同层存储阵列中的相同位置的位线BLtn是指：层位置t不相同，行位置n相同的位线；位于不同层存储阵列中的相同位置的字线WLtm是指：层位置t不相同，列位置m相同的字线。
应理解，存储单元是存储器中具有数据存储和读写功能的最小单元，可以用于存储一个最小信息单位，即1比特数据(例如0或1)，也就是一个二进制位。通过多个存储单元，可以实现多个二进制位数据的存储。具体地，本申请实施例中，一个存储单元用于存储一个二进制位。
参见图7和图8，图7为本申请一种实施例提供的铁电晶体管的结构示意图；图8为图7所示的铁电晶体管沿AA’方向的剖面结构示意图。该铁电晶体管可以包括：半导体柱11e，由内向外依次围绕所述半导体柱11e设置的氧化物层11d、浮置金属层11c、铁电材料层11b和栅电极11a；所述半导体柱11e的一端为所述铁电晶体管的第一电极，所述半导体柱11e的另一端为所述铁电晶体管的第二电极。其中，第一电极可以为源极，第二电极为漏电，或者，第一电极为漏极，第二电极为源极，铁电晶体管的源极和漏极可以互换，不做具体区分。铁电晶体管利用铁电材料层11b的极化方向或极化强度的改变，调制半导体柱11e中沟道的载流子浓度，进而改变读取电流，实现“0”状态和“1”状态的存储。
写操作时，当需写入的状态为“0”时，铁电晶体管的第一电极和第二电极接电，栅电极接正向偏执电压V W，铁电材料层呈正极化状态，使半导体柱中沟道的载流子浓度变高，进而读取电流较高。当需写入的状态为“1”时，铁电晶体管的第一电极和第二电极接正向偏执电压V W，栅电极接地，铁电材料层呈负极化状态，使半导体柱中沟道的载流子浓度变低，进而读取电流较低。
读操作时，铁电晶体管的第一电极接地，第二电极接偏执电极V R，将需要读取数据的铁电晶体管的栅电极接偏执电压V WLR，使铁电晶体管呈导通状态，将不需要读取数据的铁电晶体管的栅电极接地，使铁电晶体管呈截止状态。
可以理解的是，在读操作和写操作的过程中，与存储单元连接的位线和字线可以确定存储单位的位置，因此在本申请中，字线互连的所述至少两层存储阵列中，位置相同的存储单元所连接的位线不互连，从而保证本申请的所有存储单元中，任意两个存储单元所连接的位线和字线中至少有一个不相同。
需要说明的是，本申请对依次围绕所述半导体柱设置的氧化物层、浮置金属层、铁电材料层和栅电极的面积不作限定。
在具体实施时，在每一层存储阵列中，如图7所示，铁电晶体管中半导体柱11e的延伸方向与所述多层存储阵列的堆叠方向z相同。
示例性的，为了便于布线，在本申请中，参见图1至图6，各源线SLtn相互平行，各位线BLtn相互平行，各字线WLtm相互平行，且位线BLtn与源线SLtn平行设置。进一步地，位线BLtn与字线WLtm垂直设置。该90°交叉阵列结构可将存储单元面积微缩至4F 2，F为特征尺寸。
需要说明的是，本申请实施例中，平行的概念并不是严格意义上的平行，在存储器的制备过程中，由于制备工艺和制备设备的影响，可能存在并非严格平行的情况，这种情况是由于具体制备流程导致的，并不能说明不严格平行的情况超脱本申请的保护范围。此外， 对于垂直这种位置关系也有类似理解，此处不再赘述。
为了方便描述，在附图1至6所示的存储器中均示出了xyz坐标系。其中，在每个层存储阵列10t中，多条源线SLtn沿y轴平行排列，多条位线BLtn沿y轴平行排列，多条字线WLtm沿x轴平行排列，多层存储阵列10t沿着z轴方向依次堆叠。
示例性的，如图9和图10所示，在本申请的存储器中，位线BLtn和源线SLtn可以分别位于存储单元11 tnm的两端，例如位线BLtn位于存储单元11 tnm的顶端，源线SLtn位于存储单元11 tnm的底端，当然，也可以位线BLtn位于存储单元11 tnm的底端，源线SLtn位于存储单元11 tnm的顶端，在此不作限定。字线WLtm位于位线BLtn和源线SLtn之间与存储单元11 tnm的栅电极连接。
继续参见图9和图10，为了避免相邻两层存储阵列10t发生短路，在相邻两层存储阵列10t之间设置有介质层30，以使相邻层的存储阵列10t相互独立。
继续参见图9，存储器中还包括电路层20。示例性的，如图11所示，所述电路层20可以包括：与各所述字线WLtm连接的字线控制电路201，与各所述位线BLtn连接的位线控制电路202，与各所述位线BLtn连接的灵敏放大器电路203，与各所述源线SLtn连接的源线控制电路204；所述堆叠的多层存储阵列10t位于电路层20的上方。从而与将电路层形成在存储阵列层的周围相比，可以减少存储器的占用面积，从而进一步提高存储器的容量。并且，电路层20位于存储阵列10t的下方可以尽可能的使控制电路位于存储阵列覆盖的区域内。
本申请中的灵敏放大器电路用于读取对应连接的位线所接收的反馈电流，从而读取存储单元中的数据。
具体地，灵敏放大器电路中具有与每一位线对应的放大器，每个放大器可以通过将存储单元的反馈电流与参考值做比较，来判断该存储单元的电流高低，进而确定该存储单元中存储的数据。
实际应用中，在向存储器写入或读取数据时，上述在各位线、各源线和各字线上施加电压的过程可以由电路层中配置的与其对应的控制电路进行控制，其中，位线控制电路用于为对应的位线提供所需的电压，源线控制电路用于为对应的源线提供所需的电压，字线控制电路用于为字线提供所需的电压。
存储器中还可以包括行地址解码电路和列地址解码电路，用于在写入或读取数据时通过字线和位线选择对应的存储单元，上述各控制电路可以根据行地址解码电路和列地址解码电路的选择向对应的位线、源线或字线施加的电压，实现对行地址解码电路和列地址解码电路选择的某一个或某几个存储单元进行读写操作。
在具体实施时，以存储阵列的层数为T，每一层存储阵列中均具有N行×M列个存储单元，N条源线、N条位线和M条字线为例，T层存储阵列的T×N条位线可以通过T×N条位于存储阵列周围的走线和通孔连接至同一位线控制电路和同一灵敏放大器电路；其中与各位线连接的走线可以分别位线两端。T层存储阵列的T×N条源线可以通过T×N条位于存储阵列周围的走线和通孔连接至同一源线控制电路；其中与各源线连接的走线可以分别源线两端。T层存储阵列的T×M条字线可以通过T×M条位于存储阵列周围的走线和通孔连接至同一字线控制电路；其中与各字线连接的走线可以分别字线两端。在该存储器中总共需要设置T×(2N+M)条走线，走线数量多会增加存储阵列外围的面积。
为了减少走线的数量，本申请中，多层存储阵列中至少两层存储阵列中相同位置的源 线互连，和/或至少两层存储阵列中相同位置的位线互连；或者，多层存储阵列中至少两层存储阵列中相同位置的字线互连。从而通过源线互连可以减少用于连接源线与源线控制电路的走线的数量，通过位线互连可以减少用于连接位线与位线控制电路和灵敏放大器电路的走线的数量，通过字线互连可以减少用于连接字线与字线控制电路的走线的数量，从而减少存储器中走线的占用面积，增大存储阵列的占用面积比例，进而进一步增大存储器的存储容量。
下面结合具体实施例，对本申请互连的具体实施方式进行详细说明。需要说明的是，本实施例中是为了更好的解释本申请，但不限制本申请。
下面先介绍不同层存储阵列中相同位置的位线和/或源线互连的具体情况。
参见图12至图14，在本申请实施例提供的存储器中，以相邻的两层存储阵10t和10t+1为一个第一存储阵列组Cn或一个第二存储阵列组Dn；所述存储器包括至少一个第一存储阵列组Cn和/或至少一个第二存储阵列组Dn；且一层存储阵列10t仅属于一个所述存储阵列组Cn或Dn。例如图12至图14均是以存储器包括两个存储阵列组为例进行示意，示例性的，图12中包括两个第一存储阵列组C1和C2，图13中包括两个第二存储阵列组D1和D2，图14中包括一个第一存储阵列组C1和一个第二存储阵列组D1。
参见图12和图14，所述第一存储阵列组Cn中的两层存储阵列10t和10t+1中，其中一层存储阵列10t中存储单元中铁电晶体管的第一电极与另一层存储阵列10t+1中存储单元中铁电晶体管的第一电极相对，且属于同一所述第一存储阵列组Cn中的两层存储阵列10t和10t+1中相同位置的存储单元共用源线SLtn。例如图12中，第一存储阵列组C1中包括存储阵列101和存储阵列102，存储阵列101中的存储单元11 1nm中铁电晶体管的第一电极均在铁电晶体管的底端，铁电晶体管的第二电极均在铁电晶体管的顶端，而存储阵列102中的存储单元11 1nm中铁电晶体管的第一电极均在铁电晶体管的顶端，铁电晶体管的第二电极均在铁电晶体管的底端，即存储单元11 1nm中铁电晶体管的第一电极与存储单元11 2nm中铁电晶体管的第一电极相对，从而可以使第一存储阵列组C1中的存储阵列101和102中相同位置的存储单元共用源线SLtn。
由于属于同一所述第一存储阵列组中的两层存储阵列中相同位置的存储单元共用源线。这样通过共用源线的方式实现源线互连，一方面可以减少与源线连接的走线数量，另一方面，可以减少用于制作源线的光罩数量，并且还避免了相邻层存储阵列之间的介质层的设置，从而降低制造成本。
参见图13和图14，所述第二存储阵列组Dn中的两层存储阵列10t和10t+1中，其中一层存储阵列10t中存储单元中铁电晶体管的第二电极与另一层存储阵列10t+1中存储单元中铁电晶体管的第二电极相对，且属于同一所述第二存储阵列组Dn中的两层存储阵列10t和10t+1中相同位置的存储单元共用位线BLtn。例如图13中，第二存储阵列组D1中包括存储阵列101和存储阵列102，存储阵列101中的存储单元11 1nm中铁电晶体管的第一电极均在铁电晶体管的顶端，铁电晶体管的第二电极均在铁电晶体管的底端，而存储阵列102中的存储单元11 1nm中铁电晶体管的第一电极均在铁电晶体管的底端，铁电晶体管的第二电极均在铁电晶体管的顶端，即存储单元11 1nm中铁电晶体管的第二电极与存储单元11 2nm中铁电晶体管的第二电极相对，从而可以使第二存储阵列组D1中的存储阵列101和102中相同位置的存储单元共用位线BLtn。
由于属于同一所述第一存储阵列组中的两层存储阵列中相同位置的存储单元共用位 线。这样通过共用位线的方式实现位线互连，一方面可以减少与位线连接的走线数量，另一方面，可以减少用于制作位线的光罩数量，并且还避免了相邻层存储阵列之间的介质层的设置，从而降低制造成本。
在具体实施时，在本申请中，在同一第一存储阵列组中，相邻两层存储阵列可以相对共用的源线呈镜像对称设置，在同一第二存储阵列组中，相邻两层存储阵列可以相对共用的位线呈镜像对称设置。
为了进一步减少走线的数量，针对各第一存储阵列组Cn，参见图15、图17、图18和图19，在存储器中，属于同一所述第一存储阵列组Cn中的两层存储阵列10t和10t+1中相同位置的位线BLtn和BLt+1n互连。例如图15中，第一存储阵列组C1中，存储阵列101中的位线BL11和存储阵列102中的位线BL21互连，第一存储阵列组C2中，存储阵列103中的位线BL31和存储阵列104中的位线BL41互连。
为了进一步减少走线的数量，针对各第二存储阵列组Dn，参见图16、图17和图18，在存储器中，属于同一所述第二存储阵列组Dn中的两层存储阵列10t和10t+1中相同位置的源线SLtn和SLt+1n互连。例如图16中，第二存储阵列组D1中，存储阵列101中的源线SL11和存储阵列102中的源线SL21互连，第二存储阵列组D2中，存储阵列103中的源线SL31和存储阵列104中的源线SL41互连。
综上，本申请提供的存储器中，存储阵列组的数量越多，走线的数量越少，生产过程中能够减少的光罩数量也越多，制造成本也会越低。
示例性的，当存储器中存储阵列的层数为偶数时，如图12、图13、图15至图17所示，所述存储器包括T层存储阵列10t，T为大于或等于4的偶数，所述T层存储阵列10t包括T/2个所述存储阵列组Cn和/或Dn，即将存储器中所有层存储阵列均进行了分组，从而使存储器中，存储阵列组的数量越多。其中，图12、图13、图15至图17中是以T＝4为例进行示意，本申请对T的数量不作限定。
在具体实施时，参见如图12和图15，所有存储阵列组均为第一存储阵列组Cn。或者，参见图13和图16，所有存储阵列组均为第二存储阵列组Dn。或者，参见图14和图17，所有存储阵列组中一部分为第一存储阵列组Cn，另一部分为第二存储阵列组Dn。
示例性的，当存储器中存储阵列的层数为奇数时，如图14、图18和图19所示，所述存储器包括T层存储阵列，T为大于或等于3的奇数，所述T层存储阵列包括(T-1)/2个所述存储阵列组和一层第一存储阵列，其中所述第一存储阵列不属于任一所述存储阵列组，即使存储器中，存储阵列组的数量越多。其中，图14、图18和图19中是以T＝5为例进行示意，本申请对T的数量不作限定。在图14和图18中，存储阵列103为第一存储阵列，在图19中，存储阵列105为第一存储阵列。
在具体实施时，所述第一存储阵列的两侧均设置有所述存储阵列组，例如图14和图18所示，第一存储阵列组C1和第二存储阵列组D1分别位于第一存储阵列103的两侧。或者，所述存储阵列组均位于所述第一存储阵列的同一侧，例如图19所示，第一存储阵列组C1和C2均位于第一存储阵列105的同一侧。
进一步，当存储器中存储阵列的层数为奇数时，为了进一步减少走线的数量，减少生产过程中光罩数量，以进一步降低制造成本，可以将第一存储阵列和与其相邻的其它存储阵列设置为共用源线和/或位线，具体存在如下五种情况：
第一种情况：所述存储阵列组均位于所述第一存储阵列的同一侧，且与所述第一存储 阵列相邻的存储阵列组为所述第一存储阵列组；所述第一存储阵列和与其相邻的所述存储阵列中相同位置的存储单元共用位线。示例性的，如图20所示，第一存储阵列组C1和C2均位于第一存储阵列105上方，第一存储阵列105和存储阵列104中相同位置的存储单元共用位线BLtn。
第二种情况：所述存储阵列组均位于所述第一存储阵列的同一侧，且与所述第一存储阵列相邻的存储阵列组为所述第二存储阵列组；所述第一存储阵列和与其相邻的所述存储阵列中相同位置的存储单元共用源线。
第三种情况：所述第一存储阵列的两侧均设置有所述存储阵列组，且与所述第一存储阵列相邻的存储阵列组均为所述第一存储阵列组；所述第一存储阵列和与其相邻的其中一层所述存储阵列中相同位置的存储单元共用位线。示例性的，如图21所示，第一存储阵列组C1和C2分别位于第一存储阵列103的两侧，第一存储阵列103和存储阵列104中相同位置的存储单元共用位线BLtn。
第四种情况：所述第一存储阵列的两侧均设置有所述存储阵列组，且与所述第一存储阵列相邻的存储阵列组均为所述第二存储阵列组；所述第一存储阵列和与其相邻的其中一层所述存储阵列中相同位置的存储单元共用源线。
第五种情况：所述第一存储阵列的两侧均设置有所述存储阵列组，且与所述第一存储阵列相邻的存储阵列组分别为所述第一存储阵列组和所述第二存储阵列组；与所述第一存储阵列的所述第一存储阵列组中，与所述第一存储阵列相邻的一层存储阵列，以及所述第一存储阵列中相同位置的存储单元共用位线；与所述第一存储阵列的所述第二存储阵列组中，与所述第一存储阵列相邻的一层存储阵列，以及所述第一存储阵列中相同位置的存储单元共用源线。示例性的，如图22所示，第一存储阵列组C1和C2分别位于第一存储阵列103的两侧，第一存储阵列103和存储阵列102中相同位置的存储单元共用位线BLtn，第一存储阵列103和存储阵列104中相同位置的存储单元共用源线SLtn。
在具体实施时，当存储器中存储阵列的层数T为大于或等于5的奇数，且所述存储器包括(T-1)/2个所述存储阵列组和一层第一存储阵列时，如图19至图21所示，所有所述存储阵列组均为第一存储阵列组Cn。或者，所有所述存储阵列组均为第二存储阵列组。或者，如图14、图18和图22所示，所有所述存储阵列组中包括所述第一存储阵列组Cn和第二存储阵列组Dn；所有所述第一存储阵列组Cn均位于所述第一存储阵列的第一侧，所有所述第二存储阵列组Dn位于所述第一存储阵列的第二侧。
在申请中，为了进一步减少走线的数量，减少生产过程中光罩数量，减少介质层，以进一步降低制造成本，任意相邻两个第一存储阵列组中属于不同第一存储阵列组中的相邻的两层存储阵列中相同位置的存储单元共用位线；任意相邻两个第二存储阵列组中属于不同存储阵列组中的相邻的两层存储阵列中相同位置的存储单元共用源线。
需要说明的是，相邻两个存储阵列组是指该两个存储阵列组之间没有其它存储阵列，相邻两层存储阵列是指所在层直接相邻的存储阵列，例如第t层存储阵列和第t+1层存储阵列。
在具体实施时，对于相邻存储阵列组之间共用源线或位线存在如下五种情况：
第一种情况：T为大于或等于4的偶数，所有所述存储阵列组均为第一存储阵列组；任意相邻两个第一存储阵列组中，属于不同第一存储阵列组中的相邻的两层存储阵列中相同位置的存储单元共用位线。示例性的，如图23所示，第一存储阵列组C1的存储阵列102 和第一存储阵列组C2的存储阵列103中相同位置的存储单元共用位线BLtn。
第二种情况：T为大于或等于4的偶数，所有所述存储阵列组均为第二存储阵列组；任意相邻两个第二存储阵列组中，属于不同第二存储阵列组中的相邻的两层存储阵列中相同位置的存储单元共用源线。示例性的，如图24所示，第二存储阵列组D1的存储阵列102和第二存储阵列组D2的存储阵列103中相同位置的存储单元共用源线SLtn。
第三种情况：T为大于或等于5的奇数，所有所述存储阵列组均为第一存储阵列组；位于所述第一存储阵列同一侧的任意相邻两个所述第一存储阵列组中，属于不同所述第一存储阵列组中的相邻的两层存储阵列中相同位置的存储单元共用位线。示例性的，如图25所示，第一存储阵列组C1和第二存储阵列组C2均第一存储阵列105的上方，第一存储阵列组C1中的存储阵列102和第二存储阵列组C2中的存储阵列103中相同位置的存储单元共用位线BLtn。
第四种情况：T为大于或等于5的奇数，所有所述存储阵列组均为第二存储阵列组；位于所述第一存储阵列同一侧的任意相邻两个所述第二存储阵列组中，属于不同所述第二存储阵列组中的相邻的两层存储阵列中相同位置的存储单元共用源线。
第五种情况：T为大于或等于5的奇数，所有所述存储阵列组中包括所述第一存储阵列组和第二存储阵列组；所述第一存储阵列组均位于所述第一存储阵列第一侧，所述第二存储阵列组位于所述第一存储阵列第二侧。示例性的，图22所示，第一存储阵列103的上方设置有一个第一存储阵列组C1，第一存储阵列103的下方设置有一个第二存储阵列组D1，当第一存储阵列103的上方设置有多个第一存储阵列组Cn时，相邻第一存储阵列组Cn之间共用位线可以参考图23，当第一存储阵列103的下方设置有多个第二存储阵列组Dn时，相邻第二存储阵列组Dn之间共用源线可以参考图24。
可以理解的是，在本申请中，当相邻两层存储阵列中相同位置的存储单元共用源线时，该相邻的两层存储阵列中，其中一层存储阵列中存储单元中铁电晶体管的第一电极与另一层存储阵列中存储单元中铁电晶体管的第一电极相对。当相邻两层存储阵列中相同位置的存储单元共用位线时，该相邻的两层存储阵列中，其中一层存储阵列中存储单元中铁电晶体管的第二电极与另一层存储阵列中存储单元中铁电晶体管的第二电极相对。
在本申请，当所有层存储阵列中相同位置的源线均互连时，这样可以减少N×(T-1)条走线。当所有层存储阵列中相同位置的位线均互连时，同样可以减少N×(T-1)条走线。当所有层存储阵列中相同位置的源线均互连，且所有层存储阵列中相同位置的位线均互连时，可以减少2N×(T-1)条走线，从而可以将走线数量尽可能的少。例如图23至图26所示，所有层存储阵列10t中相同位置的源线SLtn均互连，且所有层存储阵列10t中相同位置的位线BLtn均互连。
在具体实施时，当所有层存储阵列中相同位置的位线均互连时，不管相同位置的源线是否互连，存储器中所有层存储阵列中相同位置的字线WLtm均需要相互独立。从而利用字线WLtm选通实现对所有层的存储单元并行写入和读出。例如图27所示，所有层所述存储阵列10t中相同位置的字线WLtm均相互独立，字线WL11通过走线W1与字线控制电路201连接，字线WL21通过走线W2与字线控制电路201连接，字线WL31通过走线W3与字线控制电路201连接，字线WL41通过走线W4与字线控制电路201连接。
在具体实施时，如图10、图12至26所示，各位线BLtn通过与其对应的走线B0与位线控制电路202以及灵敏放大器电路203连接；互连的位线BLtn可以通过同一条走线B0 连接至位线控制电路202以及灵敏放大器电路203，即互连的位线BLtn可以通过与其对应的走线B0实现互连。各源线SLtn通过与其对应的走线S0与源线控制电路204连接。互连的源线SLtn可以通过同一条走线S0连接至源线控制电路204，即互连的源线SLtn可以通过与其对应的走线B0实现互连。
当然，在本申请中，为了减少走线的数量，也可以是不同层存储阵列中相同位置的字线互连。
示例性，如图28所示，本申请中所有层所述存储阵列10t中相同位置的字线WLtm均互连。这种情况需要存储器中所有层存储阵列中相同位置的位线BLtn均相互独立。从而利用位线BLtn选通实现对所有层的存储单元并行写入和读出。
当然，在本申请实施例中，对于存储器中，所有层存储阵列中相同位置的位线不完全互连的情况，可以存在至少两层存储阵列中相同位置的字线互连，只要保证字线互连的所述至少两层存储阵列中，位置相同的存储单元所连接的位线不互连即可。
下面将位线和字线结合在一起，通过具体实施例说明本申请的存储器。
示例一
存储器中，所有层存储阵列中相同位置的位线互连，相同位置的字线均相互独立。
参见图29，在存储器中，相邻层的存储阵列10t相同位置的存储单元共用源线SLtn或位线BLtn，即相邻层的存储阵列具有公共的源线SLtn或位线BLtn。相邻层的存储阵列沿共用位线或源线镜像对称。图23为该存储器中源线和位线与对应的控制电路的连接示意图。图27为该存储器中字线与对应的控制电路的连接示意图。参见图23，各层存储阵列10t相同位置的位线BLtn通过阵列外部的走线B0与通孔相互连接，并连接至同一位线控制电路202和灵敏放大器电路203。各层存储阵列10t相同位置的源线SLtn通过阵列外部的走线S0与通孔相互连接，并连接至同一源线控制电路204。参见图27，各层存储阵列10t的字线WLtm相互独立，并通过与其一一对应的走线Wm连接至具有选通功能的字线控制电路201。
该实施例中，存储器中各层存储阵列共用源线或位线，利用字线选通实现对某单层存储单元并行写入和读出。该实施例的读带宽和写带宽由单层存储阵列决定，不通过多层堆叠拓展读写带宽。由于各层存储阵列的位线连接在一起，多层存储阵列堆叠有可能会加重位线负载，增加单比特存储单元的读延迟。
在该三维存器中，存在T层存储阵列，每一层存储阵列包括N条位线、N条位线、M条字线，T×N条位线需要N条走线连接至位线控制电路和灵敏放大器电路，T×N条源线需要N条走线连接至源线控制电路，T×M条字线需要T×M条走线连接至字线控制电路。与位线连接的走线和与源线连接的走线可分别从位线或源线两端引出，且两端各设置N条走线。与字线连接的走线可分别从字线的两端引出，且两端各设置T×M/2条走线。
在该实施例中，存储器与电路层连接的走线数量最少，版图面积最小。此外，由于相邻层存储阵列共用源线或位线，光罩数量最少，能够降低制造成本。因此，该实施例可以适用于对速度要求低、成本低的存储应用场景。
示例二
存储器中，所有层存储阵列中相同位置的字线互连，相同位置的位线均相互独立。
参见图30，在存储器中，相邻层存储阵列10t以介质层30为隔离，各层存储阵列10t相互独立。图30为该存储器中源线和位线与对应的控制电路的连接示意图。图31为该存 储器中字线与对应的控制电路的连接示意图。参见图31，各层存储阵列10t相同位置的位线BLtn相互独立，并通过与其一一对应的走线B0连接至灵敏放大器电路203和具有选通功能的位线控制电路202，各层存储阵列10t相同位置的源线SLtn相互独立，并通过与其一一对应的走线S0连接至源线控制电路204。参见图28，各层存储阵列10t的字线WLtm通过阵列外部的走线W1与通孔相互连接，并连接至同一字线控制电路201。
该实施例中，存储器中各层存储阵列相同位置的位线以及相同位置的源线均相互独立，利用字线选通实现对所有层的存储单元并行写入和读出。与示例一相比，该实施例可通过三维堆叠有效拓展读带宽和写带宽，读写带宽与堆叠层数成正比。假设单层存储单元的带宽为N，通过T层堆叠可实现读写带宽为T×N。由于各层存储阵列的位线相互独立，多层存储阵列堆叠不会恶化位线的负载，单比特存储单元的读延迟较示例一更小。因此，该存储器可以实现更高的带宽速率。
在该三维存器中，存在T层存储阵列，每一层存储阵列包括N条位线、N条位线、M条字线，T×N条位线需要T×N条走线连接至位线控制电路和灵敏放大器电路，T×N条源线需要T×N条走线连接至源线控制电路，T×M条字线需要M条走线连接至字线控制电路。与位线连接的走线和与源线连接的走线可分别从位线或源线两端引出，且两端各设置T×N条走线。与字线连接的走线可分别从字线的两端引出，且两端各设置M/2条走线。
与示例一相比，走线的数量较多，位线方向和字线方向走线数量分配不均，版图面积较大。由于相邻层存储阵列以介质层隔离，所需光罩数量增加，制造成本更高。因此，该实施例可以适用于对性能要求高的存储应用场景。
示例三
存储器中，将相邻两层存储阵列视为一组存储阵列组，存储阵列组之间相互隔离，存储阵列组共用字线。
对于存储阵列层数T为偶数的情况，参见图15至图17，包括T/2个存储阵列组，同一第一存储阵列组Cn中的两层存储阵列10t共用源线SLtn，且相同位置的位线BLtn互连，同一第二存储阵列组Dn中的两层存储阵列10t共用位线BLtn，且相同位置的源线SLtn互连。参见图33，T/2层存储阵列10t中的相同位置的字线WLtm通过第一走线W1互连，剩余T/2层存储阵列10t中的相同位置的字线WLtm通过第二走线W2互连；且对于属于同一存储阵列组中的两层存储阵列10t，相同位置的字线WLtm中，其中一条字线WLtm与所述第一走线W1连接，另一条字线WLtm与所述第二走线W2连接；第一走线与第二走线绝缘。
示例性的，以图32为例，图15为该存储器中源线和位线与对应的控制电路的连接示意图。图33为该存储器中字线与对应的控制电路的连接示意图。在该存储器中，将相邻两层存储阵列10t视为一组第一存储阵列组Cn，相邻两个存储阵列组Cn之间以介质层30为隔离。同一第一存储阵列组Cn中的两层存储阵列10t共用源线SLtn，且相同位置的位线BLtn通过外部走线和通孔相互连接，第一存储阵列组Cn内两层存储阵列10t的字线WLtm相互独立。不同存储阵列组Cn的位线BLtn和源线SLtn相互独立。各第一存储阵列组Cn内上层存储阵列10t的字线WLtm通过阵列外部的第一走线W1和通孔相互连接，各第一存储阵列组Cn内下层存储阵列10t的字线WLtm通过阵列外部的第二走线W2和通孔相互连接。
该实施例可利用字线WLtm选通实现对多层存储单元进行并行写入和读出。与方案一 相比，该架构可通过三维堆叠拓展读带宽和写带宽，读写带宽与堆叠层数成正比。假设单层存储单元的带宽为N，通过T层堆叠可实现读写带宽为TN/2。由于最多仅两层存储阵列相同位置的位线相互连接，多层存储阵列堆叠不会恶化位线负载，单比特存储单元的读延迟较示例一更小。因此，该存储器可以实现高的带宽速率。
在该三维存器中，存在T层存储阵列，每一层存储阵列包括N条位线、N条位线、M条字线，T×N条位线需要T×N/2条走线连接至位线控制电路和灵敏放大器电路，T×N条源线需要T×N/2条走线连接至源线控制电路，T×M条字线需要2M条走线连接至字线控制电路。与位线连接的走线和与源线连接的走线可分别从位线或源线两端引出，且两端各设置T×N/2条走线。与字线连接的走线可分别从字线的两端引出，且两端各设置M条走线。
对于存储阵列层数T为奇数的情况，参见图18至图22，包括T/2个存储阵列组和一层第一存储阵列，同一第一存储阵列组Cn中的两层存储阵列10t共用源线SLtn，且相同位置的位线BLtn互连，同一第二存储阵列组Dn中的两层存储阵列10t共用位线BLtn，且相同位置的源线SLtn互连。(T+1)/2层存储阵列中的相同位置的字线通过第一走线互连，剩余(T-1)/2层存储阵列中的相同位置的字线通过第二走线互连；且对于属于同一存储阵列组中的两层存储阵列，相同位置的字线中，其中一条字线与所述第一走线连接，另一条字线与所述第二走线连接；第一走线与第二走线绝缘。
示例性的，以图34为例，图18为该存储器中源线和位线与对应的控制电路的连接示意图。图35为该存储器中字线与对应的控制电路的连接示意图。在该存储器中，将相邻两层存储阵列10t视为一组存储阵列组Cn或Dn，相邻两个存储阵列组之间、以及存储阵列组与第一存储阵列103之间以介质层30为隔离。同一第一存储阵列组Cn中的两层存储阵列10t共用源线SLtn，且相同位置的位线BLtn通过外部走线和通孔相互连接，第一存储阵列组Cn内两层存储阵列10t的字线WLtm相互独立。同一第二存储阵列组Dn中的两层存储阵列10t共用位线BLtn，且相同位置的源线SLtn通过外部走线和通孔相互连接，第二存储阵列组Dn内两层存储阵列10t的字线WLtm相互独立。不同存储阵列组的位线BLtn和源线SLtn相互独立。各存储阵列组内上层存储阵列10t的字线WLtm通过阵列外部的第一走线W1和通孔相互连接，各存储阵列组内下层存储阵列10t的字线WLtm通过阵列外部的第二走线W2和通孔相互连接。第一存储阵列103的字线WLtm可以与第一走线W1连接，当然也可以与第二走线W2连接。
该实施例可利用字线WLtm选通实现对多层存储单元进行并行写入和读出。与方案一相比，该架构可通过三维堆叠拓展读带宽和写带宽，读写带宽与堆叠层数成正比。假设单层存储单元的带宽为N，通过T层堆叠可实现读写带宽为(T+1)N/2。由于最多仅两层存储阵列相同位置的位线相互连接，多层存储阵列堆叠不会恶化位线负载，单比特存储单元的读延迟较示例一更小。因此，该存储器可以实现高的带宽速率。
在该存储器中，存在T层存储阵列，每一层存储阵列包括N条位线、N条位线、M条字线，T×N条位线需要(T+1)N/2条走线连接至位线控制电路和灵敏放大器电路，T×N条源线需要(T+1)N/2条走线连接至源线控制电路，T×M条字线需要2M条走线连接至字线控制电路。与位线连接的走线和与源线连接的走线可分别从位线或源线两端引出，且两端各设置(T+1)N/2条走线。与字线连接的走线可分别从字线的两端引出，且两端各设置M条走线。
与示例一相比，走线的数量可与示例一比拟，位线方向和字线方向走线数量分配均匀，版图实现简单。存储阵列组之间以介质层隔离，与示例二相比，光罩数量有所降低，制造成本可控。
因此，该实施例可降低存储器的走线数量，降低版图面积开销。且制造所需光罩数量较少，制造成本较低。另外，可通过三维堆叠实现存储阵列读带宽和写带宽的增加，同时不造成单比特读延迟的严重恶化，可实现高的总带宽速率。因此，该实施例适用于低成本、高性能的应用场景。
综上，如果想要降低存储器的成本，将存储器中相邻层存储阵列共用源线或位线，且相同位置的字线相互独立。如果要实现存储阵列读带宽和写带宽的增加，同时不造成单比特存储单元读延迟的恶化，实现高的总带宽速率，存储器中不同层存储阵列的源线和位线均独立，所有层存储阵列中相同位置的字线互连。如果既要实现低成本，又要实现存储阵列读带宽和写带宽的增加，则在存储器中，仅部分邻层存储阵列共用源线或位线，部分层存储阵列中相同位置的字线互连。共用源线或位线的层数，字线互连的存储阵列的层数具体可以根据成本和带宽速率的要求进行设计。
基于同一技术构思，本申请实施例还提供一种电子设备。参见图36该电子设备包括处理器1001以及与处理器1001耦合的存储器1002，存储器1002可以是图1所示的存储器。具体地，处理器1001可以调用存储器1002中存储的软件程序，以执行相应的方法，实现电子设备的相应功能。
显然，本领域的技术人员可以对本申请实施例进行各种改动和变型而不脱离本申请实施例的范围。这样，倘若本申请实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (15)

  1. 一种存储器，其特征在于，包括堆叠的多层存储阵列，
    所述多层存储阵列中的每一层存储阵列包括：
    矩阵排列的多个存储单元，所述存储单元包括铁电晶体管；
    与每一行所述存储单元中的铁电晶体管的第一电极连接的源线；
    与每一行所述存储单元中的铁电晶体管的第二电极连接的位线；
    与每一列所述存储单元中的铁电晶体管的栅电极连接的字线；
    所述多层存储阵列中至少两层所述存储阵列中相同位置的源线互连；和/或
    所述多层存储阵列中至少两层所述存储阵列中相同位置的位线互连，且位线互连的所述至少两层存储阵列中，位置相同的存储单元所连接的字线不互连；和/或
    所述多层存储阵列中至少两层所述存储阵列中相同位置的字线互连，且字线互连的所述至少两层存储阵列中，位置相同的存储单元所连接的位线不互连。
  2. 如权利要求1所述的存储器，其特征在于，所述铁电晶体管包括：半导体柱，由内向外依次围绕所述半导体柱设置的氧化物层、浮置金属层、铁电材料层和栅电极；所述半导体柱的一端为所述铁电晶体管的第一电极，所述半导体柱的另一端为所述铁电晶体管的第二电极；
    所述半导体柱的延伸方向与所述多层存储阵列的堆叠方向相同。
  3. 如权利要求2所述的存储器，其特征在于，以相邻的两层存储阵列为一第一存储阵列组或一第二存储阵列组，所述存储器包括至少一个所述第一存储阵列组和/或至少一个所述第二存储阵列组，且一层存储阵列仅属于一个所述存储阵列组；
    所述第一存储阵列组中的两层存储阵列中，其中一层存储阵列中存储单元中铁电晶体管的第一电极与另一层存储阵列中存储单元中铁电晶体管的第一电极相对，且属于同一所述第一存储阵列组中的两层存储阵列中相同位置的存储单元共用源线；
    所述第二存储阵列组中的两层存储阵列中，其中一层存储阵列中存储单元中铁电晶体管的第二电极与另一层存储阵列中存储单元中铁电晶体管的第二电极相对，且属于同一所述第二存储阵列组中的两层存储阵列中相同位置的存储单元共用位线。
  4. 如权利要求3所述的存储器，其特征在于，属于同一所述第一存储阵列组中的两层存储阵列中相同位置的位线互连；和/或
    属于同一所述第二存储阵列组中的两层存储阵列中相同位置的源线互连。
  5. 如权利要求3或4所述的存储器，其特征在于，所述存储器包括T层存储阵列，T为大于或等于4的偶数，所述T层存储阵列包括T/2个所述存储阵列组；
    所有所述存储阵列组均为第一存储阵列组或均为第二存储阵列组。
  6. 如权利要求3或4所述的存储器，其特征在于，所述存储器包括T层存储阵列，T为大于或等于3的奇数，所述T层存储阵列包括(T-1)/2个所述存储阵列组和一层第一 存储阵列，其中所述第一存储阵列不属于任一所述存储阵列组；
    所述存储阵列组均位于所述第一存储阵列的同一侧，或所述第一存储阵列的两侧均设置有所述存储阵列组。
  7. 如权利要求6所述的存储器，其特征在于，所述存储阵列组均位于所述第一存储阵列的同一侧，且与所述第一存储阵列相邻的存储阵列组为所述第一存储阵列组；所述第一存储阵列和与其相邻的所述存储阵列中相同位置的存储单元共用位线；或
    所述存储阵列组均位于所述第一存储阵列的同一侧，且与所述第一存储阵列相邻的存储阵列组为所述第二存储阵列组；所述第一存储阵列和与其相邻的所述存储阵列中相同位置的存储单元共用源线；或
    所述第一存储阵列的两侧均设置有所述存储阵列组，且与所述第一存储阵列相邻的存储阵列组均为所述第一存储阵列组；所述第一存储阵列和与其相邻的其中一层所述存储阵列中相同位置的存储单元共用位线；或
    所述第一存储阵列的两侧均设置有所述存储阵列组，且与所述第一存储阵列相邻的存储阵列组均为所述第二存储阵列组；所述第一存储阵列和与其相邻的其中一层所述存储阵列中相同位置的存储单元共用源线；或
    所述第一存储阵列的两侧均设置有所述存储阵列组，且与所述第一存储阵列相邻的存储阵列组分别为所述第一存储阵列组和所述第二存储阵列组；与所述第一存储阵列的所述第一存储阵列组中，与所述第一存储阵列相邻的一层存储阵列，以及所述第一存储阵列中相同位置的存储单元共用位线；与所述第一存储阵列的所述第二存储阵列组中，与所述第一存储阵列相邻的一层存储阵列，以及所述第一存储阵列中相同位置的存储单元共用源线。
  8. 如权利要求7所述的存储器，其特征在于，T为大于或等于5的奇数；
    所有所述存储阵列组均为第一存储阵列组；或
    所有所述存储阵列组均为第二存储阵列组；或
    所有所述存储阵列组中包括所述第一存储阵列组和第二存储阵列组；所有所述第一存储阵列组均位于所述第一存储阵列的第一侧，所有所述第二存储阵列组位于所述第一存储阵列的第二侧。
  9. 如权利要求4-8任一项所述的存储器，其特征在于，任意相邻两个所述第一存储阵列组中，属于不同所述第一存储阵列组中的相邻的两层存储阵列中相同位置的存储单元共用位线；和/或
    任意相邻两个第二存储阵列组中，属于不同所述第二存储阵列组中的相邻的两层存储阵列中相同位置的存储单元共用源线。
  10. 如权利要求1-9任一项所述的存储器，其特征在于，所有层存储阵列中相同位置的源线均互连，和/或所有层存储阵列中相同位置的位线均互连。
  11. 如权利要求5所述的存储器，其特征在于，T/2层存储阵列中的相同位置的字线通过第一走线互连，剩余T/2层存储阵列中的相同位置的字线通过第二走线互连；
    且对于属于同一存储阵列组中的两层存储阵列，相同位置的字线中，其中一条字线与所述第一走线连接，另一条字线与所述第二走线连接。
  12. 如权利要求6-8任一项所述的存储器，其特征在于，(T+1)/2层存储阵列中的相同位置的字线通过第一走线互连，剩余(T-1)/2层存储阵列中的相同位置的字线通过第二走线互连；
    且对于属于同一存储阵列组中的两层存储阵列，相同位置的字线中，其中一条字线与所述第一走线连接，另一条字线与所述第二走线连接。
  13. 如权利要求1或2所述的存储器，其特征在于，所述多层存储阵列中所有层所述存储阵列中相同位置的字线均互连。
  14. 如权利要求1-13任一项所述的存储器，其特征在于，还包括电路层，其中所述电路层包括：与各所述字线连接的字线控制电路，与各所述位线连接的位线控制电路和灵敏放大器电路，与各所述源线连接的源线控制电路；
    所述堆叠的多层存储阵列位于电路层的上方。
  15. 一种电子设备，其特征在于，包括处理器，以及与所述处理器耦合的、如权利要求1-14任一项所述的存储器。
CN202180087479.5A 2021-02-20 2021-02-20 一种存储器及电子设备 Pending CN116670764A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2021/077120 WO2022174430A1 (zh) 2021-02-20 2021-02-20 一种存储器及电子设备

Publications (1)

Publication Number Publication Date
CN116670764A true CN116670764A (zh) 2023-08-29

Family

ID=82931960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202180087479.5A Pending CN116670764A (zh) 2021-02-20 2021-02-20 一种存储器及电子设备

Country Status (2)

Country Link
CN (1) CN116670764A (zh)
WO (1) WO2022174430A1 (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202536B2 (en) * 2012-03-26 2015-12-01 Intel Corporation Three dimensional memory control circuitry
US9281044B2 (en) * 2013-05-17 2016-03-08 Micron Technology, Inc. Apparatuses having a ferroelectric field-effect transistor memory array and related method
US10262715B2 (en) * 2017-03-27 2019-04-16 Micron Technology, Inc. Multiple plate line architecture for multideck memory array
KR20190056867A (ko) * 2017-11-17 2019-05-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR102538701B1 (ko) * 2018-02-22 2023-06-01 에스케이하이닉스 주식회사 강유전성 메모리 장치 및 그 구동 방법
CN116017987A (zh) * 2018-09-30 2023-04-25 华润微电子控股有限公司 三维铁电电容式非易失性存储器器件及其制造方法

Also Published As

Publication number Publication date
WO2022174430A1 (zh) 2022-08-25

Similar Documents

Publication Publication Date Title
JP4534132B2 (ja) 積層型半導体メモリ装置
US8982622B2 (en) 3D memory array with read bit line shielding
JP4421957B2 (ja) ３次元半導体装置
US7355873B2 (en) Highly integrated ternary semiconductor memory device
US20060262595A1 (en) Magnetic random access memory
US5361223A (en) Semiconductor memory device comprising a plurality of memory arrays with improved peripheral circuit location and interconnection arrangement
US7259977B2 (en) Semiconductor device having hierarchized bit lines
US7515450B2 (en) Nonvolatile semiconductor storage device
US20220320065A1 (en) Semiconductor storage device
US8570826B2 (en) Memory device having data paths facilitating array/contact consolidation and/or swapping
US6859384B2 (en) Semiconductor memory device having two-transistor, one-capacitor type memory cells of high data holding characteristic
CN113012740A (zh) 包含多个装置层级上的数据线的存储器装置
CN113470712B (zh) 相变存储器及其控制电路
CN115376580A (zh) 存储器电路、神经网络电路及制造集成电路器件的方法
EP0544320B1 (en) Semiconductor memory device
US20160267946A1 (en) Stack memory device and method for operating same
US5182727A (en) Array layout structure for implementing large high-density address decoders for gate array memories
US8860103B2 (en) Semiconductor memory device
CN116670764A (zh) 一种存储器及电子设备
TW202341149A (zh) 記憶體內計算裝置及在積體電路記憶體中進行相乘之方法
US6169699B1 (en) Semiconductor memory device
KR100621769B1 (ko) 반도체 메모리 장치에서의 비트라인 배치구조
CN116863974B (zh) 半导体器件及电子设备
US11587626B2 (en) Semiconductor storage device
US20230298673A1 (en) Memory device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination