CN107785375A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN107785375A
CN107785375A CN201710706226.7A CN201710706226A CN107785375A CN 107785375 A CN107785375 A CN 107785375A CN 201710706226 A CN201710706226 A CN 201710706226A CN 107785375 A CN107785375 A CN 107785375A
Authority
CN
China
Prior art keywords
grid structure
pattern
grid
capping insulating
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710706226.7A
Other languages
English (en)
Inventor
金东垣
朴凤泰
成晧准
沈载煌
全政勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107785375A publication Critical patent/CN107785375A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823456—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Composite Materials (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Health & Medical Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本申请提供非易失性半导体装置及其制造方法，所述方法包括，形成第一栅极结构、第二栅极结构和第三栅极结构，其中第二栅极结构和第三栅极结构包括形成在第二栅极结构的侧壁和第三栅极结构的侧壁上的第一间隔件结构和第二间隔件结构。通过离子注入形成杂质区，并且在离子注入期间第一间隔件结构遮挡第二栅极结构和第三栅极结构。第二间隔件结构限定所得的杂质区。

Description

半导体装置及其制造方法
相关申请的交叉引用
本申请要求于2016年8月24日提交至韩国知识产权局(KIPO)的韩国专利申请No.10-2016-0107708的优先权，该申请的全部公开内容以引用方式并入本文中。
技术领
示例实施例涉及一种半导体装置及其制造方法。更具体地，示例实施例涉及一种非易失性存储器装置及其制造方法。
背景技术
半导体装置可以包括具有各种线宽的多个栅极结构。在衬底上形成具有各种线宽的栅极结构会是困难的，另外，栅极结构可能由于随后的处理而损坏。
发明内容
示例实施例提供一种具有改进特性的半导体装置。
示例实施例提供一种制造具有改进特性的半导体装置的方法。
根据示例实施例，半导体装置可以包括第一栅极结构、第二栅极结构、第一封盖绝缘图案、第一间隔件结构以及第一杂质区。第一栅极结构可以在衬底上，并且每个第一栅极结构可以具有第一宽度。第二栅极结构可以在衬底上，并且每个第二栅极结构可以具有大于第一宽度的第二宽度。第一封盖绝缘图案可以覆盖第一栅极结构和第二栅极结构的上部，并且第一开口可以在相邻的第二栅极结构之间。第一间隔件结构可以在由第一开口暴露的每个第二栅极结构和每个第一封盖绝缘图案的侧壁上。每个第一间隔件结构可以包括第一间隔件和第二间隔件。第一杂质区可以位于第一间隔件结构之间的衬底的上部。
根据示例实施例，半导体装置可以包括第一栅极结构、第二栅极结构、第三栅极结构、第一封盖绝缘图案、第二封盖绝缘图案、第一间隔件结构、第二间隔件结构。第一栅极结构可以在衬底的第一区上，并且每个第一栅极结构可以具有第一宽度。第二栅极结构可以在衬底的第一区上，并且每个第二栅极结构可以具有大于第一宽度的第二宽度。相邻的第二栅极结构的侧壁可以彼此相对。第三栅极结构可以在衬底的第二区上。第三栅极结构可以具有大于第二宽度的第三宽度。第一封盖绝缘图案可以覆盖第一栅极结构和第二栅极结构的上部，第一开口可以在相邻的第二栅极结构之间。第二封盖绝缘图案可以在第三栅极结构上。可以在由第一开口暴露的每个第二栅极结构和每个第一封盖绝缘图案的侧壁上形成第一间隔件结构。第一间隔件结构可以包括第一间隔件和第二间隔件。第二间隔件结构可以在第三栅极结构和第二封盖绝缘图案的侧壁上。第二间隔件结构可以包括第三间隔件和第四间隔件。
根据示例实施例，制造半导体装置的方法可以包括在衬底上的栅极结构层。可以通过第一图案化处理部分地蚀刻栅极结构层，以在衬底的区上形成多个第一栅极结构。多个第一栅极结构中的每一个可以具有第一宽度。可以形成封盖绝缘层以覆盖多个第一栅极结构和栅极结构层的上部。可以通过第二图案化处理部分地蚀刻封盖绝缘层和栅极结构层以形成多个第二栅极结构和多个第一封盖绝缘图案。多个第二栅极结构中的每一个可以具有大于第一宽度的第二宽度，并且多个第二栅极结构中的相邻的第二栅极结构的侧壁可以彼此相对。第一间隔件结构可以在多个第二栅极结构中的每一个和多个第一封盖绝缘图案中的每一个的侧壁上。第一间隔件结构可以包括第一间隔件和第二间隔件。杂质区可以位于多个第一栅极结构之间的衬底的上部。
根据示例实施例，制造半导体装置的方法可以包括：在衬底的第一区和第二区上形成栅极结构层。可以通过第一图案化处理部分地蚀刻栅极结构层，以在第一区上形成多个第一栅极结构。多个第一栅极结构中的每一个可以具有第一宽度。可以形成封盖绝缘层以覆盖多个第一栅极结构和栅极结构层。可以通过第二图案化处理部分地蚀刻封盖绝缘层和栅极结构层以在第二区上形成多个第二栅极结构、覆盖第一栅极结构和第二栅极结构的上部的第一封盖绝缘图案、以及第三栅极结构和第二封盖绝缘图案。多个第二栅极结构中的每一个可以具有大于第一宽度的第二宽度，并且多个第二栅极结构中的相邻的第二栅极结构的侧壁可以彼此相对。第三栅极结构可以具有大于第二宽度的第三宽度。第一间隔件层可以在第二栅极结构和第三栅极结构、第一封盖绝缘图案和第二封盖绝缘图案以及衬底的表面上。第二间隔件层可以在第一间隔件层上。第一间隔件层和第二间隔件层可被各向异性地蚀刻，以在多个第二栅极结构中的每一个和多个第一封盖绝缘图案中的每一个的侧壁上形成第一间隔件结构，并且在第三栅极结构和第二封盖绝缘图案的侧壁上形成第二间隔件结构。第一间隔件结构可以包括第一间隔件和第二间隔件，第二间隔件结构可包括第三间隔件和第四间隔件。
在根据示例实施例的半导体装置中，包括第一间隔件和第二间隔件的间隔件结构可以在第二栅极结构的侧壁和第三栅极结构的两个侧壁上。因此，间隔件结构可以保护第二栅极结构和第三栅极结构的侧壁。
在根据发明构思的原理的示例实施例中，形成诸如NAND存储器装置的非易失性存储器装置的方法包括：形成第一栅极结构、第二栅极结构和第三栅极结构，其中第二栅极结构和第三栅极结构包括形成在第二栅极结构的侧壁上以及第三栅极结构的侧壁上的第一间隔件结构和第二间隔件结构。通过离子注入形成杂质区，并且第一间隔件结构在离子注入期间遮挡第二栅极结构和第三栅极结构。第二间隔件结构限定所得的杂质区。可以在第二栅极结构和第三栅极结构上形成封盖图案，封盖图案的侧壁具有台阶形状以在封盖图案之间形成在顶部更宽的间隙，并且封盖图案之间的间隙可以填充有层间绝缘图案，并且可形成通过层间绝缘图案的接触插塞。第一栅极结构可以是单元晶体管的栅极结构，第二栅极结构可以是选择晶体管的栅极结构，第三栅极结构可以是外围晶体管的栅极结构。
附图说明
通过以下参考附图的详细说明，将更加清晰地理解各示例实施例。图1至图26表示本文所述的非限制性示例实施例。
图1和图2是示出根据示例实施例的非易失性存储器装置的截面图；
图3至图16是示出根据示例实施例的制造非易失性存储器装置的方法的各阶段的截面图；
图17是示出根据示例实施例的非易失性存储器装置的截面图；
图18是示出根据示例实施例的非易失性存储器装置的截面图；
图19至图24是示出根据示例实施例的制造非易失性存储器装置的方法的各阶段的截面图；
图25是示出根据示例实施例的非易失性存储器装置的截面图；
图26是示出根据示例实施例的非易失性存储器装置的截面图。
具体实施方式
图1和图2是示出根据发明构思的原理的非易失性存储器装置示例实施例的截面图。
图1示出了在单元区C和外围电路区P上的多个栅极结构，图2示出了单元区C上的多个存储器单元。
参考图1和图2，衬底100可以包括单元区C和外围电路区P。
可以在单元区C上形成存储器单元。每个存储器单元可以包括单元串，其包括彼此连接的多个单元晶体管以及连接到单元串的端部的多个选择晶体管。在示例实施例中，每个存储器单元可以包括位于单元区C上或单元区C内的多个单元串。每个单元串可以包括串选择晶体管(SST)、单元晶体管和接地选择晶体管(GST)。单元区C可以包括针对单元晶体管的单元晶体管区A以及针对选择晶体管的选择晶体管区B。
可以在外围电路区P上形成多个外围电路晶体管。
单元晶体管可以包括第一栅极结构150a。第一栅极结构150a可以包括依次堆叠的栅极绝缘层130a、第一导电图案132a、电介质图案134a、第二导电图案136a、第三导电图案138a、第一掩模140a和第二掩模142a。
在第一栅极结构150a中，栅极绝缘层130a和第一导电图案132a可以分别用作隧道绝缘层和浮置栅电极。
第一栅极结构150a可以在第一方向上延伸(在本示图中为“进入”附图)。第一栅极结构150a可以在基本上垂直于第一方向的第二方向(在本示图中为向右)上具有第一宽度。多个第一栅极结构150a可以彼此间隔开，并且第一栅极结构150a之间的间隙可以在第二方向上具有第一距离。
选择晶体管可以包括第二栅极结构150c。第二栅极结构150c可以包括依次堆叠的栅极绝缘层130c、第一导电图案132c、电介质图案134c、第二导电图案136c、第三导电图案138c、第一掩模140c和第二掩模142c。
在第二栅极结构150c中，可以在包括依次堆叠的第一导电图案132c、电介质图案134c和第二导电图案136c的结构的上中心部处形成第一凹进。以这种方式，可以在第一凹进的内壁和第二导电图案136c的上表面上形成第三导电图案138c。第三导电图案138c可以与第一导电图案132c和第二导电图案136c电连接。因此，在示例实施例中，包括第一导电图案132c、第二导电图案136c和第三导电图案138c的结构可以用作第二栅电极。
外围电路晶体管可以包括第三栅极结构150d。第三栅极结构150d可以包括依次堆叠的栅极绝缘层130d、第一导电图案132d、电介质图案134d、第二导电图案136d、第三导电图案138d、第一掩模140d和第二掩模142d。
在第三栅极结构150d中，可以在包括依次堆叠的第一导电图案132d、电介质图案134d和第二导电图案136d的结构的上中心部处形成第二凹进。因此，在示例实施例中，可以在第二凹进的内壁和第二导电图案136d的上表面上形成第三导电图案138d。第三导电图案138d可以与第一导电图案132d和第二导电图案136d电连接，并且第一导电图案132d、第二导电图案136d和第三导电图案138d可以用作第三栅电极。
在第一栅极结构150a、第二栅极结构150c和第三栅极结构150d中，第三导电图案138a、138c和138d可以具有比第二导电图案136a、136c和136d的电阻更低的电阻。第三导电图案138a、138c和138d中的每一个可以包括例如金属、金属氮化物、金属硅化物等。
可以在第一栅极结构150a和第二栅极结构150c中的每一个上形成第一封盖绝缘图案160a。可以在第三栅极结构150d上形成第二封盖绝缘图案160b。
两个第二栅极结构150c可以彼此相对或在空间上彼此相对。相对的第二栅极结构150c中的一个可以用作第一单元串的选择晶体管，并且相对的第二栅极结构150c中的另一个可以用作与第一单元串不同的第二单元串的选择晶体管。在示例实施例中，两个相对的第二栅极结构150c可以分别用作第一单元串和第二单元串的串选择晶体管，或分别用作第一单元串和第二单元串的接地选择晶体管。可替代地，两个相对的第二栅极结构150c中的一个可以用作第一单元串的串选择晶体管，并且两个相对的第二栅极结构150c中的另一个可以用作第二单元串的接地选择晶体管。
可以在每个单元串中的第一栅极结构150a和第二栅极结构150c上形成第一封盖绝缘图案160a。然而，可以不在单元串之间的空间处形成第一封盖绝缘图案160a。也就是说，可以不在第二栅极结构150c之间的空间处形成第一封盖绝缘图案160a，结果，可以在第二栅极结构150c之间形成第一开口176。可以通过第一开口176暴露衬底100的上表面。并且可以通过第一开口176暴露第二栅极结构150c的第二侧壁和第一封盖绝缘图案160a的侧壁。
第一封盖绝缘图案160a可以不填充多个第一栅极结构150a之间的间隙，并且可以覆盖第一栅极结构150a之间的间隙的上部。因此，根据发明构思的原理，可以在第一栅极结构150a之间形成气隙。
可在第一开口176的侧壁上形成第一间隔件结构170a。也就是说，第一间隔件结构170a可以形成在第二栅极结构150c的第二侧壁和第一封盖绝缘图案160a的侧壁上。
第一间隔件结构170a可以包括第一间隔件162a和第二间隔件168a。第一间隔件162a可以形成在第二栅极结构150c的第二侧壁、第一封盖绝缘图案160a的侧壁和与第二栅极结构150c相邻的衬底100的上表面上。结果，第一间隔件162a可以包括在第二栅极结构150c和衬底100的上表面之间的弯曲的、或弧形的、或成角度的部分，使得第一间隔件162a可以具有“L”形状。第二间隔件168a可以形成在第一间隔件162a上。
可以在第三栅极结构150d和第二封盖绝缘图案160b的侧壁上形成第二间隔件结构170b。
第二间隔件结构170b可以包括第三间隔件162b和第四间隔件168b。第三间隔件162b可以形成在第三栅极结构150d和第二封盖绝缘图案160b的侧壁以及与第三栅极结构150d相邻的衬底100的上表面上。结果，在示例实施例中，第三间隔件162b可以包括在第三栅极结构150d和衬底100的上表面之间的弯曲部分，使得第三间隔件162b可以具有“L”形状。第四间隔件168b可以形成在第三间隔件162b上。
在示例实施例中，第一间隔件162a可以具有与第二间隔件168a的绝缘材料不同的绝缘材料，第三间隔件162b可以具有与第四间隔件168b的绝缘材料不同的绝缘材料。
第一间隔件162a和第三间隔件162b可以包括基本相同的材料，第二间隔件168a和第四间隔件168b可以包括基本相同的材料。例如，第一间隔件162a和第三间隔件162b可以包括氮化硅或氮氧化硅，第二间隔件168a和第四间隔件168b可以包括氧化硅。
可以在第二栅极结构150c之间的衬底100的上部形成第一杂质区164。可以在第三栅极结构150d之间的衬底100的上部形成第三杂质区166。
在示例实施例中，第一杂质区164可以用作选择晶体管的杂质延伸区。第三杂质区166可以用作外围电路晶体管的杂质延伸区。
可以在第一间隔件结构170a之间的衬底100的上部分形成第二杂质区172，可以在第二间隔件结构170b之间的衬底100的上部分形成第四杂质区174。第二杂质区172可以与第一杂质区164部分地重叠。第四杂质区174可以与第三杂质区166部分地重叠。
在示例实施例中，第二杂质区172可以用作选择晶体管的杂质区，第四杂质区174可以用作外围电路晶体管的杂质区。
可以在衬底100以及第一封盖绝缘图案160a和第二封盖绝缘图案160b上形成绝缘间层190。多个接触插塞192可以形成为通过绝缘间层190，并且可以分别接触第二杂质区172和第四杂质区174。
图3至图16是示出根据发明构思的原理的制造非易失性存储器装置的方法的示例实施例的各阶段的截面图。
图3和图5至图16是沿着在第二方向上延伸的线截取的截面图，图4是沿着在第一方向上延伸的线截取的截面图。
参考图3和图4，衬底100可以包括单元区C和外围电路区P。单元区C可以包括用于形成单元晶体管的单元晶体管区A和用于形成选择晶体管的选择晶体管区B。
可以在衬底100上依次形成初步栅极绝缘层和导电层。可以对初步栅极绝缘层和导电层进行图案化以在衬底100的单元区上形成包括栅极绝缘层106和初步第一导电图案108a的结构。可以对衬底100进行蚀刻以形成用于多个结构之间的隔离的沟槽102。隔离图案104可以形成为部分地或基本上填充沟槽102。沟槽102可以在第二方向上延伸。然而，外围电路区P上的多个层(诸如初步栅极绝缘层和导电层)可以不被图案化，使得可以在外围电路区P上形成栅极绝缘层106和第一导电层108b。
例如，衬底100可以包括诸如硅、锗、硅-锗的半导体材料。在示例实施例中，衬底100可以是绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底。
栅极绝缘层106可以由例如氧化硅形成。可以例如通过热氧化处理、化学气相沉积(CVD)处理、高密度等离子体(HDP)CVD处理等形成栅极绝缘层106。
初步第一导电图案108a可以用作随后形成的单元晶体管的浮置栅极或者随后形成的选择晶体管的栅极的一部分。第一导电层108b可以用作随后形成的外围电路晶体管的栅极的一部分。可以通过相同的沉积处理形成初步第一导电图案108a和第一导电层108b，结果，初步第一导电图案108a和第一导电层108b可以包括基本相同的材料。例如，初步第一导电图案108a和第一导电层108b可以包括掺杂多晶硅。在示例实施例中，可以通过低压化学气相沉积(LP-CVD)处理沉积多晶硅层并且将单元区C上的多晶硅层图案化来形成初步第一导电图案108a。
隔离图案104可以包括氧化硅。多个隔离图案104之间的衬底100的一部分可以被限定为有源区。
在下文中，可以参考沿着在第二方向上延伸的线截取的截面图来示出制造非易失性存储器装置的方法。
参考图5，可以在初步第一导电图案108a、第一导电层108b和隔离图案104上形成电介质结构110。可在电介质结构110上形成第二导电层112。
在示例实施例中，电介质结构110可以包括依次堆叠的氧化硅层、氮化硅层和氧化硅层。例如，可以通过CVD处理或原子层沉积(ALD)处理来形成氧化硅层和氮化硅层。可替代地，电介质结构110可以包括具有高介电常数的金属氧化物，其可以由例如氧化铪、氧化钛、氧化钽、氧化锆、氧化铝等形成。
第二导电层112可以由例如掺杂多晶硅形成。在示例实施例中，掺杂多晶硅可以通过LP-CVD处理形成。
参考图6，选择晶体管区B上的第二导电层112和电介质结构110可以被部分蚀刻以形成第一凹进114a，外围电路区P上的第二导电层112和电介质结构110可以被部分蚀刻以形成第二凹进114b。可以通过第一凹进114a和第二凹进114b分别暴露初步第一导电图案108a和第一导电层108b。
第一凹进114a可以在第一方向上延伸并且可以位于随后形成的选择晶体管的第二栅极结构150c(参考图10)的上中心部。
第二凹进114b可以位于随后形成的外围电路晶体管的第三栅极结构150d(参考图10)的上中心部。在示例实施例中，第二凹进114b可以形成为其在第二方向上的宽度大于第一凹进114a在第二方向上的宽度。
参考图7，可以在第二导电层112的上表面以及第一凹进114a和第二凹进114b的内壁上共形地形成第三导电层116。可以在第三导电层116上依次形成第一掩模层118和第二掩模层120。
第三导电层116可以由其电阻比第二导电层112的材料的电阻低的材料形成。第三导电层116可以由例如金属、金属硅化物和/或金属氮化物形成。例如，第三导电层116可由钨形成。第三导电层116可以由CVD处理或ALD处理形成。结果，在示例实施例中，初步第一导电图案108a、第一导电层108b和第二导电层112可以通过第一凹进114a和第二凹进114b中的第三导电层116彼此电连接。
在示例实施例中，第一掩模层118可形成为充分地或基本地填充第一凹进114a。第一掩模层118可形成为部分地填充第二凹进114b。在示例实施例中，第一掩模层118可以由例如氮化硅或氮氧化硅形成。
在示例实施例中，第二掩模层120可以由例如氧化硅形成。第一掩模层118和第二掩模层120可以由CVD处理或ALD处理形成。在一些示例实施例中，可以不形成第二掩模层120。
参考图8，单元晶体管区A上的第一掩模层118和第二掩模层120可以被部分地蚀刻以分别形成第一掩模140a和第二掩模142a。可以使用第一掩模140a和第二掩模142a作为蚀刻掩模依次蚀刻第三导电层116、第二导电层112、电介质结构110、初步第一导电图案108a和栅极绝缘层106。结果，可以在衬底100的单元晶体管区A上形成包括依次堆叠的栅极绝缘层130a、第一导电图案132a、电介质图案134a、第二导电图案136a、第三导电图案138a以及第一掩模140a和第二掩模142a的第一栅极结构150a。
第一栅极结构150a可以用作单元晶体管的栅电极。在第一栅极结构150a中，第一导电图案132a可以用作浮置栅极图案，第二导电图案136a和第三导电图案138a可以用作控制栅极图案。控制栅极图案可以包括第三导电图案138a，使得控制栅极图案的电阻可以减小。
第一栅极结构150a可以在第一方向上延伸。第一栅极结构150a可以在第二方向上具有第一宽度，并且多个第一栅极结构150a之间的间隙可以在第二方向上具有第一长度。
单元串可以包括彼此电连接的单元晶体管。单元串的每个端部可与选择晶体管中的至少一个连接。因此，在示例实施例中，选择晶体管区B可以设置在单元晶体管区A之间。
在蚀刻处理期间，可以不蚀刻位于选择晶体管区B和外围电路区P上的第一掩模层140、第二掩模层142、第三导电层116、第二导电层112、电介质结构110、初步第一导电图案108a和栅极绝缘层106。
然而，在示例实施例中，单元晶体管区A上的层可以被图案化，使得可以在选择晶体管区B上形成在第一方向上延伸的初步第二栅极结构150b。初步第二栅极结构150b的侧壁可以用作随后形成的选择晶体管的第二栅极结构150c的第一侧壁。也就是说，在形成第一栅极结构150a期间也形成第二栅极结构150c的第一侧壁，并且随后可以形成第二栅极结构150c的第二侧壁。
在示例实施例中，可以在第一栅极结构150a、初步第二栅极结构150b和第二掩模层120上共形地形成衬垫层(未示出)。衬垫层可以保护第一栅极结构150a的表面。衬垫层可以由例如氧化硅、氮化硅等形成。
参考图9，可以在第一栅极结构150a、初步第二栅极结构150b和第二掩模层120上形成封盖绝缘层160。可在封盖绝缘层160上形成蚀刻掩模161。
在示例实施例中，封盖绝缘层160可以不填充第一栅极结构150a之间的间隙，并且可以覆盖第一栅极结构150a之间的间隙的上部。结果，根据发明构思的原理，可以在第一栅极结构150a之间形成气隙。
可以使用台阶覆盖特性差的材料形成封盖绝缘层160。在示例实施例中，封盖绝缘层160可以包括氧化硅，例如等离子体增强氧化物，中温氧化物等。
蚀刻掩模161可以包括光致抗蚀剂图案。蚀刻掩模161可用于形成第二栅极结构150c和第三栅极结构150d。
根据发明构思的原理，蚀刻掩模161可以完全覆盖单元晶体管区A上的封盖绝缘层160的一部分，并且可以部分地覆盖用于形成选择晶体管区B中的第二栅极结构150c的区上的封盖绝缘层160的一部分。蚀刻掩模161可以暴露第二栅极结构150c之间的区上的封盖绝缘层160的一部分，并且蚀刻掩模161的暴露部分可以在第一方向上延伸。
蚀刻掩模161可以部分地覆盖在用于形成外围电路晶体管中的第三栅极结构150d的区上的封盖绝缘层160的一部分。
参考图10，可以使用蚀刻掩模161来蚀刻封盖绝缘层160，并且可以依次蚀刻初步第二导电结构150b和外围电路区P上的层。也就是说，可以蚀刻栅极绝缘层106、第一导电层108b、电介质结构110、第二导电层112和第三导电层116以及第一掩模层118和第二掩模层120。
因此，在示例实施例中，可以在选择晶体管区B上形成包括依次堆叠的栅极绝缘层130c、第一导电图案132c、电介质图案134c、第二导电图案136c和第三导电图案138c以及第一掩模140c和第二掩模142c的第二栅极结构150c。
每个第二栅极结构150c可以具有与第一栅极结构150a相对的第一侧壁和与相邻的第二栅极结构150c相对的第二侧壁。可以通过蚀刻初步第二栅极结构150b来形成第二栅极结构150c的第二侧壁。可以在第一栅极结构150a和第二栅极结构150c上形成第一封盖绝缘图案160a。
可以在外围电路区P上形成包括依次堆叠的栅极绝缘层130d、第一导电图案132d、电介质图案134d、第二导电图案136d和第三导电图案138d以及第一掩模140d和第二掩模142d的第三栅极结构150d。可以在第三栅极结构150d上形成第二封盖绝缘图案160b。
如上所述，第二栅极结构150c和第三栅极结构150d可以具有基本相同的堆叠结构。
在示例实施例中，第三栅极结构150d可以在第二方向上具有比第二栅极结构150c在第二方向上的第二宽度大的第三宽度。
第二栅极结构150c和第三栅极结构150d可以分别包括第一凹进114a和第二凹进114b(参考图6)。
在第二栅极结构150c中，第一导电图案132c、第二导电图案136c和第三导电图案138c可以彼此电连接。结果，第一导电图案132c、第二导电图案136c和第三导电图案138c可以用作第二栅电极。在第三栅极结构150d中，第一导电图案132d、第二导电图案136d和第三导电图案138d可以彼此电连接。结果，第一导电图案132d、第二导电图案136d和第三导电图案138d可以用作第三栅电极。
可以在第二栅极结构150c之间形成在第一方向上延伸的第一开口176。第一开口176可以暴露每个第二栅极结构150c的第二侧壁。例如，可以通过第一开口176的第一侧壁暴露连接到第一单元串的第二栅极结构150c，可以通过第一开口176的第二侧壁暴露连接到第二单元串的第二栅极结构150c。可以通过第一开口176暴露衬底100的上表面。
在一些示例实施例中，第一开口176的每个侧壁可以具有斜坡，并且第二栅极结构150c的第一侧壁和第二侧壁可以具有不同的斜坡。例如，第二栅极结构150c的第二侧壁的斜坡可以比第二栅极结构150c的第一侧壁的斜坡更平缓或倾斜度更小。
参考图11，可以在第一封盖绝缘图案160a和第二封盖绝缘图案160b、第一开口176的侧壁和底部以及衬底100和第三栅极结构150d的表面上共形地形成第一间隔件层162。
第一间隔件层162可以由例如氮化硅、氮氧化硅或氧化硅形成。第一间隔件层162可以通过例如CVD处理或ALD处理形成。
第一间隔件层162可以不暴露第二栅极结构150c的第二侧壁和第三栅极结构150d的侧壁。结果，根据发明构思的原理，在后续处理期间，第一间隔件层162可以保护第二栅极结构150c的第二侧壁和第三栅极结构150d的侧壁。也就是说，第一间隔件层162可以不暴露第二栅极结构150c和第三栅极结构150d中包括金属的导电图案，结果，可以减少由于金属的污染和/或扩散导致的半导体装置的故障。
参考图12，可以通过离子注入处理将杂质通过第一间隔件层162掺杂到衬底100中。以这种方式，可以在通过第一开口176暴露的衬底100的上部形成第一杂质区164，并且可以在与第三栅极结构150d相邻的衬底100的上部形成第三杂质区166。例如，第一杂质区164可以用作选择晶体管的杂质延伸区，第三杂质区166可以用作外围电路晶体管的杂质延伸区。
如上所述，可以对第一间隔件层162执行离子注入处理。因此，在离子注入处理期间，第二栅极结构150c和第三栅极结构150d中包括金属的导电图案可以不暴露，因此，根据发明构思的原理，可以减小对第二栅极结构150c和第三栅极结构150d的侧壁的损坏。
参考图13，可以在第一间隔件层162上形成第二间隔件层168。
第二间隔件层168可以由氮化硅、氮氧化硅或氧化硅形成，并且可以通过例如CVD处理或ALD处理形成。
在示例实施例中，第二间隔件层168可以由与第一间隔件层162的材料不同的材料形成。例如，第一间隔件层162可以包括氮化硅，第二间隔件层168可以包括氧化硅。
可替代地，第二间隔件层168可以由与第一间隔件层162的材料基本相同的材料形成。
参考图14，可各向异性地蚀刻第一间隔件层162和第二间隔件层168以分别形成第一间隔件结构170a和第二间隔件结构170b。第一间隔件结构170a可以形成在由第一开口176暴露的第二栅极结构150c和第一封盖绝缘图案160a的侧壁上。第二间隔件结构170b可以形成在第三栅极结构150d和第二封盖绝缘图案160b的侧壁上。
第一间隔件结构170a可以包括第一间隔件162a和第二间隔件168a。第一间隔件162a可以包括在第二栅极结构150c和衬底100的上表面之间的弯曲部分或成角度的部分，使得第一间隔件162a可以具有“L”形状。第二间隔件168a可以接触第一间隔件162a。第一间隔件结构170a可以限定由第一开口176暴露的衬底100的上表面。结果，在示例实施例中，第一间隔件结构170a可以限定接触区。
如图14所示，可以不在第二栅极结构150c的第一侧壁上形成第一间隔件结构170a，并且可以在第二栅极结构150c的第二侧壁上形成第一间隔件结构170a。
第二间隔件结构170b可以包括第三间隔件162b和第四间隔件168b。第三间隔件162b可以形成在第二封盖绝缘图案160b和第三栅极结构150d的侧壁以及与第三栅极结构150d相邻的衬底100的上表面上。因此，第三间隔件162b可以包括在第三栅极结构150d和衬底100的上表面之间的弯曲部分，使得第三间隔件162b可以具有“L”形状。第四间隔件168b可以接触第三间隔件162b。
可以由第二间隔件结构170b限定外围电路晶体管的杂质区。
参考图15，可以对由第一间隔件结构170a和第二间隔件结构170b暴露的衬底100执行离子注入处理。结果，可以在第一间隔件结构170a之间的衬底100的上部形成第二杂质区172，并且可以在第二间隔件结构170b之间的衬底100的上部形成第四杂质区174。在示例实施例中，第二杂质区172可以用作选择晶体管的杂质区，第四杂质区174可以用作外围电路晶体管的杂质区。
参考图16，可以在衬底以及第一封盖绝缘图案160a和第二封盖绝缘图案160b上形成绝缘间层190，以填充第一间隔件结构170a之间的间隙。可以将接触插塞192形成为通过绝缘间层19以接触第二杂质区172和第四杂质区174中的每一个。
如上所述，可以通过不同的图案化处理形成具有第一宽度的第一栅极结构150a和其宽度比第一宽度大的第二栅极结构150c和第三栅极结构150d。结果，根据发明构思的原理，可以减少第一栅极结构150a、第二栅极结构150c和第三栅极结构150d的故障。第一间隔件结构170a和第二间隔件结构170b中的每一个可以包括两个间隔件。可以在第二栅极结构150c的第二侧壁上形成第一间隔件结构170a，可以在第三栅极结构150d的侧壁上形成第二间隔件结构170b。因此，根据发明构思的原理，可以减少由于第二栅极结构150c和第三栅极结构150d的暴露导致的故障。根据发明构思的原理，形成在第二栅极结构的侧壁和第三栅极结构的侧壁上的间隔件结构可以在例如离子注入处理期间保护第二栅极结构和第三栅极结构。
图17是示出根据发明构思的原理的非易失性存储器装置的示例实施例的截面图。
除了第一封盖绝缘图案之外，图17所示的非易失性存储器装置可以与图1和图2所示的非易失性存储器装置基本相同。
参考图17，第一封盖绝缘图案160c可以形成在第一栅极结构150a和第二栅极结构150c上以填充第一栅极结构150a之间的间隙。结果，可以不在第一栅极结构150a之间形成气隙。
除了在参考图9所示的处理中封盖绝缘层可以形成为填充第一栅极结构150a之间的间隙之外，可以通过与参考图3至图16所示的处理基本相同的处理来制造该示例实施例的非易失性存储器装置。
图18是示出根据示例实施例的非易失性存储器装置的截面图。
除了封盖绝缘图案和间隔件结构之外，图18所示的非易失性存储器装置可以与图1和图2所示的非易失性存储器装置基本相同。
参考图18，第一栅极结构150a、第二栅极结构150c和第三栅极结构150d可以形成在衬底100上。第一栅极结构150a、第二栅极结构150c和第三栅极结构150d可以与参考图1和图2所示的第一栅极结构150a、第二栅极结构150c和第三栅极结构150d基本相同。
可以在第一栅极结构150a和第二栅极结构150c上形成第三封盖绝缘图案182a，并且可以在第三栅极结构150d上形成第四封盖绝缘图案182b。
在示例实施例中，第三封盖绝缘图案182a可以不填充第一栅极结构150a之间的空间，并且可以覆盖第一栅极结构150a之间的空间的上部。以这种方式，可以在第一栅极结构150a之间形成气隙。
可替代地，第三封盖绝缘图案182a可以形成为填充第一栅极结构150a之间的空间，并且在这种情况下，可以不在第一栅极结构150a之间形成气隙。
可以在每个单元串中的第一栅极结构150a和第二栅极结构150c上形成第三封盖绝缘图案182a。然而，可以不在单元串之间形成第三封盖绝缘图案182a。结果，可以在相邻的第二栅极结构150c之间形成第一开口。可以通过第一开口暴露衬底100、第二栅极结构150c的第二侧壁和第三封盖绝缘图案182a的侧壁。
在第一开口中，从衬底100的上表面到第二栅极结构150c的第二侧壁的部分被称为第一部分，在第一部分上的暴露出第三封盖绝缘图案182a的侧壁的部分被称为第二部分。在示例实施例中，第一开口的第一部分可以具有第四宽度。第一开口的第二部分的下部可以具有第四宽度，第一开口的第二部分的上部可以具有比第四宽度大的第五宽度。
因此，在示例实施例中，第一开口的上部宽度可以大于第一开口的下部宽度。绝缘间层190可以充分填充第一开口，使得在绝缘间层190中可以没有空隙(void)，因此可以减少由于空隙而导致的故障。
由第一开口暴露的第三封盖绝缘图案182a的侧壁可以具有在所述图案中造成弧形的拐点。在示例实施例中，由第一开口暴露的第三封盖图案182a的侧壁可以具有台阶形状或弯曲形状。
第四封盖绝缘图案182b的下部可以在第二方向上具有第六宽度，第四封盖绝缘图案182b的上部可以在第二方向上具有小于第六宽度的第七宽度。在示例实施例中，第六宽度可以与第三栅极结构150d在第二方向上的宽度基本相同。
也就是说，第四封盖绝缘图案182b的每个侧壁可以具有拐点。在示例实施例中，第四封盖绝缘图案182b的每个侧壁可以具有台阶形状。
可在第一开口的侧壁上形成第一间隔件结构188a。第一间隔件结构188a可以具有第一间隔件184a和第二间隔件186a。可以在第二栅极结构150c的第二侧壁和第三封盖绝缘图案182a的侧壁上形成第一间隔件结构188a。因此，第一间隔件结构188a的上部可以具有与第三封盖绝缘图案182a的竖直轮廓基本相同的竖直轮廓。
第一间隔件184a可以包括在第二栅极结构150c和衬底100的上表面之间的弯曲部分或成角度的部分，使得第一间隔件184a可以具有“L”形状。第三间隔件184b可以包括在第三栅极结构150d和衬底100的上表面之间的弯曲部分，使得第三间隔件184b可以具有“L”形状。
可以在相邻的第二栅极结构150c之间的衬底100的上部形成第一杂质区164，可以在与第三间隔件结构150d邻近的衬底100的上部形成第三杂质区166。可以在第一间隔件结构170a之间的衬底100的上部形成第二杂质区172，可以在与第二间隔件结构170b相邻的衬底100的上部形成第四杂质区174。
可以在衬底100以及第三封盖绝缘图案182a和第四封盖绝缘图案182b上形成绝缘间层190。绝缘间层190中可以没有空隙。接触插塞192可以形成为通过绝缘间层190，并且接触第二杂质区172和第四杂质区174。
图19至图24是示出根据发明构思的原理的制造非易失性存储器装置的示例方法的各阶段的截面图。
参考图19，可以执行参考图3至图9示出的处理。
可以使用蚀刻掩模对初步第二栅极结构150b以及外围电路区P上的层进行部分地、各向异性地蚀刻。当执行蚀刻处理时，可以至少蚀刻封盖绝缘层160(参考图9)。因此，可以形成第一封盖绝缘图案160a和第二封盖绝缘图案160b。
此外，可以在第一封盖绝缘图案160a之间形成初步开口175。
在示例实施例中，可以使用蚀刻掩模161依次蚀刻封盖绝缘层160、第二掩模层120和第一掩模层118。在这种情况下，在蚀刻处理中，可通过初步开口175暴露第三导电层116。
可替代地，可以使用蚀刻掩模161依次蚀刻封盖绝缘层160、第二掩模层120、第一掩模层118、第三导电层116和第二导电层112。在这种情况下，在蚀刻处理中，可通过初步开口175暴露电介质结构110。
可替代地，可以使用蚀刻掩模161仅蚀刻封盖绝缘层160。在这种情况下，在蚀刻处理中，初步开口175可以暴露第二掩模层120。
在下文中，可以描述在蚀刻处理中暴露第三导电层116的示例实施例。
参考图20，可以对蚀刻掩模161部分地、各向同性地蚀刻以形成第一蚀刻掩模161a。
各向同性蚀刻处理可以包括例如各向同性干蚀刻处理或湿蚀刻处理。可通过第一蚀刻掩模161a暴露第一封盖绝缘图案160a和第二封盖绝缘图案160b的上表面。
参考图21，可以使用第一蚀刻掩模161a以及第一封盖绝缘图案160a和第二封盖绝缘图案160b作为蚀刻掩模来将初步第二栅极结构150b和外围电路区P上的层各向异性地蚀刻，直到可以暴露衬底100的上表面。
在示例实施例中，可以依次蚀刻第一封盖绝缘图案160a之间的第三导电层、第二导电层、电介质结构、第一导电层和栅极绝缘层，以在选择晶体管区B上形成第二栅极结构150c。
在蚀刻处理期间，可以部分地蚀刻第一封盖绝缘图案160a以形成第三封盖绝缘图案182a。结果，第三封盖绝缘图案182a的侧壁可以具有拐点。例如，第三封盖绝缘图案182a的侧壁可以具有台阶形状。
在蚀刻处理之后，可以在第二栅极结构150c之间形成第一开口176a。可以通过第一开口176a暴露第二栅极结构150c和第三封盖绝缘图案182a的侧壁。第一开口176a的上部宽度可以大于第一开口176a的下部宽度。
在示例实施例中，可以依次蚀刻由第二封盖绝缘图案160b暴露的第三导电层、第二导电层、电介质结构和第一栅极绝缘层，以在外围电路区P上形成第三栅极结构150d。
在蚀刻处理期间，可以部分地蚀刻第二封盖绝缘图案160b以形成第四封盖绝缘图案182b。结果，第四封盖绝缘图案182b的上部宽度可以小于第四封盖绝缘图案182b的下部宽度，并且第四封盖绝缘图案182b的每个侧壁可具有拐点。例如，第四封盖绝缘图案182b的每个侧壁可以具有台阶形状。
在蚀刻处理期间，可以部分地蚀刻第一蚀刻掩模161a。在形成第二栅极结构150c和第三栅极结构150d之后，可以移除第一蚀刻掩模161a。
参考图22，可以执行参考图11至图15所示的处理。
由此，可以在第二栅极结构150c之间的衬底100的上部形成第一杂质区164，并且可以在与第三栅极结构150d相邻的衬底100的上部形成第三杂质区166。
可以在由第一开口176a暴露的第二栅极结构150c和第三封盖绝缘图案182a的侧壁上形成第一间隔件结构188a。可以在第三栅极结构150d和第四封盖绝缘图案182b的侧壁上形成第二间隔件结构188b。
可以在第一间隔件结构188a之间的衬底100的上部形成第二杂质区172，并且可以在与第二间隔件结构188b相邻的衬底100的上部形成第四杂质区174。
参考图23，可以在衬底100、第三封盖绝缘图案182a和第四封盖绝缘图案182b上形成绝缘间层190，以填充第一间隔件结构188a之间的空间。
当第一开口176a的上部宽度增加时，第二间隔件结构170b之间的空间的上部宽度也可以增加。结果，根据发明构思的原理，绝缘间层190可以容易地填充第二间隔件结构188b之间的空间，并且绝缘间层190可以没有空隙。
参考图24，可以部分地蚀刻绝缘间层190以形成暴露第二源极区172和第四源极区174中的每一个的接触孔。导电材料可以填充接触孔，使得可以在第二源极区172和第四源极区174中的每一个上形成接触插塞192。
如果在绝缘间层190中具有空隙，则在形成接触孔期间邻近空隙的绝缘间层190的一部分会被过蚀刻。然而，根据发明构思的原理，由于绝缘间层190中可以没有空隙，所以可以减少由于过蚀刻引起的接触插塞192的故障。也就是说，根据发明构思的原理，形成在第二栅极结构和第三栅极结构上的封盖绝缘图案在侧壁上具有允许间隔件结构之间更大的上部宽度的拐点或曲线，从而允许层间绝缘图案容易地填充之间的间隙，消除空隙并且防止过蚀刻。
图25是示出根据发明构思的原理的非易失性存储器装置的示例实施例的截面图。
除了第一栅极结构、第二栅极结构和第三栅极结构之外，图25所示的非易失性存储器装置可以与图1和图2所示的非易失性存储器装置基本相同。
参考图25，第一栅极结构151a、第二栅极结构151c和第三栅极结构151d分别可以包括：栅极绝缘层130a、130c和130d；电荷俘获图案133a、133c和133d；电介质图案134a、134c和134d；第二导电图案136a、136c和136d；第三导电图案138a、138c和138d；第一掩模140a、140c和140d以及第二掩模142a、142c和142d。第二栅极结构151c和第三栅极结构151d中的每一个可以没有凹进。
在示例实施例中，电荷俘获图案133a、133c和133d可以包括氮化硅。
除了在参考图3所示的处理中可以在初步栅极绝缘层上形成包括氮化硅的电荷俘获层之外，可以通过与参考图3至图16所示的处理基本相同的处理来制造该非易失性存储器装置。此外，在参考图6所示的处理中，可以不在第二栅极结构和第三栅极结构中形成第一凹进和第二凹进。
图26是示出根据发明构思的原理的非易失性存储器装置的示例实施例的截面图。
除了封盖绝缘图案之外，图26所示的非易失性存储器装置可以与图25所示的非易失性存储器装置基本相同。
参考图26，可以在第一栅极结构151a和第二栅极结构150c上形成第三封盖绝缘图案182a。第三封盖绝缘图案182a可以与参考图18所示的第三封盖绝缘图案182a基本相同。因此，根据发明构思的原理，第二栅极结构151c之间的第一开口的上部宽度可以大于第一开口的下部宽度，并且第三封盖绝缘图案182a的侧壁可以具有拐点。也就是说，根据发明构思的原理，第三封盖绝缘图案182a的侧壁可以具有台阶形状或弯曲形状，在顶部处侧壁之间的开口更宽。
可以在第三栅极结构151d上形成第四封盖绝缘图案182b。第四封盖绝缘图案182b可以与参考图18所示的第四封盖绝缘图案182b基本相同。因此，第四封盖绝缘图案182b的上部宽度可以小于第四封盖绝缘图案182b的下部宽度，结果，第四封盖绝缘图案182b的侧壁可具有拐点。也就是说，第四封盖绝缘图案182b的侧壁可以具有台阶形状。
如上所述，可以形成包括具有各种关键尺寸的栅极结构的半导体装置。
以上是示例实施例的示意，而不应理解为限制实施例。虽然已经描述了示例实施例，本领域技术人员应该容易地理解，在没有实质上脱离本发明构思的新颖性教导和优点的情况下，示例实施例中的许多修改都是可以的。因此，所有这些修改旨在被包括在如权利要求限定的本发明构思的范围内。在权利要求中，装置加功能条款旨在覆盖执行所记载功能的本文所述的结构，不仅是结构等同物，而且是等同结构。因此，应该理解，以上是各个示例实施例的示意，而不应认为是对公开的特定示例实施例的限制，并且对公开的示例实施例的修改以及其它示例实施例旨在被包括在权利要求的范围内。

Claims (25)

1.一种形成半导体装置的方法，所述方法包括步骤：
在衬底上形成栅极结构层；
通过第一图案化处理部分地蚀刻栅极结构层以在衬底的区上形成多个第一栅极结构，其中所述多个第一栅极结构中的每一个具有第一宽度；
形成封盖绝缘层，其覆盖所述多个第一栅极结构和栅极结构层的上部；
通过第二图案化处理部分地蚀刻封盖绝缘层和栅极结构层，以形成具有侧壁的多个第二栅极结构和多个第一封盖绝缘图案，其中所述多个第二栅极结构中的每一个具有大于第一宽度的第二宽度，并且所述多个第二栅极结构中相邻的第二栅极结构的侧壁彼此相对；
在所述多个第二栅极结构中的每一个上以及所述多个第一封盖绝缘图案中的每一个的侧壁上形成第一间隔件结构，所述第一间隔件结构包括第一间隔件和第二间隔件；以及
在所述多个第一栅极结构之间的衬底的上部形成杂质区。
2.根据权利要求1所述的方法，其中，形成第一间隔件结构的步骤包括：
在所述多个第二栅极结构中的每一个的侧壁上、所述多个第一封盖绝缘图案中的每一个的侧壁和上表面上以及衬底的上表面上形成第一间隔件层；
在第一间隔件层上形成第二间隔件层；以及
各向异性地蚀刻第一间隔件层和第二间隔件层以分别形成第一间隔件和第二间隔件。
3.根据权利要求2所述的方法，还包括步骤：
在形成第一间隔件层之后，将杂质注入衬底中以形成杂质延伸区。
4.根据权利要求2所述的方法，其中，形成第二间隔件层的绝缘材料与第一间隔件层的绝缘材料不同。
5.根据权利要求1所述的方法，其中，形成栅极结构层的步骤包括：
形成初步栅极绝缘层、第一导电层、电介质层和第二导电层；
部分地蚀刻在用于形成第二栅极结构的区上的第二导电层和电介质层，以形成暴露第一导电层的凹进；
在第二导电层的表面上和凹进的内壁上形成第三导电层；以及
在第三导电层上形成掩模层。
6.根据权利要求5所述的方法，其中，第三导电层由金属或金属氮化物形成。
7.根据权利要求5所述的方法，其中，第一栅极结构和第二栅极结构中的每一个包括依次堆叠的栅极绝缘层、第一导电图案、电介质图案、第二导电图案和第三导电图案，并且所述多个第二栅极结构中的每一个中的第一导电图案、第二导电图案和第三导电图案彼此电连接。
8.根据权利要求1所述的方法，其中，第二图案化处理包括：
在封盖绝缘层上形成第一光致抗蚀剂图案；以及
使用第一光致抗蚀剂图案作为蚀刻掩模对封盖绝缘层和栅极结构层进行蚀刻，以形成所述多个第二栅极结构和所述多个第一封盖绝缘图案，第一开口位于所述多个第二栅极结构中相邻的第二栅极结构之间。
9.根据权利要求1所述的方法，其中，第二图案化处理包括：
在封盖绝缘层上形成第一光致抗蚀剂图案；以及
使用第一光致抗蚀剂图案作为蚀刻掩模对封盖绝缘层和栅极结构层的上部进行蚀刻，以形成多个初步第一封盖绝缘图案和初步第一开口，初步第一开口位于所述多个初步第一封盖绝缘图案中相邻的初步第一封盖绝缘图案之间；
各向同性地蚀刻第一光致抗蚀剂图案的表面以形成第二光致抗蚀剂图案；以及
使用第二光致抗蚀剂图案作为蚀刻掩模对所述多个初步第一封盖绝缘图案和栅极结构层进行蚀刻，以形成所述多个第二栅极结构和所述多个第一封盖绝缘图案，第一开口位于所述多个第二栅极结构中相邻的第二栅极结构之间，并且所述多个第一封盖绝缘图案中的每一个的侧壁具有拐点。
10.根据权利要求1所述的方法，其中，当执行第二图案化处理时，在衬底上还形成第三栅极结构和第二封盖绝缘图案，并且其中，第三栅极结构具有大于第二宽度的第三宽度。
11.根据权利要求10所述的方法，其中，当形成第一间隔件结构时，在第三栅极结构和第二封盖绝缘图案的侧壁上还形成第二间隔件结构，并且其中，第二间隔件结构具有第三间隔件和第四间隔件。
12.根据权利要求10所述的方法，其中，封盖绝缘层形成为覆盖第一栅极结构、第二栅极结构和第三栅极结构的上部并且不填充所述多个第一栅极结构之间的空间，使得在所述多个第一栅极结构中相邻的第一栅极结构之间形成气隙。
13.一种形成半导体装置的方法，所述方法包括步骤：
在衬底的第一区和第二区上形成栅极结构层；
通过第一图案化处理部分地蚀刻栅极结构层以在第一区上形成多个第一栅极结构，所述多个第一栅极结构中的每一个具有第一宽度；
形成封盖绝缘层，其覆盖所述多个第一栅极结构和栅极结构层；
通过第二图案化处理部分地蚀刻封盖绝缘层和栅极结构层，以在第二区上形成多个第二栅极结构、覆盖第一栅极结构和第二栅极结构的上部的第一封盖绝缘图案以及第三栅极结构和第二封盖绝缘图案，其中所述多个第二栅极结构中的每一个具有大于第一宽度的第二宽度，并且所述多个第二栅极结构中相邻的第二栅极结构的侧壁彼此相对，并且其中第三栅极结构具有大于第二宽度的第三宽度；
在第二栅极结构和第三栅极结构的表面、第一封盖绝缘图案和第二封盖绝缘图案的表面以及衬底的表面上形成第一间隔件层；
在第一间隔件层上形成第二间隔件层；以及
各向异性地蚀刻第一间隔件层和第二间隔件层，以在所述多个第二栅极结构中的每一个和所述多个第一封盖绝缘图案中的每一个的侧壁上形成第一间隔件结构，并且在第三栅极结构和第二封盖绝缘图案的侧壁上形成第二间隔件结构，第一间隔件结构包括第一间隔件和第二间隔件，第二间隔件结构包括第三间隔件和第四间隔件。
14.根据权利要求13所述的方法，其中，第一栅极结构和第二栅极结构中的每一个包括依次堆叠的栅极绝缘层、第一导电图案、电介质图案、第二导电图案和第三导电图案，并且所述多个第二栅极结构中的每一个中的第一导电图案、第二导电图案和第三导电图案彼此电连接。
15.根据权利要求13所述的方法，其中，封盖绝缘层形成为不填充所述多个第一栅极结构之间的空间，使得在所述多个第一栅极结构中相邻的第一栅极结构之间形成气隙。
16.一种形成非易失性存储器装置的方法，包括步骤：
形成第一栅极结构、第二栅极结构和第三栅极结构，其中第二栅极结构和第三栅极结构包括形成在第二栅极结构的侧壁和第三栅极结构的侧壁上的第一间隔件结构和第二间隔件结构；以及
通过离子注入形成杂质区，其中第一间隔件结构在离子注入期间遮挡第二栅极结构和第三栅极结构，并且第二间隔件结构限定所得的杂质区。
17.根据权利要求16所述的方法，其中，第一间隔件结构和第二间隔件结构由不同的材料形成。
18.根据权利要求16所述的方法，还包括：
在第二栅极结构和第三栅极结构上形成封盖图案，其中封盖图案的侧壁具有台阶形状以在封盖图案之间形成间隙，所述间隙在顶部更宽；
用层间绝缘图案填充封盖图案之间的间隙；以及
形成通过层间绝缘图案的接触插塞。
19.根据权利要求16所述的方法，其中，第一栅极结构是单元晶体管的栅极结构，所述第二栅极结构是选择晶体管的栅极结构，所述第三栅极结构是外围晶体管的栅极结构。
20.根据权利要求19所述的方法，其中，第三栅极结构的宽度大于第二栅极结构的宽度，第二栅极结构的宽度大于第一栅极结构的宽度。
21.一种半导体装置，包括：
衬底上的第一栅极结构，每个第一栅极结构具有第一宽度；
衬底上的第二栅极结构，每个第二栅极结构具有大于第一宽度的第二宽度；
第一封盖绝缘图案，其覆盖第一栅极结构和第二栅极结构的上部，第一开口在相邻的第二栅极结构之间；
第一间隔件结构，其在由第一开口暴露的每个第二栅极结构和每个第一封盖绝缘图案的侧壁上，每个第一间隔件结构包括第一间隔件和第二间隔件；以及
第一杂质区，其在第一间隔件结构之间的衬底的上部。
22.根据权利要求21所述的半导体装置，其中，第一间隔件的材料与第二间隔件的材料不同。
23.根据权利要求21所述的半导体装置，其中，第一间隔件位于每个第二栅极结构和每个第一封盖绝缘图案的侧壁以及衬底的上表面上，第一间隔件包括在第二栅极结构和衬底的上表面之间的弯曲部分。
24.根据权利要求21所述的方法，其中，第一封盖绝缘图案不填充第一栅极结构之间的空间，使得通过第一栅极结构之间的空间限定气隙。
25.根据权利要求21所述的半导体装置，其中第一栅极结构和第二栅极结构中的每一个包括依次堆叠的栅极绝缘层、第一导电图案、电介质图案、第二导电图案和第三导电图案，并且
其中，每个第二栅极结构中的第一导电图案、第二导电图案和第三导电图案彼此电连接。
CN201710706226.7A 2016-08-24 2017-08-17 半导体装置及其制造方法 Pending CN107785375A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0107708 2016-08-24
KR1020160107708A KR20180022361A (ko) 2016-08-24 2016-08-24 반도체 소자 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN107785375A true CN107785375A (zh) 2018-03-09

Family

ID=61225851

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710706226.7A Pending CN107785375A (zh) 2016-08-24 2017-08-17 半导体装置及其制造方法

Country Status (3)

Country Link
US (2) US9905569B1 (zh)
KR (1) KR20180022361A (zh)
CN (1) CN107785375A (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110649025B (zh) * 2018-06-26 2023-08-08 华邦电子股份有限公司 存储器装置的形成方法
US11302570B2 (en) * 2019-01-25 2022-04-12 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for forming the same
CN111557048B (zh) * 2020-03-25 2021-09-10 长江存储科技有限责任公司 三维存储器件及其制作方法
TWI737422B (zh) * 2020-07-28 2021-08-21 華邦電子股份有限公司 半導體結構及其製造方法
CN113113303B (zh) * 2021-04-02 2022-06-24 长鑫存储技术有限公司 半导体结构的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101335246A (zh) * 2007-06-26 2008-12-31 东部高科股份有限公司 制造闪速存储器件的方法
CN101677089A (zh) * 2008-09-19 2010-03-24 海力士半导体有限公司 非易失存储器件及其制造方法
US20120156855A1 (en) * 2010-12-16 2012-06-21 Jae-Hwang Sim Methods of manufacturing semiconductor devices
US8436410B2 (en) * 2005-10-31 2013-05-07 Samsung Electronics Co., Ltd. Semiconductor devices comprising a plurality of gate structures

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030000194A (ko) 2001-06-22 2003-01-06 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US6818504B2 (en) 2001-08-10 2004-11-16 Hynix Semiconductor America, Inc. Processes and structures for self-aligned contact non-volatile memory with peripheral transistors easily modifiable for various technologies and applications
JP4529024B2 (ja) 2003-04-22 2010-08-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR20060096547A (ko) 2005-03-02 2006-09-13 주식회사 하이닉스반도체 플래쉬 메모리 소자의 형성방법
JP2006278967A (ja) 2005-03-30 2006-10-12 Toshiba Corp 半導体装置およびその製造方法
KR20070018223A (ko) 2005-08-09 2007-02-14 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP2008010483A (ja) 2006-06-27 2008-01-17 Toshiba Corp 半導体装置およびその製造方法
KR20080000775A (ko) 2006-06-28 2008-01-03 주식회사 하이닉스반도체 플래시 메모리 소자의 제조방법
JP2009049300A (ja) 2007-08-22 2009-03-05 Toshiba Corp 半導体記憶装置の製造方法
KR20100059543A (ko) 2008-11-26 2010-06-04 삼성전자주식회사 비휘발성 메모리 소자 및 상기 비휘발성 메모리 소자의 제조 방법
KR101561058B1 (ko) 2009-01-30 2015-10-16 삼성전자주식회사 반도체 장치의 제조 방법
US8372719B2 (en) * 2010-03-15 2013-02-12 Taiwan Semiconductor Manufacturing Company, Ltd. Hard mask removal for semiconductor devices
JP2013045837A (ja) 2011-08-23 2013-03-04 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2016018899A (ja) 2014-07-08 2016-02-01 株式会社東芝 半導体装置およびその製造方法
JP6311033B2 (ja) * 2014-12-02 2018-04-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
KR102467848B1 (ko) * 2015-10-12 2022-11-16 삼성전자주식회사 집적회로 소자 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8436410B2 (en) * 2005-10-31 2013-05-07 Samsung Electronics Co., Ltd. Semiconductor devices comprising a plurality of gate structures
CN101335246A (zh) * 2007-06-26 2008-12-31 东部高科股份有限公司 制造闪速存储器件的方法
CN101677089A (zh) * 2008-09-19 2010-03-24 海力士半导体有限公司 非易失存储器件及其制造方法
US20120156855A1 (en) * 2010-12-16 2012-06-21 Jae-Hwang Sim Methods of manufacturing semiconductor devices

Also Published As

Publication number Publication date
US20180061843A1 (en) 2018-03-01
US10083978B2 (en) 2018-09-25
US9905569B1 (en) 2018-02-27
KR20180022361A (ko) 2018-03-06
US20180138188A1 (en) 2018-05-17

Similar Documents

Publication Publication Date Title
US9159570B2 (en) Non-volatile memory device and method for fabricating the same
CN107785375A (zh) 半导体装置及其制造方法
KR101692403B1 (ko) 반도체 소자 제조 방법
US9543313B2 (en) Nonvolatile memory device and method for fabricating the same
US20180175050A1 (en) Vertical non-volatile memory device and method of manufacturing the same
US9997462B2 (en) Semiconductor memory devices
US20120007165A1 (en) Semiconductor devices
KR20190053013A (ko) 3차원 반도체 메모리 장치
KR20170103076A (ko) 반도체 메모리 소자
KR20150126524A (ko) 반도체 메모리 장치 및 그 제조 방법
KR20170026924A (ko) 반도체 메모리 소자
KR100773356B1 (ko) 분리형 전하저장패턴들을 갖는 비 휘발성 메모리소자 및 그제조방법
US11770929B2 (en) Vertical memory devices with segmented charge storage layers
KR20120031667A (ko) 반도체 소자 및 반도체 소자 제조 방법
KR20120027906A (ko) 반도체 소자 및 반도체 소자 제조 방법
US7955960B2 (en) Nonvolatile memory device and method of fabricating the same
KR100885891B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법
CN101777520B (zh) 分栅型埋入式浮栅的非易失性存储器的制造方法
JP2011029576A (ja) 不揮発性半導体記憶装置及びその製造方法
KR100593749B1 (ko) 플래쉬 메모리 소자의 제조방법 및 그에 의하여 제조된플래쉬 메모리 소자
US11404433B2 (en) Vertical memory devices
KR20120006183A (ko) 반도체 소자 및 반도체 소자 제조 방법
US9685451B2 (en) Nonvolatile memory device and method for fabricating the same
KR101804420B1 (ko) 반도체 소자 및 그 제조 방법
US20230084374A1 (en) Semiconductor device and method for fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180309

WD01 Invention patent application deemed withdrawn after publication