CN107622758A - 栅极驱动电路及具有栅极驱动电路的显示装置 - Google Patents

栅极驱动电路及具有栅极驱动电路的显示装置 Download PDF

Info

Publication number
CN107622758A
CN107622758A CN201710573782.1A CN201710573782A CN107622758A CN 107622758 A CN107622758 A CN 107622758A CN 201710573782 A CN201710573782 A CN 201710573782A CN 107622758 A CN107622758 A CN 107622758A
Authority
CN
China
Prior art keywords
signal
transistor
lead
pull
control node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710573782.1A
Other languages
English (en)
Other versions
CN107622758B (zh
Inventor
金江南
玄裕美
金汎俊
李锺焕
林省勳
赵德汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107622758A publication Critical patent/CN107622758A/zh
Application granted granted Critical
Publication of CN107622758B publication Critical patent/CN107622758B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2230/00—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Abstract

公开了栅极驱动电路及具有栅极驱动电路的显示装置，该栅极驱动电路包括控制器、第一上拉部分和第二上拉部分，其中，控制器用于向控制节点提供第一进位信号，第一上拉部分用于根据提供至控制节点的信号将第一时钟信号作为第一栅极信号输出，以及第二上拉部分用于根据提供至控制节点的信号将具有与第一时钟信号不同相位的第二时钟信号作为第二栅极信号输出。

Description

栅极驱动电路及具有栅极驱动电路的显示装置
相关申请的交叉引用
本申请要求于2016年7月14日在韩国知识产权局提交的第10-2016-0089260号韩国专利申请的优先权和权益，该韩国专利申请的公开内容通过引用以其整体并入本文中。
技术领域
本发明的实施方式涉及栅极驱动电路和包括栅极驱动电路的显示装置。
背景技术
显示装置的重要性随着多媒体的发展而增加。响应于此，诸如液晶显示装置(LCD)和有机发光二极管(OLED)显示装置的各种类型的显示装置被使用。
显示装置包括用于向多条栅极线施加多个栅极信号的栅极驱动电路。栅极驱动电路以多个集成电路芯片的形式直接附接至显示器基板，或者通过安装至柔性电路膜等而附接至显示器基板。
发明内容
本发明的实施方式的一方面提供了通过改进栅极信号的延迟现象而能够提高显示质量的栅极驱动电路及包括该栅极驱动电路的显示装置。
本发明的实施方式的另一方面提供了通过减小栅极驱动电路的集成区域而能够实现窄边框的栅极驱动电路及包括该栅极驱动电路的显示装置。
本发明的实施方式的诸方面不限于上述方面，但本领域技术人员将从以下描述清楚地理解未提及的其它方面。
根据本发明的实施方式，可通过改进栅极信号的延迟现象提高显示质量。
此外，可通过减小栅极驱动电路的集成区域来实现窄边框。
然而，本公开的实施方式不限于本文中阐述的那些实施方式。通过参照以下给出的本公开的详细描述，本公开的上述和其它实施方式对本领域普通技术人员将变得更加显而易见。
本发明的实施方式提供了栅极驱动电路，该栅极驱动电路包括控制器、第一上拉部分和第二上拉部分，其中，控制器用于向控制节点提供第一进位信号，第一上拉部分用于根据提供至控制节点的信号将第一时钟信号作为第一栅极信号输出，以及第二上拉部分用于根据提供至控制节点的信号将具有与第一时钟信号不同相位的第二时钟信号作为第二栅极信号输出。
第一上拉部分可包括第一上拉晶体管，第一上拉晶体管包括连接到控制节点的栅电极、用于接收第一时钟信号的输入端子和用于输出第一栅极信号的输出端子；以及其中，第二上拉部分包括第二上拉晶体管，第二上拉晶体管包括连接到控制节点的栅电极、用于接收第二时钟信号的输入端子和用于输出第二栅极信号的输出端子。
控制器可包括栅电极、控制晶体管和控制电容器，其中，栅电极用于接收第一进位信号，控制晶体管连接到控制节点，以及控制电容器包括连接到第一上拉晶体管的栅电极的第一电极和连接到第一上拉晶体管的输出端子的第二电极。
栅极驱动电路还可包括第一下拉晶体管、第二下拉晶体管和第三下拉晶体管，其中：第一下拉晶体管包括用于接收具有与第一进位信号的相位不同相位的第二进位信号的栅电极、用于接收第一截止电压的输入端子以及连接到第一上拉晶体管的输出端子的输出端子；第二下拉晶体管包括用于接收具有与第二进位信号的相位不同相位的第三进位信号的栅电极、用于接收第一截止电压的输入端子以及连接到第二上拉晶体管的输出端子的输出端子；以及第三下拉晶体管包括用于接收第三进位信号的栅电极、用于接收第一截止电压的输入端子以及连接到控制晶体管的输出端子的输出端子。
控制晶体管可以是包括互相连接的输入端子和栅电极的二极管接法晶体管。
本发明的实施方式还包括栅极驱动电路，栅极驱动电路包括互相串联连接的多个级，每个级配置成输出两个栅极信号，其中每个级包括控制器、第一上拉部分、第二上拉部分和进位部分，控制器用于将来自级中的前级的第一进位信号提供至控制节点，第一上拉部分用于根据提供至控制节点的信号将第一时钟信号作为第一栅极信号输出，第二上拉部分用于根据提供至控制节点的信号将具有与第一时钟信号的相位不同相位的第二时钟信号作为第二栅极信号输出，以及进位部分用于根据提供至控制节点的信号将第二时钟信号作为第二进位信号输出。
每个级可配置成顺序地输出第一栅极信号和第二栅极信号。
控制器可包括第二下拉部分和第三下拉部分，其中，第二下拉部分用于根据从级中的后级提供的第三进位信号向第二上拉部分提供第一截止电压，第三下拉部分用于根据第三进位信号向控制节点提供第二截止电压。
第二下拉部分可包括第二下拉晶体管，第二下拉晶体管包括用于接收第三进位信号的栅电极、用于接收第一截止电压的输入端子和连接到第二上拉部分的输出端子。
第三下拉部分可包括第三下拉晶体管，第三下拉晶体管包括用于接收第三进位信号的栅电极、用于接收第二截止电压的输入端子和连接到控制节点的输出端子。
栅极驱动电路还可包括第一保持部分、第二保持部分和第三保持部分，其中，第一保持部分用于将第一栅极信号保持在第一截止电压处，第二保持部分用于将第二进位信号保持在第二截止电压处，以及第三保持部分用于将控制节点保持在第二截止电压处。
栅极驱动电路还可包括用于控制第一保持部分、第二保持部分和第三保持部分的操作的逆变器。
第一上拉部分可包括第一上拉晶体管，第一上拉晶体管包括连接到控制节点的栅电极、用于接收第一时钟信号的输入端子和用于输出第一栅极信号的输出端子；以及第二上拉部分可包括第二上拉晶体管，第二上拉晶体管包括连接到控制节点的栅电极、用于接收第二时钟信号的输入端子和用于输出第二栅极信号的输出端子。
控制器可包括栅电极、控制晶体管和控制电容器，其中，栅电极用于接收第一进位信号，控制晶体管连接到控制节点，以及控制电容器包括连接到第一上拉晶体管的栅电极的第一电极和连接到第一上拉晶体管的输出端子的第二电极。
本发明的实施方式还包括显示装置，显示装置包括显示面板、第一栅极驱动电路和第二栅极驱动电路，其中，显示面板包括连接到彼此相邻的第一栅极线至第三栅极线的多个像素，第一栅极驱动电路位于显示面板的第一侧上并且包括用于输出具有互相不同相位的第一栅极信号和第二栅极信号的第一级，以及第二栅极驱动电路位于显示面板的第二侧上，并且包括用于输出具有互相不同相位的第三栅极信号和第四栅极信号的第二级，显示面板的第二侧与显示面板的第一侧相对，其中第一级配置成向第二栅极线的第一侧提供第一栅极信号，其中第二级配置成向第二栅极线的第二侧提供第四栅极信号，其中第一级配置成向第三栅极线的第一侧提供第二栅极信号，以及其中第二级配置成向第一栅极线的第二侧提供第三栅极信号。
第一级可包括控制器、第一上拉部分和第二上拉部分，其中，控制器用于向控制节点提供第一进位信号，第一上拉部分用于根据提供至控制节点的信号将第一时钟信号作为第一栅极信号输出，以及第二上拉部分用于根据提供至控制节点的信号将具有与第一时钟信号的相位不同相位的第二时钟信号作为第二栅极信号输出。
第一上拉部分可包括第一上拉晶体管，第一上拉晶体管包括连接到控制节点的栅电极、用于接收第一时钟信号的输入端子和用于输出第一栅极信号的输出端子；第二上拉部分可包括第二上拉晶体管，第二上拉晶体管包括连接到控制节点的栅电极、用于接收第二时钟信号的输入端子和用于输出第二栅极信号的输出端子；以及控制器可包括栅电极、第一控制晶体管和控制电容器，其中，栅电极用于接收第一进位信号，第一控制晶体管连接到控制节点，控制电容器包括连接到第一上拉晶体管的栅电极的第一电极和连接到第一上拉晶体管的输出端子的第二电极。
第二级可包括控制器、第一上拉部分和第二上拉部分，其中，控制器用于向控制节点提供第一进位信号，第一上拉部分用于根据提供至控制节点的第一进位信号将第一时钟信号作为第三栅极信号输出，以及第二上拉部分用于根据提供至控制节点的第一进位信号将具有与第一时钟信号的相位不同相位的第二时钟信号作为第四栅极信号输出。
第一上拉部分可包括第一上拉晶体管，第一上拉晶体管包括连接到控制节点的栅电极、用于接收第一时钟信号的输入端子和用于输出第三栅极信号的输出端子；第二上拉部分可包括第二上拉晶体管，第二上拉晶体管包括连接到控制节点的栅电极、用于接收第二时钟信号的输入端子和用于输出第四栅极信号的输出端子；以及控制器可包括栅电极、控制晶体管和控制电容器，其中，栅电极用于接收第一进位信号，控制晶体管连接到控制节点，控制电容器包括连接到第一上拉晶体管的栅电极的第一电极和连接到第一上拉晶体管的输出端子的第二电极。
第一栅极驱动电路还可包括第三级，第三级与第一级相邻并且具有用于输出栅极信号的第一输出端子和第二输出端子，从该第一输出端子输出的栅极信号与从该第二输出端子输出的栅极信号的相位彼此不同；第二栅极驱动电路还可包括第四级，第四级与第二级相邻并且具有用于输出栅极信号的第一输出端子和第二输出端子，从该第一输出端子输出的栅极信号与从该第二输出端子输出的栅极信号的相位彼此不同；第三级的第二输出端子可连接到第一栅极线的第一侧，以及第四级的第一输出端子可连接到第三栅极线的第二侧。
附图说明
通过参照附图提供的对实施方式的详细描述，本发明的实施方式的上述及其它方面和特征将变得更加明显，在附图中：
图1是示意性示出根据本发明实施方式的显示装置的布置的图；
图2是示出在图1中示出的显示装置中栅极信号的输出顺序的波形图；
图3是示意性示出图1中示出的栅极驱动电路的配置中的级的实施方式的图；
图4是用于说明图3中示出的级中的控制节点的电位变化的波形图；
图5是更详细地示出图3中示出的级的实施方式的等效电路图；
图6是用于说明图5中示出的级的操作的波形图；
图7是示出图3中示出的栅极驱动电路的另一实施方式的等效电路图；
图8是示出根据本发明另一实施方式的栅极驱动电路的等效电路图；
图9是用于说明图8中示出的栅极驱动电路的操作的波形图；
图10是示出根据本发明另一实施方式的栅极驱动电路的等效电路图；
图11是用于说明图10中示出的栅极驱动电路的操作的波形图；
图12是示出根据本发明另一实施方式的栅极驱动电路的等效电路图；以及
图13是用于说明图12中示出的栅极驱动电路的操作的波形图。
具体实施方式
通过参照附图和实施方式的以下详细描述，可更容易地理解本发明构思的特征和实现本发明构思的方法。下文中，将参照附图更详细地描述实施方式，在附图中相同的附图标记表示相同的元件。然而，本发明可以以多种不同的形式实施，并且不应解释为仅限于本文中的示出的实施方式。确切地说，提供这些实施方式作为示例，以使得本公开将是透彻和完整的，并且将向本领域技术人员完全传达本发明的方面和特征。因此，可以不必描述对本领域普通技术人员完整理解本发明的方面和特征所非必需的过程、元件和技术。除非另有说明，否则在全部附图和书面描述中相同的附图标记表示相同的元件，并且因此，将不重复对它们的描述。在附图中，为了清楚，元件、层和区域的相对尺寸可能被夸大。
在以下描述中，出于说明的目的，阐述了诸多具体细节以提供对各种实施方式的透彻理解。然而，显而易见的是，各种实施方式可在没有这些具体细节的情况下或利用一个或多个等同配置实践。在其它情况下，为了避免不必要地使各种实施方式模糊，以框图形式示出了众所周知的结构和装置。
将理解的是，尽管本文中可使用术语“第一”、“第二”、“第三”等描述各种元件、组件、区域，层和/或区段，但是这些元件、组件、区域、层和/或区段不应受这些术语的限制。这些术语用于将一个元件、组件、区域、层或区段与另一元件、组件、区域、层或区段区分开。因此，在不背离本发明的精神和范围的情况下，以下描述的第一元件、组件、区域、层或区段可被命名为第二元件、组件、区域、层或区段。
为了便于说明，本文中可使用诸如“在……以下”、“在……下方”、“下方”、“在……之下”、“在……上方”、“上方”等的空间相对术语来描述如图中所示的一个元件或特征与另一元件或特征的关系。将理解的是，除了图中描述的方位之外，空间相对术语旨在包括装置在使用或者操作中的不同方位。例如，如果图中的装置被翻转，则被描述为“在”其它元件或特征“下方”或“以下”或“之下”的元件或特征将然后被定位为“在”其它元件“上方”。因此，示例性术语“在……下方”或“在……之下”可包括在……上方和在……下方两个方位。装置可被另外定位(例如，旋转90度或者在其它方位处)，并且应该相应地解释本文中使用的空间相对描述语。
将理解的是，当元件、层、区域或组件被称为“在”另一元件、层、区域或组件“上”，“连接到”或“联接到”另一元件、层、区域或组件时，其可直接在该另一元件、层、区域或组件上，直接连接到或直接联接到该另一元件、层、区域或组件，或者可以存在一个或多个中间元件、层、区域或组件。另外，还将理解的是，当元件或层被称为“在”两个元件或层“之间”时、其可以是该两个元件或层之间的唯一元件或层，或者还可以存在一个或多个中间元件或层。
出于本公开的目的，“X、Y和Z中的至少一个”和“从由X、Y和Z组成的群组中选择的至少一个”可被解释为仅X、仅Y、仅Z，或者X、Y和Z中的诸如两个或更多个的任何组合，例如XYZ、XYY、YZ和ZZ。全文中相同的附图标记表示相同的元件。如本文中使用的，术语“和/或”包括一个或多个相关所列项的任何和所有组合。
在以下示例中，x轴、y轴和z轴不限于直角坐标系的三个轴，而是可进行更广义的解释。例如，x轴、y轴和z轴可以相互垂直，或可以表示互不垂直的不同方向。
本文中使用的术语仅用于描述具体实施方式的目的，并不旨在限制本发明。如本文中所使用的，除非上下文清楚地另有所指，否则单数形式“一(a)”和“一个(an)”也旨在包括复数形式。还将理解的是，当在本说明书中使用时，术语“包含”、“包含有”、“包括”以及“包括有”指明所陈述的特征、整数、步骤、操作、元件和/或组件的存在，但不排除一个或多个其它特征、整数、步骤、操作、元件、组件和/或它们的群组的存在或添加。如本文中所使用的，术语“和/或”包括一个或多个相关所列项的任何和所有组合。当诸如“……中的至少一个”的表述在元件的列表之前时，修饰整个元件列表而不是修饰列表的单个元件。
如本文中使用的，术语“基本上”、“约”和类似术语用作为近似的术语而非程度的术语，并且旨在说明本领域普通技术人员将认识到的测量值或计算值中的固有偏差。另外，当描述本发明的实施方式时，“可以”的使用表示“本发明的一个或多个实施方式”。如本文中所使用的，术语“使用(use)”、“使用(using)”、“使用了(used)”可以认为分别与术语“利用(utilize)”、“利用(utilizing)”和“利用(utilized)了”同义。此外，术语“示例性”旨在表示示例或例示。
当某一实施方式可以不同地实施时，可执行与所描述的顺序不同的特定过程顺序。例如，两个连续描述的过程可基本上同时执行，或者以与所描述的顺序相反的顺序执行。
在本文中，参照作为实施方式和/或中间结构的示意图的截面图描述各种实施方式。这样，将预计出现例如由制造技术和/或公差引起的图示的形状的变化。因此，本文中公开的实施方式不应被解释为限于所示出的区域的形状，而是将包括例如由制造引起的形状上的偏差。例如，示出为矩形的植入区将通常在其边缘处具有圆形或弯曲的特征和/或植入浓度梯度，而不是从植入区域到非植入区域的二元变化。类似地，通过植入形成的掩埋区域可以导致在掩埋区域与进行植入的表面之间的区域中的一些植入。因此，在图中示出的区域本质上是示意性的，并且它们的形状不旨在示出装置的区域的实际形状且不旨在进行限制。
本文中描述的根据本发明的实施方式的电子装置或电气装置和/或任何其它相关装置或组件可利用任何合适的硬件、固件(例如，专用集成电路)、软件或者软件、固件和硬件的组合来实施。例如，这些装置的各种组件可形成在一个集成电路(IC)芯片上，或形成在分开的IC芯片上。此外，这些装置的各种组件可实施在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上，或形成在一个基板上。此外，这些装置的各种组件可以是执行计算机程序指令并与其它系统组件交互以用于执行本文中描述的各种功能的在一个或多个计算机装置中的一个或多个处理器上运行的进程或线程。计算机程序指令可存储在存储器中，存储器可使用诸如例如随机存取存储器(RAM)的标准存储器装置而实施在计算机装置中。计算机程序指令还可例如存储在其它非暂时性计算机可读介质(例如，CD-ROM、闪存驱动器等)中。此外，本领域技术人员应认识到，不背离本发明的示例性实施方式的精神和范围的情况下，各种计算装置的功能可组合到或整合到单个计算装置中，或者特定计算装置的功能可分布在一个或多个其它计算装置上。
除非另外限定，否则本文中使用的所有术语(包括技术术语和科学术语)具有如本发明所属领域的普通技术人员所通常理解的相同意思。还将理解的是，除非本文中明确地如此限定，否则诸如那些在常用词典中限定的术语应被解释为具有与其在本说明书和/或相关领域的上下文中一致的含义，而不应以理想化或过于正式的含义来解释。
下文中，将参照附图描述实施方式。
图1是示意性示出根据本发明实施方式的显示装置的布置的图。图2是示出图1中示出的显示装置中的栅极信号的输出顺序的波形图。
参照图1和图2，根据本发明实施方式的显示装置可包括显示面板1、第一栅极驱动电路10和第二栅极驱动电路20。
显示面板1是显示图像的面板。在实施方式中，显示面板1可包括下显示面板、与下显示面板相对的上显示面板以及介于它们之间的液晶层。在另一实施方式中，显示面板1可包括下显示面板、与下显示面板相对的上显示面板和有机发光层。
显示面板1可电连接到第一栅极线至第n栅极线(GL1至GLn)和第一数据线至第m数据线(DL1至DLm)。显示面板1可包括连接到第一栅极线至第n栅极线(GL1至GLn)中之一和第一数据线至第m数据线(DL1至DLm)中之一中的每一个的多个像素PX。
在实施方式中，第一栅极线至第n栅极线(GL1至GLn)可在第一方向d1上延伸。第一栅极线至第n栅极线(GL1至GLn)可连接到随后将描述的第一栅极驱动电路10和第二栅极驱动电路20。因此，第一栅极线至第n栅极线(GL1至GLn)可从第一栅极驱动电路10接收第一栅极信号至第n栅极信号(G1a至Gna)，并且可从第二栅极驱动电路20接收第一栅极信号至第n栅极信号(G1b至Gnb)。
在实施方式中，第一数据线至第m数据线(DL1至DLm)可在第二方向d2上延伸。第一数据线至第m数据线(DL1至DLm)可连接到数据驱动器。因此，第一数据线至第m数据线(DL1至DLm)可从数据驱动器接收第一数据信号至第m数据信号(D1至Dm)。
在示例中，第一方向d1可与第二方向d2垂直相交。参照图1，第一方向d1示出为列方向(例如，穿过列的方向)以及第二方向d2示出为行方向(例如，穿过行的方向)。第一栅极线至第n栅极线(GL1至GLn)与第一数据线至第m数据线(DL1至DLm)电隔绝。
第一栅极驱动电路10可以位于显示面板1的一侧上。第二栅极驱动电路20可以位于显示面板1的另一侧上，该另一侧与显示面板1的对应于第一栅极驱动电路10的一侧相对。换言之，显示面板1可位于第一栅极驱动电路10与第二栅极驱动电路20之间。例如，参照图1，第一栅极驱动电路10可以位于显示面板1的左侧上，以及第二栅极驱动电路20可以位于显示面板1的右侧上。下文中，包括在第一栅极驱动电路10中的多个级(10a、10b、10c……)将称为奇数级，以及包括在第二栅极驱动电路20中的多个级(20a、20b、20c……)将称为偶数级。此外，从第一栅极驱动电路10输出的多个栅极信号将称为多个奇数栅极信号，以及从第二栅极驱动电路20输出的多个栅极信号将称为多个偶数栅极信号。
第一栅极驱动电路10可包括多个奇数级(10a、10b、10c……)。多个奇数级(10a、10b、10c……)中的每一个可包括两个输出端子，并且可通过两个输出端子输出两个栅极信号。此处，两个栅极信号可在相位上互相不同。下文中，将基于多个奇数级(10a、10b、10c……)之中的第一奇数级10a和第二奇数级10b提供描述。
第一奇数级10a可连接到第一栅极线GL1的一侧和第二栅极线GL2的一侧。第一奇数级10a可包括两个输出端子，并且可通过该两个输出端子分别向第一栅极线GL1提供第一奇数栅极信号G1a以及向第二栅极线GL2提供第二奇数栅极信号G2a，第一奇数栅极信号G1a和第二奇数栅极信号G2a的相位彼此不同。参照图2，在实施方式中，第二奇数栅极信号G2a可在第一奇数栅极信号G1a输出之后输出。
第二奇数级10b可连接到第三栅极线GL3的一侧和第四栅极线GL4的一侧。第二奇数级10b可包括两个输出端子，并且可通过该两个输出端子分别向第三栅极线GL3提供第三奇数栅极信号G3a以及向第四栅极线GL4提供第四奇数栅极信号G4a，第三奇数栅极信号G3a和第四奇数栅极信号G4a的相位彼此不同。参照图2，在实施方式中，第四奇数栅极信号G4a可在第三奇数栅极信号G3a输出之后输出。
在另一实施方式中，第二奇数级10b可从属地连接到第一奇数级10a。因此，在输出第二奇数栅极信号G2a之后，可输出第三奇数栅极信号G3a。换言之，参照图2，可顺序地输出第一奇数栅极信号G1a至第四奇数栅极信号G4a。
第二栅极驱动电路20可包括多个偶数级(20a、20b、20c……)。下文中，将基于多个偶数级(20a、20b、20c……)之中的第一偶数级20a和第二偶数级20b提供说明。
第一偶数级20a可连接到第一虚设栅极线GLd1的另一侧(第二侧)和第一栅极线GL1的另一侧。此处，第一虚设栅极线GLd1是未连接到多个像素PX的栅极线。第一偶数级20a可包括两个输出端子，并且可通过该两个输出端子分别向第一虚设栅极线GLd1提供第一偶数栅极信号G0b以及向第一栅极线GL1提供第二偶数栅极信号G1b，第一偶数栅极信号G0b和第二偶数栅极信号G1b的相位彼此不同。参照图2，在实施方式中，第二偶数栅极信号G1b可在第一偶数栅极信号G0b输出之后输出。
第二偶数级20b可连接到第二栅极线GL2的另一侧和第三栅极线GL3的另一侧。第二偶数级20b可包括两个输出端子，并且可通过该两个输出端子分别向第二栅极线GL2提供第三偶数栅极信号G2b以及向第三栅极线GL3提供第四偶数栅极信号G3b，第三偶数栅极信号G2b和第四偶数栅极信号G3b的相位彼此不同。参照图2，在实施方式中，第四偶数栅极信号G3b可在第三偶数栅极信号G2b输出之后输出。换言之，参照图2，可顺序地输出第一偶数栅极信号G0b至第四偶数栅极信号G3b。
多个奇数级(10a、10b、10c……)可与多个偶数级(20a、20b、20c……)相交。将参照第一栅极线GL1和第二栅极线GL2提供详细描述。
第一栅极线GL1的一侧可连接到第一奇数级10a的两个输出端子中的从中输出具有相对快相位的第一奇数栅极信号G1a的输出端子。另一方面，第一栅极线GL1的另一侧可连接到第一偶数级20a的两个输出端子中的从中输出具有相对慢相位的第二偶数栅极信号G1b的输出端子。参照图2，第一奇数栅极信号G1a可具有与第二偶数栅极信号G1b相同的相位。
换言之，第一奇数级10a和第一偶数级20a可包括输出具有互相不同相位的两个栅极信号的输出端子。第一奇数级10a的从中输出具有相对快相位的第一奇数栅极信号G1a的输出端子和第一偶数级20a的从中输出具有相对慢相位的第二偶数栅极信号G1b的输出端子两者可连接到相同的第一栅极线GL1。
此外，第二栅极线GL2可连接到第一奇数级10a的从中输出具有相对慢相位的第二奇数栅极信号G2a的输出端子和第二偶数级20b的从中输出具有相对快相位的第三偶数栅极信号G2b的输出端子两者。
因此，通过包括具有两个输出端子的级，单个级可连接到两条栅极线。因此，可充分地确保可集成有第一栅极驱动电路10和第二栅极驱动电路20的空间，并且因此可减小显示面板1的边框宽度。
另一方面，因为向单条栅极线的两侧提供栅极信号，因此显示质量可由于RC延迟现象的改进而提高。
另一方面，在包括在第一栅极驱动电路10中的多个奇数级(10a、10b、10c……)之中，位于图1中最低位置处的级可连接到第二虚设栅极线GLd2。
此外，图1示出了第一偶数级20a的输出端子中的一个可连接到第一虚设栅极线GLd1并且多个奇数级(10a、10b、10c……)之中的位于基于图1的最低位置处的级连接到第二虚设栅极线GLd2的配置，但是本发明不限于此。例如，第一奇数级10a的输出端子中的一个可连接到第一虚设栅极线GLd1，以及多个偶数级(20a、20b、20c……)之中的位于图1中最低位置处的偶数级可连接到第二虚设栅极线GLd2。
图3是示意性示出图1中示出的栅极驱动电路的配置中的级的实施方式的图。图4是用于说明图3中示出的级的控制节点的电位变化的波形图。图3和图4中示出的级可以是包括在第一栅极驱动电路10中的多个奇数级(10a、10b、10c……)中的一个，或者是包括在第二栅极驱动电路20中的多个偶数级(20a、20b、20c……)中的一个。下文中，将连接到第i栅极线GLi(i是1或更大的自然数)和第i+1栅极线GLi+1的第i级作为示例进行描述。
参照图3，第i级可包括第一上拉部分110、第二上拉部分120和控制器200。
第一上拉部分110可根据提供至控制节点Q的信号将第一时钟信号CK1输出为第i栅极信号Gi。在本实施方式中，第一上拉部分110可包括第一晶体管(例如，第一上拉晶体管)T1。第一晶体管T1可包括连接到控制节点Q的栅电极/控制端子、接收第一时钟信号CK1的源电极和输出第i栅极信号Gi的漏电极。在实施方式中，第一上拉部分110可向第i栅极线GLi提供第i栅极信号Gi。
第二上拉部分120可根据提供至控制节点Q的信号将第二时钟信号CK2输出为第i+1栅极信号Gi+1。在本实施方式中，第二上拉部分120可包括第二晶体管(例如，第二上拉晶体管)T2。第二晶体管T2可包括连接到控制节点Q的栅电极、接收第二时钟信号CK2的源电极和输出第i+1栅极信号Gi+1的漏电极。在实施方式中，第二上拉部分120可向第i+1栅极线GLi+1提供第i+1栅极信号Gi+1。此处，第i+1栅极线GLi+1是在第i栅极线GLi之后位于后级处的栅极线。
第一上拉部分110和第二上拉部分120可共用控制节点Q。此外，第一时钟信号CK1可具有与第二时钟信号CK2的相位不同的相位。因此，第i栅极信号Gi可具有与第i+1栅极信号Gi+1的相位不同的相位。
在实施方式中，第一时钟信号CK1可具有比第二时钟信号CK2的相位相对较快的相位。因此，第i栅极信号Gi具有比第i+1栅极信号Gi+1相对较快的相位，并且第i栅极信号Gi可相对较早地输出。
控制器200可包括上拉控制器(例如，上拉控制单元)210和控制电容器Cb(例如，控制电容部分220)。上拉控制器210可向控制节点Q提供从前级中的一个提供的第一进位信号CR1。在实施方式中，第一进位信号CR1可以是从第i-1级提供的第i-1栅极信号Gi-1。
上拉控制器210可连接到提供第一进位信号CR1的端子和控制节点Q。换言之，通过向控制节点Q提供第一进位信号CR1，上拉控制器210可控制第一上拉部分110和第二上拉部分120的操作。
控制电容器Cb的一个电极可连接到第一晶体管T1的栅电极，以及控制电容器Cb的另一电极可连接到第一晶体管T1的漏电极。
第i级还可包括第一下拉部分(例如，第一下拉单元)310、第二下拉部分(例如，第二下拉单元)320和第三下拉部分(例如，第三下拉单元)330。
第一下拉部分310可连接到第一晶体管T1的漏电极。第一下拉部分310可将从中输出第i栅极信号Gi的输出端子的电压下拉至预定电压。第二下拉部分320可连接到第二晶体管T2的漏电极。第二下拉部分320可将从中输出第i+1栅极信号Gi+1的输出端子的电压下拉至预定电压。第三下拉部分330可连接到控制节点Q。第三下拉部分330可将控制节点Q的电压下拉至预定电压。
参照图4，将描述控制节点Q的电位变化。
上升区段S1指控制节点Q的电位增大(例如，增大至预定电平)的区段。由于在上升区段S1期间高电平的第一进位信号CR1从前级提供至上拉控制器210，上拉控制器210可向控制节点Q施加所提供的第一进位信号CR1。因此，控制节点Q的电位增大(例如，增大至预定电平)。
下降区段S2指控制节点Q的电位再次减小的区段。在下降区段S2期间，控制节点Q的电位可由第三下拉部分330下拉。因此，控制节点Q的电位再次减小(例如，减小至预定电平)。
另一方面，具有互相不同相位的第i栅极信号Gi和第i+1栅极信号Gi+1中的每一个可在上升区段S1与下降区段S2之间处于高电平。这意味着第i栅极信号Gi和第i+1栅极信号Gi+1在上升区段S1与下降区段S2之间输出。第i栅极信号Gi可比第i+1栅极信号Gi+1相对较早地输出。
换言之，当控制节点Q具有上升区段S1与下降区段S2时，根据本实施方式的栅极驱动电路可顺序地输出具有互相不同相位的两个栅极信号。
图5是更详细地示出图3中示出的级的实施方式的等效电路图。图6是用于说明图5中示出的级的操作的波形图。然而，将不提供图3的重复的描述。
参照图5，上拉控制器210可包括第三晶体管(例如，控制晶体管)T3。第三晶体管T3可包括接收第一进位信号CR1的栅电极和源电极以及连接到控制节点Q的漏电极。换言之，第三晶体管T3可以是其中栅电极和源电极互相连接的二极管接法晶体管。当第i级是第一级时，第一进位信号CR1可以是竖直开始信号。换言之，上拉控制器210可基于从前级提供的第一进位信号CR1向控制节点Q提供第一进位信号CR1。因此，可控制第一上拉部分110和第二上拉部分120的操作。
第一下拉部分310可包括第四晶体管(例如，第一下拉晶体管)T4。第四晶体管T4可包括接收第二进位信号CR2的栅电极、提供截止电压VSS的源电极以及连接到第i栅极信号Gi的输出端子的漏电极。此处，第二进位信号CR2可以是从后级提供的信号，并且例如可以是第i+2栅极信号Gi+2。
换言之，第一下拉部分310可根据第二进位信号CR2向第i栅极信号Gi的输出端子施加截止电压VSS。因此，第i栅极信号Gi的输出端子可下拉至截止电压VSS。
第二下拉部分320可包括第五晶体管(例如，第二下拉晶体管)T5。第五晶体管T5可包括接收第三进位信号CR3的栅电极、提供截止电压VSS的源电极和连接到第i+1栅极信号Gi+1的输出端子的漏电极。此处，第三进位信号CR3可以是从后级提供的信号，并且可以是与第二进位信号CR2的相位不相同的信号。例如，第三进位信号CR3可以是第i+3栅极信号Gi+3，并且因此，第三进位信号CR3可比第二进位信号CR2相对较慢地施加至第五晶体管T5的栅电极。
换言之，第二下拉部分320可根据第三进位信号CR3向第i+1栅极信号Gi+1的输出端子施加截止电压VSS。因此，第i+1栅极信号Gi+1的输出端子可下拉至截止电压VSS。
第三下拉部分330可包括第六晶体管(例如，第三下拉晶体管)T6。第六晶体管T6可包括接收第三进位信号CR3的栅电极、提供截止电压VSS的源电极和连接到控制节点Q的漏电极。
换言之，第三下拉部分330可根据第三进位信号CR3向控制节点Q施加截止电压VSS。因此，控制节点Q可下拉至截止电压VSS。
参照图6，将描述图5中示出的第i级的操作。
首先，在第一区段t1中，上拉控制器210接收高电平的第一进位信号CR1，并且可向控制节点Q施加第一进位信号CR1。更具体地，第三晶体管T3可根据第一进位信号CR1而导通以向控制节点Q输出第一进位信号CR1。因此，控制节点Q的电位上升至第一电压VQ1。此外，电压(例如，预定电压)被充至控制电容器Cb。
随后，在第二区段t2中，由于低电平的第一时钟信号CK1逆变成高电平，第一上拉部分110可将第一时钟信号CK1输出为第i栅极信号Gi。更具体地，当电压(例如，预定电压)充至控制电容器Cb时，第一晶体管T1导通并且可将第一时钟信号CK1输出为第i栅极信号Gi。随着第i栅极信号Gi的输出端子的电位上升，由于与控制电容器Cb联接，控制节点Q的电位从第一电压VQ1上升至第二电压VQ2。
接下来，在第三区段t3中，由于低电平的第二时钟信号CK2逆变成高电平，第二上拉部分120将第二时钟信号CK2输出为第i+1栅极信号Gi+1。更具体地，当用电压(例如，预定电压)对控制电容器Cb充电时，第二晶体管T2导通并且可将第二时钟信号CK2输出为第i+1栅极信号Gi+1。由于第二时钟信号CK2与第二晶体管T2之间的寄生电容的联接，控制节点Q的电位从第二电压VQ2上升至第三电压VQ3。
第一区段t1至第三区段t3是其中第i栅极信号Gi和第i+1栅极信号Gi+1从低电平转换成高电平并且最终第i栅极信号Gi和第i+1栅极信号Gi+1顺序地输出的区段。
在第四区段t4中，第一下拉部分310可根据第二进位信号CR2将第i栅极信号Gi的输出端子下拉至截止电压VSS。更具体地，第四晶体管T4可根据第二进位信号CR2而导通以向第i栅极信号Gi的输出端子提供截止电压VSS。因此，第i栅极信号Gi的输出端子下拉至截止电压VSS。此外，由于充至控制电容器Cb中的电荷部分地放电，控制节点Q的电位下降至第一电压VQ1。
接下来，在第五区段t5中，第二下拉部分320可根据第三进位信号CR3将第i+1栅极信号Gi+1的输出端子下拉至截止电压VSS。另外，第三下拉部分330可根据第三进位信号CR3将控制节点Q下拉至截止电压VSS。更具体地，第五晶体管T5可根据第三进位信号CR3而导通以向第i+1栅极信号Gi+1的输出端子提供截止电压VSS。因此，第i+1栅极信号Gi+1的输出端子下拉至截止电压VSS。此外，第六晶体管T6可根据第三进位信号CR3而导通以向控制节点Q提供截止电压VSS。因此，控制节点Q下拉至截止电压VSS。在这个过程中，控制节点Q的电位下降至截止电压VSS，并且控制电容器Cb可放电至截止电压VSS。
参照以下的表，可理解的是，与相关技术相比，根据本实施方式的包括栅极驱动电路的显示装置在栅极线的一侧与栅极线的另一侧之间具有较低的偏差。换言之，本发明的实施方式通过减小栅极线的RC延迟能够减小栅极信号的延迟。因此，可提高显示装置的显示质量。另一方面，相关技术涉及具有向单条栅极线提供单个栅极信号的栅极驱动器的显示装置。
表
另一方面，根据本发明实施方式的显示装置包括具有级的栅极驱动电路，其中，级通过两个相应输出端子向两条栅极线输出栅极信号，从而可减小栅极驱动电路的集成区域，并且因此减小显示面板(例如，图1中的显示面板1)的边框。
图7示出图3中示出的栅极驱动电路的另一实施方式的等效电路图。将不提供图3至图6的重复的描述。另外，将仅通过不同表示的附图标记/字符来引述相同配置的另一实施方式。
参照图7，上拉控制器211可包括第三晶体管T3，第三晶体管T3包括接收导通电压Von的源电极。换言之，在第三晶体管T3中，栅电极与源电极不互相连接，并且第三晶体管T3可通过源电极独立地接收DC分量的导通电压Von。
图8是示出根据本发明另一实施方式的栅极驱动电路的等效电路图。图9是用于说明图8中示出的栅极驱动电路的操作的波形图。将不提供图3至图6的重复的描述。另外，将仅通过不同表示的附图标记/字符来引述相同配置的另一实施方式。
参照图8和图9，在本实施方式中，提供至第三晶体管T3的栅电极的第一进位信号CR1可以是从第i-2级提供的信号。此外，提供至第五晶体管T5和第六晶体管T6的第三进位信号CR3可以是从第i+3级提供的信号。
第i级还可包括第一保持部分410、第二保持部分420、第三保持部分430、逆变器500和进位部分600。
第一保持部分410可包括第七晶体管T7。第七晶体管T7可包括连接到逆变节点N的栅电极、接收第一截止电压VSS1的源电极和连接到第i栅极信号Gi的输出端子的漏电极。第七晶体管T7可根据施加至逆变节点N的电压而导通以向第i栅极信号Gi的输出端子提供第一截止电压VSS1。因此，第i栅极信号Gi可保持在第一截止电压VSS1处。
第二保持部分420可包括第八晶体管T8。第八晶体管T8可包括连接到逆变节点N的栅电极、接收第二截止电压VSS2的源电极和连接到第二进位信号CR2的输出端子的漏电极。第八晶体管T8可根据施加至逆变节点N的电压而导通以向第二进位信号CR2的输出端子提供第二截止电压VSS2。因此，第二进位信号CR2可保持在第二截止电压VSS2处。此处，第二进位信号CR2可以是提供至第i+1级的信号。
第三保持部分430可包括第九晶体管T9和第十晶体管T10。第九晶体管T9可包括连接到逆变节点N的栅电极、接收第二截止电压VSS2的源电极和连接到控制节点Q的漏电极。第十晶体管T10可包括接收第四进位信号CR4的栅电极、接收第二截止电压VSS2的源电极和连接到控制节点Q的漏电极。此处，第四进位信号CR4可以是从第i级的后级提供的，并且可以是从第i+4级提供的。第九晶体管T9可根据施加至逆变节点N的电压而导通以向控制节点Q提供第二截止电压VSS2。另外，第十晶体管T10可根据第四进位信号CR4而导通以向控制节点Q提供第二截止电压VSS2。因此，控制节点Q可保持在第二截止电压VSS2处。此外，控制节点Q的电位可稳定在第二截止电压VSS2处。因此，可减小第一晶体管T1的漏电流，并且可防止第一晶体管T1在高温下异常地导通。另外，可减小控制节点Q的纹波分量。
逆变器500可包括第十一晶体管T11、第十二晶体管T12、第十三晶体管T13和第十四晶体管T14。第十一晶体管T11可包括连接到第十三晶体管T13的漏电极的栅电极、接收第二时钟信号CK2的源电极和连接到逆变节点N的漏电极。第十二晶体管T12可与第十一晶体管T11串联连接。第十二晶体管T12可包括连接到第十四晶体管T14的栅电极和第八晶体管T8的漏电极的栅电极、连接到第二截止电压VSS2的源电极以及连接到逆变节点N的漏电极。第十三晶体管T13可包括接收第二时钟信号CK2的源电极、连接到该源电极的栅电极以连接到第十一晶体管T11的栅电极的漏电极。第十四晶体管T14可与第十三晶体管T13串联连接。第十四晶体管T14可包括连接到第十二晶体管T12的栅电极和第八晶体管T8的漏电极的栅电极、连接到第十三晶体管T13的漏电极的漏电极以及接收第二截止电压VSS2的源电极。
由于逆变器500与逆变节点N连接，因此逆变器500可控制第一保持部分410至第三保持部分430的操作。响应于第二时钟信号CK2，逆变器500向逆变节点N提供第二截止电压VSS2，从而可使得包括在第一保持部分410至第三保持部分430中的第七晶体管T7、第八晶体管T8和第九晶体管T9中的每一个截止。
进位部分600可根据施加至控制节点Q的信号将第二时钟信号CK2输出为第二进位信号CR2。进位部分600可包括第十五晶体管T15。第十五晶体管T15可包括连接到控制节点Q的栅电极、接收第二时钟信号CK2的源电极和输出第二进位信号CR2的漏电极。如上所述，第二进位信号CR2可提供至第i+1级。另一方面，通过将从中输出第i栅极信号Gi的输出端子与从中输出第二进位信号CR2的输出端子分离，可为每个级减小信号传输的延迟，并且提高低温下的稳定性。
以下将参照图9描述图8中示出的栅极驱动电路的操作。首先，在第一区段t1中，上拉控制器210可接收高电平的第一进位信号CR1，以向控制节点Q施加该第一进位信号CR1。更具体地，第三晶体管T3可根据第一进位信号CR1而导通以向控制节点Q输出第一进位信号CR1。因此，控制节点Q的电位上升至第一电压VQ1。此外，电压(例如，预定电压)充至控制电容器Cb。
随后，在第二区段t2中，由于低电平的第一时钟信号CK1逆变成高电平，第一上拉部分110可将第一时钟信号CK1输出为第i栅极信号Gi。更具体地，当电压(例如，预定电压)充至控制电容器Cb时，第一晶体管T1导通并且可将第一时钟信号CK1输出为第i栅极信号Gi。另一方面，随着第i栅极信号Gi的输出端子的电位上升，通过与控制电容器Cb联接，控制节点Q的电位从第一电压VQ1上升至第二电压VQ2。
接下来，在第三区段t3中，由于低电平的第二时钟信号CK2逆变成高电平，第二上拉部分120可将第二时钟信号CK2输出为第i+1栅极信号Gi+1。更具体地，当用电压(例如，预定电压)对控制电容器Cb充电时，第二晶体管T2导通并且可将第二时钟信号CK2输出为第i+1栅极信号Gi+1。此外，当对控制电容器Cb充电(例如，用预定电压)时，第十五晶体管T15导通并且可将第二时钟信号CK2输出为第二进位信号CR2。另一方面，由于第二时钟信号CK2与第二晶体管T2之间的寄生电容的联接，控制节点Q的电位从第二电压VQ2上升至第三电压VQ3。
第一区段t1至第三区段t3是其中第i栅极信号Gi和第i+1栅极信号Gi+1从低电平转换成高电平并且最终第i栅极信号Gi和第i+1栅极信号Gi+1顺序地输出的区段。
在第四区段t4中，第一时钟信号CK1可从高电平转换成低电平。第一时钟信号CK1的电位下降至第二截止电压VSS2。因此，具有第二截止电压VSS2的电位的第一时钟信号CK1可从第一晶体管T1提供至第i栅极信号Gi的输出端子。因此，第i栅极信号Gi的电位减小至第二截止电压VSS2。换言之，根据本发明另一实施方式的栅极驱动电路不包括图7中示出的第一下拉晶体管T4。另外，由于充至控制电容器Cb的电荷部分地放电，控制节点Q的电位下降至第四电压VQ4。
接下来，在第五区段t5中，第二下拉部分320可根据第三进位信号CR3将第i+1栅极信号Gi+1的输出端子下拉至第一截止电压VSS1。另外，第三下拉部分330可根据第三进位信号CR3将控制节点Q下拉至第二截止电压VSS2。更具体地，第五晶体管T5可根据第三进位信号CR3而导通以向第i+1栅极信号Gi+1的输出端子提供第一截止电压VSS1。因此，第i+1栅极信号Gi+1的输出端子下拉至第一截止电压VSS1。另外，第六晶体管T6可根据第三进位信号CR3而导通以向控制节点Q提供第二截止电压VSS2。因此，控制节点Q可下拉至第二截止电压VSS2。在这个过程中，控制节点Q的电位下降至第二截止电压VSS2，并且控制电容器Cb可放电至第二截止电压VSS2。
每当向逆变节点N提供高电平信号(例如，导通电压Von)时，第一保持部分410可周期性地将第i栅极信号Gi的输出端子保持在第一截止电压VSS1处。另外，每当向逆变节点N提供导通电压Von时，第二保持部分420和第三保持部分430中的每一个可周期性地将第二进位信号CR2的输出端子和控制节点Q保持在第二截止电压VSS2处。另一方面，逆变器500可根据第二时钟信号CK2向第一保持部分410至第三保持部分430提供第二截止电压VSS2，以控制第一保持部分410至第三保持部分430的操作。
图10是示出根据本发明又一实施方式的栅极驱动电路的等效电路图。图11是用于说明图10中示出的栅极驱动电路的操作的波形图。将不提供图3至图6、图8和图9的重复的描述。另外，将仅通过不同表示的附图标记/字符来引述相同配置的另一实施方式。
参照图10和图11，第一下拉部分310可包括第四晶体管T4，第四晶体管T4根据第四进位信号CR4导通以向第i栅极信号Gi的输出端子提供第一截止电压VSS1。此处，第四进位信号CR4可以是从后级中的一个提供的进位信号，并且可以是从第i+2级提供的信号。
第二下拉部分320可包括第五晶体管T5，第五晶体管T5根据第五进位信号CR5而导通以向第i+1栅极信号Gi+1的输出端子提供第一截止电压VSS1。此处，第五进位信号CR5可以是从级中的一个后级提供的进位信号，并且可以是从第i+3级提供的信号。另外，第三下拉部分330可根据第五进位信号CR5导通以向控制节点Q提供第二截止电压VSS2。
第一保持部分410可包括第七晶体管T7，第七晶体管T7包括接收第一栅极导通信号CKB1的栅电极。第一栅极导通信号CKB1可以是从外部端子提供的信号。第二保持部分420可包括第八晶体管T8，第八晶体管T8包括接收第一栅极导通信号CKB1的栅电极。第八晶体管T8通过接收第一栅极导通信号CKB1而导通，并且向第三进位信号CR3的输出端子提供第二截止电压VSS2，从而可使第三进位信号CR3的输出端子保持在第二截止电压VSS2处。此处，第三进位信号CR3可以是提供至后级的信号，并且可以是提供至第i+1级的信号。
第三保持部分430可包括第6-1晶体管T6-1，第6-1晶体管T6-1包括接收第六进位信号CR6的栅电极。此处，第六进位信号CR6可以是从后级提供的信号，并且可以是从第i+4级提供的信号。
第i级还可包括第四保持部分421。第四保持部分421可包括第8-1晶体管T8-1。第8-1晶体管T8-1可包括接收第二栅极导通信号CKB2的栅电极、接收第二截止电压VSS2的源电极和连接到第二进位信号CR2的输出端子的漏电极。第8-1晶体管T8-1可根据第二栅极导通信号CKB2而导通以向第二进位信号CR2的输出端子提供第二截止电压VSS2，从而可使第二进位信号CR2的输出端子保持在第二截止电压VSS2处。此处，第二进位信号CR2可以是提供至后级的信号。第二栅极导通信号CKB2是具有与第一栅极导通信号CKB1的相位不同相位的信号。更具体地，第二栅极导通信号CKB2可以是具有相位比第一栅极导通信号CKB1的相位相对较慢或者是从第一栅极导通信号CKB1的相位延迟的信号。
此外，第i级可包括第一下拉部分310。第一下拉部分310可包括第四晶体管T4。第四晶体管T4可包括接收第四进位信号CR4的栅电极、接收第一截止电压VSS1的源电极和连接到第i栅极信号Gi的输出端子的漏电极。第一下拉部分310可根据第四进位信号CR4向第i栅极信号Gi的输出端子施加第一截止电压VSS1。因此，第i栅极信号Gi的输出端子可下拉至第一截止电压VSS1。
第五保持部分510可包括第十六晶体管T16。第十六晶体管T16可包括接收第一时钟信号CK1的栅电极、接收第二截止电压VSS2的源电极和连接到控制节点Q的漏电极。
进位部分601可包括第十五晶体管T15和第15-1晶体管T15-1。
第十五晶体管T15可包括连接到控制节点Q的栅电极、接收第一时钟信号CK1的源电极和输出第三进位信号CR3的漏电极。第15-1晶体管T15-1可包括连接到控制节点Q的栅电极、接收第二时钟信号CK2的源电极和输出第二进位信号CR2的漏电极。
如上所述，第二进位信号CR2可提供至第i+1级。另一方面，通过将从中输出第i栅极信号Gi的输出端子与从中输出第二进位信号CR2的输出端子分离，可为每个级减小信号传输的延迟，并且提高低温下的稳定性。
参照图11，在第二区段t2中，由于低电平的第一时钟信号CK1逆变成高电平，第一上拉部分110可将第一时钟信号CK1输出为第i栅极信号Gi。此外，第十五晶体管T15通过用电压(例如，预定电压)对控制电容器Cb充电而导通，并且可将第一时钟信号CK1输出为第三进位信号CR3。
接下来，在第三区段t3中，由于低电平的第二时钟信号CK2逆变成高电平，第二上拉部分120可将第二时钟信号CK2输出为第i+1栅极信号Gi+1。第15-1晶体管T15-1可通过用电压(例如，预定电压)对控制电容器Cb充电而导通以将第二时钟信号CK2输出为第二进位信号CR2。
在第四区段t4中，第四晶体管T4可根据第四进位信号CR4导通，以向第i栅极信号Gi的输出端子提供第一截止电压VSS1。因此，第i栅极信号Gi的电位下拉至第一截止电压VSS1。
接下来，在第五区段t5中，第二下拉部分320可根据第五进位信号CR5将第i+1栅极信号Gi+1的输出端子下拉至第一截止电压VSS1。另外，第三下拉部分330可根据第五进位信号CR5将控制节点Q下拉至第二截止电压VSS2。
另一方面，当第一时钟信号CK1处于高电平状态时，第五保持部分510导通，并且可周期性地将控制节点Q的电位维持在与第三进位信号CR3相同的第二截止电压VSS2处。
另一方面，当第一栅极导通信号CKB1处于高电平状态时，第一保持部分410导通，并且向第i栅极信号Gi的输出端子提供第一截止电压VSS1，从而可使第i栅极信号Gi的输出端子保持在第一截止电压VSS1处。另一方面，当第一栅极导通信号CKB1处于高电平状态时，第二保持部分420可导通，并且向第三进位信号CR3的输出端子提供第二截止电压VSS2，从而可使第三进位信号CR3的输出端子保持在第二截止电压VSS2处。
此外，当第二栅极导通信号CKB2处于高电平状态时，第四保持部分421导通，并且向第二进位信号CR2的输出端子输出第二截止电压VSS2，从而可使第二进位信号CR2的输出端子保持在第二截止电压VSS2处。
图12是示出根据本发明另一实施方式的栅极驱动电路的等效电路图。图13是用于说明图12中示出的栅极驱动电路的操作的波形图。将不提供图3至图6和图8至图11的重复的描述。另外，将仅通过不同表示的附图标记/字符来引述相同配置的另一实施方式。
参照图12和图13，第二保持部分420可包括第八晶体管T8。第八晶体管T8可包括连接到逆变器500的栅电极、接收第二截止电压VSS2的源电极和连接到第二进位信号CR2的输出端子的漏电极。第八晶体管T8可根据施加至逆变器500的电压而导通以向第二进位信号CR2的输出端子提供第二截止电压VSS2。
第三保持部分430可包括第六晶体管T6和第十晶体管T10。第十晶体管T10可包括接收第二逆变器信号InV2的栅电极、接收第二截止电压VSS2的源电极和连接到控制节点Q的漏电极。
第十晶体管T10可根据第二逆变器信号InV2而导通以向控制节点Q提供第二截止电压VSS2。换言之，每当第二逆变器信号InV2处于高电平状态时，第十晶体管T10可周期性地将控制节点Q的电压保持在第二截止电压VSS2处。因此，可消除控制节点Q的纹波分量。
虽然已参照本发明的实施方式具体示出和描述了本发明的实施方式，但是本领域普通技术人员将理解的是，在不背离由所附权利要求和其功能等同所限定的本发明实施方式的精神和范围的情况下，可对本发明在形式和细节上作出进行多种改变。实施方式应仅以描述性的意义理解，而不是出于限制的目的。

Claims (10)

1.栅极驱动电路，包括：
控制器，用于向控制节点提供第一进位信号；
第一上拉部分，用于根据提供至所述控制节点的信号将第一时钟信号作为第一栅极信号输出；以及
第二上拉部分，用于根据提供至所述控制节点的所述信号将具有与所述第一时钟信号不同相位的第二时钟信号作为第二栅极信号输出。
2.根据权利要求1所述的栅极驱动电路，
其中，所述第一上拉部分包括第一上拉晶体管，所述第一上拉晶体管包括：
栅电极，连接到所述控制节点；
输入端子，用于接收所述第一时钟信号；以及
输出端子，用于输出所述第一栅极信号，以及
其中，所述第二上拉部分包括第二上拉晶体管，所述第二上拉晶体管包括：
栅电极，连接到所述控制节点；
输入端子，用于接收所述第二时钟信号；以及
输出端子，用于输出所述第二栅极信号。
3.根据权利要求2所述的栅极驱动电路，其中，所述控制器包括：
栅电极，用于接收所述第一进位信号；
控制晶体管，连接到所述控制节点；以及
控制电容器，包括：
第一电极，连接到所述第一上拉晶体管的所述栅电极，以及
第二电极，连接到所述第一上拉晶体管的所述输出端子。
4.根据权利要求3所述的栅极驱动电路，还包括：
第一下拉晶体管，包括：
栅电极，用于接收具有与所述第一进位信号的相位不同相位的第二进位信号；
输入端子，用于接收第一截止电压；以及
输出端子，连接到所述第一上拉晶体管的所述输出端子；
第二下拉晶体管，包括：
栅电极，用于接收具有与所述第二进位信号的所述相位不同相位的第三进位信号；
输入端子，用于接收所述第一截止电压；以及
输出端子，连接到所述第二上拉晶体管的所述输出端子；以及
第三下拉晶体管，包括：
栅电极，用于接收所述第三进位信号；
输入端子，用于接收所述第一截止电压；以及
输出端子，连接到所述控制晶体管的输出端子。
5.显示装置，包括：
显示面板，包括连接到彼此相邻的第一栅极线至第三栅极线的多个像素；
第一栅极驱动电路，位于所述显示面板的第一侧上，并且包括用于输出具有互相不同相位的第一栅极信号和第二栅极信号的第一级；以及
第二栅极驱动电路，位于所述显示面板的第二侧上，并且包括用于输出具有互相不同相位的第三栅极信号和第四栅极信号的第二级，所述显示面板的所述第二侧与所述显示面板的所述第一侧相对，
其中，所述第一级配置成向所述第二栅极线的第一侧提供所述第一栅极信号，
其中，所述第二级配置成向所述第二栅极线的第二侧提供所述第四栅极信号，
其中，所述第一级配置成向所述第三栅极线的第一侧提供所述第二栅极信号，以及
其中，所述第二级配置成向所述第一栅极线的第二侧提供所述第三栅极信号。
6.根据权利要求5所述的显示装置，其中，所述第一级包括：
控制器，用于向控制节点提供第一进位信号；
第一上拉部分，用于根据提供至所述控制节点的信号将第一时钟信号作为所述第一栅极信号输出；以及
第二上拉部分，用于根据提供至所述控制节点的所述信号将具有与所述第一时钟信号的相位不同相位的第二时钟信号作为所述第二栅极信号输出。
7.根据权利要求6所述的显示装置，
其中，所述第一上拉部分包括第一上拉晶体管，所述第一上拉晶体管包括：
栅电极，连接到所述控制节点；
输入端子，用于接收所述第一时钟信号；以及
输出端子，用于输出所述第一栅极信号，
其中，所述第二上拉部分包括第二上拉晶体管，所述第二上拉晶体管包括：
栅电极，连接到所述控制节点；
输入端子，用于接收所述第二时钟信号；以及
输出端子，用于输出所述第二栅极信号，以及
其中，所述控制器包括：
栅电极，用于接收所述第一进位信号；
第一控制晶体管，连接到所述控制节点；以及
控制电容器，包括：
第一电极，连接到所述第一上拉晶体管的所述栅电极，以及
第二电极，连接到所述第一上拉晶体管的所述输出端子。
8.根据权利要求5所述的显示装置，其中，所述第二级包括：
控制器，用于向控制节点提供第一进位信号；
第一上拉部分，用于根据提供至所述控制节点的所述第一进位信号将第一时钟信号作为所述第三栅极信号输出；以及
第二上拉部分，用于根据提供至所述控制节点的所述第一进位信号将具有与所述第一时钟信号的相位不同相位的第二时钟信号作为所述第四栅极信号输出。
9.根据权利要求8所述的显示装置，
其中，所述第一上拉部分包括第一上拉晶体管，所述第一上拉晶体管包括：
栅电极，连接到所述控制节点；
输入端子，用于接收所述第一时钟信号；以及
输出端子，用于输出所述第三栅极信号，
其中，所述第二上拉部分包括第二上拉晶体管，所述第二上拉晶体管包括：
栅电极，连接到所述控制节点；
输入端子，用于接收所述第二时钟信号；以及
输出端子，用于输出所述第四栅极信号，以及
其中，所述控制器包括：
栅电极，用于接收所述第一进位信号；
控制晶体管，连接到所述控制节点；以及
控制电容器，包括：
第一电极，连接到所述第一上拉晶体管的所述栅电极，以及
第二电极，连接到所述第一上拉晶体管的所述输出端子。
10.根据权利要求5所述的显示装置，
其中，所述第一栅极驱动电路还包括：
第三级，与所述第一级相邻，并且具有用于输出栅极信号的第一输出端子和第二输出端子，其中，从所述第一输出端子输出的栅极信号与从所述第二输出端子输出的栅极信号的相位彼此不同，
其中，所述第二栅极驱动电路还包括：
第四级，与所述第二级相邻，并且具有用于输出栅极信号的第一输出端子和第二输出端子，其中，从所述第一输出端子输出的栅极信号与从所述第二输出端子输出的栅极信号的相位彼此不同，
其中，所述第三级的所述第二输出端子连接到所述第一栅极线的第一侧，以及
其中，所述第四级的所述第一输出端子连接到所述第三栅极线的第二侧。
CN201710573782.1A 2016-07-14 2017-07-14 栅极驱动电路及具有栅极驱动电路的显示装置 Active CN107622758B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0089260 2016-07-14
KR1020160089260A KR102565459B1 (ko) 2016-07-14 2016-07-14 게이트 구동 회로 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
CN107622758A true CN107622758A (zh) 2018-01-23
CN107622758B CN107622758B (zh) 2022-09-16

Family

ID=60940640

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710573782.1A Active CN107622758B (zh) 2016-07-14 2017-07-14 栅极驱动电路及具有栅极驱动电路的显示装置

Country Status (3)

Country Link
US (2) US11315495B2 (zh)
KR (2) KR102565459B1 (zh)
CN (1) CN107622758B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108877713A (zh) * 2018-07-17 2018-11-23 惠科股份有限公司 显示装置及移位暂存电路
CN109192154A (zh) * 2018-09-11 2019-01-11 昆山龙腾光电有限公司 栅极驱动电路及显示装置
CN109272960A (zh) * 2018-11-13 2019-01-25 昆山龙腾光电有限公司 栅极驱动电路及显示装置
CN110390903A (zh) * 2019-06-20 2019-10-29 昆山龙腾光电有限公司 栅极驱动电路及显示装置
CN110895912A (zh) * 2018-08-23 2020-03-20 三星显示有限公司 栅极驱动电路、包括其的显示装置及其驱动方法
WO2020062501A1 (zh) * 2018-09-25 2020-04-02 深圳市华星光电技术有限公司 Goa电路结构
CN111883074A (zh) * 2020-07-28 2020-11-03 北海惠科光电技术有限公司 栅极驱动电路、显示模组及显示装置
WO2024000328A1 (zh) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 显示驱动电路和显示装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180071642A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
CN107316600A (zh) * 2017-07-21 2017-11-03 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路、显示装置
CN107507599B (zh) * 2017-10-09 2020-09-04 京东方科技集团股份有限公司 移位寄存单元及其驱动方法、栅极驱动电路和显示装置
CN108648684B (zh) * 2018-07-03 2021-08-10 京东方科技集团股份有限公司 移位寄存器单元、驱动方法、栅极驱动电路和显示装置
CN111009209B (zh) * 2019-12-27 2023-01-10 厦门天马微电子有限公司 一种显示面板、其驱动方法及显示装置
KR20210142872A (ko) * 2020-05-19 2021-11-26 엘지디스플레이 주식회사 스캔 구동부 및 이를 포함하는 표시장치
KR20220042031A (ko) 2020-09-25 2022-04-04 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
TWI744096B (zh) * 2020-11-18 2021-10-21 友達光電股份有限公司 閘極驅動電路
KR20220093432A (ko) 2020-12-28 2022-07-05 엘지디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1932938A (zh) * 2005-09-13 2007-03-21 Lg电子株式会社 发光器件及其驱动方法
CN101339733A (zh) * 2007-07-03 2009-01-07 恩益禧电子股份有限公司 显示装置
CN101814274A (zh) * 2009-12-30 2010-08-25 福州华映视讯有限公司 液晶显示器
TW201110095A (en) * 2009-09-07 2011-03-16 Au Optronics Corp Shift register circuit and gate signal generation method thereof
CN102024437A (zh) * 2009-09-21 2011-04-20 三星电子株式会社 在高温环境下具有改善的稳定性的驱动电路
CN102368380A (zh) * 2011-09-14 2012-03-07 深圳市华星光电技术有限公司 液晶显示面板与栅极驱动电路
US20130335392A1 (en) * 2012-06-19 2013-12-19 Samsung Display Co., Ltd. Gate drive circuit and display device having the gate drive circuit
CN103617775A (zh) * 2013-10-28 2014-03-05 北京大学深圳研究生院 移位寄存器单元、栅极驱动电路及显示器
CN104134430A (zh) * 2014-07-04 2014-11-05 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置
CN104157248A (zh) * 2014-05-08 2014-11-19 京东方科技集团股份有限公司 栅极驱动电路、栅极驱动方法和显示装置
KR20160004181A (ko) * 2014-07-01 2016-01-12 엘지디스플레이 주식회사 네로우 베젤을 갖는 표시장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4912186B2 (ja) * 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR101478667B1 (ko) * 2008-10-16 2015-01-02 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
KR101535820B1 (ko) 2008-12-24 2015-07-13 엘지디스플레이 주식회사 쉬프트 레지스터
KR101573460B1 (ko) * 2009-04-30 2015-12-02 삼성디스플레이 주식회사 게이트 구동회로
WO2011148658A1 (ja) * 2010-05-24 2011-12-01 シャープ株式会社 走査信号線駆動回路およびそれを備えた表示装置
KR101810517B1 (ko) * 2011-05-18 2017-12-20 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
KR20120134804A (ko) 2011-06-03 2012-12-12 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102001890B1 (ko) * 2012-09-28 2019-07-22 엘지디스플레이 주식회사 액정표시장치
TWI490844B (zh) * 2013-01-15 2015-07-01 Giantplus Technology Co Ltd 具單ㄧ共用控制端之驅動模組
US9824614B2 (en) 2013-12-04 2017-11-21 Lg Display Co., Ltd. Gate driving method and display device
KR102224890B1 (ko) 2013-12-04 2021-03-10 엘지디스플레이 주식회사 게이트 구동 방법 및 표시장치
CN105047119B (zh) * 2014-05-02 2018-01-30 乐金显示有限公司 移位寄存器及使用该移位寄存器的显示装置
CN104537987B (zh) * 2014-11-25 2017-02-22 深圳市华星光电技术有限公司 充电扫描与电荷共享扫描双输出goa电路
KR102268519B1 (ko) * 2014-12-10 2021-06-24 엘지디스플레이 주식회사 두얼 출력 gip 구조
CN104505049B (zh) * 2014-12-31 2017-04-19 深圳市华星光电技术有限公司 一种栅极驱动电路
KR102269054B1 (ko) * 2015-01-09 2021-06-25 삼성디스플레이 주식회사 트랜지스터 및 이를 구비하는 액정 표시 장치
CN105096865B (zh) * 2015-08-06 2018-09-07 京东方科技集团股份有限公司 移位寄存器的输出控制单元、移位寄存器及其驱动方法以及栅极驱动装置
CN106940987A (zh) * 2016-01-04 2017-07-11 中华映管股份有限公司 驱动器及其驱动方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1932938A (zh) * 2005-09-13 2007-03-21 Lg电子株式会社 发光器件及其驱动方法
CN101339733A (zh) * 2007-07-03 2009-01-07 恩益禧电子股份有限公司 显示装置
TW201110095A (en) * 2009-09-07 2011-03-16 Au Optronics Corp Shift register circuit and gate signal generation method thereof
CN102024437A (zh) * 2009-09-21 2011-04-20 三星电子株式会社 在高温环境下具有改善的稳定性的驱动电路
CN101814274A (zh) * 2009-12-30 2010-08-25 福州华映视讯有限公司 液晶显示器
CN102368380A (zh) * 2011-09-14 2012-03-07 深圳市华星光电技术有限公司 液晶显示面板与栅极驱动电路
US20130335392A1 (en) * 2012-06-19 2013-12-19 Samsung Display Co., Ltd. Gate drive circuit and display device having the gate drive circuit
CN103617775A (zh) * 2013-10-28 2014-03-05 北京大学深圳研究生院 移位寄存器单元、栅极驱动电路及显示器
CN104157248A (zh) * 2014-05-08 2014-11-19 京东方科技集团股份有限公司 栅极驱动电路、栅极驱动方法和显示装置
KR20160004181A (ko) * 2014-07-01 2016-01-12 엘지디스플레이 주식회사 네로우 베젤을 갖는 표시장치
CN104134430A (zh) * 2014-07-04 2014-11-05 京东方科技集团股份有限公司 一种移位寄存器、栅极驱动电路及显示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108877713A (zh) * 2018-07-17 2018-11-23 惠科股份有限公司 显示装置及移位暂存电路
CN110895912A (zh) * 2018-08-23 2020-03-20 三星显示有限公司 栅极驱动电路、包括其的显示装置及其驱动方法
CN109192154A (zh) * 2018-09-11 2019-01-11 昆山龙腾光电有限公司 栅极驱动电路及显示装置
CN109192154B (zh) * 2018-09-11 2021-08-06 昆山龙腾光电股份有限公司 栅极驱动电路及显示装置
WO2020062501A1 (zh) * 2018-09-25 2020-04-02 深圳市华星光电技术有限公司 Goa电路结构
CN109272960A (zh) * 2018-11-13 2019-01-25 昆山龙腾光电有限公司 栅极驱动电路及显示装置
CN110390903A (zh) * 2019-06-20 2019-10-29 昆山龙腾光电有限公司 栅极驱动电路及显示装置
CN110390903B (zh) * 2019-06-20 2022-12-30 昆山龙腾光电股份有限公司 栅极驱动电路及显示装置
CN111883074A (zh) * 2020-07-28 2020-11-03 北海惠科光电技术有限公司 栅极驱动电路、显示模组及显示装置
WO2024000328A1 (zh) * 2022-06-29 2024-01-04 京东方科技集团股份有限公司 显示驱动电路和显示装置

Also Published As

Publication number Publication date
US20180018920A1 (en) 2018-01-18
KR20180008957A (ko) 2018-01-25
KR102565459B1 (ko) 2023-08-09
CN107622758B (zh) 2022-09-16
US11315495B2 (en) 2022-04-26
KR20230118793A (ko) 2023-08-14
US20220254310A1 (en) 2022-08-11
US11908417B2 (en) 2024-02-20

Similar Documents

Publication Publication Date Title
CN107622758A (zh) 栅极驱动电路及具有栅极驱动电路的显示装置
RU2740162C1 (ru) Блок сдвигового регистра, возбуждающая схема затвора и устройство отображения
EP0079496B1 (en) Matrix display and driving method therefor
US9053677B2 (en) Gate driving circuit and display panel having the same
TW201926305A (zh) 有機發光二極體顯示面板及包含該顯示面板的有機發光二極體顯示裝置
CN106409247B (zh) 分级电路以及使用分级电路的扫描驱动器
US20120169679A1 (en) Liquid crystal display device
CN102270434A (zh) 显示驱动电路
CN103035216B (zh) 显示装置
CN103474024A (zh) 一种像素电路及显示器
CN102831860A (zh) 移位寄存器及其驱动方法、栅极驱动器及显示装置
CN203480810U (zh) 一种像素电路及显示器
CN103474025A (zh) 一种像素电路及显示器
CN104299589A (zh) 移位寄存器单元电路、移位寄存器、驱动方法及显示装置
CN102800289A (zh) 移位寄存器及其驱动方法、栅极驱动装置与显示装置
CN105575329B (zh) 移位寄存器及驱动方法、驱动电路、阵列基板及显示装置
CN109698006A (zh) 移位寄存器及其驱动方法、级联驱动电路和显示装置
CN106504692A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN110313028A (zh) 信号产生方法、信号发生电路以及显示装置
CN103474027A (zh) 一种像素电路及显示器
CN103474026A (zh) 一种像素电路及显示器
CN202771772U (zh) 移位寄存器、栅极驱动器及显示装置
CN108877720A (zh) 栅极驱动电路、显示装置及驱动方法
CN106448533A (zh) 移位寄存器单元、栅极扫描电路、驱动方法、显示装置
CN106683624A (zh) Goa电路及液晶显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant