CN107527945A - 外延结构、半导体装置以及其制造方法 - Google Patents

外延结构、半导体装置以及其制造方法 Download PDF

Info

Publication number
CN107527945A
CN107527945A CN201610598784.1A CN201610598784A CN107527945A CN 107527945 A CN107527945 A CN 107527945A CN 201610598784 A CN201610598784 A CN 201610598784A CN 107527945 A CN107527945 A CN 107527945A
Authority
CN
China
Prior art keywords
epitaxial structure
grid structure
semiconductor device
region
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610598784.1A
Other languages
English (en)
Other versions
CN107527945B (zh
Inventor
林猷颖
古冠轩
胡益诚
刘厥扬
吕水烟
林钰书
杨钧耀
王俞仁
杨能辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Blue Gun Semiconductor Co ltd
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN202310114217.4A priority Critical patent/CN116190237A/zh
Publication of CN107527945A publication Critical patent/CN107527945A/zh
Application granted granted Critical
Publication of CN107527945B publication Critical patent/CN107527945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6653—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using the removal of at least part of spacer, e.g. disposable spacer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开一种外延结构、半导体装置以及其制造方法。其中半导体装置包括一半导体基底、一形成于该半导体基底上的栅极结构以及一部分形成于该半导体基底中的外延结构。该外延结构的一垂直延伸部于与该栅极结构相邻的一区域中的该半导体基底的一上表面上方垂直延伸。该外延结构的一侧向延伸部于该半导体基底的该上表面下方的一区域朝一往该栅极结构下方的一区域以及远离该外延结构垂直延伸的一区域的方向上侧向延伸。该半导体装置还包括一层间介电层位于该外延结构的该垂直延伸部的一侧表面以及该栅极结构的一侧表面之间。该外延结构的该侧向延伸部的一上表面直接接触该层间介电层。

Description

外延结构、半导体装置以及其制造方法
技术领域
本发明涉及一种半导体装置，尤其是涉及一种半导体场效晶体管以及其制造方法。
背景技术
随着半导体集成电路工业的技术发展，越来越多的半导体装置可被整合于一半导体集成电路(integrated circuit，IC)中，而个别半导体装置的体积则变得越来越小。场效晶体管(field-effect transistor，FET)于半导体IC中当作基础单元的典型半导体装置。一个场效晶体管包括一栅极结构形成于一半导体基底上以及一源极与一漏极形成于半导体基底中且与栅极结构相邻。在现有技术中，源极与漏极以对半导体基底进行掺杂而形成。随着集成电路的集成度越来越高且集成电路中的场效晶体管越来越小，许多不同的制作工艺被开发来形成源极与漏极。
上述的制作工艺之一利用外延技术来形成源极与漏极。在此制作工艺中，半导体基底被蚀刻而形成凹陷(也可被称为源极/漏极凹陷)，并接着于凹陷中沉积半导体材料以形成源极与漏极。在一些场效晶体管中，上述的半导体材料也沉积于源极/漏极凹陷的上方，故所形成的源极或漏极也被视为凸起源极或凸起漏极，其具有位于基底的表面上方的凸起部。上述的凹陷可为六边形凹陷，且也可被称为Σ形凹陷。形成六边形凹陷的制作工艺可包括以一干式蚀刻先形成一U形凹陷，接着再以一湿式蚀刻来形成六边形凹陷。
在凹陷中所沉积的半导体材料可视不同种类的场效晶体管而有所变化。举例来说，对于硅基底中形成的P型通道场效晶体管来说，可于凹陷中沉积锗化硅(也可称为硅锗，SiGe)以形成源极与漏极。由于锗化硅具有比硅更大的晶格常数，故锗化硅的源极与漏极会对场效晶体管的通道产生压缩应力，进而使得通道的空穴迁移率增加。此外，对于硅基底中形成的N型通道场效晶体管来说，可于凹陷中沉积掺杂磷的硅(Si:P)以形成源极与漏极。
图1为一现有的半导体装置100的示意图，半导体装置100包括一基底102、两个栅极结构104、一六边形的源极/漏极凹陷106以及一凸起的源极/漏极108。在现有技术中，两个栅极结构104形成于基底102上，且六边形的源极/漏极凹陷106形成于基底102中并位于栅极结构104之间。凸起的源极/漏极108形成于源极/漏极凹陷106中以及源极/漏极凹陷106上方，且凸起的源极/漏极108位于栅极结构104之间。各栅极结构104包括一栅极介电层104-2、一栅极电极104-4、一盖层104-6以及一间隙壁104-8。栅极介电层104-2形成于基底102上，栅极电极104-4形成于栅极介电层104-2上，盖层104-6形成于栅极电极104-4上，而间隙壁104-8形成于栅极结构的侧表面上，也就是说间隙壁104-8形成于栅极介电层104-2的侧表面、栅极电极104-4的侧表面以及盖层104-6的侧表面上。
源极/漏极108包括一形成于源极/漏极凹陷106中的埋入部108-2以及一形成于源极/漏极凹陷106上方的凸起部108-4，也就是说凸起部108-4形成于基底102的上表面的上方。在半导体装置100中，凸起部108-4与栅极电极104-4之间的距离(在此也称为距离S2G)由间隙壁104-8的厚度所决定。
本发明人已在现有的半导体装置100中观察到其结构上与操作上的缺点。
发明内容
本发明提供一种半导体装置，包括一半导体基底、一形成于该半导体基底上的栅极结构以及一部分形成于该半导体基底中的外延结构。该外延结构作为一对应该栅极结构的一源极区或一漏极区。该外延结构的一垂直延伸部于与该栅极结构相邻的一区域中的该半导体基底的一上表面上方垂直延伸。该外延结构的一侧向延伸部于该半导体基底的该上表面下方的一区域朝一往该栅极结构下方的一区域以及远离该外延结构垂直延伸的一区域的方向上侧向延伸。该半导体装置还包括一层间介电层位于该外延结构的该垂直延伸部的一侧表面以及该栅极结构的一侧表面之间。该外延结构的该侧向延伸部的一上表面直接接触该层间介电层。
本发明另提供一种半导装置的制造方法，包括下列步骤。在一半导体基底上形成一栅极结构，并于该半导体基底以及该栅极结构上形成一盖层。以该栅极结构为掩模，将砷穿过该盖层而注入该半导体基底中，用以于该半导体基底中形成一注入区。移除该盖层，并于该栅极结构的一侧表面上形成一蚀刻间隙壁。以该栅极结构以及该蚀刻间隙壁为掩模，蚀刻该注入区，用以于该半导体基底中形成一凹陷(recess)。该凹陷包括一下切(undercut)区直接位于该蚀刻间隙壁的下方。
本发明另提供一种部分形成于一半导体基底中的外延结构，该外延结构包括一垂直延伸部于该半导体基底的一上表面上方垂直延伸，以及一侧向延伸部于该半导体基底的该上表面下方的一区域并朝远离该垂直延伸部垂直延伸的一区域的方向上侧向延伸。该垂直延伸部以及该侧向延伸部于一圆转角接合。
本发明的技术特征与优点将于后述的内容中进行部分说明，且部分的技术特征或/及优点也可由本发明的内容进一步得知或推知。此些技术特征以及优点可由本案权利要求中所提及的元素与组合达到与实现。
必须了解的是，上述的发明内容以及后述的实施方式仅为范例用以提供更进一步说明而并未对本发明的范围构成限制。
本发明说明书所附附图是绘示本发明数个实施例，且与发明书内容结合来说明本发明的原理。
附图说明
图1为一现有的半导体装置的剖面示意图；
图2A为一P型通道场效晶体管的源极/漏极的堆叠缺陷的影像图；
图2B为一N型通道场效晶体管的源极/漏极的猫耳现象的影像图；
图3A至图3D为一些示范性实施例的半导体装置的剖面示意图；
图4为另一示范性实施例的半导体装置的剖面示意图；
图5A至图5G为图3A-图3D中的半导体装置的制作工艺示意图；
图6为又一示范性实施例的半导体装置的剖面示意图；
图7A与图7B为图6中的半导体装置的部分制作工艺步骤示意图；
图8A与图8B分别为本发明的具有凹陷的场效晶体管的源极/漏极的影像图；
图9A与图9B为本发明的场效晶体管与现有的场效晶体管之间的电性比较图。
符号说明
100 半导体装置
102 基底
104 栅极结构
104-2 栅极介电层
104-4 栅极电极
104-6 盖层
104-8 间隙壁
106 源极/漏极凹陷
106-2 凹陷尖端
108 源极/漏极
108-2 埋入部
108-4 凸起部
300A 半导体装置
300B 半导体装置
300C 半导体装置
300D 半导体装置
302 基底
304 栅极结构
304-2 栅极介电层
304-4 栅极电极
304-6 间隙壁
306 源极/漏极凹陷
308 源极/漏极
308-2 埋入部
308-4 凸起部
308A 缓冲硅锗层
308B 主硅锗层
308C 硅盖层
308C-1 金属硅化物层
310 层间介电层
310-1 蚀刻接触停止层
312 源极/漏极接触
314 通道区
316 部分
400 半导体装置
502 盖层
504 砷注入区
506 可抛层
508 可抛间隙壁
510 下切区
600 半导体装置
602 基底
604 栅极结构
604-2 栅极介电层
604-4 栅极电极
604-6 间隙壁
606 源极/漏极凹陷
608 源极/漏极
610 层间介电层
612 接触
614 通道区
710 下切区
RCD 深度
S2G 距离
SMD 深度
T2G 距离
具体实施方式
后述的实施例将搭配附图参考进行说明，且各附图中相同或相似的元件是以相同的符号标示。
本发明的实施例包括一具有源极/漏极下切部的半导体场效晶体管以及其制造方法。
本发明的发明人发现如图1所示的现有的半导体装置100具有在结构上以及操作上的问题，且已研究出新的方式来建构不具有上述问题的场效晶体管。
如图1所示，六边形的源极/漏极凹陷106包括凹陷尖端106-2，凹陷尖端106-2与源极/漏极108的埋入部108-2的尖端重叠。自凹陷尖端106-2至栅极电极104-4的侧表面所位于的一垂直平面之间的水平距离以距离T2G来标示代表。在本发明中，当用以解释装置的方向关系时，水平/水平地以及垂直/垂直地等词如附图中所示装置的相关方向，此些用词用以帮助说明但并非所绘示装置所必要的方向。距离T2G可为正值或负值。一正值的距离T2G代表凹陷尖端106-2并未到达栅极电极104-4的侧表面所设置在的垂直平面，也就是说凹陷尖端106-2并未位于栅极电极104-4的下方，如图1所示的状况。另一方面，一负值的距离T2G则代表凹陷尖端106-2超过栅极电极104-4的侧表面所设置在的垂直平面，也就是说凹陷尖端106-2位于栅极电极104-4的下方。自凹陷尖端106-2至基底102的表面之间的垂直距离以Σ深度或深度SMD表示。此外，自源极/漏极凹陷106的底部至基底012的表面之间的距离以凹陷深度或深度RCD表示。
在图1所示的半导体装置100中，距离T2G、Σ深度以及凹陷深度可通过形成源极/漏极凹陷106的蚀刻状况来控制。通常来说，在较长的蚀刻时间下，距离T2G会减少而Σ深度会增加。距离T2G也受距离S2G影响，当距离S2G增加时距离T2G也随之增加。距离S2G、距离T2G以及Σ深度需被加以控制以最佳化半导体装置100的表现。
源极/漏极108的凸起部108-4、栅极电极104-4以及夹设于源极/漏极108的凸起部108-4与栅极电极104-4之间的间隙壁104-8形成一寄生电容器。此寄生电容器的电容Cov可被距离S2G影响。一般来说，较小的距离S2G会导致较大的电容Cov，并进而使得半导体装置100的RC延迟(RC delay)增加且使得半导体装置100的操作速度降低。因此，为了减少此对于半导体装置操作速度上的负面影响，应使距离S2G变大。然而，如上所述，较大的距离S2G也会导致较大的距离T2G，也就是说会使凹陷尖端106-2远离栅极电极104-4。结果是，在基底102为硅而源极/漏极108为硅锗(或称为锗化硅，SiGe)时，在通道区中由源极/漏极所产生的压力将会变小，而通道区中的空穴迁移率也随之变小。较小的空穴迁移率将导致半导体装置100的操作速度变慢。虽然增加形成凹陷106时的蚀刻时间可减少距离T2G，但侧向深度会增加且凹陷尖端106-2会于垂直方向上朝远离通道区的方向移动。因此，增加蚀刻时间一般来说并不会对增加空穴迁移率方面有所帮助。此外，Σ深度以及凹陷深度均应控制在一定的范围内，而也因此无法更增加蚀刻时间。
图2A与图2B分别为一P型通道场效晶体管的硅锗的源极/漏极以及一N型通道场效晶体管的掺杂磷的硅(Si:P)的源极/漏极的穿透式电子显微镜(Transmission ElectronMicroscopy，TEM)的影像，且各别具有相似于半导体装置100的源极/漏极凹陷106的Σ(sigma)形状凹陷。如图2A以及图2B所示，在此凹陷状况下，会于P型通道场效晶体管的硅锗的源极/漏极中发生堆叠缺陷，且于N型通道场效晶体管的掺杂磷的硅的源极/漏极中发生猫耳现象。
图3A为本发明的一示范性实施例的半导体装置300A的剖面示意图。半导体装置300A包括一基底302、两个形成在基底302上的栅极结构304、一形成在基底302中且位于两栅极结构304之间的源极/漏极(S/D)凹陷306、一形成于栅极结构之间的源极/漏极凹陷306中并超出S/D凹陷306的被提高的源极/漏极308、一形成于基底302、栅极结构304以及源极/漏极上的层间介电层310以及一形成以穿过层间介电层310并与源极/汲308接触的源极/漏极接触312。位于栅极结构304下方的部分的基底302作为通道区314。由于本发明的一半导体装置具有对称的结构，因此除非特别提及两边，否则在此将仅对半导体装置的一边的部件进行说明
基底302包括一半导体基底，例如N型硅基底。该两个栅极结构304共用一个源极/漏极308且各自对应一个场效晶体管(field-effect transistor，FET)。在此例子中，各场效晶体管为一个P型通道场效晶体管。栅极结构304包括一形成于基底302上的栅极介电层304-2、一形成于栅极介电层304-2上的栅极电极304-4以及一形成于栅极介电层304-2与栅极电极304-4的侧表面上的间隙壁304-6。栅极介电层304-2可由例如氧化硅(SiO2)或一高介电常数材料例如硅酸铪(hafnium silicate，HfO4Si)所形成。栅极电极304-4可由例如多晶硅所形成。间隙壁304-6可为一单一间隙壁由例如氮化硅(silicon nitride，Si3N4)或氮氧化硅(silicon oxynitride，SiOxNy)所形成，或可为一复合间隙壁包括例如氮化硅曾与氮氧化硅层的组合。在一些实施例中，栅极结构304还包括一盖层(未图示)形成在栅极电极304-4上，而盖层可由例如氮化硅(Si3N4)所形成。在这些实施例中，间隙壁304-6可形成在栅极介电层304-2、栅极电极304-4以及盖层等的侧表面上。
源极/漏极308是邻近栅极结构304形成，且可当作半导体装置300A的各场效晶体管的源极或漏极。源极/漏极308包括一外延结构，且外延结构包括可对通道区314施加压力的材料，例如锗化硅(SiGe)。锗化硅可被掺入P型掺质例如硼(boron，B)。在一些实施例中，源极/漏极308可包括复合的外延结构。举例来说，图3B为本发明另一示范性实施例的半导体装置300B的示意图。在半导体装置300B中，源极/漏极308包括一缓冲硅锗层308A、一形成于缓冲硅锗层308A上的主硅锗层308B以及一形成于主硅锗层308B上的硅盖层308C。至少一部分的硅盖层308C可被金属硅化(silicide)以降低源极/漏极308与源极/漏极接触312之间的接触阻抗。在如图3B所示的例子中，硅盖层308C全部的上表面均被金属硅化而形成一金属硅化物层308C-1。在一些实施例中，只有源极/漏极接触312所落在的部分的硅盖层308C的上表面被金属硅化。
如图3B所示，在一些实施例中，层间介电层310包括一蚀刻接触停止层310-1形成于层间介电层310的底部。蚀刻接触停止层310-1可于层间介电层310被蚀刻以形成源极/漏极接触312的开口时帮助改善蚀刻均匀性。
请参考图3A。源极/漏极308包括一形成于源极/漏极凹陷306内的埋入部308-2以及一形成于源极/漏极凹陷306上方的凸起部308-4。因此，埋入部308-2形成于基底302的上表面之下，且凸起部308-4于基底302的上表面之上垂直延伸(如依据图3A来看)。如图3A所示，埋入部308-2侧向延伸，也就是水平延伸(如依据图3A来看)并沿朝向通道区314且远离凸起部308-4(即其侧边)的方向延伸。如图3A中所标示的尖端为埋入部308-2的侧向端，且相较凸起部308-4(即其侧边)更侧向地靠近栅极结构304。
层间介电层310可由例如氧化硅(SiO2)所形成。如图3A所示，一部分的层间介电层310形成于凸起部308-4的侧表面与间隙壁304-6的侧表面(也即是栅极结构304的侧表面)之间。此外，侧向延伸而远离凸起部308-4的部分的埋入部308-2的上表面直接接触层间介电层310。在如图3A所示的示范性的半导体装置300A中，侧向延伸而远离凸起部308-4的部分的埋入部308-2的上表面并未直接接触间隙壁304-6。图3C为本发明又一示范性实施例的半导体装置300C的示意图。半导体装置300C与半导体装置300A相似，除了在半导体装置300C中，侧向延伸而远离凸起部308-4的部分的埋入部308-2的上表面也直接接触间隙壁304-6。此外，图3D为本发明再一示范性实施例的半导体装置300D的示意图。半导体装置300D也与半导体装置300A相似，除了在半导体装置300D中，侧向延伸而远离凸起部308-4的部分的埋入部308-2并不如半导体装置300A中的相同部分延伸那么远。也就是说，在半导体装置300D中，基底302的一部分316于间隙壁304-6以及埋入部308-2之间被暴露出且与层间介电层310直接接触。
在本发明中，埋入部308-2的侧向端(也就是上述例子中的尖端，如图3A至图3D中所标示)的位置以及凸起部308-4的侧表面的位置可于制造半导体装置300A、300B、300C以及300D的制作工艺中分别控制。也就是说，埋入部308-2的侧向端可被形成得更靠近栅极结构304而不减少凸起部308-4的侧表面与栅极电极304-4的侧表面之间的水平距离。举例来说，在一线宽为40纳米的场效晶体管中，埋入部308-2的侧向端与栅极电极304-4的侧表面所处的垂直平面之间的水平距离(也可被视为在此所使用的距离T2G)可被控制而小于例如35埃(angstrom)，当凸起部308-4的侧表面与栅极电极304-4的侧表面所处的垂直平面之间的水平距离(也可被视为在此所使用的距离S2G)可被控制而大于例如70埃。此外，自源极/漏极凹陷306的尖端(也就是埋入部308-2的尖端)至基底302的表面之间的垂直距离(也可被视为在此所使用的Σ深度)可被控制而约为70埃，且自源极/漏极凹陷306的底部(也就是埋入部308-2的底部)至基底302的表面的垂直距离(也可被视为在此所使用的凹陷深度)可被控制而约为450埃。
在如图3A至图3D所示的例子中，埋入部308-2的侧向端形成一尖端。此外，由埋入部308-2以及凸起部308-4所形成的转角为相对的尖锐转角。然而，本发明的半导体装置并不以此些几何特征为限。举例来说，图4为另一示范性实施例的半导体装置400的示意图。半导体装置400与半导体装置300C相似，除了在半导体装置400中，埋入部308-2的侧向端包括一近乎垂直的侧表面。此埋入部308-2的侧表面的下端可被视为一尖端。在一些实施例中，埋入部308-2的侧向端也可包括一圆形侧表面(未示于图4)。此外，在半导体装置400中，埋入部308-2与凸起部308-4交会而形成一圆转角而非尖锐转角。
在图4所示的例子中，埋入部308-2的近乎垂直的侧表面形成于间隙壁304-6的下方。然而，与图3A以及图3D所示的例子相似，埋入部308-2的侧表面若不是近于在与凸起部308-4相邻的间隙壁304-2的边缘下，就是在间隙壁304-6与凸起部308-4之间的位置的下方。
图5A至图5G为本发明的半导体装置的制作工艺示意图，其中该半导体装置可为例如图3A中所示的半导体装置300A且包括P型通道场效晶体管。如图5A所示，栅极结构304形成于基底302上，且部分的基底302被暴露出而未被栅极结构304覆盖。一盖层502沉积于栅极结构304以及被暴露出的基底302上。盖层502可为薄氮化硅(Si3N4)层且可被视为一封盖氮化层。
如图5B所示，砷(Arsenic，As)离子穿过盖层502而被注入于基底302被暴露出的部分，用以于基底302中形成一砷注入区504。砷注入区504的形状可影响后续形成的源极/漏极凹陷306的形状，并进而影响源极/漏极308的埋入部308-2的形状。举例来说，砷注入区504的侧向端的位置可影响源极/漏极凹陷306的侧向端的位置，并进而影响距离T2G。当砷注入区504的侧向端越接近栅极结构304，源极/漏极凹陷306的侧向端会越靠近栅极结构304，而距离T2G也会因此变得越小。此外，砷注入区504的底部位置可影响源极/漏极凹陷306的底部位置，并进而影响凹陷深度。当砷注入区504的底部越低，源极/漏极凹陷306的底部会变得越低，而凹陷深度会因此变大。
一般来说，砷注入区504的形状可经由控制盖层502的厚度以及离子注入制作工艺的状况来获得控制。较厚的盖层502会导致较浅的砷注入区504。此外，较高的注入能量会导致较深的砷注入区504。较高的注入剂量会导致砷注入区504中形成较高的砷浓度，而此状况会造成源极/漏极凹陷306变得更深且更宽。举例来说，盖层502的厚度可被设定为约30埃，注入能量可被设定为约3.5千电子伏特(KeV)，而注入剂量可被设定为约5×1015每平方厘米(cm-2)。在上述的状况下，所造成的距离T2G、Σ深度以及凹陷深度分别约为30埃、70埃以及470埃。
上述的离子注入制作工艺可为一垂直注入制作工艺，而其中砷离子被垂直地注入基底302中，也就是说注入角为0度。在一些实施例中，上述的离子注入制作工艺可为斜向注入制作工艺，而其中砷离子在注入角不为0的状况下进行注入。在其他条件不变的状况下，斜向注入制作工艺可导致较宽且较浅的砷注入区504，而因此可获得较小的距离T2G以及较小的凹陷深度。
接着，如图5C所示，在砷注入区504形成之后，盖层502被移除并于栅极结构304以及基底302被暴露出的部分上形成一可抛层506。在一些实施例中，盖层502可被一湿式蚀刻制作工艺移除，且在此湿式蚀刻制作工艺中，原生氧化物(native oxide)形成于基底302被暴露出的部分上且也可被蚀刻掉。可抛层506可包括例如一氮化物层。可抛层506比盖层502厚，且可抛层506的厚度可例如约为160埃至200埃。
之后，如图5D所示，可抛层被回蚀刻而于栅极结构304的侧表面上形成(留下)可抛间隙壁508(在此也可被视为蚀刻间隙壁)。回蚀刻制作工艺将形成于砷注入区504上的部分的可抛层506移除，用以为了后续制作工艺暴露出部分的砷注入区504。
如图5E所示，利用栅极结构304以及可抛间隙壁508为掩模，蚀刻砷注入区504，用以于形成源极/漏极凹陷306。在一些实施例中，砷注入区504可先被一干式蚀刻制作工艺进行蚀刻，然后再以一湿式蚀刻制作工艺进行蚀刻。在本发明中，由于砷注入区504，故也可于基底302的表面的下方以侧向(也就是在水平方向上)进行蚀刻。由于侧向蚀刻，形成的源极/漏极凹陷306包括下切区510至少位于部分的可抛间隙壁508的下方。如图5E所示，下切区510直接位于可抛间隙壁508的下方，也就是说下切区510以及可抛间隙壁508之间未有残留任何基底材料。在一些实施例中，下切区510更延伸至至少部分的栅极结构304的下方，例如延伸至栅极结构304的至少部分的间隙壁304-6的下方。下切区510延伸至至少部分的栅极结构304的下方的状况可参考如图3C中所示的最终的装置。在一些实施例中，下切区510并不延伸至可抛间隙壁508全部的底部的下方，而是仅延伸至部分的可抛间隙壁508的下方。下切区510仅延伸至部分的可抛间隙壁508的下方的状况可参考如图3D中所示的最终的装置。在此些实施例中，位于间隙壁304-6以及下切区510之间的部分的基底302仍直接接触可抛间隙壁508。下切区510的延伸部在此被视为下切区510的上端的延伸部，也就是下切区510与基底表面的交错处。
在一些实施例中，一个或多个清洁制作工艺可于蚀刻制作工艺之后进行，用以例如移除蚀刻剂的残留物或/及于蚀刻制作工艺中所形成的不要的物质。
如图5F所示，一外延结构以一外延成长形成于源极/漏极凹陷306中以及源极/漏极凹陷306上方，例如于源极/漏极凹陷306中及其上方形成锗化硅。外延结构作为源极/漏极308。如图5F所示，外延结构完全填满源极/漏极凹陷306，包括下切区510。因此，源极/漏极308的埋入部308-2也侧向延伸而直接位于可抛间隙壁508的下方，且埋入部308-2的侧向延伸部的上表面直接接触可抛间隙壁508的底表面。
在一些实施例中，为了形成一锗化硅的源极/漏极308，一缓冲硅锗层可先沉积于源极/漏极凹陷306中，然后再于此缓冲层上沉积主硅锗层。缓冲硅锗层的锗浓度可比主硅锗层低，由此可使得缓冲层与基底302之间的晶格常数差异变得相对较小。这样有助于避免于源极/漏极308中产生缺陷。在一些实施例中，可于主硅锗层上形成一硅盖层，而硅盖层可于后续被金属硅化而形成接触层。
如图5G所示，在形成源极/漏极308之后，可抛间隙壁508通过例如一湿式蚀刻被移除，而于栅极结构304与源极/漏极308(包括凸起部308-4以及埋入部308-2的侧向延伸部)上形成层间介电层310。因此，层间介电层310的一部分形成于源极/漏极308的凸起部308-4与间隙壁304-6之间，而此部分的层间介电层310的底表面直接接触埋入部308-2的侧向延伸部的上表面。
然后，在层间介电层310中形成一孔洞而暴露出部分的源极/漏极308，并于孔洞中沉积一金属材料例如钨以形成源极/漏极接触312，结果即形成如图3A所示的半导体装置300A。
图6为本发明又一示范性实施例的半导体装置600的示意图。半导体装置600包括一基底602、两栅极结构604、源极/漏极凹陷606、源极/漏极608、层间介电层610以及源极/漏极接触612。两个栅极结构604形成于基底602上。源极/漏极凹陷606形成于基底602中且位于两栅极结构604之间。源极/漏极608形成于源极/漏极凹陷606中。层间介电层610覆盖基底602、栅极结构604以及源极/漏极608。源极/漏极接触612穿过层间介电层610而接触源极/漏极608。部分的位于栅极结构604下方的基底602作为通道区614。
基底602包括一半导体基底例如一P型硅基底。该两个栅极结构604共用一个源极/漏极608且各自对应一个场效晶体管(field-effect transistor，FET)。在此例子中，半导体装置600中的各场效晶体管为一个N型通道场效晶体管。栅极结构604包括一形成于基底602上的栅极介电层604-2、一形成于栅极介电层604-2上的栅极电极604-4以及一形成于栅极介电层604-2与栅极电极604-4的侧表面上的间隙壁604-6。栅极结构604可与上述的栅极结构304相似，故在此省略其细部说明。
源极/漏极608邻近栅极结构604形成而可当作半导体装置600的源极或漏极。此示范性实施例的半导体装置600中的N型通道场效晶体管于通道中利用电子而非利用空穴，以于操作时形成导通电流，而其电子迁移率通常高于空穴迁移率。因此，与在基底602中相同或相似的材料可用以当作源极/漏极608。源极/漏极608包括一由例如硅被掺杂N型掺质所形成的外延结构，例如掺杂磷的硅(Si:P)。由于硅被用于基底602以及源极/漏极608，故如图6所示，源极/漏极608并不包括凸起部。此外，如图6所示，源极/漏极608朝通道区614侧向延伸。
层间介电层610与接触612可与半导体装置300A中的层间介电层310以及源极/漏极接触312相似，故在此省略其细部说明。
在此将说明本发明的半导体装置的一示范性制作工艺，其中该半导体装置可为例如图6中所示的包括有N型通道场效晶体管的半导体装置600。在半导体装置600的制作工艺中，形成源极/漏极凹陷606的数个前步骤与上述图5A至图5E的半导体装置300A的制作工艺中用以形成源极/漏极凹陷306的步骤相似，故在此省略其细部说明。
图7A与图7B为半导体装置600的后续制作工艺步骤示意图。如图7A所示，在源极/漏极凹陷606中以外延成长方式形成一外延结构，例如于源极/漏极凹陷606中形成掺杂磷的硅。此外延结构作为源极/漏极608。如图7A所示，外延结构完全填满包括了下切区710的源极/漏极凹陷606。也就是说，源极/漏极608也直接于可抛间隙壁508的下方侧向延伸，而源极/漏极608的侧向延伸部的上表面直接接触可抛间隙壁508的底表面。
在一些实施例中，在形成掺杂磷的硅的源极/漏极608时，可先于源极/漏极凹陷606中沉积一掺杂磷的硅的缓冲层，然后再于缓冲层上沉积一掺杂磷的硅的主层，而主层可具有相对于缓冲层较低的磷浓度。
如图7B所示，在形成源极/漏极608之后，可抛间隙壁508被移除并于栅极结构604与源极/漏极608(包括源极/漏极608的侧向延伸部，其由于可抛间隙壁的移除而被暴露出)上形成层间介电层610。因此，层间介电层310的一部分形成于源极/漏极308的凸起部308-4与间隙壁304-6之间，而此部分的层间介电层310的底表面直接接触埋入部308-2的侧向延伸部的上表面。因此，因为移除可抛间隙壁508所产生的空间被部分的层间介电层610所填入，而此部分的层间介电层610的底表面直接接触源极/漏极608的侧向延伸部的上表面。
之后，在层间介电层610中形成一孔洞而暴露出部分的源极/漏极608，并于孔洞中沉积一金属材料例如钨以形成源极/漏极的接触612，结果即形成如图6所示的半导体装置600。
图8A与图8B分别为本发明的P型通道场效晶体管的锗化硅源极/漏极与N行通道场效晶体管的掺杂磷的硅源极/漏极的影像。图8A中的锗化硅源极/漏极具有约为44.7％的锗浓度，且未观察到堆叠缺陷(stacking fault)。相对来说，如图2A-图2B中所示的现有P型通道场效晶体管的锗化硅源极/漏极具有约42.8％的锗浓度，但却可清楚地观察到堆叠缺陷。此外，如图8B所示，并未观察到猫耳(cat ear)现象。
图9A与图9B为本发明的P型通道场效晶体管与现有的P型通道场效晶体管之间的电性比较。具体地说，图9A是关电流(off current，Ioff)与开电流(on current，Ion)之间的关系。在相同Ioff的状况下，较高的Ion代表其场效晶体管具有较高的空穴迁移率。在图9A中，圆点代表了现有的场效晶体管的量测值，而三角形点则代表了本发明的场效晶体管的量测值。如图9A所示，本发明的场效晶体管的Ion/Ioff比值比现有的场效晶体管高约3％。
图9B为寄生电容Cov的比较图。如图9B所示，本发明的场效晶体管的寄生电容Cov比现有的场效晶体管少约8％。
以上所述仅为本发明的较佳实施例，凡依本发明权利要求所做的均等变化与修饰，皆应属本发明的涵盖范围。

Claims (24)

1.一种半导体装置，包括：
半导体基底；
栅极结构，形成在该半导体基底上；
外延结构，作为一对应该栅极结构的源极区或漏极区，该外延结构部分形成于该半导体基底中，该外延结构的一垂直延伸部于与该栅极结构相邻的一区域中的该半导体基底的一上表面上方垂直延伸，该外延结构的一侧向延伸部于该半导体基底的该上表面下方的一区域朝一往该栅极结构下方的一区域以及远离该外延结构垂直延伸的一区域的方向上侧向延伸；以及
层间介电层，位于该外延结构的该垂直延伸部的一侧表面以及该栅极结构的一侧表面之间，
其中该外延结构的该侧向延伸部的一上表面直接接触该层间介电层。
2.如权利要求1所述的半导体装置，其中该栅极结构包括：
栅极介电层，形成于该半导体基底上；
栅极电极，形成于该栅极介电层上；以及
间隙壁，形成于该栅极介电层以及该栅极电极的侧表面上。
3.如权利要求2所述的半导体装置，其中该外延结构的该侧向延伸部的该上表面还直接接触该栅极结构的该间隙壁。
4.如权利要求1所述的半导体装置，其中该外延结构的该侧向延伸部的一侧向端包括一近乎垂直的侧表面。
5.如权利要求1所述的半导体装置，其中该外延结构包括一圆转角，其中该外延结构的该垂直延伸部以及该外延结构的该侧向延伸部于该圆转角接合。
6.如权利要求1所述的半导体装置，其中该半导体基底包括硅基底。
7.如权利要求6所述的半导体装置，其中该外延结构包括硅锗(SiGe)外延层。
8.如权利要求7所述的半导体装置，其中该硅锗外延层包括缓冲硅锗层以及主硅锗层，该主硅锗层形成于该缓冲硅锗层上，且该主硅锗层的锗浓度高于该缓冲硅锗层的锗浓度。
9.如权利要求8所述的半导体装置，其中该主硅锗层含有约45％的锗。
10.如权利要求7所述的半导体装置，其中该外延结构还包括硅盖层，形成于该硅锗外延层上。
11.如权利要求1所述的半导体装置，还包括：
金属接触，穿过该层间介电层并接触该外延结构。
12.一种半导装置的制造方法，包括：
在一半导体基底上形成一栅极结构；
在该半导体基底以及该栅极结构上形成一盖层；
以该栅极结构为掩模，将砷穿过该盖层而注入该半导体基底中，用以于该半导体基底中形成一注入区；
移除该盖层；
在该栅极结构的一侧表面上形成一蚀刻间隙壁；以及
以该栅极结构以及该蚀刻间隙壁为掩模，蚀刻该注入区，用以于该半导体基底中形成一凹陷(recess)，其中该凹陷包括一下切(undercut)区直接位于该蚀刻间隙壁的下方。
13.如权利要求12所述的制造方法，还包括：
在该凹陷中形成一外延结构，用以作为一对应该栅极结构的一源极区或一漏极区；
移除该蚀刻间隙壁；以及
在该外延结构上形成一层间介电层。
14.如权利要求13所述的制造方法，其中形成该外延结构的方法包括：
形成该外延结构的一垂直延伸部，该垂直延伸部于与该栅极结构相邻的一区域中的该半导体基底的一上表面上方垂直延伸；以及
形成该外延结构的一侧向延伸部，该侧向延伸部于该半导体基底的该上表面下方的一区域朝一往该栅极结构下方的一区域以及远离该外延结构垂直延伸的一区域的方向上侧向延伸。
15.如权利要求14所述的制造方法，其中形成该层间介电层的方法包括：
在该外延结构的该侧向延伸部形成该层间介电层。
16.如权利要求12所述的制造方法，其中蚀刻该注入区以形成该凹陷的方法包括：
蚀刻该注入区以使得该凹陷的该下切区更延伸至该栅极结构下方。
17.如权利要求12所述的制造方法，其中蚀刻该注入区的方法包括：
以该栅极结构以及该蚀刻间隙壁为掩模，进行一干式蚀刻；以及
在该干式蚀刻之后，以该栅极结构以及该蚀刻间隙壁为掩模，进行一湿式蚀刻。
18.如权利要求12所述的制造方法，其中将砷注入该半导体基底中的方法包括：
以注入能量约为3.5千电子伏特(KeV)以及注入剂量约为5×1015每平方厘米(cm-2)的状况注入砷。
19.如权利要求12所述的制造方法，其中形成该蚀刻间隙壁的方法包括：
在该半导体基底以及该栅极结构上形成一可抛层；以及
蚀刻该可抛层，用以于该栅极结构的该侧表面上留下该蚀刻间隙壁。
20.如权利要求12所述的制造方法，还包括：
形成一金属接触，穿过该层间介电层并接触该外延结构。
21.一种部分形成于一半导体基底中的外延结构，包括：
垂直延伸部，在该半导体基底的一上表面上方垂直延伸；以及
侧向延伸部，在该半导体基底的该上表面下方的一区域并朝远离该垂直延伸部垂直延伸的一区域的方向上侧向延伸，
其中该垂直延伸部以及该侧向延伸部于一圆转角接合。
22.如权利要求21所述的外延结构，其中该侧向延伸部的一侧向端包括一近乎垂直的侧表面。
23.如权利要求21所述的外延结构，还包括：
栅极结构，其中该侧向延伸部的该侧向端位于该栅极结构下方。
24.如权利要求23所述的外延结构，其中该栅极结构包括：
栅极介电层，形成于该半导体基底上；
栅极电极，形成于该栅极介电层上；以及
间隙壁，形成于该栅极介电层以及该栅极电极的侧表面上，
其中该侧向延伸部的该侧向端位于该间隙壁下方。
CN201610598784.1A 2016-06-21 2016-07-27 外延结构、半导体装置以及其制造方法 Active CN107527945B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310114217.4A CN116190237A (zh) 2016-06-21 2016-07-27 外延结构、半导体装置以及其制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/188,194 2016-06-21
US15/188,194 US9716165B1 (en) 2016-06-21 2016-06-21 Field-effect transistor and method of making the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310114217.4A Division CN116190237A (zh) 2016-06-21 2016-07-27 外延结构、半导体装置以及其制造方法

Publications (2)

Publication Number Publication Date
CN107527945A true CN107527945A (zh) 2017-12-29
CN107527945B CN107527945B (zh) 2023-02-24

Family

ID=59350539

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610598784.1A Active CN107527945B (zh) 2016-06-21 2016-07-27 外延结构、半导体装置以及其制造方法
CN202310114217.4A Pending CN116190237A (zh) 2016-06-21 2016-07-27 外延结构、半导体装置以及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310114217.4A Pending CN116190237A (zh) 2016-06-21 2016-07-27 外延结构、半导体装置以及其制造方法

Country Status (3)

Country Link
US (3) US9716165B1 (zh)
CN (2) CN107527945B (zh)
TW (1) TWI675476B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106173A (zh) * 2018-10-29 2020-05-05 联华电子股份有限公司 半导体装置及其形成方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716165B1 (en) * 2016-06-21 2017-07-25 United Microelectronics Corporation Field-effect transistor and method of making the same
CN107887277A (zh) * 2017-11-10 2018-04-06 上海华力微电子有限公司 一种制作sigma型锗硅的沟槽及器件的方法
CN109817713B (zh) * 2017-11-22 2022-04-15 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111384143B (zh) * 2018-12-27 2022-04-15 联芯集成电路制造(厦门)有限公司 晶体管结构
DE102020112695A1 (de) 2019-05-31 2020-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Optimiertes näheprofil für verspanntes source/drain-merkmal und verfahren zu dessen herstellung
US11489062B2 (en) * 2019-05-31 2022-11-01 Taiwan Semiconductor Manufacturing Co., Ltd Optimized proximity profile for strained source/drain feature and method of fabricating thereof
KR20210017167A (ko) * 2019-08-07 2021-02-17 삼성전자주식회사 반도체 소자
CN113611736B (zh) * 2020-05-29 2022-11-22 联芯集成电路制造(厦门)有限公司 半导体元件及其制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090170268A1 (en) * 2007-12-27 2009-07-02 Lee Wee Teo Process for fabricating a semiconductor device having embedded epitaxial regions
US20110284968A1 (en) * 2010-05-19 2011-11-24 Kwang-Wook Lee Semiconductor devices including gate structure and method of fabricating the same
CN103456770A (zh) * 2012-06-04 2013-12-18 三星电子株式会社 具有嵌入式应变诱导图案的半导体装置及其形成方法
TW201407675A (zh) * 2012-08-15 2014-02-16 Taiwan Semiconductor Mfg 半導體裝置及其製造方法
CN104733388A (zh) * 2013-12-20 2015-06-24 中芯国际集成电路制造(上海)有限公司 高介电常数绝缘层金属栅半导体器件制造方法
CN102479753B (zh) * 2010-11-30 2016-04-27 台湾积体电路制造股份有限公司 高性能应变源极-漏极结构及其制造方法

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037216A (en) * 1998-11-02 2000-03-14 Vanguard International Semiconductor Corporation Method for simultaneously fabricating capacitor structures, for giga-bit DRAM cells, and peripheral interconnect structures, using a dual damascene process
TW432594B (en) * 1999-07-31 2001-05-01 Taiwan Semiconductor Mfg Manufacturing method for shallow trench isolation
JP2001060630A (ja) * 1999-08-23 2001-03-06 Nec Corp 半導体装置の製造方法
US8994104B2 (en) 1999-09-28 2015-03-31 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
US6465315B1 (en) * 2000-01-03 2002-10-15 Advanced Micro Devices, Inc. MOS transistor with local channel compensation implant
US20040031996A1 (en) * 2002-08-16 2004-02-19 Brian Li Chi Nan Semiconductor device and method for forming
US6930007B2 (en) * 2003-09-15 2005-08-16 Texas Instruments Incorporated Integration of pre-S/D anneal selective nitride/oxide composite cap for improving transistor performance
JP4369359B2 (ja) 2004-12-28 2009-11-18 富士通マイクロエレクトロニクス株式会社 半導体装置
US7494858B2 (en) 2005-06-30 2009-02-24 Intel Corporation Transistor with improved tip profile and method of manufacture thereof
US8017487B2 (en) 2006-04-05 2011-09-13 Globalfoundries Singapore Pte. Ltd. Method to control source/drain stressor profiles for stress engineering
US20070298557A1 (en) 2006-06-22 2007-12-27 Chun-Feng Nieh Junction leakage reduction in SiGe process by tilt implantation
KR100752201B1 (ko) * 2006-09-22 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
WO2008102451A1 (ja) 2007-02-22 2008-08-28 Fujitsu Microelectronics Limited 半導体装置及びその製造方法
JP2008282901A (ja) 2007-05-09 2008-11-20 Sony Corp 半導体装置および半導体装置の製造方法
US9054130B2 (en) 2009-08-27 2015-06-09 Taiwan Semiconductor Manufacturing Company, Ltd. Bottle-neck recess in a semiconductor device
US20110065245A1 (en) * 2009-09-13 2011-03-17 Jei-Ming Chen Method for fabricating mos transistor
US8455859B2 (en) 2009-10-01 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Strained structure of semiconductor device
US8445340B2 (en) 2009-11-19 2013-05-21 Taiwan Semiconductor Manufacturing Company, Ltd. Sacrificial offset protection film for a FinFET device
US8334197B2 (en) * 2009-12-16 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating high-k/metal gate device
US8569139B2 (en) * 2010-10-27 2013-10-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing strained source/drain structures
US8455952B2 (en) 2010-11-22 2013-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer elements for semiconductor device
US20120309171A1 (en) * 2011-05-30 2012-12-06 Tsuo-Wen Lu Method for fabricating semiconductor device
US8618556B2 (en) 2011-06-30 2013-12-31 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET design and method of fabricating same
US8999794B2 (en) 2011-07-14 2015-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned source and drain structures and method of manufacturing same
US8674453B2 (en) 2011-12-13 2014-03-18 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming stressor regions in a semiconductor device
US9142642B2 (en) 2012-02-10 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for doped SiGe source/drain stressor deposition
US9142643B2 (en) 2012-11-15 2015-09-22 Taiwan Semiconductor Manufacturing Company, Ltd. Method for forming epitaxial feature
US9013003B2 (en) 2012-12-27 2015-04-21 United Microelectronics Corp. Semiconductor structure and process thereof
US8963258B2 (en) 2013-03-13 2015-02-24 Taiwan Semiconductor Manufacturing Company FinFET with bottom SiGe layer in source/drain
US9142672B2 (en) 2013-09-10 2015-09-22 Taiwan Semiconductor Manufacturing Co., Ltd Strained source and drain (SSD) structure and method for forming the same
KR102220590B1 (ko) 2014-02-21 2021-03-03 삼성전자주식회사 컨택을 포함하는 집적 회로 장치 및 이의 제조 방법
US9466669B2 (en) 2014-05-05 2016-10-11 Samsung Electronics Co., Ltd. Multiple channel length finFETs with same physical gate length
DE102014107325B4 (de) * 2014-05-23 2023-08-10 Infineon Technologies Ag Halbleiterbauelement und verfahren zum herstellen eines halbleiterbauelements
US9716165B1 (en) * 2016-06-21 2017-07-25 United Microelectronics Corporation Field-effect transistor and method of making the same

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090170268A1 (en) * 2007-12-27 2009-07-02 Lee Wee Teo Process for fabricating a semiconductor device having embedded epitaxial regions
US20110284968A1 (en) * 2010-05-19 2011-11-24 Kwang-Wook Lee Semiconductor devices including gate structure and method of fabricating the same
CN102479753B (zh) * 2010-11-30 2016-04-27 台湾积体电路制造股份有限公司 高性能应变源极-漏极结构及其制造方法
CN103456770A (zh) * 2012-06-04 2013-12-18 三星电子株式会社 具有嵌入式应变诱导图案的半导体装置及其形成方法
TW201407675A (zh) * 2012-08-15 2014-02-16 Taiwan Semiconductor Mfg 半導體裝置及其製造方法
US20140048886A1 (en) * 2012-08-15 2014-02-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of forming the same
CN104733388A (zh) * 2013-12-20 2015-06-24 中芯国际集成电路制造(上海)有限公司 高介电常数绝缘层金属栅半导体器件制造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111106173A (zh) * 2018-10-29 2020-05-05 联华电子股份有限公司 半导体装置及其形成方法
CN111106173B (zh) * 2018-10-29 2023-06-06 联华电子股份有限公司 半导体装置及其形成方法
US11735661B2 (en) 2018-10-29 2023-08-22 United Microelectronics Corp. Method of fabricating semiconductor device having epitaxial structure

Also Published As

Publication number Publication date
US10128366B2 (en) 2018-11-13
US9929264B2 (en) 2018-03-27
CN116190237A (zh) 2023-05-30
CN107527945B (zh) 2023-02-24
TWI675476B (zh) 2019-10-21
US9716165B1 (en) 2017-07-25
TW201801310A (zh) 2018-01-01
US20170365703A1 (en) 2017-12-21
US20180158943A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
CN107527945A (zh) 外延结构、半导体装置以及其制造方法
US10050126B2 (en) Apparatus and method for power MOS transistor
US10134864B2 (en) Nanowire semiconductor device including lateral-etch barrier region
US8106456B2 (en) SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics
US9997601B2 (en) Metal-oxide-semiconductor field-effect transistor with extended gate dielectric layer
US20150325699A1 (en) Finfet and method for manufacturing the same
TWI749363B (zh) 在閘極與源極/汲極接觸之間具有絕緣層的ｆｉｎｆｅｔ
US20160172436A1 (en) Semiconductor device, termination structure and method of forming the same
CN104517847A (zh) 无结晶体管及其形成方法
US7732877B2 (en) Gated diode with non-planar source region
CN110957357B (zh) 屏蔽栅极式金氧半场效应晶体管的制造方法
CN111106173A (zh) 半导体装置及其形成方法
CN109671674A (zh) 半导体装置的制作方法
US9000491B2 (en) Layer formation with reduced channel loss
US7923330B2 (en) Method for manufacturing a semiconductor device
US9911820B2 (en) Method for fabrication of a field-effect with reduced stray capacitance
US20130168728A1 (en) Lateral insulated-gate bipolar transistor and manufacturing method thereof
WO2017079928A1 (zh) 隧穿场效应晶体管及其制备方法
CN107068764B (zh) 半导体器件制备方法
US11177385B2 (en) Transistors with a hybrid source or drain
US6746935B2 (en) MOS transistor in an integrated circuit and active area forming method
KR100705211B1 (ko) 반도체 소자의 트랜지스터 제조 방법
KR20060077546A (ko) 반도체 소자의 제조 방법
KR20080062009A (ko) 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211018

Address after: Ai Erlandubailin

Applicant after: Blue gun Semiconductor Co.,Ltd.

Address before: Hsinchu Science Industrial Park, Hsinchu City, Taiwan, China

Applicant before: UNITED MICROELECTRONICS Corp.

GR01 Patent grant
GR01 Patent grant