CN107482088A - 一种超柔性氮化镓基金字塔结构半导体器件及其制备方法 - Google Patents

一种超柔性氮化镓基金字塔结构半导体器件及其制备方法 Download PDF

Info

Publication number
CN107482088A
CN107482088A CN201710516403.5A CN201710516403A CN107482088A CN 107482088 A CN107482088 A CN 107482088A CN 201710516403 A CN201710516403 A CN 201710516403A CN 107482088 A CN107482088 A CN 107482088A
Authority
CN
China
Prior art keywords
pyramid
gallium nitride
pdms
array
semiconductor devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710516403.5A
Other languages
English (en)
Inventor
云峰
李虞锋
田振寰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN201710516403.5A priority Critical patent/CN107482088A/zh
Publication of CN107482088A publication Critical patent/CN107482088A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Abstract

本发明公开了一种超柔性氮化镓基金字塔结构半导体器件及其制备方法，包括自下到上依次设置有柔性衬底、导电粘结层、SiO2掩膜、金字塔阵列及P面透明电极，金字塔阵列中的各金字塔之间填充有绝缘填充材料，金字塔阵列中各金字塔均包括金字塔形结构的非故意掺杂氮化镓以及依次覆盖于非故意掺杂氮化镓上n型氮化镓层、量子阱层、p型氮化镓层及透明导电层，其中，非故意掺杂氮化镓的下端穿过SiO2掩膜与导电粘结层相连接，透明导电层的顶部与P面透明电极相连接，该半导体器件具有尺寸不受限、柔性度较高的特点，并且制备方法操作简单、方便、易于实现。

Description

一种超柔性氮化镓基金字塔结构半导体器件及其制备方法
技术领域
本发明属于半导体技术领域，涉及一种超柔性氮化镓基金字塔结构 半导体器件及其制备方法。
背景技术
近几年来，柔性电子和光学器件在可穿戴智能电子器件，发光器件， 太阳能电池，传感器和生物方面的广泛应用吸引了很多研究者的目光。 氮化镓基的半导体器件以其优异的材料性能，热学和电学的稳定性，更 高的量子效率和发光效率等特点，成为替代有机半导体器件的最重要选 择之一。但由于氮化镓材料本身为硬质材料，柔性度差，为避免工艺和 实际应用过程中器件由于弯曲而产生裂痕使器件失效，前期需要将整个 氮化镓薄膜切割为微米尺寸的分立芯片。然而，即便如此依然会有裂痕 产生。更重要的是，受切割尺寸的限制，使得该类半导体柔性器件的密 度和面积都存在一定限制。
为了改善这一问题，有些研究者提出一种特殊设计的3D微纳米结 构，例如微米柱，微米盘，微米金字塔结构等。这种微米结构由于其侧 向外延的生长特点，材料本身位错密度较低，量子阱层的应力较小，从 而可以极大地减小QCSE效应，提高器件的效率。尽管这种特殊结构的 器件在柔性器件的应用方面具有巨大优势，但相关报道依旧很少。这主 要是因为这种器件制作的难度较高，不仅在于3D微结构本身生长的问 题，更与器件制作工艺密切相关。为了实现微结构与原硬质衬底的分离， 一般需要引入插入层，在插入层上生长得到的器件位错密度比无插入层 器件高几个数量级。而器件的分离过程一般是通过化学腐蚀或机械剥离， 这难免会对微纳米结构产生不可逆的伤害。即便不考虑以上问题，之前相关报道也很难实现高柔性度的器件，器件的尺寸也受到限制，这主要 是因为他们在器件的电极制作过程中也仍然存在问题。
发明内容
本发明的目的在于克服上述现有技术的缺点，提供了一种超柔性氮 化镓基金字塔结构半导体器件及其制备方法，该半导体器件具有尺寸不 受限、柔性度较高的特点，并且制备方法操作简单、方便、易于实现。
为达到上述目的，本发明所述的超柔性氮化镓基金字塔结构半导体 器件包括自下到上依次设置有柔性衬底、导电粘结层、SiO2掩膜、金字 塔阵列及P面透明电极，金字塔阵列中的各金字塔之间填充有绝缘填充 材料，金字塔阵列中各金字塔均包括金字塔形结构的非故意掺杂氮化镓 以及依次覆盖于非故意掺杂氮化镓上n型氮化镓层、量子阱层、p型氮 化镓层及透明导电层，其中，非故意掺杂氮化镓的下端穿过SiO2掩膜与 导电粘结层相连接，透明导电层的顶部穿出绝缘填充材料插入于P面透 明电极内。
所述透明导电层的材质为ITO。
绝缘填充材料的材质为PMMA、PDMS或硅胶。
导电粘结层为导电胶水、导电胶带、金属材料或合金焊料。
P面透明电极包括导电层以及设置于导电层上的金属电极，其中， 金属电极的材质为Ni、Ag、Pt、Au、Al及Ti中的一种或几种，金属电 极为网格状、条状或圆环状，金属电极的线宽大于等于100μm；导电层 的材质为银纳米线、铜纳米线、ITO纳米线及石墨烯中的一种或几种。
本发明所述的超柔性氮化镓基金字塔结构半导体器件的制备方法包 括以下步骤：
1)将SiO2掩膜覆盖于蓝宝石衬底上，再在SiO2掩膜及蓝宝石衬底 上进行图形化，得图形化的衬底，然后在图形化的衬底上生长金字塔阵 列，再通过绝缘填充材料填充金字塔阵列中各金字塔之间的间隙，并刻 蚀露出金字塔阵列中各金字塔的顶端；
2)将金字塔阵列转移至半固化的PDMS临时衬底上，其中，金字 塔阵列中各金字塔的顶端朝下并与半固化的PDMS临时衬底相连，再剥 离蓝宝石衬底，然后将金字塔阵列、半固化的PDMS临时衬底及SiO2掩膜组成的结构在竖直方向进行转动，使金字塔阵列中各金字塔的顶部 朝上，再将SiO2掩膜的底部通过导电粘结层粘接至柔性衬底上；
3)剥离半固化的PDMS临时衬底，并露出金字塔阵列中各金字塔 的顶部，然后在绝缘填充材料上制作P面透明电极。
步骤2)中将金字塔阵列转移至半固化的PDMS临时衬底上的具体 操作为：制作半固化的PDMS临时衬底，再将金字塔阵列转移至半固化 的PDMS临时衬底上，然后将半固化的PDMS临时衬底及金字塔阵列构 成的结构放置到90℃的环境下烘烤10min，使其二次固化。
步骤2)中采用激光剥离技术去除蓝宝石衬底，其中，剥离过程中 的脉冲功率为550mJ/cm2-780mJ/cm2。
步骤3)中采用机械剥离的方式剥离半固化的PDMS临时衬底，其 中，半固化的PDMS临时衬底与金字塔阵列中各金字塔之间的粘结力小 于柔性衬底与金字塔阵列中各金字塔之间的粘结力。
步骤1)中采用激光打孔的方式在SiO2掩膜及蓝宝石衬底上进行图 形化。
本发明具有以下有益效果：
本发明所述的超柔性氮化镓基金字塔结构半导体器件及其制备方法 在具体操作时，采用两步转移法实现半导体器件的制作，具体的，先在 蓝宝石衬底依次制作SiO2掩膜及金字塔阵列，再将金字塔阵列转移至半 固化的PDMS临时衬底上，然后剥离蓝宝石衬底，再将SiO2掩膜的底部 通过导电粘结层粘接至柔性衬底上，然后剥离半固化的PDMS临时衬底， 最后再制作P面透明电极，以实现超柔性氮化镓基金字塔结构半导体器 件的制备，制作方便简单、方便、易于实现。需要说明的是，本发明采 用两次转移的方法将金字塔阵列转移至柔性衬底上，从而可以有效的保 证金字塔阵列的尺寸，使半导体器件的尺寸不受限制，并且柔性度较高， 同时确保半导体器件的出光面及光接受面为金字塔的正面，从而最大限 度的提高半导体器件的效率。另外，在第一次转移过程中所使用的半固 化的PDMS临时衬底可以为金字塔阵列在剥离过程中提供足够的支撑 力，并且很容易剥离，另外，第一次转移得到的半成品或成品金字塔阵 列可以进行随意的裁剪。
进一步，P面透明电极包括导电层以及设置于导电层上的金属电极， 其中，金属电极的导电性较好，从而保证电流的均匀性，同时导电层的 材质为银纳米线、铜纳米线、ITO纳米线及石墨烯中的一种或几种，从 而保证半导体器件具有较高的柔性度及高透光性。
附图说明
图1为在激光打孔制作的图形化蓝宝石衬底11上生长的金字塔外延 结构示意图；
图2为绝缘填充材料31的填充及刻蚀示意图；
图3为金字塔阵列2转移至半固化的PDMS临时衬底32的示意图；
图4为蓝宝石衬底11剥离后的示意图；
图5为金字塔阵列2转移至柔性衬底34后的示意图；
图6为机械剥离半固化的PDMS临时衬底32后的示意图；
图7为P面透明电极35的制作示意图；
图8a为网状P面透明电极35的示意图；
图8b为条状P面透明电极35的示意图；
图8c为圆环状P面透明电极35的示意图；
图9a为蓝宝石衬底11被剥离后金字塔背面的SEM图；
图9b为半固化的PDMS临时衬底32被剥离后金字塔正面的SEM 图；
图9c为金属网状电极层的SEM图；
图9d为金字塔表面铺附银纳米线后的SEM图。
其中，11为蓝宝石衬底、12为SiO2掩膜、2为金字塔阵列、21为 非故意掺杂氮化镓、22为n型氮化镓层、23为量子阱层、24为p型氮 化镓层、25为透明导电层、31为绝缘填充材料、32为半固化的PDMS 临时衬底、33为导电粘结层、34为柔性衬底、35为P面透明电极。
具体实施方式
下面结合附图对本发明做进一步详细描述：
参考图1，本发明所述的超柔性氮化镓基金字塔结构半导体器件包 括自下到上依次设置有柔性衬底34、导电粘结层33、SiO2掩膜12、金 字塔阵列2及P面透明电极35，金字塔阵列2中的各金字塔之间填充有 绝缘填充材料31，金字塔阵列2中各金字塔均包括金字塔形结构的非故 意掺杂氮化镓21以及依次覆盖于非故意掺杂氮化镓21上n型氮化镓层 22、量子阱层23、p型氮化镓层24及透明导电层25，其中，非故意掺 杂氮化镓21的下端穿过SiO2掩膜12与导电粘结层33相连接，透明导 电层25的顶部穿出绝缘填充材料31插入于P面透明电极35内。
所述透明导电层25的材质为ITO；绝缘填充材料31的材质为 PMMA、PDMS或硅胶；导电粘结层33为导电胶水、导电胶带、金属材 料或合金焊料。
P面透明电极35包括导电层以及设置于导电层上的金属电极，其中， 金属电极的材质为Ni、Ag、Pt、Au、Al及Ti中的一种或几种，金属电 极为网格状、条状或圆环状，金属电极的线宽大于等于100μm；导电层 的材质为银纳米线、铜纳米线、ITO纳米线及石墨烯中的一种或几种。
本发明所述的超柔性氮化镓基金字塔结构半导体器件的制备方法包 括以下步骤：
1)将SiO2掩膜12覆盖于蓝宝石衬底11上，再在SiO2掩膜12及 蓝宝石衬底11上进行图形化，得图形化的衬底，然后在图形化的衬底上 生长金字塔阵列2，再通过绝缘填充材料31填充金字塔阵列2中各金字 塔之间的间隙，并刻蚀露出金字塔阵列2中各金字塔的顶端；
2)将金字塔阵列2转移至半固化的PDMS临时衬底32上，其中， 金字塔阵列2中各金字塔的顶端朝下并与半固化的PDMS临时衬底32 相连接，再剥离蓝宝石衬底11，然后将金字塔阵列2、半固化的PDMS 临时衬底32及SiO2掩膜12组成的结构在竖直方向进行转动，使金字塔 阵列2中各金字塔的顶部朝上，再在SiO2掩膜12的底部通过导电粘结 层33粘接至柔性衬底34上；
3)剥离半固化的PDMS临时衬底32，并露出金字塔阵列2中各金 字塔的顶部，然后在绝缘填充材料31上制作P面透明电极35。
步骤2)中将金字塔阵列2转移至半固化的PDMS临时衬底32上的 具体操作为：制作半固化的PDMS临时衬底32，再将金字塔阵列2转移 至半固化的PDMS临时衬底32上，然后将半固化的PDMS临时衬底32 及金字塔阵列2构成的结构放置到90℃的环境下烘烤10min，使其二次 固化。
步骤2)中采用激光剥离技术去除蓝宝石衬底11，其中，剥离过程 中的脉冲功率为550mJ/cm2-780mJ/cm2。
步骤3)中采用机械剥离的方式剥离半固化的PDMS临时衬底32， 其中，半固化的PDMS临时衬底32与金字塔阵列2中各金字塔之间的 粘结力小于柔性衬底34与金字塔阵列2中各金字塔之间的粘结力。
步骤1)中采用激光打孔的方式在SiO2掩膜12及蓝宝石衬底11上 进行图形化。
实施例一
本发明的制作过程为：
1)参考图1，在覆盖有SiO2掩膜12的蓝宝石衬底11上通过激光打 孔的方式进行图形化，得图形化的衬底，再在所述图形化的衬底上生长 金字塔阵列2，金字塔阵列2中各金字塔的结构可根据不同器件要求进 行设计，以发光二极管器件为例，金字塔阵列2中各金字塔包括2um厚 的非故意掺杂氮化镓21、1um厚的n型氮化镓层22、10组量子阱及100nm 厚的p型氮化镓层24；
2)p型氮化镓层24具有很高的电阻率，为保证金字塔上电流分布 的均匀性，在金字塔的表面淀积一层100nm-200nm的透明导电层25， 透明导电层25的材质为ITO或其他透光率导电率良好的材料；
3)为填平金字塔阵列2中各金字塔之间的空隙，通过匀胶机旋涂一 层3um的PDMS或PMMA，PDMS的A、B胶的配比为1:10，旋转速 率为6000r/min，旋涂后静置5min，在90℃高温下烘烤1h，使得PDMS 固化；
4)PDMS(或PMMA)刻蚀工艺可以用O2与CF4的混合气体进行 刻蚀，当O2与CF4气体的比率为1:3时，刻蚀速率最高，通过对氧等离 子刻蚀工艺的调试，实现均匀的PDMS刻蚀，保证只有金字塔的顶部露 出；
5)第一次转移过程中使用的临时衬底可使用步骤3)中的同种材料， A、B胶的配比仍为1:10，旋转速率为500rpm/min；将PDMS旋涂于任 意衬底，如玻璃、蓝宝石及硅片，旋涂后静置1min，再在80℃下烘烤 10min，得到半固化的PDMS临时衬底32，将半固化的PDMS临时衬底32从衬底上撕下，得到独立的半固化的PDMS临时衬底32；
6)参考图4及图9a，通过激光剥离的方式，将步骤5)中的蓝宝石 衬底11剥离，剥离所需的脉冲功率控制在550mJ/cm2至780mJ/cm2之间；
7)参考图5，将步骤6)中得到的金字塔阵列2通过导电粘结层33 与柔性衬底34相连，导电粘结层33可选用软焊料，柔性衬底34的选择 不具有局限性，可以为PET、金属衬底或纤维布料，当导电粘结层33 选择某种焊料，则需要考虑焊料的回流温度最好小于300℃，以保证 PDMS的稳定性，同时，应当考虑所选择的衬底能承受的最高温度；
8)用机械剥离的方法去掉半固化的PDMS临时衬底32，如图6所 示，步骤7)中金字塔阵列2和柔性衬底34之间的粘结力远大于半固化 的PDMS临时衬底32和金字塔阵列2之间的粘结力，因此当半固化的 PDMS临时衬底32被剥掉时，金字塔阵列2会完整的留在柔性衬底34 上。图9b为半固化的PDMS临时衬底32被剥掉后金字塔阵列2上表面 的SEM图，步骤3)可以放置步骤8)之后进行；
步骤9)P面透明电极35制作包括两个部分：第一部分为特殊形貌 金属电极的制作，第二部分为导电层25的制作，其中，金属电极的制作 过程为：先通过光刻在金字塔表面得到某种形貌的光刻图形，其中，未 被光刻胶覆盖的区域为金属电极将要覆盖的区域，通过热蒸镀或电子束 蒸镀的方式在器件表面蒸镀200nm以上的金属层，金属层的材料可选用Ni、Ag、Pt、Au、Al及Ti中的一种或几种的组合；将蒸镀好金属层的 器件放入去胶液中，超声处理5min，将不需要金属覆盖区域的光刻胶以 及金属层去掉，得所需的金属电极，其中，金属电极的形貌可选用网格 状、条状或圆环状。金属电极覆盖的区域应尽量小以保证最大的工作面 积，金属电极的条宽至少为100μm，图9c为我们制作的网格状电极的 SEM图；
步骤10)在制作好金属电极的器件表层通过旋涂的方式涂覆一定浓 度的银纳米线、铜纳米线或ITO纳米线，或者通过转移的方法覆盖一层 石墨烯电极，导电层25为一层或者多层结构。以银纳米线为例，采用质 量分数为0.1％、分散于乙醇溶液中的银纳米线，其中，银纳米线的长度 为20至30μm，银纳米线的直径为几百个纳米，将该溶液滴到器件表面，在转速3000rpm下旋转5min，晾干后放入180℃的热板上烘烤20min， 其中，图9d为器件涂覆银纳米线后的SEM图，另外，步骤10)与步骤 9)的顺序可以互换。

Claims (10)

1.一种超柔性氮化镓基金字塔结构半导体器件，其特征在于，包括自下到上依次设置的柔性衬底(34)、导电粘结层(33)、SiO2掩膜(12)、金字塔阵列(2)及P面透明电极(35)，金字塔阵列(2)中的各金字塔之间填充有绝缘填充材料(31)，金字塔阵列(2)中各金字塔均包括金字塔形结构的非故意掺杂氮化镓(21)以及依次覆盖于非故意掺杂氮化镓(21)上的n型氮化镓层(22)、量子阱层(23)、p型氮化镓层(24)及透明导电层(25)，其中，非故意掺杂氮化镓(21)的下端穿过SiO2掩膜(12)与导电粘结层(33)相连接，透明导电层(25)的顶部穿出绝缘填充材料(31)插入于P面透明电极(35)内。
2.根据权利要求2所述的超柔性氮化镓基金字塔结构半导体器件，其特征在于，所述透明导电层(25)的材质为ITO。
3.根据权利要求2所述的超柔性氮化镓基金字塔结构半导体器件，其特征在于，绝缘填充材料(31)的材质为PMMA、PDMS或硅胶。
4.根据权利要求2所述的超柔性氮化镓基金字塔结构半导体器件，其特征在于，导电粘结层(33)为导电胶水、导电胶带、金属材料或合金焊料。
5.根据权利要求2所述的超柔性氮化镓基金字塔结构半导体器件，其特征在于，P面透明电极(35)包括导电层以及设置于导电层上的金属电极，其中，金属电极的材质为Ni、Ag、Pt、Au、Al及Ti中的一种或几种，金属电极为网格状、条状或圆环状，金属电极的线宽大于等于100μm；导电层的材质为银纳米线、铜纳米线、ITO纳米线及石墨烯中的一种或几种。
6.一种权利要求1所述的超柔性氮化镓基金字塔结构半导体器件的制备方法，其特征在于，包括以下步骤：
1)将SiO2掩膜(12)覆盖于蓝宝石衬底(11)上，再在SiO2掩膜(12)及蓝宝石衬底(11)上进行图形化，得图形化的衬底，然后在图形化的衬底上生长金字塔阵列(2)，再通过绝缘填充材料(31)填充金字塔阵列(2)中各金字塔之间的间隙，并刻蚀露出金字塔阵列(2)中各金字塔的顶端；
2)将金字塔阵列(2)转移至半固化的PDMS临时衬底(32)上，其中，金字塔阵列(2)中各金字塔的顶端朝下并与半固化的PDMS临时衬底(32)相连接，再剥离蓝宝石衬底(11)，然后将金字塔阵列(2)、半固化的PDMS临时衬底(32)及SiO2掩膜(12)组成的结构在竖直方向进行转动，使金字塔阵列(2)中各金字塔的顶部朝上，再将SiO2掩膜(12)的底部通过导电粘结层(33)粘接至柔性衬底(34)上；
3)剥离半固化的PDMS临时衬底(32)，并露出金字塔阵列(2)中各金字塔的顶部，然后在绝缘填充材料(31)上制作P面透明电极(35)。
7.根据权利要求6所述的超柔性氮化镓基金字塔结构半导体器件的制备方法，其特征在于，步骤2)中将金字塔阵列(2)转移至半固化的PDMS临时衬底(32)上的具体操作为：制作半固化的PDMS临时衬底(32)，再将金字塔阵列(2)转移至半固化的PDMS临时衬底(32)上，然后将半固化的PDMS临时衬底(32)及金字塔阵列(2)构成的结构放置到90℃的环境下烘烤10min，使其二次固化。
8.根据权利要求6所述的超柔性氮化镓基金字塔结构半导体器件的制备方法，其特征在于，步骤2)中采用激光剥离技术去除蓝宝石衬底(11)，其中，剥离过程中的脉冲功率为550mJ/cm2-780mJ/cm2。
9.根据权利要求6所述的超柔性氮化镓基金字塔结构半导体器件的制备方法，其特征在于，步骤3)中采用机械剥离的方式剥离半固化的PDMS临时衬底(32)，其中，半固化的PDMS临时衬底(32)与金字塔阵列(2)中各金字塔之间的粘结力小于柔性衬底(34)与金字塔阵列(2)中各金字塔之间的粘结力。
10.根据权利要求6所述的超柔性氮化镓基金字塔结构半导体器件的制备方法，其特征在于，步骤1)中采用激光打孔的方式在SiO2掩膜(12)及蓝宝石衬底(11)上进行图形化。
CN201710516403.5A 2017-06-29 2017-06-29 一种超柔性氮化镓基金字塔结构半导体器件及其制备方法 Pending CN107482088A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710516403.5A CN107482088A (zh) 2017-06-29 2017-06-29 一种超柔性氮化镓基金字塔结构半导体器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710516403.5A CN107482088A (zh) 2017-06-29 2017-06-29 一种超柔性氮化镓基金字塔结构半导体器件及其制备方法

Publications (1)

Publication Number Publication Date
CN107482088A true CN107482088A (zh) 2017-12-15

Family

ID=60594908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710516403.5A Pending CN107482088A (zh) 2017-06-29 2017-06-29 一种超柔性氮化镓基金字塔结构半导体器件及其制备方法

Country Status (1)

Country Link
CN (1) CN107482088A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281518A (zh) * 2018-01-30 2018-07-13 深圳市华星光电技术有限公司 一种柔性led器件及其制备方法
CN108364972A (zh) * 2018-04-03 2018-08-03 中山大学 柔性薄膜GaN基纳米柱LED阵列微显示器件及其制作方法
CN109166948A (zh) * 2018-08-17 2019-01-08 中国科学院半导体研究所 垂直金字塔结构led及其制备方法
WO2020034189A1 (zh) * 2018-08-17 2020-02-20 中国科学院半导体研究所 垂直金字塔结构led及其制备方法
CN112216772A (zh) * 2020-09-07 2021-01-12 深圳远芯光路科技有限公司 一种iii族氮化物纳米线柔性发光二极管及其制备方法
CN113410339A (zh) * 2021-06-18 2021-09-17 中科检测技术服务(重庆)有限公司 一种高稳定性纳米铜导电薄膜的制备及其应用

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098237A (zh) * 2010-06-18 2013-05-08 Glo公司 纳米线发光二极管结构及其制造方法
CN103887218A (zh) * 2012-12-21 2014-06-25 晶能光电（常州）有限公司 一种GaN基白光倒装芯片的制备方法
CN106169524A (zh) * 2016-08-16 2016-11-30 西安交通大学 一种微纳金字塔氮化镓基发光二极管阵列及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103098237A (zh) * 2010-06-18 2013-05-08 Glo公司 纳米线发光二极管结构及其制造方法
CN103887218A (zh) * 2012-12-21 2014-06-25 晶能光电（常州）有限公司 一种GaN基白光倒装芯片的制备方法
CN106169524A (zh) * 2016-08-16 2016-11-30 西安交通大学 一种微纳金字塔氮化镓基发光二极管阵列及其制备方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281518A (zh) * 2018-01-30 2018-07-13 深圳市华星光电技术有限公司 一种柔性led器件及其制备方法
WO2019148581A1 (zh) * 2018-01-30 2019-08-08 深圳市华星光电技术有限公司 一种柔性led器件及其制备方法
CN108281518B (zh) * 2018-01-30 2019-11-15 深圳市华星光电技术有限公司 一种柔性led器件及其制备方法
CN108364972A (zh) * 2018-04-03 2018-08-03 中山大学 柔性薄膜GaN基纳米柱LED阵列微显示器件及其制作方法
CN109166948A (zh) * 2018-08-17 2019-01-08 中国科学院半导体研究所 垂直金字塔结构led及其制备方法
WO2020034189A1 (zh) * 2018-08-17 2020-02-20 中国科学院半导体研究所 垂直金字塔结构led及其制备方法
CN109166948B (zh) * 2018-08-17 2021-03-26 中国科学院半导体研究所 垂直金字塔结构led及其制备方法
CN112216772A (zh) * 2020-09-07 2021-01-12 深圳远芯光路科技有限公司 一种iii族氮化物纳米线柔性发光二极管及其制备方法
CN112216772B (zh) * 2020-09-07 2022-03-08 深圳远芯光路科技有限公司 一种iii族氮化物纳米线柔性发光二极管及其制备方法
CN113410339A (zh) * 2021-06-18 2021-09-17 中科检测技术服务(重庆)有限公司 一种高稳定性纳米铜导电薄膜的制备及其应用
CN113410339B (zh) * 2021-06-18 2023-08-15 中科检测技术服务(重庆)有限公司 一种高稳定性纳米铜导电薄膜的制备及其应用

Similar Documents

Publication Publication Date Title
CN107482088A (zh) 一种超柔性氮化镓基金字塔结构半导体器件及其制备方法
JP5284564B2 (ja) 垂直方向に配列されたナノロッドおよびその配列への電気接点をつくるためのシステムおよび方法
US20230051753A1 (en) Solar cell superfine electrode transfer thin film
JP4939047B2 (ja) 垂直方向に配列されたナノロッド及びその配列への電気接点をつくるための方法
JP2582229B2 (ja) シリコンダイアグラムおよびシリコン圧力センサーの製造方法
CN108417682A (zh) 一种微型发光元件及其制作方法
CN104616837B (zh) 平面有序化的金属纳米线叠层透明导电薄膜的制备方法
CN103594539B (zh) 一种柔性多结GaAs太阳电池及其制备方法
CN104485279A (zh) 一种基于金属纳米网格的透明电极及其制备方法
JP2008135740A5 (zh)
CN104854708A (zh) 太阳能电池及其制造方法和太阳能电池模块
TW201203574A (en) Solar cell device having an air-bridge type contact
KR101027493B1 (ko) 와이어 어레이를 이용한 태양광 전지 및 그 제조 방법
CN102428569A (zh) 多结光伏电池的制造
CN106206875B (zh) 一种柔性金字塔阵列GaN基半导体发光二级管及其制作方法
Berge et al. 150-mm layer transfer for monocrystalline silicon solar cells
CN105047780B (zh) 一种并联GaN基LED芯片制备方法
CN106098807A (zh) 一种n型晶体硅太阳能电池结构及其制备方法
CN110010717A (zh) 嵌入式集成GaN微米线阵列MSM型紫外光探测器
CN107025954A (zh) 一种柔性透明电极及其制备方法
CN107799612A (zh) 太阳能电池结构及其制造方法
CN108269864A (zh) 一种柔性太阳能电池及其制备方法
CN105826408B (zh) 局部背表面场n型太阳能电池及制备方法和组件、系统
CN104201264A (zh) 一种具有高可靠性电极的红外发光二极管制作方法
TWI525642B (zh) 導電漿料及其用於製造光伏元件之用途

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20171215

RJ01 Rejection of invention patent application after publication