CN107403735A - 一种eMCP模块结构及制作方法 - Google Patents

一种eMCP模块结构及制作方法 Download PDF

Info

Publication number
CN107403735A
CN107403735A CN201610343363.4A CN201610343363A CN107403735A CN 107403735 A CN107403735 A CN 107403735A CN 201610343363 A CN201610343363 A CN 201610343363A CN 107403735 A CN107403735 A CN 107403735A
Authority
CN
China
Prior art keywords
substrate
emcp
chip
dram chip
modules
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610343363.4A
Other languages
English (en)
Inventor
胡双
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Sky Interconnect Technology Co Ltd
Original Assignee
Wuxi Sky Interconnect Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Sky Interconnect Technology Co Ltd filed Critical Wuxi Sky Interconnect Technology Co Ltd
Priority to CN201610343363.4A priority Critical patent/CN107403735A/zh
Publication of CN107403735A publication Critical patent/CN107403735A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)

Abstract

本发明公开了一种eMCP模块的制作方法，包括：对DRAM芯片进行WLCSP封装；将完成WLCSP封装的所述DRAM芯片倒装贴合在所述基板的正面。除此之外，本发明还公开了一种eMCP模块结构，包括完成WLCSP封装的DRAM芯片和设置有凹槽的基板，所述DRAM芯片的封装球倒装设置在所述基板的凹槽内。所述eMCP模块的制作方法以及eMCP模块结构，通过采用将DRAM芯片先WLCSP封装后贴片的方式，使得DRAM芯片引出的网络在第三层，而FLASH芯片的网络在第一层，这样两个芯片的信号线实现了远离，减少干扰，提高了eMCP模块的品质。

Description

一种eMCP模块结构及制作方法
技术领域
本发明涉及半导体器件封装技术领域，特别是涉及一种eMCP模块结构及制作方法。
背景技术
eMCP模块：是智能手机CPU与存储器件e MMC封装而成的智慧手机记忆体标准,可以在小体积内同时实现大容量的固态可变存储。
现有技术中eMCP模块存在的问题是：e MCP受11.5mm x 13mmx 1.3mm最小尺寸限制，容量增长不易(只能增加FLASH的数量，可以增加容量)，DRAM与FLASH芯片堆叠在一起，在设计基板走线时，信号线都分布在第一层，很容易产生讯号干扰，品质增加了不确定性，使e MCP模块往高端市场发展的难点。
发明内容
本发明的目的是提供种eMCP模块结构及制作方法，减少了信号干扰，提高了品质。
为解决上述技术问题，本发明实施例提供了一种eMCP模块的制作方法，包括：
对DRAM芯片进行WLCSP封装；
将完成WLCSP封装的所述DRAM芯片倒装贴合在所述基板的正面。
其中，所述将完成WLCSP封装的所述DRAM芯片倒装贴合在所述基板的正面，包括对所述基板的正面设置凹槽，将所述DRAM芯片的芯片球设置在所述基板的凹槽中。
其中，所述DRAM芯片的封装球的直径为0.20mm，间距为0.20mm，高度为0.20mm。
其中，所述基板为四层板，所述凹槽位于第一层板、第二层板以及所述第一层板和所述第二层板之间的PP层。
其中，所述凹槽的横截面的长度为6.4mm-6.5mm，宽度为4.8mm-5.0mm，所述凹槽的高度为0.19mm-0.20mm。
其中，所述将完成WLCSP封装的所述DRAM芯片倒装贴合在所述基板的正面，还包括对所述基板的第三层的上表面制作与所述DRAM芯片的封装球的焊盘形状匹配的焊盘，且对所述基板的第三层的焊盘进行电软金涂覆。
其中，还包括使用点胶机将所述DRAM芯片的芯片球与所述基板的凹槽之间的缝隙用底填剂填充之后烘烤固化。
其中，还包括主控芯片，所述主控芯片设置在所述DRAM芯片的正面或设置在所述基板的正面。
除此之外，本发明实施例还提供了一种eMCP模块结构，包括完成WLCSP封装的DRAM芯片和设置有凹槽的基板，所述DRAM芯片的封装球倒装设置在所述基板的凹槽内。
其中，还包括主控芯片，所述主控芯片设置在所述DRAM芯片的正面或设置在所述基板的正面。
本发明实施例所提供的eMCP模块的制作方法以及eMCP模块结构，与现有技术相比，具有以下优点：
本发明实施例提供的一种eMCP模块的制作方法，包括：
对DRAM芯片进行WLCSP封装；
将完成WLCSP封装的所述DRAM芯片倒装贴合在所述基板的正面。
除此之外，本发明实施例提供的一种eMCP模块结构，包括完成WLCSP封装的DRAM芯片和设置有凹槽的基板，所述DRAM芯片的封装球倒装设置在所述基板的凹槽内。
所述eMCP模块的制作方法以及eMCP模块结构，通过采用将DRAM芯片先WLCSP封装后在贴片的方式，使得DRAM芯片引出的网络在第三层，而FLASH芯片的网络在第一层，这样两个芯片的信号线实现了远离，减少干扰，提高了eMCP模块的品质。
综上所述，本发明实施例提供的eMCP模块的制作方法以及eMCP模块结构，过采用将DRAM芯片先WLCSP封装后在贴片的方式，提高了eMCP模块的品质。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例所提供的eMCP模块的制作方法的一种具体实施方式的步骤流程示意图；
图2为本发明实施例所提供的eMCP模块的制作方法的一种具体实施方式的步骤流程示意图；
图3为本发明实施例所提供的eMCP模块结构的一种具体实施方式的结构示意图；
图4为本发明实施例所提供的eMCP模块结构的另一种具体实施方式的结构示意图。
具体实施方式
正如背景技术部分所述，现有技术中存在的问题是：e MCP受11.5mm x 13mm x 1.3mm最小尺寸限制，容量增长不易(只能增加FLASH的数量，可以增加容量)，DRAM与FLASH芯片堆叠在一起，在设计基板走线时，信号线都分布在第一层，很容易产生讯号干扰，品质增加了不确定性，使e MCP模块往高端市场发展的难点。此专利就是为了解决讯号干扰问题。
WLCSP是圆片级芯片规模封装(Wafer Level Chip ScalePackaging)，是先在整片晶圆上进行封装和测试，然后才切割成一个个的IC颗粒。因此封装后的体积即等同IC裸晶的原尺寸。
解决讯号干扰问题，在基板LAYOUT里面，就是把LPDDR(DRAM)的芯片的信号与FLASH的信号线尽量的离的远，就可以减少干扰。因封装尺寸有限及基板的制造有限，这个在基板走线上进行优化，很难实现。
LAYOUT为基板走线布局。
基于此，本发明是时候了提供了一种eMCP模块的制作方法，包括：
对DRAM芯片进行WLCSP封装；
将完成WLCSP封装的所述DRAM芯片倒装贴合在所述基板的正面。
除此之外，本发明实施例提供的一种eMCP模块结构，包括完成WLCSP封装的DRAM芯片和设置有凹槽的基板，所述DRAM芯片的封装球倒装设置在所述基板的凹槽内。
综上所述，本发明实施例所提供的所述eMCP模块的制作方法以及eMCP模块结构，通过采用将DRAM芯片先WLCSP封装后在贴片的方式，使得DRAM芯片引出的网络在第三层，而FLASH芯片的网络在第一层，这样两个芯片的信号线实现了远离，减少干扰，提高了eMCP模块的品质。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
在以下描述中阐述了具体细节以便于充分理解本发明。但是本发明能够以多种不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广。因此本发明不受下面公开的具体实施的限制。
请参考图1-图2，图1为本发明实施例所提供的eMCP模块的制作方法的一种具体实施方式的步骤流程示意图；图2为本发明实施例所提供的eMCP模块的制作方法的一种具体实施方式的步骤流程示意图。
在一种具体方式中，所述eMCP模块的制作方法，包括：
步骤10，对DRAM芯片进行WLCSP封装；
步骤20，将完成WLCSP封装的所述DRAM芯片倒装贴合在所述基板的正面。
所述eMCP模块的制作方法以及eMCP模块结构，通过采用将DRAM芯片先WLCSP封装后在贴片的方式，使得DRAM芯片引出的网络在第三层，而FLASH芯片的网络在第一层，这样两个芯片的信号线实现了远离，减少干扰，提高了eMCP模块的品质。
而为了增加eMCP的容量，这就需要增加FLASH的数量，一般通过减少芯片的堆叠高度，在基板贴DRAM芯片的位置下方，挖一个凹槽，将DRAM芯片的封装铜球进入基板例，这样就可以降低DRAM芯片的堆叠高度，使得DRAM芯片的上方可以自由放置大容量的FlASH芯片，即所述将完成WLCSP封装的所述DRAM芯片倒装贴合在所述基板的正面，包括对所述基板的正面设置凹槽，将所述DRAM芯片的芯片球设置在所述基板的凹槽中。
通过改变e MCP的芯片堆叠结构，把DRAM芯片的WLCSP的封装技术和基板挖凹槽技术相结合，可以更好的拉短基板走线的长度，降低讯号之间的干扰，进而减小电流的损耗。
而为了更好的解决讯号干扰问题，把LPDDR(DRAM芯片)采用芯片WLCSP的封装技术(可以改变DRAM芯片的网络PAD分布，做出更有利的网络分布，便于在BGA端更好的引出信号线)，用铜球和孔相连BGA的球，这样数据传输路径短、稳定性高：采用WLCSP封装时，由于电路布线的线路短且厚，故可有效增加数据传输的频宽，减少电流耗损，提升数据传输的稳定性。
DRAM的WLCSP的芯片封装可以改变DRAM芯片球的网络定义的分布，优化网络的定义，让DRAM的芯片与BGA的球定义的更短的线进行相连接。进而优化基板的走线，线可以做到更短，只需简短的线加上孔相连即可。
DRAM的WLCSP的封装结构一般为球直径为0.2mm，球间距为0.2mm，球高约为0.2mm，把球排列在DRAM的芯片的正中心布，网络NET定制。即一般所述DRAM芯片的封装球的直径为0.20mm，间距为0.20mm，高度为0.20mm。
本发明中的基板一般为四层板，所述凹槽位于第一层板、第二层板以及所述第一层板和所述第二层板之间的PP层，把第四层、第三层以及之间的CORE材保持两个整体的铜箔层，在第三层做出PAD与DRAM的芯片球的PAD相配，并让PAD做出电软金涂覆，之所以选择软金的涂覆工艺，是因为WLCSP的间距小，如果选用OSP工艺，在封装上很容易产成短路。这里的PAD就是指焊盘。
所述凹槽的横截面的长度为6.4mm-6.5mm，宽度为4.8mm-5.0mm，所述凹槽的高度为0.19mm-0.20mm。如所述凹槽的横截面为4.8mm*6.4mm的矩形，凹槽的高度为0.19mm，这样DRAM芯片的封装铜球就会完全进入所述凹槽，在基板保证足够的机械强度的前提下，使得DRAM芯片与基板紧贴。
所述将完成WLCSP封装的所述DRAM芯片倒装贴合在所述基板的正面，所述eMCP模块的制作方法还包括，步骤20，对所述基板的第三层的上表面制作与所述DRAM芯片的封装球的焊盘形状匹配的焊盘，且对所述基板的第三层的焊盘进行电软金涂覆。
通过将DRAM的芯片球埋入基板里，可以减少上模芯片的堆叠高度，这样节约出来的空间可以多放几个FLASH芯片，增加eMCP的存储容量，同时，增加DRAM芯片的上部空间，让MD塑封也更好做。
基板和DRAM芯片完成后，可以开始所有芯片的封装生产，基板送SMT帖电子元器件，后送到DB站位，把DRAM的芯片利用倒装封装技术，正好贴在基板的凹槽中，球高与凹槽高度相等，这样DRAM的球就埋入基板里面。埋入球之间的空隙及与基板的凹槽部分的空隙，用点胶机把全部的空隙用填充剂填充起来，后烘烤固化。这样可以提升产品的可靠性。即通过使用点胶机将所述DRAM芯片的芯片球与所述基板的凹槽之间的缝隙用底填剂填充之后烘烤固化
把FLASH芯片用DAF工艺贴片在DRAM芯片的上方，可以贴一个或多个。在根据FLASH芯片的研磨的厚度，进行多个芯片的堆叠，这样可以增加整个e MCP的存储空间。
如果贴的FLASH贴1个或2个，就可以把主控芯片贴片在DRAM芯片的上方。如果贴了多个FLASH芯片，就把主控芯片贴在旁边独立的位置，这样可以节约空间位置，甚至可以放更大内存的单颗芯片(因为内存越大，相对芯片的SIZE越大)。即所述主控芯片设置在所述DRAM芯片的正面或设置在所述基板的正面。
除此之外，本发明实施例还提供了一种eMCP模块结构，如图3和图4所示，包括完成WLCSP封装的DRAM芯片2和设置有凹槽11的基板1，所述DRAM芯片2的封装球倒装设置在所述基板1的凹槽11内。
改变e MCP的芯片堆叠结构，把DRAM芯片2的WLCSP的封装技术和基板1挖凹槽11技术相结合，可以更好的拉短基板1走线的长度，降低讯号之间的干扰，进而减小电流的损耗。
为了更好的解决讯号干扰问题，把LPDDR(DRAM芯片2)采用芯片WLCSP的封装技术(可以改变DRAM芯片的网络PAD分布，做出更有利的网络分布，便于在BGA端更好的引出信号线)，用铜球和孔相连BGA的球，这样数据传输路径短、稳定性高，采用WLCSP封装时，由于电路布线的线路短且厚，故可有效增加数据传输的频宽减少电流耗损，也提升数据传输的稳定性。
DRAM芯片2的WLCSP的封装结构为球直径为0.2mm，球间距为0.2mm，球高为0.2mm。把球排列在DRAM的芯片的正中心布，网络NET定制。
DRAM的WLCSP的芯片封装可以改变DRAM芯片2球的网络定义的分布，优化网络的定义，让DRAM的芯片与BGA的球定义的更短的线进行相连接。进而优化基板1的走线，线可以做到更短，只需简短的线加上孔相连即可。
eMCP的载板基板1通常为四层板，在基板1有正面开一个横截面为4.8mm*6.4mm的凹槽11，凹槽11高度为0.19mm。在开出凹槽11的基板1面，在第四层、第三层及中间的CORE材保持两个整体的铜箔层，第一层、第二层及PP材开出4.8mm*6.4mm的凹槽11，在第三层层做出PAD与DRAM的芯片球的PAD相配，并让PAD做出电软金涂覆(选择软金的涂覆工艺，是因为WLCSP的间距小，如果选用OSP工艺，在封装上很容易产成短路。)。DRAM的芯片球埋入基板1里，可以减少上模芯片的堆叠高度，这样节约出来的空间可以多放几个FLASH芯片，增加eMCP的存储容量，同时，增加上上模的空间，让MD塑封也更好做。本发明中基本的第一层到第四层是从上到下方向依次排列的。
以上为本发明中的一种基板的层叠结构。
基板1和DRAM芯片2完成后，可以开始所有芯片的封装生产，基板1送SMT帖电子元器件，后送到DB站位，把DRAM芯片2利用倒装封装技术，正好贴在基板1的凹槽11中，球高与凹槽11高度相等，这样DRAM的球就埋入基板1里面。埋入球之间的空隙及与基板1的凹槽11部分的空隙，用点胶机把全部的空隙用填充剂填充起来，后烘烤固化，这样可以提升产品的可靠性。
把FLASH芯片用DAF工艺贴片在DRAM芯片2的上方，可以贴一个或多个。在根据FLASH芯片3的研磨的厚度，进行多个芯片的堆叠，这样可以增加整个e MCP的存储空间。如果贴的FLASH为1个或2个，就可以把主控芯片4贴片在DRAM芯片2的上方。如果贴了多个FLASH芯片3，就把主控芯片4贴在旁边独立的位置。这样可以节约空间位置，甚至可以放更大内存的单颗芯片(因为内存越大，相对芯片的SIZE越大)。即所述主控芯片4设置在所述DRAM芯片2的正面或设置在所述基板1的正面。
综上所述，本发明实施例所提供的eMCP模块的制作方法以及eMCP模块结构，通过采用将DRAM芯片先WLCSP封装后在贴片的方式，使得DRAM芯片引出的网络在第三层，而FLASH芯片的网络在第一层，这样两个芯片的信号线实现了远离，减少干扰，提高了eMCP模块的品质。
以上对本发明所提供的eMCP模块的制作方法以及eMCP模块结构进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (10)

1.一种eMCP模块的制作方法，其特征在于，包括：
对DRAM芯片进行WLCSP封装；
将完成WLCSP封装的所述DRAM芯片倒装贴合在所述基板的正面。
2.如权利要求1所述的eMCP模块的制作方法，其特征在于，所述将完成WLCSP封装的所述DRAM芯片倒装贴合在所述基板的正面，包括对所述基板的正面设置凹槽，将所述DRAM芯片的芯片球设置在所述基板的凹槽中。
3.如权利要求2所述的eMCP模块的制作方法，其特征在于，所述DRAM芯片的封装球的直径为0.20mm，间距为0.20mm，高度为0.20mm。
4.如权利要求3所述的eMCP模块的制作方法，其特征在于，所述基板为四层板，所述凹槽位于第一层板、第二层板以及所述第一层板和所述第二层板之间的PP层。
5.如权利要求4所述的eMCP模块的制作方法，其特征在于，所述凹槽的横截面的长度为6.4mm-6.5mm，宽度为4.8mm-5.0mm，所述凹槽的高度为0.19mm-0.20mm。
6.如权利要求5所述的eMCP模块的制作方法，其特征在于，所述将完成WLCSP封装的所述DRAM芯片倒装贴合在所述基板的正面，还包括对所述基板的第三层的上表面制作与所述DRAM芯片的封装球的焊盘形状匹配的焊盘，且对所述基板的第三层的焊盘进行电软金涂覆。
7.如权利要求6所述的eMCP模块的制作方法，其特征在于，还包括使用点胶机将所述DRAM芯片的芯片球与所述基板的凹槽之间的缝隙用底填剂填充之后烘烤固化。
8.如权利要求7所述的eMCP模块的制作方法，其特征在于，还包括主控芯片，所述主控芯片设置在所述DRAM芯片的正面或设置在所述基板的正面。
9.一种eMCP模块结构，其特征在于，包括完成WLCSP封装的DRAM芯片和设置有凹槽的基板，所述DRAM芯片的封装球倒装设置在所述基板的凹槽内。
10.如权利要求9所述的eMCP模块结构，其特征在于，还包括主控芯片，所述主控芯片设置在所述DRAM芯片的正面或设置在所述基板的正面。
CN201610343363.4A 2016-05-20 2016-05-20 一种eMCP模块结构及制作方法 Pending CN107403735A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610343363.4A CN107403735A (zh) 2016-05-20 2016-05-20 一种eMCP模块结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610343363.4A CN107403735A (zh) 2016-05-20 2016-05-20 一种eMCP模块结构及制作方法

Publications (1)

Publication Number Publication Date
CN107403735A true CN107403735A (zh) 2017-11-28

Family

ID=60389202

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610343363.4A Pending CN107403735A (zh) 2016-05-20 2016-05-20 一种eMCP模块结构及制作方法

Country Status (1)

Country Link
CN (1) CN107403735A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113139277A (zh) * 2021-03-30 2021-07-20 深圳佰维存储科技股份有限公司 封装结构散热优化方法、装置、可读存储介质及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960591A (zh) * 2008-03-28 2011-01-26 日本电气株式会社 半导体装置、其制造方法、印刷电路板及电子设备
CN203225249U (zh) * 2013-03-29 2013-10-02 智瑞达科技（苏州）有限公司 多晶片封装结构
CN103346131A (zh) * 2013-06-25 2013-10-09 华进半导体封装先导技术研发中心有限公司 一种细间距pop式封装结构和封装方法
CN203367360U (zh) * 2013-07-08 2013-12-25 江阴长电先进封装有限公司 一种硅基bga的圆片级芯片封装结构
CN104681544A (zh) * 2013-12-03 2015-06-03 上海北京大学微电子研究院 多芯片qfn封装结构
CN205231038U (zh) * 2015-06-26 2016-05-11 爱思开海力士有限公司 包括阶梯型基板的半导体封装

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101960591A (zh) * 2008-03-28 2011-01-26 日本电气株式会社 半导体装置、其制造方法、印刷电路板及电子设备
CN203225249U (zh) * 2013-03-29 2013-10-02 智瑞达科技（苏州）有限公司 多晶片封装结构
CN103346131A (zh) * 2013-06-25 2013-10-09 华进半导体封装先导技术研发中心有限公司 一种细间距pop式封装结构和封装方法
CN203367360U (zh) * 2013-07-08 2013-12-25 江阴长电先进封装有限公司 一种硅基bga的圆片级芯片封装结构
CN104681544A (zh) * 2013-12-03 2015-06-03 上海北京大学微电子研究院 多芯片qfn封装结构
CN205231038U (zh) * 2015-06-26 2016-05-11 爱思开海力士有限公司 包括阶梯型基板的半导体封装

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113139277A (zh) * 2021-03-30 2021-07-20 深圳佰维存储科技股份有限公司 封装结构散热优化方法、装置、可读存储介质及电子设备

Similar Documents

Publication Publication Date Title
CN110197793A (zh) 一种芯片及封装方法
CN107749411B (zh) 双面SiP的三维封装结构
US20100127363A1 (en) Very extremely thin semiconductor package
CN109300863A (zh) 半导体封装结构以及半导体封装方法
CN102790042B (zh) 半导体芯片堆叠构造
CN103119711A (zh) 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构
CN205039151U (zh) 一种堆叠型芯片封装结构
CN109585431A (zh) 一种Flash芯片堆叠的扇出封装结构及其制造方法
CN104600055A (zh) 一种指纹识别传感器件
CN107393836A (zh) 芯片封装方法及封装结构
CN107579009A (zh) 一种多芯片叠层封装结构及其制作方法
CN103594447B (zh) 封装密度大高频性能好的ic芯片堆叠封装件及制造方法
CN103250246A (zh) 具有线上膜及铜线的薄型多晶片堆迭封装件的方法及系统
CN208655635U (zh) 堆叠嵌入式封装结构
CN205723498U (zh) 多芯片的系统级晶圆级封装结构
CN107403735A (zh) 一种eMCP模块结构及制作方法
CN102446868A (zh) 一种新型双界面智能卡模块及其实现方式
CN107170731A (zh) 嵌入式基板及其制造方法
CN115832147A (zh) 一种堆叠类封装体结构、工艺及发光芯片器件
CN105161451B (zh) 半导体叠层封装方法
CN106997875A (zh) 一种PoP堆叠封装结构及其制造方法
US20080237831A1 (en) Multi-chip semiconductor package structure
CN104485291B (zh) 一种半导体叠层封装方法
CN103474363B (zh) 一种基于有机基板技术的封装工艺及封装结构
CN208674106U (zh) 半导体封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171128