CN113139277A - 封装结构散热优化方法、装置、可读存储介质及电子设备 - Google Patents
封装结构散热优化方法、装置、可读存储介质及电子设备 Download PDFInfo
- Publication number
- CN113139277A CN113139277A CN202110337921.7A CN202110337921A CN113139277A CN 113139277 A CN113139277 A CN 113139277A CN 202110337921 A CN202110337921 A CN 202110337921A CN 113139277 A CN113139277 A CN 113139277A
- Authority
- CN
- China
- Prior art keywords
- heat dissipation
- emcp
- chip
- key factors
- optimized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000017525 heat dissipation Effects 0.000 title claims abstract description 169
- 238000000034 method Methods 0.000 title claims abstract description 52
- 238000005457 optimization Methods 0.000 title claims abstract description 27
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 19
- 238000003860 storage Methods 0.000 title claims abstract description 14
- 238000004088 simulation Methods 0.000 claims abstract description 74
- 238000004458 analytical method Methods 0.000 claims abstract description 44
- 238000002474 experimental method Methods 0.000 claims abstract description 34
- 238000012360 testing method Methods 0.000 claims abstract description 25
- 238000007619 statistical method Methods 0.000 claims abstract description 17
- 238000004590 computer program Methods 0.000 claims description 13
- 238000004364 calculation method Methods 0.000 claims description 9
- 230000005855 radiation Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 5
- 239000005022 packaging material Substances 0.000 abstract description 3
- 239000000758 substrate Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 101150061095 DRAM2 gene Proteins 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000003466 welding Methods 0.000 description 4
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000000540 analysis of variance Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/20—Design optimisation, verification or simulation
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/08—Thermal analysis or thermal optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明公开了一种封装结构散热优化方法、装置、可读存储介质及电子设备，确定待优化eMCP芯片的多个散热因素，基于每个散热因素分别设置的多个水平值设置正交实验，设置正交实验只需要对少量实验组合进行仿真测试，在封装材料的导热性能没有得到很大的提升情况下，通过该方法能够减少实验组数，得到相对准确的结果；对不同的热仿真实验组合建立对应结构的eMCP三维模型，计算得到热仿真情况下每一三维模型的最高芯片温度；将所有最高芯片温度进行统计分析，获取多个散热关键因素对待优化eMCP芯片散热性能的影响的分析结果，能够降低产品在封装设计中出现的失败风险，提高封装产品的可靠性和封装效率。
Description
技术领域
本发明涉及封装结构散热优化技术领域，特别涉及一种封装结构散热优化方法、装置、可读存储介质及电子设备。
背景技术
随着智能穿戴、车载电子设备等电子产品的迅猛发展，eMCP(embedded Multi-Chip Package，嵌入式多制层封装芯片)等嵌入式芯片运用到越来越多的电子产品中，芯片单位体积内晶体管数目成倍增长，集成度越来越高，导致芯片的功耗也越来越大。但同时在追求更小体积的情况下，嵌入式芯片封装则追求更小的封装面积比，即单位面积内能够放置更多芯片，在高密度的封装下，芯片之间紧密相连，产生更大热功耗，导致电子产品的温度上升，温度在高温下会降低电子元器件的可靠性，缩短电子元器件的寿命，导致电子产品失效，因此，散热进一步制约了封装产品的集成化和小型化，散热已经成为封装设计中亟待解决的问题。
目前，在产品生产前进行芯片封装的热管理已经成为不可或缺的一部分，在使用高导热的材料的同时，通过对产品的结构参数的优化成为了管理封装产品热管理的新型方式。
结构参数的优化是有效提升封装产品散热的新途径，但是常规步骤是先设计产品结构，再进行热测试，会造成大量的人力物力浪费，耗费大量测试成本。
发明内容
本发明所要解决的技术问题是：提供一种封装结构散热优化方法、装置、可读存储介质及电子设备，能够高效地进行散热优化。
为了解决上述技术问题，本发明采用的技术方案为：
一种封装结构散热优化方法，包括步骤：
获取待优化的eMCP芯片的多个散热关键因素，根据所述多个散热关键因素及其对应的多个水平值进行正交实验，获得多组热仿真实验组合；
根据每一组所述热仿真实验组合建立对应结构的eMCP三维模型；
将每一组所述eMCP三维模型在相同环境下进行热仿真并获取每一组所述eMCP三维模型的芯片最高温度；
对获取的所有所述eMCP三维模型的芯片最高温度进行统计分析，确定所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果。
为了解决上述技术问题，本发明采用的另一种技术方案为：
一种封装结构散热优化装置，包括：
初始化模块，用于获取待优化的eMCP芯片的多个散热关键因素，根据所述多个散热关键因素及其对应的多个水平值进行正交实验，获得多组热仿真实验组合；
模型建立模块，用于根据每一组所述热仿真实验组合建立对应结构的eMCP三维模型；
数据获取模块，用于将每一组所述eMCP三维模型在相同环境下进行热仿真并获取每一组所述eMCP三维模型的芯片最高温度；
分析模块，用于对获取的所有所述eMCP三维模型的芯片最高温度进行统计分析，确定所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果。
为了解决上述技术问题，本发明采用的另一种技术方案为：
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述封装结构散热优化方法中的各个步骤。
为了解决上述技术问题，本发明采用的另一种技术方案为：
一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述封装结构散热优化方法中的各个步骤。
本发明的有益效果在于：确定待优化eMCP芯片的多个散热因素，基于每个散热因素分别设置的多个水平值设置正交实验，设置正交实验只需要对少量实验组合进行仿真测试，在封装材料的导热性能没有得到很大的提升情况下，通过该方法能够减少实验组数，得到相对准确的结果；对不同的热仿真实验组合建立对应结构的eMCP三维模型，计算得到热仿真情况下每一三维模型的最高芯片温度；将所有最高芯片温度进行统计分析，能够获取多个散热关键因素对待优化eMCP芯片散热性能的影响的分析结果，并且通过仿真提前对封装产品的散热性能进行预演，能够降低产品在封装设计中出现的失败风险，提高封装产品的可靠性和封装效率。
附图说明
图1为本发明实施例的封装结构散热优化方法的流程图；
图2为本发明实施例的封装结构散热优化装置的结构示意图；
图3为本发明实施例的一种电子设备的结构示意图；
图4为本发明实施例的封装结构散热优化方法的机箱的三维模型示意图；
图5为本发明实施例的封装结构散热优化方法的测试板的三维模型示意图；
图6为本发明实施例的封装结构散热优化方法的eMCP三维模型示意图；
图7为本发明实施例的封装结构散热优化方法的eMCP封装焊点示意图；
图8为本发明实施例的封装结构散热优化方法的标准情况的eMCP三维模型的温度仿真云图；
图9为本发明实施例的封装结构散热优化方法的多组热仿真实验组合中最优组合的温度仿真云图。
具体实施方式
为详细说明本发明的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
请参照图1，本发明实施例提供了一种封装结构散热优化方法，包括步骤：
获取待优化的eMCP芯片的多个散热关键因素，根据所述多个散热关键因素及其对应的多个水平值进行正交实验，获得多组热仿真实验组合；
根据每一组所述热仿真实验组合建立对应结构的eMCP三维模型；
将每一组所述eMCP三维模型在相同环境下进行热仿真并获取每一组所述eMCP三维模型的芯片最高温度；
对获取的所有所述eMCP三维模型的芯片最高温度进行统计分析，确定所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果。
从上述描述可知，本发明的有益效果在于：确定待优化eMCP芯片的多个散热因素，基于每个散热因素分别设置的多个水平值设置正交实验，设置正交实验只需要对少量实验组合进行仿真测试，在封装材料的导热性能没有得到很大的提升情况下，通过该方法能够减少实验组数，得到相对准确的结果；对不同的热仿真实验组合建立对应结构的eMCP三维模型，计算得到热仿真情况下每一三维模型的最高芯片温度；将所有最高芯片温度进行统计分析，能够获取多个散热关键因素对待优化eMCP芯片散热性能的影响的分析结果，并且通过仿真提前对封装产品的散热性能进行预演，能够降低产品在封装设计中出现的失败风险，提高封装产品的可靠性和封装效率。
进一步的，所述获取待优化的eMCP芯片的多个散热关键因素包括：
根据预设的置信度获取待优化的eMCP芯片对应的多个散热关键因素，基于每个所述散热关键因素生成每一个所述散热关键因素对应的多个水平值；
根据所述多个散热关键因素及其对应的多个水平值进行正交实验，获得多组热仿真实验组合包括：
根据每一个所述散热关键因素及其对应的多个水平值生成对应的正交表，根据所述正交表进行正交实验，获得多组热仿真实验组合。
由上述描述可知，根据预设置信度能够得到对应个数的散热关键因素，可以不对散热性能影响较小的因素进行分析，并且对每个散热关键因素选取对应个数的水平值，进行正交实验，能够得到较少组数并且又有效的仿真实验组合，从而实现高效可靠的散热优化。
进一步的，所述根据每一组所述热仿真实验组合建立对应结构的eMCP三维模型包括：
建立热测试机箱对应的三维模型，在所述热测试机箱的三维模型中设置测试板；
将所述eMCP三维模型设置在所述测试板上进行测试。
由上述描述可知，建立热测试机箱的三维模型，将eMCP三维模型设置在热测试机箱的三维模型的测试板中进行仿真，能够更好地模拟eMCP三维模型的真实运行环境，从而更准确地获得仿真数据。
进一步的，所述将每一组所述eMCP三维模型在相同环境下进行热仿真并获取每一组所述eMCP三维模型的芯片最高温度包括：
对每一组所述eMCP三维模型进行网格划分，在仿真环境温度、辐射类型和迭代步数相同的条件下，对每一所述eMCP三维模型的所有网格施加对应的热载荷；
当每一组所述eMCP三维模型的温度稳定后，获取每一组所述eMCP三维模型的温度云图；
根据所述温度云图获取每一组所述eMCP三维模型的芯片最高温度。
由上述描述可知，将每一组三维模型放置在相同的环境中进行仿真，并对eMCP三维模型进行网格划分，能够对每一网格均匀施加对应的热载荷，保证仿真实验的真实性，从而更准确地获得仿真实验的结果数据。
进一步的，所述对获取的所有所述eMCP三维模型的芯片最高温度进行统计分析，确定所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果包括：
将所有所述eMCP三维模型的芯片最高温度输入到所述正交表，对所述正交表进行方差分析，确定显著影响所述待优化的eMCP芯片封装散热性能的散热关键因素。
由上述描述可知，对所有eMCP三维模型的芯片的最高温度进行方差分析，能够计算出显著影响待优化的eMCP芯片封装散热性能的散热关键因素，以便后续对待优化的eMCP芯片进行优化。
进一步的，确定所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果之后，包括：
对所有所述eMCP三维模型进行极差分析，确定所述多个散热关键因素之间的主次关系。
由上述描述可知，对所有eMCP三维模型进行极差分析，能够获取各散热关键因素之间的主次关系，有利于对待优化的eMCP芯片进行优化。
进一步的，确定所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果之后，包括：
根据所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果，获取所述多个散热关键因素对应的最优水平值；
根据所述多个散热关键因素对应的最优水平值建立最优eMCP芯片三维模型。
由上述描述可知，根据统计分析的分析结果，能够得到多个散热关键因素对应的最优水平值，并基于多个散热关键因素对应的最优水平值建立最优的三维模型，从而高效地实现eMCP芯片的优化。
请参照图2，本发明另一实施例提供了一种封装结构散热优化装置，包括：
初始化模块，用于获取待优化的eMCP芯片的多个散热关键因素，根据所述多个散热关键因素及其对应的多个水平值进行正交实验，获得多组热仿真实验组合；
模型建立模块，用于根据每一组所述热仿真实验组合建立对应结构的eMCP三维模型；
数据获取模块，用于将每一组所述eMCP三维模型在相同环境下进行热仿真并获取每一组所述eMCP三维模型的芯片最高温度；
分析模块，用于对获取的所有所述eMCP三维模型的芯片最高温度进行统计分析，确定所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果。
本发明另一实施例提供了一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述封装结构散热优化方法中的各个步骤。
请参照图3，本发明另一实施例提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述封装结构散热优化方法中的各个步骤。
本发明上述封装结构散热优化方法、装置、可读存储介质及电子设备，能够适用于微电子封装结构(各种嵌入式芯片等)中的散热优化，比如：eMCP芯片的散热优化，以下通过具体实施方式进行说明：
实施例一
请参照图1，一种封装结构散热优化方法，包括步骤：
S1、获取待优化的eMCP芯片的多个散热关键因素，根据所述多个散热关键因素及其对应的多个水平值进行正交实验，获得多组热仿真实验组合；
其中，所述获取待优化的eMCP芯片的多个散热关键因素包括：
根据预设的置信度获取待优化的eMCP芯片对应的多个散热关键因素，基于每个所述散热关键因素生成每一个所述散热关键因素对应的多个水平值；
具体的，在本实施例中，选取的置信度为90％时，对eMCP芯片温度有显著影响的有四个散热关键因素，分别为塑封厚度，芯片厚度，垫层厚度，基板厚度，并分别对每个散热关键因素生成四个水平值，请参照表1；
表1关键因素水平值表
其中，根据所述多个散热关键因素及其对应的多个水平值进行正交实验，获得多组热仿真实验组合包括：
根据每一个所述散热关键因素及其对应的多个水平值生成对应的正交表，根据所述正交表进行正交实验，获得多组热仿真实验组合；
具体的，在本实施例中，请参照表2，将四个散热关键因素和每个散热关键因素对应的水平输入正交表中，得到16组热仿真实验组合；
表2各组热仿真实验表
S2、根据每一组所述热仿真实验组合建立对应结构的eMCP三维模型；
其中，建立热测试机箱对应的三维模型，在所述热测试机箱的三维模型中设置测试板；
将所述eMCP三维模型设置在所述测试板上进行测试；
具体的，请参照图4，建立JEDEC标准热测试机箱三维模型，其中机柜尺寸为30.48mm×30.48mm×30.48mm，机柜厚为3.15mm，材料为Al(铝)，导热系数为308w/mK；
请参照图5，测试板的尺寸为114.3mm×76.2mm×1.6mm，材料的等级为FR4，设置正交各项异性(Othotropic)导热系数，导热系数为kxy＝22.3w/mK，kz＝0.3822.3w/mK，机架的尺寸为190mmx170mmx12.5mm，导热系数为0.2w/mK；
S3、将每一组所述eMCP三维模型在相同环境下进行热仿真并获取每一组所述eMCP三维模型的芯片最高温度；
其中，对每一组所述eMCP三维模型进行网格划分，在仿真环境温度、辐射类型和迭代步数相同的条件下，对每一所述eMCP三维模型的所有网格施加对应的热载荷；
当每一组所述eMCP三维模型的温度稳定后，获取每一组所述eMCP三维模型的温度云图；
根据所述温度云图获取每一组所述eMCP三维模型的芯片最高温度；
其中，先需要建立标准情况的eMCP三维模型并得到芯片最高温度，具体的，请参照图6和图7，在本实施例中，标准情况的eMCP的焊点位于基板下方，焊点直径为0.25mm，数量为136个，焊点之间的间距为0.5mm；基板的尺寸为10mm×10mm×0.26mm，导热系数为0.45w/mK；在基板上有设置电容1和电容2，电容1与电容2的尺寸均为0.3mm×0.5mm×0.3mm，材质为Ltcc(Low Temperature Co-fired Ceramic，低温共烧陶瓷)，导热系数为160w/mK；在基板上依次放置垫层1、Dram1芯片、垫层2和Dram2芯片，厚度分别为0.02mm、0.1mm、0.06mm、0.1mm，并且长宽尺寸均为7.756mm×8.889mm，在Dram2芯片正上方依次放置有垫层3与Flash芯片，垫层3与Flash芯片的厚度分别为0.02mm和0.1mm，且长宽尺寸均为6.39mm×8.337mm；在Dram2芯片旁设置垫层4和control芯片、垫层5和Dummy芯片，其中垫层4和垫层5的厚度均为0.02mm，control芯片与Dummy芯片厚度均为0.1mm；Dram1芯片、Dram2芯片、Control芯片和Flash芯片的材质均为Si(硅)，导热系数为160w/mK，满载情况下发热功率分别为0.4581w、0.4581w、1.905w、0.231w；
对标准情况的eMCP三维模型进行热仿真，设置机箱三维模型的边界条件为自然对流，设置热辐射的流动方式为层流，辐射类型为DO辐射模型，环境温度为25℃，将建立好的每个三维模型进行网格划分，并施加相应的热载荷，设置好迭代步数后进行仿真计算，直至仿真收敛且温度稳定后，请参照图8，得到标准情况的eMCP三维模型的温度云图，此时eMCP中模型最高温度为148.641℃；
将16组热仿真实验组合的四个散热关键因素代入eMCP三维模型中，得到对应的eMCP三维模型，并且16组三维模型的热仿真条件设置与标准情况的eMCP三维模型的热仿真条件相同，得到的16组三维模型最高温度；
S4、对获取的所有所述eMCP三维模型的芯片最高温度进行统计分析，确定所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果；
其中，确定所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果之后，包括：
根据所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果，获取所述多个散热关键因素对应的最优水平值；
根据所述多个散热关键因素对应的最优水平值建立最优eMCP芯片三维模型；
具体的，请参照表2和图9，16组仿真实验中最优的仿真实验为实验7，实验7的最高温度为143.274℃，使用最优的仿真实验的三维模型和标准情况下的eMCP芯片三维模型进行比较，并对其他的仿真实验进行统计分析，能够通过实验了解影响散热性能的关键因素，能获得在各因素确定范围内的最优组合，为产品设计提供更有效的解决方案，提前对产品进行预研，缩短产品的上市时间，降低工艺的试错成本。
实施例二
本实施例与实施例一的不同在于，进一步限定了对最高温度的统计分析方法：
其中，所述对获取的所有所述eMCP三维模型的芯片最高温度进行统计分析，确定所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果包括：
将所有所述eMCP三维模型的芯片最高温度输入到所述正交表，对所述正交表进行方差分析，确定显著影响所述待优化的eMCP芯片封装散热性能的散热关键因素；
具体的，请参照表3，对所有eMCP三维模型的芯片最高温度进行方差分析，能够得到影响芯片最高温度的显著影响因子是芯片厚度是显著影响的因子，芯片厚度的F值大于临界值；
表3方差分析结果表
| 因素 | 偏差平方和 | 自由度 | F比 | F临界值 | 显著性 |
| 芯片厚度 | 2475.084 | 3 | 20.870 | 9.280 | 显著 |
| 基板厚度 | 298.240 | 3 | 2.515 | 9.280 | |
| 垫层厚度 | 165.885 | 3 | 1.399 | 9.280 | |
| 塑封厚度 | 142.011 | 3 | 1.197 | 9.280 | |
| 误差 | 118.59 | 3 |
其中，确定所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果之后，包括：
对所有所述eMCP三维模型进行极差分析，确定所述多个散热关键因素之间的主次关系；
具体的，请参照表4，通过对所有eMCP三维模型进行极差分析，得到了封装产品的关键因素的主次关系及排序，各散热关键因素按极差由大到小的顺序为：芯片厚度>垫层厚度>塑封厚度>基板厚度；
表4极差分析结果表
| 水平均值 | 芯片厚度 | 基板厚度 | 垫层厚度 | 塑封厚度 |
| 均值1 | 183.046 | 166.43 | 155.081 | 163.293 |
| 均值2 | 159.654 | 162.258 | 163.204 | 157.154 |
| 均值3 | 152.806 | 159.577 | 163.040 | 165.154 |
| 均值4 | 152.735 | 159.976 | 166.916 | 162.639 |
| 极差R | 30.311 | 6.853 | 11.835 | 8 |
| 极差排序 | 1 | 4 | 2 | 3 |
结合方差分析和极差分析的分析结果可知，在本实施例中芯片厚度是影响eMCP封装产品的散热性能最关键的因素，其次是基板厚度，垫层厚度，塑封厚度，在后续的封装设计中，芯片厚度设计尤为重要，从而提高eMCP的散热性能和产品的可靠性。
实施例三
请参照图2，一种封装结构散热优化装置，包括：
初始化模块，用于获取待优化的eMCP芯片的多个散热关键因素，根据所述多个散热关键因素及其对应的多个水平值进行正交实验，获得多组热仿真实验组合；
模型建立模块，用于根据每一组所述热仿真实验组合建立对应结构的eMCP三维模型；
数据获取模块，用于将每一组所述eMCP三维模型在相同环境下进行热仿真并获取每一组所述eMCP三维模型的芯片最高温度；
分析模块，用于对获取的所有所述eMCP三维模型的芯片最高温度进行统计分析，确定所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果。
实施例四
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述实施例一或实施例二中的一种封装结构散热优化方法中的各个步骤。
实施例五
请参照图3，一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述实施例一或实施例二中的一种封装结构散热优化方法中的各个步骤。
综上所述，本发明提供的一种封装结构散热优化方法、装置、可读存储介质及电子设备，确定待优化eMCP芯片的多个散热因素，基于每个散热因素分别设置的多个水平值进行正交实验，设置正交实验只需要对少量实验组合进行仿真测试，在封装材料的导热性能没有得到很大的提升情况下，通过该方法能够减少实验组数，得到相对准确的结果；对不同的热仿真实验组合建立对应结构的eMCP三维模型，计算得到热仿真情况下每一三维模型的最高芯片温度；建立标准情况下的eMCP三维模型并获取其最高芯片温度，选取多组热仿真实验组合中最优的最高芯片温度，并将所有最高芯片温度进行方差分析和极差分析，能够获取多个散热关键因素的主次关系及关键性排序，能够基于排序针对影响最显著的散热关键因素进行改进，并且通过仿真提前对封装产品的散热性能进行预演，能够降低产品在封装设计中出现的失败风险，提高封装产品的可靠性和封装效率。
在本申请所提供的上述实施例中，应该理解到，所揭露的方法、装置、计算机可读存储介质以及电子设备，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个组件或模块可以结合或者可以集成到另一个装置，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或组件或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的组件可以是或者也可以不是物理上分开的，作为组件显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部组件来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个组件单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。
所述集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
需要说明的是，对于前述的各方法实施例，为了简便描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本发明并不受所描述的动作顺序的限制，因为依据本发明，某些步骤可以采用其它顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于优选实施例，所涉及的动作和模块并不一定都是本发明所必须的。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其它实施例的相关描述。
以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本发明的专利保护范围内。
Claims (10)
1.一种封装结构散热优化方法，其特征在于，包括步骤：
获取待优化的eMCP芯片的多个散热关键因素，根据所述多个散热关键因素及其对应的多个水平值进行正交实验，获得多组热仿真实验组合；
根据每一组所述热仿真实验组合建立对应结构的eMCP三维模型；
将每一组所述eMCP三维模型在相同环境下进行热仿真并获取每一组所述eMCP三维模型的芯片最高温度；
对获取的所有所述eMCP三维模型的芯片最高温度进行统计分析，确定所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果。
2.根据权利要求1所述的一种封装结构散热优化方法，其特征在于，所述获取待优化的eMCP芯片的多个散热关键因素包括：
根据预设的置信度获取待优化的eMCP芯片对应的多个散热关键因素，基于每个所述散热关键因素生成每一个所述散热关键因素对应的多个水平值；
根据所述多个散热关键因素及其对应的多个水平值进行正交实验，获得多组热仿真实验组合包括：
根据每一个所述散热关键因素及其对应的多个水平值生成对应的正交表，根据所述正交表进行正交实验，获得多组热仿真实验组合。
3.根据权利要求1所述的一种封装结构散热优化方法，其特征在于，所述根据每一组所述热仿真实验组合建立对应结构的eMCP三维模型包括：
建立热测试机箱对应的三维模型，在所述热测试机箱的三维模型中设置测试板；
将所述eMCP三维模型设置在所述测试板上进行测试。
4.根据权利要求1所述的一种封装结构散热优化方法，其特征在于，所述将每一组所述eMCP三维模型在相同环境下进行热仿真并获取每一组所述eMCP三维模型的芯片最高温度包括：
对每一组所述eMCP三维模型进行网格划分，在仿真环境温度、辐射类型和迭代步数相同的条件下，对每一所述eMCP三维模型的所有网格施加对应的热载荷；
当每一组所述eMCP三维模型的温度稳定后，获取每一组所述eMCP三维模型的温度云图；
根据所述温度云图获取每一组所述eMCP三维模型的芯片最高温度。
5.根据权利要求2所述的一种封装结构散热优化方法，其特征在于，所述对获取的所有所述eMCP三维模型的芯片最高温度进行统计分析，确定所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果包括：
将所有所述eMCP三维模型的芯片最高温度输入到所述正交表，对所述正交表进行方差分析，确定显著影响所述待优化的eMCP芯片封装散热性能的散热关键因素。
6.根据权利要求1所述的一种封装结构散热优化方法，其特征在于，确定所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果之后，包括：
对所有所述eMCP三维模型进行极差分析，确定所述多个散热关键因素之间的主次关系。
7.根据权利要求1至6中任一项所述的一种封装结构散热优化方法，其特征在于，确定所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果之后，包括：
根据所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果，获取所述多个散热关键因素对应的最优水平值；
根据所述多个散热关键因素对应的最优水平值建立最优eMCP芯片三维模型。
8.一种封装结构散热优化装置，其特征在于，包括：
初始化模块，用于获取待优化的eMCP芯片的多个散热关键因素，根据所述多个散热关键因素及其对应的多个水平值进行正交实验，获得多组热仿真实验组合；
模型建立模块，用于根据每一组所述热仿真实验组合建立对应结构的eMCP三维模型；
数据获取模块，用于将每一组所述eMCP三维模型在相同环境下进行热仿真并获取每一组所述eMCP三维模型的芯片最高温度；
分析模块，用于对获取的所有所述eMCP三维模型的芯片最高温度进行统计分析，确定所述多个散热关键因素对所述待优化的eMCP芯片散热性能的影响的分析结果。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1-7任意一项所述的封装结构散热优化方法中的各个步骤。
10.一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求1-7任意一项所述的封装结构散热优化方法中的各个步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110337921.7A CN113139277A (zh) | 2021-03-30 | 2021-03-30 | 封装结构散热优化方法、装置、可读存储介质及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110337921.7A CN113139277A (zh) | 2021-03-30 | 2021-03-30 | 封装结构散热优化方法、装置、可读存储介质及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113139277A true CN113139277A (zh) | 2021-07-20 |
Family
ID=76810097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110337921.7A Pending CN113139277A (zh) | 2021-03-30 | 2021-03-30 | 封装结构散热优化方法、装置、可读存储介质及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113139277A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115828650A (zh) * | 2023-02-24 | 2023-03-21 | 广东仁懋电子有限公司 | 一种用于实现氮化镓的电路高频封装方法及系统 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201788960U (zh) * | 2010-08-10 | 2011-04-06 | 深圳市国人射频通信有限公司 | 一种半导体电子元器件的散热结构 |
| CN104282578A (zh) * | 2013-07-01 | 2015-01-14 | 群丰科技股份有限公司 | 内嵌式封装体工艺及其结构 |
| US20170255389A1 (en) * | 2016-03-02 | 2017-09-07 | Phison Electronics Corp. | Data transmitting method, memory control circuit unit and memory storage device |
| CN107403735A (zh) * | 2016-05-20 | 2017-11-28 | 无锡天芯互联科技有限公司 | 一种eMCP模块结构及制作方法 |
| CN109002644A (zh) * | 2018-08-10 | 2018-12-14 | 桂林电子科技大学 | 一种多芯片组件微流道散热结构的优化方法 |
| CN109063298A (zh) * | 2018-07-23 | 2018-12-21 | 桂林电子科技大学 | 一种提高微流道散热性能的结构参数优化方法 |
| CN109522649A (zh) * | 2018-11-16 | 2019-03-26 | 西安电子科技大学 | 基于正交试验的硅通孔tsv阵列温度优化方法 |
| US10409358B1 (en) * | 2016-04-29 | 2019-09-10 | Ansys, Inc. | Multi-chip module package compact thermal models |
| CN110414158A (zh) * | 2019-07-31 | 2019-11-05 | 南京邮电大学 | 一种叠层芯片热性能优化方法 |
| CN110941911A (zh) * | 2019-12-04 | 2020-03-31 | 西南交通大学 | 一种基于正交试验法的锂离子电池的散热仿真优化方法 |
| CN211297484U (zh) * | 2019-12-16 | 2020-08-18 | 天津光电通信技术有限公司 | 一种基于散热仿真的正交机箱 |
| CN111696958A (zh) * | 2019-03-13 | 2020-09-22 | 三星电子株式会社 | 层叠封装件以及包括该层叠封装件的封装件连接系统 |
| CN111814295A (zh) * | 2020-04-21 | 2020-10-23 | 北京电子工程总体研究所 | 热仿真模型的验证方法、系统、计算机设备及存储介质 |
| US20200357777A1 (en) * | 2019-05-09 | 2020-11-12 | Samsung Electro-Mechanics Co., Ltd. | Package-on-package and package connection system comprising the same |
-
2021
- 2021-03-30 CN CN202110337921.7A patent/CN113139277A/zh active Pending
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN201788960U (zh) * | 2010-08-10 | 2011-04-06 | 深圳市国人射频通信有限公司 | 一种半导体电子元器件的散热结构 |
| CN104282578A (zh) * | 2013-07-01 | 2015-01-14 | 群丰科技股份有限公司 | 内嵌式封装体工艺及其结构 |
| US20170255389A1 (en) * | 2016-03-02 | 2017-09-07 | Phison Electronics Corp. | Data transmitting method, memory control circuit unit and memory storage device |
| US10409358B1 (en) * | 2016-04-29 | 2019-09-10 | Ansys, Inc. | Multi-chip module package compact thermal models |
| CN107403735A (zh) * | 2016-05-20 | 2017-11-28 | 无锡天芯互联科技有限公司 | 一种eMCP模块结构及制作方法 |
| CN109063298A (zh) * | 2018-07-23 | 2018-12-21 | 桂林电子科技大学 | 一种提高微流道散热性能的结构参数优化方法 |
| CN109002644A (zh) * | 2018-08-10 | 2018-12-14 | 桂林电子科技大学 | 一种多芯片组件微流道散热结构的优化方法 |
| CN109522649A (zh) * | 2018-11-16 | 2019-03-26 | 西安电子科技大学 | 基于正交试验的硅通孔tsv阵列温度优化方法 |
| CN111696958A (zh) * | 2019-03-13 | 2020-09-22 | 三星电子株式会社 | 层叠封装件以及包括该层叠封装件的封装件连接系统 |
| US20200357777A1 (en) * | 2019-05-09 | 2020-11-12 | Samsung Electro-Mechanics Co., Ltd. | Package-on-package and package connection system comprising the same |
| CN110414158A (zh) * | 2019-07-31 | 2019-11-05 | 南京邮电大学 | 一种叠层芯片热性能优化方法 |
| CN110941911A (zh) * | 2019-12-04 | 2020-03-31 | 西南交通大学 | 一种基于正交试验法的锂离子电池的散热仿真优化方法 |
| CN211297484U (zh) * | 2019-12-16 | 2020-08-18 | 天津光电通信技术有限公司 | 一种基于散热仿真的正交机箱 |
| CN111814295A (zh) * | 2020-04-21 | 2020-10-23 | 北京电子工程总体研究所 | 热仿真模型的验证方法、系统、计算机设备及存储介质 |
Non-Patent Citations (1)
| Title |
|---|
| 张钊;李林林;郑朴;赵举;: "芯片水冷式微通道散热器的优化设计", 制冷与空调, no. 05 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115828650A (zh) * | 2023-02-24 | 2023-03-21 | 广东仁懋电子有限公司 | 一种用于实现氮化镓的电路高频封装方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Codecasa et al. | Compact dynamic modeling for fast simulation of nonlinear heat conduction in ultra-thin chip stacking technology | |
| CN113139277A (zh) | 封装结构散热优化方法、装置、可读存储介质及电子设备 | |
| CN113591425B (zh) | 一种射频功放芯片异构微封装方法 | |
| Monier-Vinard et al. | Experimental Characterization of MOR-based and Delphi-like BCI DCTMs | |
| US10409358B1 (en) | Multi-chip module package compact thermal models | |
| Zhang et al. | Thermal characterization of stacked-die packages | |
| Codecasa et al. | Thermal resistance and impedance calculator (TRIC) | |
| CN109740298B (zh) | 一种系统级封装芯片的结温预测方法 | |
| CN113408110A (zh) | 焊点温度的预测方法、装置、可读存储介质及电子设备 | |
| US8412497B1 (en) | Predicting simultaneous switching output noise of an integrated circuit | |
| Xie et al. | Simulation of power delivery networks with Joule heating effects for 3D integration | |
| CN112613188B (zh) | 基于等效包含法的半导体器件热结构仿真分析方法和装置 | |
| Xie et al. | 3D transient thermal solver using non-conformal domain decomposition approach | |
| Zhang et al. | Transient thermal analysis for M. 2 SSD thermal throttling: Detailed CFD model vs network-based model | |
| Codecasa et al. | 3-D thermal models calibration by parametric dynamic compact thermal models | |
| Asghari | PCB thermal via optimization using design of experiments | |
| Lee et al. | Hierarchical placement for power hybrid circuits under reliability and wireability constraints | |
| Martin et al. | Luminaire Digital Design Flow with Delphi4LED LEDs Multi-Domain Compact Model | |
| CN109063318B (zh) | 基于建模仿真的SiP器件电源完整性评价方法和装置 | |
| Petrosyants et al. | Quasi—3D approach for BGA package thermal modeling | |
| Aissia et al. | Thermal Reduced Order Model for an Electronic Power Module | |
| Qi | Performance analysis of avionics devices based on electro-thermal-stress multi-physics coupling under immersion cooling | |
| Michael et al. | Electro-Thermal Analysis of Integrated Circuits Using Coupling of SPICE and COMSOL | |
| CN116542073A (zh) | 一种光组件封装散热设计的仿真优化方法 | |
| Peng et al. | Thermal Modeling of Monolithic 3D ICs |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 518000 floors 1-3 and 4 of buildings 4 and 8, zone 2, Zhongguan honghualing Industrial South Zone, No. 1213 Liuxian Avenue, Pingshan community, Taoyuan Street, Nanshan District, Shenzhen, Guangdong Applicant after: BIWIN STORAGE TECHNOLOGY Co.,Ltd. Address before: 518000 1st, 2nd, 4th and 5th floors of No.4 factory building, tongfuyu industrial town, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province Applicant before: BIWIN STORAGE TECHNOLOGY Co.,Ltd. |