CN107394581A - 用于制造半导体芯片的方法和半导体芯片 - Google Patents

用于制造半导体芯片的方法和半导体芯片 Download PDF

Info

Publication number
CN107394581A
CN107394581A CN201710339165.5A CN201710339165A CN107394581A CN 107394581 A CN107394581 A CN 107394581A CN 201710339165 A CN201710339165 A CN 201710339165A CN 107394581 A CN107394581 A CN 107394581A
Authority
CN
China
Prior art keywords
layer
growth
temperature profile
profile construction
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710339165.5A
Other languages
English (en)
Inventor
克里斯托夫·艾希勒
安德烈·佐默斯
哈拉尔德·柯尼希
贝恩哈德·施托耶茨
安德烈亚斯·莱夫勒
艾尔弗雷德·莱尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Priority to CN202111134840.3A priority Critical patent/CN113991426A/zh
Publication of CN107394581A publication Critical patent/CN107394581A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02647—Lateral overgrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76264—SOI together with lateral isolation, e.g. using local oxidation of silicon, or dielectric or polycristalline material refilled trench or air gap isolation regions, e.g. completely isolated semiconductor islands
    • H01L21/76272—Vertical isolation by lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/025—Physical imperfections, e.g. particular concentration or distribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2218—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
    • H01S5/222—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties having a refractive index lower than that of the cladding layers or outer guiding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/18—Semiconductor lasers with special structural design for influencing the near- or far-field
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2304/00—Special growth methods for semiconductor lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2068—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by radiation treatment or annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2077—Methods of obtaining the confinement using lateral bandgap control during growth, e.g. selective growth, mask induced
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/223—Buried stripe structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

提出一种用于制造半导体芯片(100)的方法，其中在用于生长第一半导体层(1)的生长工艺期间，沿着生长的第一半导体层(1)的至少一个延伸方向产生不均匀的横向温度分布，使得建立第一半导体层(1)的材料组成的横向变化。此外，提出一种半导体芯片(100)。

Description

用于制造半导体芯片的方法和半导体芯片
相关申请的交叉引用
本申请要求德国专利申请10 2016 108 893.5的优先权，其公开内容通过参引结合于此。
技术领域
提出一种用于制造半导体芯片的方法和一种半导体芯片。尤其，半导体芯片能够构成为光电子半导体芯片，例如发光半导体芯片，例如发光二极管芯片或激光二极管芯片或探测光的半导体芯片。
背景技术
例如在半导体激光二极管中，性能在很大程度上受光在共振器中的导引影响。例如在所谓的氧化物条形激光器中，光导引通过收益导引(Gewinnführung)实现，然而这尤其对于窄的脊部宽度而言能够引起激光器模式的高的损失。此外，例如脊形波导激光二极管广泛传播，其中通过在半导体中刻蚀阶梯产生称作为脊形或肋形波导(“ridgewaveguide”)的波导结构，通过所述波导结构，由于通过脊部引起的折射率突变，通过折射率导引来导引光学模式。然而脊部刻蚀工艺是非常耗费的且是高成本的。
用于在GaAs和InP材料体系中实现折射率导引的一个替选的方案在于通过植入将有源区域的量子膜混匀，然而这例如在InAlGaN材料体系中是非常困难的。此外，通过植入能够出现晶体损坏，所述晶体损坏引起增强的激光器老化。另一方案在于多级的外延，其中在多个外延步骤和位于其之间的芯片处理步骤中产生各个层。该方案也是非常耗费的并且是昂贵的，并且此外在InAlGaN材料体系中迄今为止无法以好的材料质量实现。
发明内容
特定的实施方式的至少一个目的是：提出一种用于制造半导体芯片的方法。特定的实施方式的至少另一个目的是：提出一种半导体芯片。
所述目的通过一种用于制造半导体芯片的方法来实现，其中在用于生长第一半导体层的生长工艺期间，沿着生长的所述第一半导体层的至少一个延伸方向产生不均匀的横向温度分布，使得建立所述第一半导体层的材料组成的横向变化；所述目的还通过一种借助于根据本发明的方法制造的半导体芯片来实现，所述半导体芯片具有第一半导体层，所述第一半导体层沿着至少一个延伸方向具有材料组成的通过在生长工艺期间横向变化的温度分布引起的横向变化。设备的和方法的有利的实施方式和改进方案的特征在于本文中并且还从下面的描述和附图中得到。
根据至少一个实施方式，在用于制造半导体芯片的方法中，生长至少一个第一半导体层。第一半导体层尤其能够是具有多个半导体层的半导体层序列的一部分。
根据至少一个实施方式，半导体芯片具有至少一个第一半导体层。第一半导体层尤其能够是半导体层序列的一部分。
之前和随后描述的实施方式同样涉及用于制造半导体芯片的方法以及涉及半导体芯片。
半导体芯片例如能够构成为光电子半导体芯片，即构成为发射光的或探测光的半导体芯片，例如构成为发光二极管芯片、激光二极管芯片或光电二极管芯片。此外，对光电子功能替选地或附加地，半导体芯片也能够具有电子功能，并且例如构成为晶体管或构成为其他电子功率器件。即使下面的描述主要涉及光电子半导体芯片并且在此尤其涉及发光半导体芯片，半导体芯片的和用于制造半导体芯片的方法的下面所描述的实施方式也适用于其他的、尤其也非光电子地构成的半导体芯片。
半导体层序列尤其能够构成为外延层序列，即构成为外延生长的半导体层序列。在此，半导体层序列例如能够基于InAlGaN构成。基于InAlGaN的半导体层序列尤其包括如下半导体层序列：在所述半导体层序列中，外延制造的半导体层序列通常具有由不同的单层构成的层序列，所述半导体层序列包含至少一个单层，所述单层具有出自III-V族化合物半导体材料体系InxAlyGa1-x-yN的材料，其中0≤x≤1，0≤y≤1并且x+y≤1。尤其，第一半导体层能够基于这种材料。具有至少一个基于InAlGaN的有源层作为发光半导体芯片的一部分的半导体层序列例如能够优选发射在紫外的至绿色的波长范围中的电磁辐射。
替选地或附加地，半导体层序列也能够基于InAlGaP，也就是说，半导体层序列能够具有不同的单层，其中至少一个单层，例如第一半导体层具有出自III-V族化合物半导体材料体系InxAlyGa1-x-yP的材料，其中0≤x≤1，0≤y≤1并且x+y≤1。具有至少一个基于InAlGaP的有源层作为发光半导体芯片的一部分的半导体层序列例如能够优选发射具有一个或多个在绿色至红色的波长范围中的光谱分量的电磁辐射。
替选地或附加地，半导体层序列也能够具有其他III-V族化合物半导体材料体系，例如基于InAlGaAs的材料，或具有II-VI族化合物半导体材料体系。尤其，发光半导体芯片的具有基于InAlGaAs材料的有源层能够适合于发射具有一个或多个在红色的至红外的波长范围中的光谱分量的电磁辐射。II-VI族化合物半导体材料能够具有至少一个第二主族中的元素，例如Be、Mg、Ca、Sr，和第六主族中的元素，例如O、S、Se。尤其，II-VI族化合物半导体材料包括二元的、三元的或四元的化合物，所述化合物包括第二主族中的至少一个元素和第六主族中的至少一个元素。这种二元的、三元的或四元的化合物还能够例如具有一种或多种掺杂物以及附加的组成部分。例如，该II/VI族化合物半导体材料包括：ZnO、ZnMgO、CdS、ZnCdS、MgBeO。
第一半导体层和尤其具有第一半导体层的半导体层序列能够在衬底上生长，所述衬底在此和在下文中也能够称作生长衬底。在此，衬底能够包括半导体材料，例如上述化合物半导体材料体系，或其他允许外延沉积的材料。尤其，衬底能够包括蓝宝石、GaAs、GaP、GaN、InP、SiC、Si和/或Ge或由这些材料构成。
构成为光电子半导体芯片的半导体芯片的半导体层序列能够例如具有常规的pn结、双异质结构、单量子阱结构(SQW结构)或多量子阱结构(MQW结构)作为有源层，以产生光或探测光。半导体层序列除了有源层以外能够包括其他的功能层和功能区域，例如p掺杂的或n掺杂的载流子传输层，即电子或空穴传输层；未掺杂的或p掺杂的或n掺杂的约束层、熔覆层或波导层、阻挡层、平坦化层、缓冲层、保护层和/或电极及其组合。尤其，第一半导体层能够至少是波导层的和/或有源层的一部分或者是这种层。此外，第一半导体层也能够是半导体层序列的其他功能层的一部分或是这种层。例如，第一半导体层能够由一个层构成。此外也可行的是：第一半导体层具有多个层或由多个层构成。
此外，附加的层，例如缓冲层、阻挡层和/或保护层也能够垂直于半导体层序列的生长方向例如围绕半导体层序列设置，即例如设置在半导体层序列的侧面上。
第一半导体层和尤其具有第一半导体层的半导体层序列能够借助于外延法，例如借助于金属有机气相外延(MOVPE)或分子束外延(MBE)在生长衬底上生长并且此外设有电接触部。在此，第一半导体层的和尤其具有第一半导体层的半导体层序列的在下面详细描述的制造能够特别优选地在晶片复合件中进行，能够将所述晶片复合件在生长工艺之后通过分割成多个半导体芯片分开。
根据另一实施方式，在用于生长第一半导体层的生长工艺期间，沿着生长的第一半导体层的至少一个延伸方向产生不均匀的横向温度分布。在此和在下文中，用“横向”表示如下方向：所述方向垂直于或基本上垂直于第一半导体层的和尤其具有第一半导体层的半导体层序列的生长方向取向。在此，生长方向对应于半导体层序列的相叠设置的各个层的设置方向。尤其，第一半导体层还有半导体层序列的其余层也能够沿横向方向具有大于相应的层沿生长方向的厚度的扩展。相应地，第一半导体层还有半导体层序列的其余层也能够沿着在不同的横向方向上的延伸方向在生长衬底之上延伸。
在此处所描述的方法中，通过沿着生长的第一半导体层的至少一个延伸方向的不均匀的横向温度分布，引起和建立第一半导体层的材料组成的横向变化。在此，材料组成的横向变化在同一材料体系之内进行。材料组成的变化能够表示第一半导体层的一个或多个组成部分的份额沿着至少一个延伸方向的梯度。简单地说，由于第一半导体层的材料组成的组成部分的温度相关地嵌入，至少一个组成部分的份额增大或减小。因此，第一半导体层具有至少两个横向并排设置的区域，所述区域基于同一材料体系并且具有不同的材料组成。材料组成的从所述区域中的第一区域至所述区域中的第二区域的过渡，即第一半导体层的一个或多个组成部分的份额梯度能够是突然的，即只要技术上可行，能够是阶梯状的，或也能够是连续的。特别优选地，第一半导体层的层厚度能够保持不变。换言之，至少两个横向并排设置的、具有不同的材料组成的区域能够具有相同的厚度。在这种情况下，“相同的”或“保持不变的”厚度尤其能够表示：第一半导体层的厚度与变化的材料组成无关地变化不大于10％或不大于5％或特别优选不大于1％。
第一半导体层的一个或多个组成部分在至少两个横向并排设置的区域中的材料组成的差异进而份额的差异，关于一个或多个组成部分的在这些区域中的相应的平均份额能够是：第一区域与第二区域相比具有材料组成的一个或多个组成部分的例如小于或等于99％或小于或等于97％或小于或等于95％或小于或等于90％或小于或等于85％或小于或等于80％或小于或等于75％或小于或等于50％或小于或等于25％的份额，或者反之。在此，优选能够关于化学总式说明材料组成的组成部分的份额。
例如，在InAlGaN材料体系的情况下，能够通过在横向方向上不均匀的横向温度分布，使一个或多个半导体晶体组成部分的、尤其铟的嵌入变化。因此，基于InAlGaN材料体系的第一半导体层能够具有：第一区域，所述第一区域具有组成InxAlyGa1-x-yN；和第二区域，所述第二区域具有组成InaAlbGa1-a-bN，其中能够是：x≤0.99a或x≤0.97a或x≤0.95a或x≤0.90a或x≤0.85a或x≤0.80a或x≤0.75a或x≤0.50a或x≤0.25a。相应地，替选地或附加地，Al份额和/或Ga份额也能够以所描述的方式变化。在所述区域中的组成尤其能够是在相应的区域中取平均值的组成。同样，在其他半导体材料体系中，例如在为InAlGaP或InAlGaAs的半导体材料体系中，能够通过不均匀的横向温度分布而使一个或多个组成部分的嵌入变化。
尤其，在生长衬底上的至少一个区域上存在不均匀的横向温度分布，所述区域对应于之后的半导体芯片。换言之，这表示：第一半导体层在生长衬底上的对应于半导体芯片的区域中生长，并且沿着至少一个延伸方向具有不均匀的材料组成，在生长工艺期间通过不均匀的横向温度分布产生所述不均匀的材料组成。相应地，不均匀的横向温度分布能够周期性地在生长衬底之上、沿着至少一个延伸方向、根据在生长衬底上的对应于多个半导体芯片的区域的顺序重复，使得在晶片复合件中能够制造多个半导体芯片，所述半导体芯片具有第一半导体层的材料组成的相同的或至少基本上相同的横向变化。因此，在此处所描述的方法中，在用于生长第一半导体层的生长工艺期间，有针对性地产生不均匀的横向温度分布，使得能够产生第一半导体层的材料组成的有针对性的横向变化。
不均匀的横向温度分布能产生第一温度范围和第二温度范围，所述第一温度范围和所述第二温度区够域具有大于或等于1K或大于或等于2K或大于或等于5K或甚至大于或等于10K的温度差。从第一温度范围至第二温度范围的过渡能够突然地、即在技术方面可能的范围中基本上阶梯状地或连续地根据期望的温度曲线伸展。在传统的基于晶片的外延工艺中，不期望的温度差能够在整个晶片上存在并且引起从晶片中分割的半导体芯片的不同特性。在该情况下，在晶片的间隔的区域之间能够存在数开尔文的温度差，但是所述温度差的数量级和间距远大于要制造的半导体芯片。而对应于芯片扩展的间隔上的温度分布在传统的生长方法中基本上是均匀的，使得半导体芯片的半导体层在常规的方法中至少在对应于芯片大小的数量级上以沿横向方向均匀的材料组成生长。与此相反地，在此处描述的方法中，在长度标度方面有针对性地产生不均匀的横向温度分布，所述温度分布位于芯片尺寸的数量级中，以便在半导体芯片之内的至少一个第一半导体层中产生与此关联的不均匀的材料组成。因此，与传统的外延工艺不同地，在此处描述的方法中，在长度标度方面有针对性地产生温度差，所述温度差对应于半导体芯片的扩展或更小，使得在半导体芯片之内在至少第一半导体层中产生不均匀的材料组成。
第一半导体层的不同的局部材料组成能够引起在第一半导体层的材料中的横向变化的带隙、吸收系数和/或折射率。因此，在设为用于产生光的有源半导体层的情况下，横向变化的材料组成也能够引起产生在半导体芯片运行时放射的光的横向变化的波长。而与此处所描述的方法不同，在已知的外延的沉积法中，更可能尝试：补偿之前所描述的温度变化和不均匀性，以便尽可能在生长衬底晶片的整个面上得到尽可能相同的温度分布，使得生长的层的材料组成沿横向方向尽可能不变，以便使半导体芯片与半导体芯片之间的在运行中产生的光的吸收系数、折射率和/或波长的所描述的变化最小化。
根据另一实施方式，半导体芯片构成为发光半导体芯片，尤其呈半导体激光二极管的形式。通过此处所描述的方法，在制造第一半导体层期间，生长衬底上的生长温度能够有针对性地局部地变化，所述第一半导体层尤其能够是波导层和/或有源层或其一部分。例如，在InAlGaN材料体系的情况下，通过沿横向方向的不均匀的横向温度分布，能够使一个或多个半导体晶体组成部分的、尤其铟的嵌入变化。由此，例如能够在激光器条的区域中，即在半导体芯片的应产生光的区域中，与到邻接的区域中相比，实现到有源层或波导层中的更高的铟嵌入。此外，因为InAlGaN中的铟含量减少引起折射率的减小，所以以这种方式能够沿横向方向产生在第一半导体层中的折射率梯度，通过所述折射率梯度能够实现折射率导引，所述折射率导引在生长工艺之后已经“嵌入到”第一半导体层中进而与其相关联地“嵌入到”具有第一半导体层的半导体层序列中。
通过已经嵌入到半导体芯片中的折射率导引可行的能够是：无需制造肋形波导也可制造折射率导引的激光二极管，使得能够取消相应的脊部刻蚀。由此芯片制造能够简化且成本更低。例如，在宽条激光器中，由于通过第一半导体层的材料组成的横向变化而在激光器条旁产生的更高的带隙，能够减小电流扩展和吸收，由此能够改进激光器性能。
根据另一实施方式，在第一半导体层上生长至少一个第二半导体层，在所述第二半导体层中产生肋形波导。通过在第一半导体层中的材料组成的横向变化和在其之上在第二半导体层中的肋形波导结构的组合，能够实现特别强的折射率导引，所述折射率导引仅通过肋形波导是不可能的。由此可行的能够是，例如在高功率激光二极管中，降低激光器阈值并且改进效率。此外可行的能够是：与具有肋形波导的常规的激光二极管相比，尽管减小电流扩展且改进折射率导引，仍减小肋形波导结构的刻蚀深度，使得例如能够避免如下风险：通过刻蚀工艺、尤其在靠近有源层刻蚀时引起不期望的组件老化。此外，能够避免经由有源层由于表面复合造成的泄漏电流的风险，所述表面复合在刻蚀时能够通过有源层出现。相应地，此处所描述的方法允许：相对于常规的组件显著减小脊部刻蚀的深度进而减小肋形波导结构的高度，或者完全弃用相应的波导结构，因为不仅电流限制、还有折射率导引在生长工艺中能够“嵌入”到半导体层序列中。
此外，在发光半导体芯片、即激光二极管芯片或发光二极管芯片的情况下，尤其当第一半导体层形成半导体芯片的设置用于产生光的有源层的至少一部分时，第一半导体层的不同的材料组成能够引起不同的发射波长，使得可行的能够是：具有第一半导体层的半导体芯片在运行中能够由不同的区域放射具有不同波长的光。因此，在生长第一半导体层期间的不均匀的横向温度分布能够引起在半导体芯片的随后的运行中的光发射的横向的波长分布。
根据另一实施方式，在第一半导体层的生长期间通过局部地热学影响预定的且有针对性选择的区域，有针对性地产生不均匀的横向温度分布。尤其，能够至少部分地通过温度分布结构和/或通过局部变化的光辐照产生不均匀的横向温度分布。尤其除了常见的、局部不可控的外延加热系统之外，使用此处所描述的用于产生不均匀的横向温度分布的措施。
局部变化的光辐照例如能够包括用激光器辐照，所述激光器将光在预定的且有针对性地选择的区域中射入到生长的第一半导体层上，所述光通过在生长的第一半导体层中的或在位于其下方的、例如已经生长的层和/或生长衬底中的吸收造成在这些区域中的局部的且不均匀的加热，使得在不同的区域中存在用于生长的第一半导体层的不同的有效的生长温度。因此，光辐照尤其具有至少一个光谱分量，所述光谱分量在第一半导体层中和/或在沿生长方向设置在其下方的层或结构、例如温度分布结构中能够被吸收。局部变化的光辐照尤其能够构成为，使得一个或多个区域能够同时或依次在生长衬底上被辐照，所述区域的面扩展小于半导体芯片的面扩展。
此外，光入射能够以脉冲的方式进行。尤其结合移动的、例如旋转的生长衬底，能够通过脉冲的辐照来辐照预定的分开的区域，所述区域在光束下移动穿过。此外，能够将光通过光转向装置、例如从镜中或借助镜有针对性地转向到预定的区域上。通过所述措施，对下述面的扫描能够是可行：在所述面上生长第一半导体层。在此可行的能够是：使用单独的光束、尤其单独的激光束。替选地或附加地，多个可同步地或彼此独立地操控的光源、尤其多个可同步地或彼此独立地操控的激光源能够用于产生局部变化的光辐照，所述光辐照能够根据操控例如照亮多个区域进而局部地发热。
用于控制温度分布的所描述的、基于光辐照的局部的加热装置还能够与在生长反应器中通常存在的现场测量设备、即温度测量设备和/或用于测量晶片曲率的测量设备耦合，使得为每个生长衬底例如根据基于曲率测量和/或位置分辨的温度测量的瞬时曲率数据，能够局部地调整射入到生长衬底上的光功率，使得在第一步骤中，能够将在生长阶段期间、尤其每个生长阶段期间的温度曲线均匀化。在此，均匀化能够补偿在生长衬底上以及在多个在反应器中同时设置用于覆层的生长衬底之间的温度差。在第二步骤中，能够针对均匀化的温度曲线有针对性地施加调制，使得能够在生长衬底上产生期望的横向的不均匀的温度分布，由此能够产生第一半导体层的具有不同的材料组成的期望的区域。第二步骤还能够附加地通过下述方式改进：在生长衬底上、尤其在所述方法之前安置呈校准或触发标记形式的特殊的标记。在光辐照的范围中，在生长工艺期间能够探测所述标记，使得能够将温度曲线根据所述标记校准。由此，在制造法的进一步的进展中，具有不同的材料组成进而不同的波长范围的区域与芯片结构的准确的关联能够是可行的。
温度分布结构能够具有至少一个温度分布结构元件，所述温度分布结构元件引起生长的第一半导体层的温度的局部升高或降低。温度分布结构元件能够至少沿着一个延伸方向具有横向扩展，所述横向扩展小于半导体芯片的横向扩展，使得在半导体芯片的子区域中能够引起局部的温度变化。
尤其，温度分布结构能够具有多个温度分布结构元件，所述温度分布结构元件沿横向方向规则地和/或周期性地根据有意的不均匀的横向温度分布曲线设置。一个或多个温度分布结构元件例如能够以彼此分开的岛和/或线形结构的形式构成。
在下面的描述中提到的温度分布结构能够代表一个或多个温度分布结构元件。尤其，下面的涉及温度分布结构的实施方式和特征能够是可彼此组合的，以至于也能够存在彼此不同的温度分布结构元件，所述温度分布结构元件能够以组合形式引起期望的温度分布。
根据温度分布结构的期望的改变温度的作用，所述温度分布结构能够具有介电材料、半导体材料、金属或具有其的多种材料或者组合，或者由它们构成。介电材料例如能够引起对热导率的局部的影响进而通过改进的或减小的热导入或热导出引起在生长的第一半导体层中的温度的局部的升高或降低。半导体材料和金属材料同样能够影响热导率，和/或通过光的或其他适合的电磁辐射、例如微波辐射的入射，有针对性地加热。电磁辐射例如能够均匀地且大面积地或局部变化地射入。
温度分布结构例如能够具有与生长衬底不同的材料或由其构成。此外，也可行的能够是：温度分布结构具有与生长衬底相同的材料。尤其，在此情况下，温度分布结构和生长衬底能够一件式地构成。
根据一个实施方式，温度分布结构设置在生长衬底的背离第一半导体层的一侧上。换言之，生长衬底具有后侧，在所述后侧上设置有温度分布结构；并且具有前侧，在所述前侧上生长第一半导体层。替选地或附加地，也可行的能够是：温度分布结构设置在生长衬底的朝向半导体层的一侧上。在此情况下，温度分布结构能够沿生长方向设置在生长的第一半导体层下方，进而设置在生长衬底和第一半导体层之间。替选地或附加地，还可行的能够是：温度分布结构嵌入生长衬底中和/或嵌入生长衬底上的半导体层中。
特别有利的能够是：温度分布结构与生长衬底直接接触地设置。这尤其能够表示：温度分布结构直接在生长衬底的后侧和/或前侧上、或者也以嵌入生长衬底的方式设置。
根据另一实施方式，温度分布结构至少部分地借助保护层覆盖。这能够表示：温度分布结构从生长衬底观察由保护层覆盖，和/或在温度分布结构和生长衬底之间设置有保护层。如果温度分布结构由保护层全方位地覆盖，那么所述温度分布结构尤其能够嵌入到保护层中。保护层尤其能够设置和构成为用于：在第一半导体层和尤其具有第一半导体层的半导体层序列的生长期间，使生长工艺不会负面地受到温度分布结构影响。例如，能够通过保护层防止温度分布结构的材料的放气或蒸发。
根据另一实施方式，温度分布结构和/或保护层至少部分地或也完全地保留在制成的半导体芯片中。这例如能够是如下情况：温度分布结构设置在生长衬底的朝向第一半导体层的一侧上或者嵌入生长衬底中并且生长衬底至少部分地保留在半导体芯片中。此外，也可行的能够是：温度分布结构设置在生长衬底的背离第一半导体层的后侧上，并且生长衬底与温度分布结构共同地保留在半导体芯片中。对此替选地，也能够是：温度分布结构不保留或仅部分地保留在半导体芯片中并且在制成半导体芯片之前至少部分地或完全地被移除。例如，至少部分地或完全地移除温度分布结构能够在至少部分地移除、即打薄或完全地移除生长衬底期间进行。
根据另一实施方式，温度分布结构构成为用于有针对性地局部地加热生长的第一半导体层的区域。在此情况下，一个或多个温度分布结构元件能够构成为加热元件。例如，构成为加热元件的温度分布结构元件能够具有吸收电磁辐射的材料，尤其半导体或金属。此外，一个或多个温度分布结构元件能够构成为温度传导元件，所述温度传导元件与横向相邻的材料、即例如生长衬底或半导体层相比，能够将由承载生长衬底的载体提供的热量更好地导向生长的第一半导体层。
根据另一实施方式，温度分布结构构成为用于有针对性地局部地减小生长的第一半导体层的区域的温度。在此情况下，所述一个或多个温度分布结构元件能够构成为热障元件，所述热障元件与横向相邻的材料、即生长衬底或半导体层相比，能够将由承载生长衬底的载体提供的热量更差地导向生长的第一半导体层。
根据另一实施方式，一个或多个温度分布结构元件分别具有在生长衬底中的凸出部和/或凹陷部。替选地，一个或多个温度分布结构元件能够施加在生长衬底上并且与所述生长衬底一起分别形成凸出部和/或凹陷部。例如，温度分布结构元件能够具有或形成在生长衬底中或在生长衬底上的凹陷部，在所述凹陷部中设置有具有比生长衬底更小的热导率的热障材料。替选地或附加地，也可行的能够是：温度分布结构元件具有或形成在生长衬底中的凸出部。通过这种拓扑方式构成的温度分布结构元件，例如能够引起到载体上的有针对性局部变化的热耦合，在所述载体上设置有生长衬底。
根据另一实施方式，保护层具有介电材料。例如，保护层能够通过具有金属和/或半金属的氧化物和/或氮化物和/或氮氧化物，例如氧化硅、氧化钛、氮化铝和/或氧化铝形成。为了实现尽可能好的保护作用，有利的能够是：借助于如下方法施加保护层，所述方法允许尽可能紧密的层形成。为此，例如原子层沉积法能够是有利的。
附图说明
其他优点、有利的实施方式和改进方案从下面结合附图描述的实施例中得出。
附图示出：
图1示出根据一个实施例的用于制造半导体芯片的方法的示意图；
图2A至2H示出根据多个实施例的半导体芯片的示意图；
图3A至6F示出根据另外的实施例的用于制造半导体芯片的方法的特征的示意图。
在实施例和附图中，相同的、同类的或起相同作用的元件能够分别设有相同的附图标记。示出的元件和其相互间的大小关系不能够视为是符合比例的，更确切地说，为了更好的可视性和/或为了更好的理解，夸大地示出个别元件，例如层、组件、器件和区域。
具体实施方式
在图1中示出根据一个实施例的用于制造半导体芯片的方法，其中制造具有第一半导体层的半导体芯片，所述第一半导体层具有材料组成的横向变化。为此，在第一方法步骤1000中，提供表面，在所述表面上生长第一半导体层。第一半导体层优选能够是半导体层序列的一部分，所述半导体层序列除了第一半导体层以外具有多个另外的半导体层。提供用于生长第一半导体层的表面能够通过生长衬底或在生长衬底上生长的半导体层形成，所述半导体层也能够是半导体层序列的已经生长的子层堆的一部分。
在另一方法步骤2000中，在提供的表面上生长第一半导体层序列。这也能够表示：在生长第一半导体层之前，能够在表面上生长半导体层序列的一个或多个另外的半导体层。在用于生长第一半导体层的生长工艺期间，沿着生长的第一半导体层的至少一个延伸方向产生不均匀的横向温度分布。通过在生长工艺期间的不均匀的横向温度分布，引起第一半导体层的材料组成的横向变化。换言之这表示：提供和输送用于生长第一半导体层的材料在生长工艺的范围中在所提供的具有不同温度的表面的至少两个或更多个表面区域上堆积。生长的材料的组成与相应的表面区域的局部温度相关，使得至少两个或更多个表面区域中的不同的温度引起不同的材料组成。相应地，第一半导体层具有至少两个或更多个具有不同的材料组成的区域，所述区域沿着第一半导体层的至少一个延伸方向横向并排地设置。在提供的表面的表面区域之间的温度差能够大于或等于1K或者大于或等于2K或者大于或等于5K或者甚至大于或等于10K。在具有不同温度的两个相邻的表面区域之间，表面温度能够突然地变化，即在技术方面可行的范围中基本上阶梯状地或连续地以期望的温度曲线变化。在另一方法步骤3000中，在生长具有材料组成的横向变化的第一半导体层之后，制成半导体芯片。这例如能够表示：还施加半导体层序列的一个或多个另外的半导体层和/或一个或多个钝化层和/或一个或多个接触层。替选地或附加地，也能够执行其他工艺步骤、例如刻蚀法、和其他结构化法以及用于将晶片复合件分割为各个半导体芯片的分割步骤。
用于制造半导体芯片的方法的其他特征以及这样制造的半导体芯片的其他特征在下面的附图中描述。然而下面描述的实施例不能够理解为：所述实施例将可能的方法特征和可借助该方法制造的半导体芯片的特征仅限制于下面具体描述的特征上。更确切地说，能够将下面的实施例理解为对于可能的方法特征和对于可借助该方法制造的半导体芯片的特征是纯示例性的。
结合图2A至2H，描述用于半导体芯片100的实施例，所述半导体芯片借助根据图1的实施例的方法制造，即如下方法：在所述方法中，在用于生长第一半导体层1的生长工艺期间，沿着生长的第一半导体层1的至少一个延伸方向产生不均匀的横向温度分布，使得建立第一半导体层1的材料组成的横向变化。因此，示出的半导体芯片100具有第一半导体层1，所述第一半导体层沿着至少一个延伸方向具有材料组成的通过在生长工艺期间的横向变化的温度分布引起的横向变化。
在示出的实施例中，第一半导体层1纯示例性地是半导体层序列的一部分，所述半导体层序列除了第一半导体层1以外例如具有第二半导体层2和第三层3，在所述第二半导体层和所述第三层之间设置有第一半导体层1。半导体层序列的每个层1、2、3能够具有一个或多个层或由一个或多个层构成。半导体层序列的层沿着生长方向依次设置。生长方向也能够称作竖直方向。垂直于生长方向，半导体层序列的层具有沿着在横向方向上的延伸方向的扩展，其中横向扩展优选大于层的沿竖直方向的厚度。半导体层序列尤其能够在晶片复合件中生长，随后所述晶片复合件能够分割为多个半导体芯片100。
例如，第三层3能够具有衬底，所述衬底能够是导电的或电绝缘的，并且在所述衬底上能够施加有半导体层序列的另外的层。衬底能够是上面在概述部分中描述的生长衬底，在所述生长衬底上借助于外延生长法、例如MOVPE或MBE生长半导体层序列的半导体层。对此替选地，衬底能够是所谓的载体衬底，在生长衬底上生长之后，将半导体层序列的半导体层转移到所述载体衬底上。能够将生长衬底在生长工艺之后打薄或完全移除，使得也可行的能够是：层3在制成的半导体芯片100中不具有衬底。
在示出的实施例中，半导体芯片100纯示例性地构成为边缘发射的激光二极管芯片，所述激光二极管芯片具有用于产生光、尤其激光的有源层。在此，第一半导体层1尤其能够通过波导层的和/或有源层的至少一部分形成。换言之，第一半导体层1能够是波导层的一部分和/或是有源层的一部分和/或是或具有波导层，或者是或具有有源层。此外，第一半导体层1也能够由多个层形成，这些层共同地形成波导层的至少一部分和/或有源层的至少一部分和/或波导层和/或有源层。
除了第一半导体层1以外，半导体芯片100的半导体层序列能够具有其他功能性的半导体层，例如一个或多个选自波导层、包覆层、缓冲层和半导体接触层中的层，所述其他功能性的半导体层能够是第二半导体层2的和第三层3的一部分，或者所述其他功能性的半导体层能够单独地或以组合形式形成半导体层序列的第二半导体层2和第三层3。此外，第一半导体层1也能够具有这种层。
为了电接触半导体芯片100，在半导体层序列上施加有接触层4，所述接触层具有可键合的和/或可焊接的金属。接触层4也能够具有由多个金属层构成的相应的层序列。术语“金属”除了纯金属以外也能够表示具有多种金属或由多种金属构成的混合物、合金和化合物，所述金属具有适合于电接触和电连接的特性。适合于接触层4的金属能够是选自金、铝、银、钛、铂、镍、钯、铑和钨中的一种或多种金属的组合或单独金属。
半导体芯片100具有至少一个另外的接触层，所述接触层在附图2A至2H中为了概览性没有示出，并且能够与接触层4共同地实现半导体芯片100的电连接。例如，第三层3能够是导电的并且另外的接触层施加在第三层3的背离第一半导体层1的一侧上。替选地，另外的接触层能够在示出的接触层4旁边设置在半导体芯片100的上侧的相应露出的部分上。
在至少一些实施例中，半导体芯片100局部地、即在接触层4和半导体层序列之间的子区域中具有钝化层5，所述钝化层将半导体层序列的上侧的一部分相对于接触层4电绝缘。钝化层5例如能够具有电绝缘的氧化物、氮化物或氮氧化物或多种这种材料的组合，或者由其构成。例如，钝化层能够具有一种或多种下述材料：氧化铝、氧化硅、氮化硅、氮氧化硅、氧化钛。通过钝化层5可行的能够是：提供具有大的接触面的接触层4，所述接触面对于半导体芯片100的例如借助于焊接连接或键合线的外部的电接触是足够大的，而半导体层序列在较小的区域中通过电接触层4电连接。在接触层4和半导体层序列之间的接触区域尤其能够限定有源层的下述区域：在所述区域中期望产生光，并且所述接触区域能够相应地例如条形地构成。条形的接触区域能够优选从半导体层序列的前部侧面延伸至半导体层序列的相对置的后部侧面，所述前部侧面形成用于光放射的耦合输出棱面，所述后部侧面形成进行反射的后侧棱面。在棱面上能够根据期望的功能施加有适合的层，例如部分或完全反射的层和层组合。
纯示例性地，半导体芯片100的第一半导体层1和优选半导体层序列基于上面在概述部分中描述的III-V族化合物半导体材料体系InAlGaN。因此，在示出的实施例中，第一半导体层1的材料组成在此能够关于InAlGaN的晶体组成部分中的至少一个在横向方向上变化。特别优选地，材料组成关于铟含量变化，所述铟含量尤其与生长温度相关。因此，嵌入的铟含量在常规的生长温度下能够随着生长温度增加而变小，使得在生长的第一半导体层1的下述区域中能够引起更强的铟嵌入进而引起由此得到的更高的铟含量：在所述区域中，与其他区域相比存在更小的生长温度。
与材料组成沿着至少一个延伸方向的横向变化相关地，第一半导体层1的特性能够沿着所述延伸方向变化。在材料体系InAlGaN中，更高的铟含量例如能够产生更高的折射率、带隙的减小和光学吸收的提高。相应地，较低的铟含量能够引起折射率的减小、带隙的提高和光学吸收的减小。
在示出的实施例中，特别优选地，第一半导体层1的层厚度能够如在图中示出的那样不变。尤其，第一半导体层1的厚度能够与不同区域的材料组成无关地变化不大于10％或不大于5％或特别优选不大于1％，如这在下面所描述。
在图2A中示出的半导体芯片100构成为所谓的单发射器-氧化物条形激光器并且具有半导体层1，所述半导体层具有横向并排设置的区域11、12，所述区域具有不同的材料组成。区域11条形地与其上设置的在半导体层序列和接触层4之间的接触区域相符地构成，并且沿横向于条的延伸方向的横向方向邻接于区域12。因此，在观察半导体芯片100的后侧面或耦合输出棱面时，区域12在区域11旁边设置在左侧和右侧。区域11与横向相邻的区域12相比具有更高的铟含量，使得区域12与区域11相比具有更低的折射率和更高的带隙，所述区域11在观察耦合输出棱面时能够具有在数微米至数10μm范围中的宽度且基本上对应于设为用于产生光的区域。由于折射率和带隙的所述差异，在半导体芯片100运行时能够实现对在有源层中产生的光的折射率导引，所述折射率导引在外延生长之后已经“嵌入”半导体芯片100中。由此，可行的能够是：无需在现有技术中常见的脊形波导结构就能够实现折射率导引，使得不需要与所述脊形波导结构相关联的刻蚀工艺。
在常见的脊形波导结构中，刻蚀深度必须准确地保持为数纳米，因为过扁平的刻蚀能够造成电流扩展进而造成差的导引，这能够表现为变差的性能、更差的特征曲线线性和变小的产量，而过深的刻蚀能够造成稳定性问题和在与工作电流的光功率相关性中的非线性，所谓的“弯折”。相应地，用于制造传统的脊形波导结构的刻蚀工艺是耗费的制造工艺。此外，用金属接触层覆盖传统的脊形波导结构能够是不利的并且提高所谓的烧损的风险。由于通过传统的脊形波导结构形成的表面结构，在以脊部侧向下安装激光二极管芯片时，还能够出现散热问题。
通过在生长期间进行将折射率导引嵌入呈平坦结构形式的第一半导体层1中，关于脊部刻蚀的所描述的问题，能够为这样制成的半导体芯片100得到改进的产量、更好的激光器性能、改进的特征曲线线性和更高的组件稳定性。此外，与具有脊形波导结构的传统的激光二极管相比，制造工艺能够是更简单的。此外，接触层4的施加进而对半导体层序列借助金属层覆盖是更简单且更少缺陷的，这能够反映在提高的稳定性。此外，在第一半导体层1中制造的设置用于折射率导引的平坦的结构能够引起在以接触层4向下安装半导体芯片100时的改进的散热，其中所述结构引起也用于接触层4的相应平坦的结构。
在图2B中示出的半导体芯片100构成为所谓的单发射器宽条激光器并且具有与图2A的实施例相比更宽的区域11，该区域与横向地在左侧和右侧邻接的区域12相比具有更高的铟含量。更宽的区域11基本上对应于与图2A的实施例相比现在同样更宽的有源区域，所述有源区域设置用于产生光。由于设置用于产生光的区域的更大的宽度，能够将对于外部的接触也足够宽的接触层4施加在半导体层序列上，而无需设置在所述接触层和半导体层序列之间的钝化层5。在图2B中示出的半导体芯片100的特征相应地在于非常简单的工艺和同时与现有技术相比通过结合图2A已经描述的集成的波引导装置改进的激光器性能。
在图2C至2E中示出半导体芯片100，所述半导体芯片与之前的实施例相比并且尤其与图2A的实施例相比，在第一半导体层1上具有第二半导体层2，所述第二半导体层在具有提高的铟含量的区域11上附加地具有肋形波导结构21。通过所述肋形波导结构，以与通过所描述的生长工艺已经嵌入第一半导体层1的波引导装置组合的方式，能够实现非常强的折射率导引、改进的产量、更高的激光器性能和改进的远场特性。此外，与传统的仅具有脊形波导结构的激光二极管相比，在图2C至2E的实施例的半导体芯片100中，在制造脊部时需要更小的刻蚀深度，这能够造成在制造工艺中的更好的老化稳定性和更小的易发生故障性。
通过在用于制造第一半导体层1的生长工艺期间的生长温度的不同扩展的横向变化，区域11的宽度能够与肋形波导结构21的宽度相比变化，由此能够借助相同的制造工艺制造不同的组件特性。如在图2C中所示出，区域11和肋形波导结构21能够具有相同的或至少基本上相同的宽度。如在图2D和2E中所示出，区域11的宽度也能够大于或小于肋形波导结构21的宽度。
如结合图2A至2E的实施例所描述，能够弃用肋形波导结构或能显著地减少脊部刻蚀的深度，因为电流限制以及折射率导引能够嵌入到半导体芯片100中。此外，可能的是：必要时可能必须将接触层4部分地移除，如在图2B中所示出的那样。
结合图2F至2H示出半导体芯片100的其他实施例，所述实施例与之前描述的实施例相比形成呈激光器棒和激光器阵列的形式的多重发射的激光二极管芯片。
在图2F中示出半导体芯片100，所述半导体芯片构成为多重发射的激光器棒，所述激光器棒具有第一半导体层1，所述第一半导体层具有多个横向并排设置的条形的区域11，所述区域具有较高的铟含量，所述区域11对应于多个用于产生光的区域并且所述区域通过具有较低的铟含量的区域12彼此分开。由此，尤其在宽条激光器中，实现改进的模式控制和改进的远场性能。多个区域11的接触经由共同的接触层4进行。
在图2G中示出半导体芯片100，其中接触层4在多个并排设置的条形的接触区域中接触半导体层序列。接触区域对应于有源层中的多个有源区域，所述有源区域能够被共同地操控。第一半导体层1具有材料组成不同、尤其铟含量不同的区域11、12，所述区域11、12连续地过渡到彼此中并且与“常规的”有源区叠加。由此，可行的能够是：将沿着阵列条的波导引调制成，使得能够补偿阵列运行时的温度效应。因此，例如在常见的多重发射的激光器阵列中，在阵列的中部中的有源区域变得更热，这引起提高的折射率和随之变化的波导引。通过第一半导体层1的横向变化的材料组成，能够通过如下方式抵抗这种情况：即例如在边缘区域中，即在区域12中，通过因增多地嵌入铟而在生长第一半导体层1期间横向变化的生长温度，与区域11相比，构建更高的折射率。由此，可行的能够是：在半导体芯片100运行时，全部有源区域具有相似的波导引特性和/或波长特性。
在图2H中示出半导体芯片100，所述半导体芯片通过多个彼此分开的接触层4能够实现对有源区域进行分开的操控。有源区域在此对应于区域11，所述区域与相邻的区域12、13、14相比具有提高的铟含量。此外，铟含量从区域14经由区域13至区域12持续下降，使能够实现得结合前面的实施例描述的优点，即内部的折射率导引和不同的波导引特性的补偿，所述不同的波导引特性能够通过在半导体芯片100运行时存在的温度曲线引起。
结合下面的附图描述产生用于生长第一半导体层的不均匀的横向温度分布的可能性。不均匀的横向温度分布有针对性地在生长第一半导体层期间通过局部地热学影响预定的且有针对性地选择的区域来产生。尤其地，不均匀的横向温度分布能够至少部分地通过温度分布结构和/或通过局部变化的光辐照来产生，如这在下文中描述。如果使用温度分布结构，那么所述温度分布结构能够根据设置保留在半导体芯片中。相应地，在上文中描述的半导体芯片附加地还能够具有根据下面的实施例的温度分布结构。
在图3A至3D中示出衬底6的实施例，在所述衬底的表面61上能够生长第一半导体层。衬底6构成为生长衬底，所述生长衬底呈晶片的形式，所述晶片具有例如大于或等于2寸且小于等于12寸的直径。尤其，晶片能够具有2寸或4寸或6寸或8寸或12寸的直径。借助这种衬底6，能够通过在晶片复合件中施加半导体层序列和半导体芯片的其他层并且随后分割来制造多个半导体芯片。衬底6能够在传统的覆层工艺中使用，其中一个或多个这种衬底在覆层室中设置在适合的衬底载体上。
例如在图3A和3C中可见：衬底6具有温度分布结构7，所述温度分布结构能够有针对性地产生沿着要生长的第一半导体层的至少一个延伸方向的不均匀的横向温度分布。温度分布结构7具有温度分布结构元件70，所述温度分布结构元件适合于且设置用于：在生长工艺期间影响在表面61上的局部的温度分布。在此，能够为导热元件、加热元件和/或热障元件，如下面结合图4A至4K所描述的那样。根据温度分布结构7的期望的改变温度的作用，所述温度分布结构能够具有介电材料、半导体材料、金属或这些材料中的多种或组合，或者由其构成。介电材料例如能够在表面61上进而在生长的第一半导体层中引起对热导率的局部影响进而通过改进的或减少的导热引起温度的局部升高或降低。半导体材料和金属材料同样能够影响热导率和/或通过光的或其他适合的电磁辐射、例如微波辐射的射入有针对性地加热，使得在温度分布结构元件70的区域中与相邻区域相比产生更多热量进而能够产生更高的温度。如上文所描述的那样，由此例如能够在InAlGaN的情况下调节和改变第一半导体层的铟含量，所述铟含量强烈与生长温度相关。相应地，第一半导体层的特性、例如折射率、带隙进而必要时发射波长以及吸收性能能够横向地变化。
尤其，温度分布结构7具有多个温度分布结构元件70，所述温度分布结构元件沿横向方向规则地和/或周期性地根据有意的不均匀的横向温度分布曲线设置。温度分布结构元件能够如所示出的那样例如以彼此分开的岛和/或线形结构的方式构成。
在示出的实施例中，温度分布结构元件70沿着设置方向、在示出的实施例中即沿垂直于线形结构的主延伸方向的横向方向具有横向扩展，所述横向扩展小于要制造的半导体芯片的相应的横向扩展，使得能够由每个温度分布结构元件70分别在之后的半导体芯片的子区域中产生局部的温度变化。通过温度分布结构元件70，例如能够产生第一半导体层的结合图2A至2H所描述的区域，其中所述温度分布结构元件的宽度沿着设置方向小于半导体芯片的相应的尺寸。
纯示例性地，在图3A至3D中，为了概览，仅示出三个条形的温度分布结构元件70，所述温度分布结构元件位于衬底6的背离表面61的后侧上。由此产生的横向的不均匀的温度分布在图3B中示出，所述温度分布在InAlGaN的情况下也对应于在衬底6上的铟分布。与衬底6的尺寸和要制造的半导体芯片的尺寸相关地，在晶片复合件中制造的半导体芯片的数量进而温度分布结构元件70的尺寸和数量能够显著地变化，所述半导体芯片例如在激光二极管芯片的情况下对于单发射器芯片的情况能够具有小于100μm直至几百μm的横向尺寸和对于激光器棒和激光器阵列能够具有直至一厘米或数厘米的横向尺寸。
由于良好可见的温度分布结构元件70，芯片制造工艺能够非常准确地针对具有不同的材料组成的区域校准。温度分布结构元件70例如能够借助光刻法以任意形式和设置方式制造，这能够实现为之后的半导体芯片定制的材料组成进而实现在衬底6上的期望的特性的相应的变化。
如之前所描述的那样，温度分布结构7优选能够设置在衬底6的后侧上，所述后侧与提供用于生长工艺的表面61相对置，使得生长工艺能够在表面61上不受温度分布结构7干扰地进行。如在图3A和3C中所示出的那样，温度分布结构7能够直接设置在衬底后侧上。对此替选地，也可行的是：温度分布结构7通过至少一个保护层覆盖，所述保护层例如由介电材料构成；或者如在图3D中所示出的那样，所述温度分布结构嵌入两个这种保护层8、9之间，以便防止通过温度分布结构7中的材料的放气和/或蒸发而影响生长工艺。在图3D的实施例中，第一保护层8设置在温度分布结构7和衬底6之间，而第二保护层9覆盖温度分布结构7。保护层8、9能够具有相同的或不同的材料。
温度分布结构7的其他特征和实施例在图4A至4K中描述，其中在此分别始终仅示出衬底6的和在所述衬底上生长的半导体材料10的进而还有温度分布结构7的和温度分布结构元件70的局部。尤其，温度分布结构7能够具有多个下面描述的温度分布结构元件70和/或这些温度分布结构单元的组合。温度分布结构元件70尤其能够具有沿横向方向的宽度，所述横向方向在绘图平面中对应于水平方向，所述宽度小于要在所述温度分布结构元件上制造的半导体芯片的宽度。此外，也可行的能够是：在半导体芯片的区域中存在多个温度分布结构元件70，以便在第一半导体层中制造更多数量的具有不同的材料组成的区域。半导体材料10例如能够具有一个或多个在衬底6上生长的半导体层。
在图4A中示出具有温度分布结构元件70的温度分布结构7，所述温度分布结构元件直接设置在衬底6的背离表面61的后侧上。尤其，在示出的实施例中，温度分布结构元件70能够具有与衬底6不同的材料并且构成为加热元件，所述加热元件能够通过射入适合的电磁辐射来加热，使得衬底6进而还有在所述衬底上生长的半导体材料10能够在温度分布结构元件70上方的区域中被加热至与在相邻的区域中相比更高的温度，所述相邻的区域不设置在温度分布结构元件70上方。例如，示出的温度分布结构元件70能够具有半导体材料，例如硅，所述半导体材料例如能够通过射入具有位于半导体材料的吸收光谱中的波长的光被加热。对此替选地，温度分布结构元件70例如也能够具有金属，所述金属能够通过射入适合的电磁辐射、例如微波辐射被加热。
衬底6能够在生长半导体层序列期间借助温度分布结构7安放在衬底载体上，使得通过温度分布结构7也能够同时影响在衬底载体和衬底6之间的导热。
衬底6例如能够具有在100μm直至几百μm的范围内的、例如300μm的典型的厚度，使得能够将在衬底6中的沿横向方向的热消散保持得小，并且能够在表面61上产生期望的温度曲线。由于温度分布结构7设置在衬底6的后侧上，在半导体材料10的生长期间出现通过温度分布结构7造成的低的化学影响。根据在生长半导体材料10之后是否将衬底6保留、打薄或完全移除，温度分布结构7也能够在之后制成的半导体芯片中保留或移除。尤其，例如在发光二极管芯片的情况下，可行的能够是：温度分布结构7保留在芯片中。
在图4B中示出一个实施例，在所述实施例中，与之前的实施例相比，温度分布结构7直接设置在衬底6的提供用于半导体材料10的生长工艺的表面61上。例如能够如在之前的实施例中那样构成的温度分布结构7在生长时通过半导体材料10过生长，例如借助于所谓的ELOG工艺(ELOG：“epitaxial lateral overgrowth”，横向外延过生长)。为此，温度分布结构7优选具有大于或等于10nm且小于等于500nm或者小于或等于300nm或者小于或等于200nm或者特别优选小于或等于100nm的沿生长方向的厚度。通过将温度分布结构7设置在衬底6的设为用于生长的表面61上进而设置在衬底6的朝向半导体材料10的一侧上，能够避免在衬底6中的热消散，由此能够实现更清晰的温度曲线。如果在生长半导体层序列之后不将衬底6移除或仅打薄，那么温度分布结构7能够保留在之后制成的半导体芯片中。
为了保护半导体材料10防止通过温度分布结构7引起的可能的化学损害并且尽管如此仍避免在衬底中的温度消散，能够如在图4C中所示出的那样，在温度分布结构7上方施加保护层8，所述保护层由优选介电材料、例如上面在概述部分中描述的氧化物、氮化物或氮氧化物构成，所述介电材料与衬底6共同地封装温度分布结构元件70。例如，能够借助于施加方法、例如原子层沉积来施加保护层8，所述施加方法在层厚度尽可能小的同时允许尽可能严密密封的层形成。保护层8在此优选不在衬底6的整个表面61上延伸，而是尽可能仅包覆温度分布结构7的元件。
在图4D中示出另一实施例，其中设置在衬底6的后侧上的、能够如在图4A中那样构成的温度分布结构7同样借助如结合图4C所描述的保护层8覆盖。在此，保护层8能够覆盖衬底6的整个后侧，或者对示出的实施例替选地，也能够仅覆盖温度分布结构元件70。除了避免生长工艺的化学影响以外，通过适合的保护层8例如也能够避免在衬底载体上的不期望的可能的附着和粘住。
如在图4E中所示出的那样，温度分布结构元件70也能够全方位地由保护层8包围，进而嵌入所述保护层中。在此情况下，温度分布结构7不直接设置在衬底6上。代替嵌入的保护层8的示出的构成方案，对此替选地，如结合图3D所描述的那样，也能够使用两个保护层，在所述保护层之间设置有温度分布结构元件70。
如结合图4F和4G所示出的那样，温度分布结构7也能够嵌入半导体材料10或衬底6中。为此，具有小的带隙的半导体材料能够尤其优选用于制造相应的构成为加热元件的温度分布结构元件70。对此替选地，温度分布结构7也能够具有与包围的衬底材料6或半导体材料10不同的热导率，使得温度分布结构元件70能够构成为集成到衬底6或半导体材料10中的导热元件或热障元件。在图4F和4G中示出的温度分布结构7例如能够通过植入制造。此外，也可行的是：衬底6或者半导体材料10与衬底6共同地形成准衬底，所述准衬底具有过生长的温度分布结构7和紧接着的平坦化的表面。
结合图4H至4K示出具有温度分布结构元件70的温度分布结构7，所述温度分布结构元件具有一个或多个凸出部和/或凹陷部或由一个或多个凸出部和/或凹陷部构成。例如，在衬底6的背离表面61的后侧中能够构成具有凸出部和凹陷部的表面结构，所述凸出部和凹陷部形成温度分布结构元件70。由于衬底6仅借助凸出部安放在衬底载体上，在那里温度耦合更好进而局部地在凸出部上方的区域中的温度与在相邻设置的凹陷部上方的区域中相比更高。因此，能够实现衬底6到衬底载体上的不同的热耦合。在此情况下，构成为凸出部的温度分布结构元件70能够具有与衬底6相同的材料并且特别优选与衬底6一体地构成。
如在图4I中所示出的那样，通过温度分布结构7形成的凸出部和凹陷部也能够通过与衬底6不同的材料形成。
在图4J中示出温度分布结构7，所述温度分布结构是结合图4A和4H所描述的温度分布结构7的组合。一方面，构成为加热元件的温度分布结构元件70设置在衬底后侧上。附加地，构成为凹陷部的温度分布结构元件70设置在衬底后侧中，所述温度分布结构元件形成用作为热障的分离沟槽，由此减少在衬底6中的热消散进而能够产生更清晰的温度曲线。
如在图4K中所示出的，在衬底后侧上的凹陷部中能够附加地设置有具有比衬底6更小热导率的材料，以便增大这样形成的温度分布结构元件70的热障功能。
在图5A中示意地表明在传统的衬底载体中的可用作为用于此处所描述的方法的衬底6的晶片的表面61上的典型的温度曲线。可见的是，在衬底表面61上的温度分布不是均匀的，而是在长度标度上和在横向方向上变化，所述温度分布与要在晶片复合件中制造的半导体芯片的设置无关。相应的温度分布例如也能够在第一半导体层生长时存在。所述温度曲线如之前所描述的那样作用于半导体芯片的半导体层的材料组成，使得在晶片复合件中制成的半导体芯片能够具有彼此不同的特性。为了避免这种情况，能够在附加的方法步骤中，如在图5B中所示出的那样，使设置用于生长工艺的表面61上的温度曲线均匀化并且基于此，如在图5C中所示出的那样，根据期望的不均匀的横向温度分布来设定所述温度曲线。
如在根据随后的图6A至6F的实施例中所示出的那样，在常规的覆层设备中，在衬底载体200上通常设置有多个衬底6，以便能够对所述衬底同时覆层。为了实现尽可能均匀的覆层，衬底载体200旋转，如借助表明转动方向201的箭头所示出的那样。经由衬底载体200将衬底6加热到期望的生长温度上，其中在表面61上能够存在不均匀的温度分布，如示例性地在图5A中所示出的那样。为了使衬底6的表面61上的相应的温度曲线均匀化，能够首先测量所述温度曲线，例如借助于红外探测器测量，其中所述温度曲线对于每个衬底6能够是不同的。
此外，将每个衬底6有针对性地在子区域中加热，以便在所述衬底的相应的表面61上产生尽可能均匀的温度曲线。这种加热例如能够如在图6A中所示出的那样借助于局部变化的光辐照、即借助于射入可适当地变化的光束300来进行，所述光束例如能够在衬底材料中或在施加在衬底6上的半导体材料中被吸收。光束例如能够是一个或多个激光源的单束或多束，并且借助于适合的光转向装置400、例如借助镜或其他适合的设备有针对性地转向到衬底6的表面61的选出的子区域上。对此替选地，如在图6B中所示出的那样，例如也能够使用多个光源301，例如激光器阵列中的多个激光源，所述光源优选能够彼此独立地将光射入到衬底6的表面61上。由此，优选能够分别将衬底6的整个表面61覆盖，其中在考虑衬底载体200的转动运动和衬底6的所确定的个体的温度曲线的情况下进行光射入。
借助于之前所描述的附加存在的温度分布结构能够产生期望用于第一半导体层生长的不均匀的横向的温度曲线。对此替选地，也可行的能够是：同样借助于所描述的光射入产生所述温度曲线，其中与温度曲线的纯均匀化相比，相应地调整要通过光加热产生的加热曲线。此外，也可行的能够是：通过局部变化的光辐照形成的光加热在没有附加的均匀化步骤的情况下仅用于产生期望的不均匀的温度曲线。
在第一半导体层生长期间局部变化的光辐照能够如之前所描述的那样包括用激光器辐照，所述激光器将一个或多个光束300在预定的且有针对性地选择的区域中射入到生长的第一半导体层上，所述光束通过在生长的第一半导体层中或在位于其下方的层、例如已经生长的层和/或衬底6中的吸收引起在这些区域中的局部的且不均匀的加热，使得在不同的区域中存在对于生长的第一半导体层不同的有效生长温度。局部变化的光辐照尤其能够构成为，使得能够同时或依次在衬底6上辐照一个或多个区域，所述区域的面扩展小于半导体芯片的面扩展。在此，也能够脉冲地进行光射入。通过所描述的光转向装置400和/或通过使用多个光源301，对下述面的扫描能够是可行的：在所述面上生长第一半导体层。
如在图6A至6F中所示出，衬底6或替选地还有衬底载体200能够构成有至少两个标记62，所述标记用作为反射器或校准标志，以便能够使光束300同步。如在图6C和6D中示例性示出的那样，例如在时间点T1，用A表示的光束300能够射到标记62上，并且由所述标记反射(图6C)；而在相同的或之后的时间点T2，用B表示的光束300射到标记62上并且由所述标记反射(图6D)。能够使用由标记62反射的信号，以便一方面能够实现光束300到衬底6上的精确的同步。附加地，可行的能够是：根据至少两个标记62的可能时间错开的信号，计算衬底6在衬底载体200中的转动，进而将期望的温度曲线与标记62匹配地定向。标记62能够与温度曲线匹配地在将温度曲线均匀化时以及之后在芯片工艺中用于校准芯片结构。
呈多个单独光源形式或者如在图6B中示出的那样呈复数个多个光源301的形式的多个光源也能够用于多个衬底6的同时加热。由此可行的能够是：在衬底载体200旋转期间实现更均匀的温度分布。此外，能够局部地引入更多功率，因为多个光源能够照亮在衬底6上的相同的区域，使得较强的温度梯度是可行的。通过例如多个通过多个光源301构成的激光器阵列的错开的设置，也还能够改进位置分辨率。
如在图6F中所示出的那样，多个光源301也能够仅照亮衬底6的子区域。由此，例如能够简化反射的信号与标记62的关联。此外，探测器500能够设置在衬底载体200上或在所述衬底载体附近设置，以便能够直接探测由标记62反射的信号。
结合附图所描述的实施例和其特征能够根据其他实施例彼此组合，即使这些组合并未详尽地描述时也如此。此外，结合附图所描述的实施例能够具有根据在概述部分中的描述的替选的和附加的特征。
本发明不局限于根据实施例进行的描述。更确切地说，本发明包括每个新的特征以及特征的任意组合，这尤其包含本文中的特征的任意组合，即使所述特征或所述组合本身未详尽地在本文中或实施例中说明时也如此。
附图标记列表
1 第一半导体层
2 第二半导体层
3 第三层
4 接触层
5 钝化层
6 衬底
7 温度分布结构
8，9 保护层
10 半导体材料
11，12，13，14 区域
21 肋形波导结构
61 表面
62 标记
70 温度分布结构元件
100 半导体芯片
200 载体
201 转动方向
300 光束
301 多个光源
400 光转向装置
500 探测器
1000，2000，3000 方法步骤

Claims (20)

1.一种用于制造半导体芯片(100)的方法，其中在用于生长第一半导体层(1)的生长工艺期间，沿着生长的所述第一半导体层(1)的至少一个延伸方向产生不均匀的横向温度分布，使得建立所述第一半导体层(1)的材料组成的横向变化。
2.根据权利要求1所述的方法，其中有针对性地至少部分地通过局部变化的光辐照(300)产生所述不均匀的横向温度分布。
3.根据权利要求2所述的方法，其中所述光辐照(300)包括用激光器进行辐照。
4.根据权利要求2或3所述的方法，其中通过光转向装置(400)和/或通过多个能彼此独立操控的光源(301)局部地改变所述光辐照(300)，以产生所述不均匀的横向温度分布。
5.根据上述权利要求中任一项所述的方法，其中有针对性地至少部分地通过温度分布结构(7)产生所述不均匀的横向温度分布，所述温度分布结构具有至少一个温度分布结构元件(70)，所述温度分布结构元件引起生长的所述第一半导体层(1)的温度的局部升高或降低。
6.根据权利要求5所述的方法，其中在生长衬底(6)上生长所述第一半导体层(1)，并且所述温度分布结构(7)设置在所述生长衬底(6)的背离所述第一半导体层(1)的一侧上。
7.根据权利要求5或6所述的方法，其中在生长衬底(6)上生长所述第一半导体层(1)，并且所述温度分布结构(7)设置在所述生长衬底(6)的朝向所述第一半导体层(1)的一侧上。
8.根据权利要求5至7中任一项所述的方法，其中所述温度分布结构(7)以与所述生长衬底(6)直接接触的方式设置。
9.根据权利要求5至8中任一项所述的方法，其中所述温度分布结构(7)从所述生长衬底(6)起观察借助保护层(8，9)覆盖，和/或在所述温度分布结构(7)和所述生长衬底(6)之间设置有保护层(8)。
10.根据权利要求5至9中任一项所述的方法，其中所述温度分布结构(7)嵌入到保护层(8，9)中。
11.根据权利要求5至10中任一项所述的方法，其中所述温度分布结构(7)嵌入半导体层中和/或生长衬底(6)中。
12.根据权利要求5至11中任一项所述的方法，其中所述温度分布结构(7)保留在制成的所述半导体芯片(100)中。
13.根据权利要求5至12中任一项所述的方法，其中所述温度分布结构元件(70)具有吸收电磁辐射的材料。
14.根据权利要求5至13中任一项所述的方法，其中所述温度分布结构元件(70)具有在生长衬底(6)中的凸出部和/或凹陷部。
15.根据权利要求5至14中任一项所述的方法，其中所述温度分布结构元件(70)具有在生长衬底(6)中的凹陷部，在所述凹陷部中设置有与所述生长衬底(6)相比具有更小的热导率的热障材料。
16.根据权利要求5至15中任一项所述的方法，其中所述温度分布结构元件(70)具有在生长衬底(6)中的凸出部，所述凸出部引起到载体(200)的局部变化的热耦合，在所述载体上设置有所述生长衬底(6)。
17.根据上述权利要求中任一项所述的方法，其中所述第一半导体层(1)是波导层和/或有源层的至少一部分。
18.根据上述权利要求中任一项所述的方法，其中在所述第一半导体层(1)上方生长至少一个第二半导体层(2)，并且在所述第二半导体层(2)中产生肋形波导(21)。
19.根据上述权利要求中任一项所述的方法，其中所述第一半导体层(1)是具有多个半导体层的半导体层序列的一部分。
20.一种借助于根据权利要求1至19中任一项所述的方法制造的半导体芯片(100)，所述半导体芯片具有第一半导体层(1)，所述第一半导体层沿着至少一个延伸方向具有材料组成的通过在生长工艺期间横向变化的温度分布引起的横向变化。
CN201710339165.5A 2016-05-13 2017-05-15 用于制造半导体芯片的方法和半导体芯片 Pending CN107394581A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111134840.3A CN113991426A (zh) 2016-05-13 2017-05-15 用于制造半导体芯片的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016108893 2016-05-13
DE102016108893.5 2016-05-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202111134840.3A Division CN113991426A (zh) 2016-05-13 2017-05-15 用于制造半导体芯片的方法

Publications (1)

Publication Number Publication Date
CN107394581A true CN107394581A (zh) 2017-11-24

Family

ID=60163335

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201710339165.5A Pending CN107394581A (zh) 2016-05-13 2017-05-15 用于制造半导体芯片的方法和半导体芯片
CN202111134840.3A Pending CN113991426A (zh) 2016-05-13 2017-05-15 用于制造半导体芯片的方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202111134840.3A Pending CN113991426A (zh) 2016-05-13 2017-05-15 用于制造半导体芯片的方法

Country Status (4)

Country Link
US (2) US10396106B2 (zh)
JP (1) JP6676578B2 (zh)
CN (2) CN107394581A (zh)
DE (1) DE102017109809B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109830575A (zh) * 2019-01-09 2019-05-31 武汉光迅科技股份有限公司 一种超辐射发光二极管外延片、外延片制备方法及芯片
CN113169260A (zh) * 2018-12-10 2021-07-23 欧司朗光电半导体有限公司 光电子组件和用于制造光电子组件的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019163274A1 (ja) * 2018-02-26 2019-08-29 パナソニック株式会社 半導体発光素子
JP7232239B2 (ja) * 2018-02-26 2023-03-02 パナソニックホールディングス株式会社 半導体発光装置
DE102020119227A1 (de) 2020-07-21 2022-01-27 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines strahlungsemittierenden Halbleiterkörpers und strahlungsemittierender Halbleiterkörper
DE102021114411A1 (de) * 2021-06-03 2022-12-08 Ferdinand-Braun-Institut gGmbH, Leibniz- Institut für Höchstfrequenztechnik Laserbarren mit verringerter lateraler Fernfelddivergenz
US11994807B2 (en) 2022-05-03 2024-05-28 Tokyo Electron Limited In-situ lithography pattern enhancement with localized stress treatment tuning using heat zones

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093696A (en) * 1989-10-02 1992-03-03 Kabushiki Kaisha Toshiba Semiconductor heterojunction device made by an epitaxial growth technique
CN101145518A (zh) * 2002-10-29 2008-03-19 住友重机械工业株式会社 结晶膜以及利用激光制造结晶膜的方法
US20100034234A1 (en) * 2008-08-05 2010-02-11 Sanyo Electric Co., Ltd. Semiconductor laser device and manufacturing method thereof
JP2010092952A (ja) * 2008-10-06 2010-04-22 Ihi Corp 白色ｌｅｄの製造装置と方法
CN105051917A (zh) * 2013-01-24 2015-11-11 国家科学研究中心 用于制造单片白光二极管的方法

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992522A (ja) 1982-11-18 1984-05-28 Nec Corp 結晶成長法
US4654090A (en) 1985-09-13 1987-03-31 Xerox Corporation Selective disordering of well structures by laser annealing
JPS62145888A (ja) 1985-12-20 1987-06-29 Seiko Epson Corp 半導体レ−ザ及びその製造方法
JPS63188940A (ja) * 1987-01-30 1988-08-04 Nikon Corp 光加熱装置
JPH0821756B2 (ja) 1986-10-31 1996-03-04 セイコーエプソン株式会社 半導体レーザの製造方法
JPS63227089A (ja) 1987-03-17 1988-09-21 Matsushita Electric Ind Co Ltd 多波長半導体レ−ザの製造方法
JPS63311787A (ja) 1987-06-15 1988-12-20 Seiko Epson Corp 多波長集積化半導体レ−ザ
US4855255A (en) 1988-03-23 1989-08-08 Massachusetts Institute Of Technology Tapered laser or waveguide optoelectronic method
US5436192A (en) * 1989-03-24 1995-07-25 Xerox Corporation Method of fabricating semiconductor structures via photo induced evaporation enhancement during in situ epitaxial growth
JP3090339B2 (ja) * 1990-03-19 2000-09-18 株式会社東芝 気相成長装置および方法
JP2687668B2 (ja) 1990-04-17 1997-12-08 日本電気株式会社 高出力半導体レーザ素子及びその製造方法
JPH05190977A (ja) 1992-01-18 1993-07-30 Seiko Epson Corp 半導体レーザ
JP3019174B2 (ja) 1992-06-10 2000-03-13 日本電信電話株式会社 多波長レーザの製造方法
JPH06124901A (ja) 1992-10-09 1994-05-06 Furukawa Electric Co Ltd:The 化合物半導体薄膜の製造方法
JPH07221027A (ja) 1994-01-28 1995-08-18 Matsushita Electric Works Ltd 半導体装置の製造方法
JP3115775B2 (ja) 1994-11-16 2000-12-11 三菱電機株式会社 半導体レーザの製造方法
JP3755090B2 (ja) 1995-06-14 2006-03-15 三菱電機株式会社 半導体装置の製造方法，及び半導体装置
JPH09283858A (ja) 1996-04-12 1997-10-31 Canon Inc 化合物半導体光デバイスの製造方法及び装置
JPH1197371A (ja) * 1997-09-18 1999-04-09 Tokyo Electron Ltd 熱処理装置
JPH11330548A (ja) 1998-05-15 1999-11-30 Showa Denko Kk Ｉｉｉ−ｖ族窒化物半導体発光素子及びその製造方法
JP2000031595A (ja) 1998-07-10 2000-01-28 Nec Corp 光半導体素子、光半導体素子の製造方法及びその製造装置
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2000100728A (ja) 1998-09-18 2000-04-07 Hitachi Ltd 結晶成長装置
US6771895B2 (en) 1999-01-06 2004-08-03 Mattson Technology, Inc. Heating device for heating semiconductor wafers in thermal processing chambers
DE19907497C2 (de) 1999-02-22 2003-05-28 Steag Hamatech Ag Vorrichtung und Verfahren zur Wärmebehandlung von Substraten
JP2001085742A (ja) 1999-09-17 2001-03-30 Toshiba Corp 半導体発光素子及び半導体発光素子の製造方法
JP4312344B2 (ja) 2000-03-22 2009-08-12 日本碍子株式会社 エピタキシャル成長用基板およびその製造方法
JP2002231628A (ja) * 2001-02-01 2002-08-16 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2003008143A (ja) 2001-06-18 2003-01-10 Sony Corp マルチビーム半導体レーザ素子
JP2003086890A (ja) 2001-09-11 2003-03-20 Oki Electric Ind Co Ltd 半導体発光素子の製造方法
US6656749B1 (en) * 2001-12-13 2003-12-02 Advanced Micro Devices, Inc. In-situ monitoring during laser thermal annealing
JP4233801B2 (ja) 2002-04-08 2009-03-04 士郎 酒井 ＩｎＧａＮ系化合物半導体発光装置の製造方法
JP4309106B2 (ja) 2002-08-21 2009-08-05 士郎 酒井 ＩｎＧａＮ系化合物半導体発光装置の製造方法
US7470602B2 (en) * 2002-10-29 2008-12-30 Sumitomo Heavy Industries, Ltd. Crystalline film and its manufacture method using laser
JP2004288723A (ja) 2003-03-19 2004-10-14 Seiko Epson Corp 半導体レーザー、半導体レーザーアレイ、および半導体レーザーの製造方法
US20060027169A1 (en) 2004-08-06 2006-02-09 Tokyo Electron Limited Method and system for substrate temperature profile control
US7812366B1 (en) 2005-03-18 2010-10-12 The United States Of America As Represented By The Secretary Of The Army Ultraviolet light emitting AlGaN composition, and ultraviolet light emitting device containing same
US7642205B2 (en) 2005-04-08 2010-01-05 Mattson Technology, Inc. Rapid thermal processing using energy transfer layers
DE102005025416A1 (de) 2005-06-02 2006-12-14 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit einer Kontaktstruktur
JP2008189492A (ja) 2007-02-02 2008-08-21 Japan Aerospace Exploration Agency 光学素子およびこれに用いられるチタン系酸化物ガラス、並びにチタン系酸化物ガラスを用いた発光方法および光増幅方法
JP5051900B2 (ja) 2008-01-21 2012-10-17 日本アビオニクス株式会社 半導体レーザ溶着装置
US9829780B2 (en) 2009-05-29 2017-11-28 Soraa Laser Diode, Inc. Laser light source for a vehicle
KR20110011775A (ko) * 2009-07-29 2011-02-09 윤재명 복수의 발광 반도체 칩을 포함하는 발광 장치의 제조 방법
CN102473607A (zh) 2009-08-06 2012-05-23 住友电气工业株式会社 膜沉积装置
JP5423294B2 (ja) 2009-09-30 2014-02-19 住友電気工業株式会社 窒化物半導体発光素子
JP2011210885A (ja) 2010-03-29 2011-10-20 Panasonic Corp 半導体レーザアレイ及び半導体レーザアレイの製造方法
JP2012059963A (ja) 2010-09-09 2012-03-22 Furukawa Electric Co Ltd:The 半導体光集積素子の製造方法
KR101769845B1 (ko) 2011-02-10 2017-08-21 삼성전자주식회사 기기 간의 컨텐츠 공유 방법 및 장치
US8787418B2 (en) 2011-08-11 2014-07-22 Sensor Electronic Technology, Inc. Emitting device with compositional and doping inhomogeneities in semiconductor layers
JP5888133B2 (ja) 2012-06-08 2016-03-16 豊田合成株式会社 半導体発光素子、発光装置
US11005000B2 (en) * 2013-12-09 2021-05-11 Avago Technologies International Sales Pte. Limited Connector for photonic device
US10199535B2 (en) * 2014-02-22 2019-02-05 Sensor Electronic Technology, Inc. Semiconductor structure with stress-reducing buffer structure
CN104949631B (zh) * 2014-03-27 2017-12-15 纽富来科技股份有限公司 曲率测定装置以及曲率测定方法
DE102017109812A1 (de) * 2016-05-13 2017-11-16 Osram Opto Semiconductors Gmbh Licht emittierender Halbleiterchip und Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips
DE102017108949B4 (de) * 2016-05-13 2021-08-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093696A (en) * 1989-10-02 1992-03-03 Kabushiki Kaisha Toshiba Semiconductor heterojunction device made by an epitaxial growth technique
CN101145518A (zh) * 2002-10-29 2008-03-19 住友重机械工业株式会社 结晶膜以及利用激光制造结晶膜的方法
US20100034234A1 (en) * 2008-08-05 2010-02-11 Sanyo Electric Co., Ltd. Semiconductor laser device and manufacturing method thereof
JP2010092952A (ja) * 2008-10-06 2010-04-22 Ihi Corp 白色ｌｅｄの製造装置と方法
CN105051917A (zh) * 2013-01-24 2015-11-11 国家科学研究中心 用于制造单片白光二极管的方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113169260A (zh) * 2018-12-10 2021-07-23 欧司朗光电半导体有限公司 光电子组件和用于制造光电子组件的方法
CN109830575A (zh) * 2019-01-09 2019-05-31 武汉光迅科技股份有限公司 一种超辐射发光二极管外延片、外延片制备方法及芯片
CN109830575B (zh) * 2019-01-09 2021-06-04 武汉光迅科技股份有限公司 一种超辐射发光二极管外延片、外延片制备方法及芯片

Also Published As

Publication number Publication date
US11004876B2 (en) 2021-05-11
CN113991426A (zh) 2022-01-28
US20190355768A1 (en) 2019-11-21
US20170330757A1 (en) 2017-11-16
JP2017208543A (ja) 2017-11-24
DE102017109809A1 (de) 2017-11-16
JP6676578B2 (ja) 2020-04-08
DE102017109809B4 (de) 2024-01-18
US10396106B2 (en) 2019-08-27

Similar Documents

Publication Publication Date Title
CN107394581A (zh) 用于制造半导体芯片的方法和半导体芯片
CN107394583A (zh) 半导体芯片和用于制造半导体芯片的方法
US10637211B2 (en) Light-emitting semiconductor chip and method for producing a semiconductor light-emitting chip
CN103975490B (zh) 半导体激光二极管
CN104145346B (zh) 光电子半导体芯片
EP0723303B1 (en) Method of manufacture of a semiconductor light-emitting device
US20050253163A1 (en) Optoelectronic component having a plurality of current expansion layers and method for producing it
CN111712930B (zh) 氮化物半导体紫外线发光元件
CN103314488A (zh) 半导体发光元件及发光装置
DE102016125857A1 (de) Halbleiterlaserdiode
CN101809772B (zh) 发射辐射的半导体芯片
JPWO2021260849A5 (zh)
DE102019106536A1 (de) Halbleiterlaserdiode und Verfahren zur Herstellung einer Halbleiterlaserdiode
US20220271196A1 (en) Component with Buried Doped Areas and Procedures for the Production of A Component
CN109891691A (zh) 用于制造半导体激光器的方法和半导体激光器
DE102022106173A1 (de) Licht emittierende diode
JPH07169993A (ja) 半導体構造体および半導体発光素子
DE102018111198A1 (de) Optoelektronisches bauelement mit stromverteilungsschicht
US20050227404A1 (en) Manufacture of a semiconductor light-emitting device
JPH05145115A (ja) 固体発光素子
JPH07335938A (ja) 固体発光素子

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20171124