JPH07169993A - 半導体構造体および半導体発光素子 - Google Patents

半導体構造体および半導体発光素子

Info

Publication number
JPH07169993A
JPH07169993A JP31561893A JP31561893A JPH07169993A JP H07169993 A JPH07169993 A JP H07169993A JP 31561893 A JP31561893 A JP 31561893A JP 31561893 A JP31561893 A JP 31561893A JP H07169993 A JPH07169993 A JP H07169993A
Authority
JP
Japan
Prior art keywords
region
substrate
semiconductor
layer
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP31561893A
Other languages
English (en)
Other versions
JP3151096B2 (ja
Inventor
Hiroshi Nakatsu
弘志 中津
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP31561893A priority Critical patent/JP3151096B2/ja
Publication of JPH07169993A publication Critical patent/JPH07169993A/ja
Application granted granted Critical
Publication of JP3151096B2 publication Critical patent/JP3151096B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

(57)【要約】 【目的】 素子特性の安定性、再現性を損なうことな
く、外部への光取り出し効率を向上させることができる
ように作製できる構造の半導体構造体およびこの構造を
有する半導体発光素子を提供する。 【構成】 n型GaAs基板1表面上に、(011)面
から[0−11]方向に傾斜したメサ型溝11が形成さ
れている。この基板1表面上に形成される半導体層は、
メサ型溝11の上部の領域に形成されたものと、それ以
外の領域に形成されたものとでは結晶の秩序度が異な
り、この秩序度の違いに基づくpn接合の立ち上がり電
圧差が生じる。従って、半導体層側のp型電極7をメサ
型溝11に対応する領域に設けると、p型電極7直下以
外の部分の半導体層に選択的に電流を注入して発光領域
とすることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体構造体および半
導体発光素子に関し、特に、短波長帯において、素子内
部で発光した光を有効に外部へ取り出すことができ、内
部発光効率をも向上させることができる半導体構造体お
よび半導体発光素子に関する。
【0002】
【従来の技術】近年、発光ダイオード(LED)や半導
体レーザ素子等の半導体発光素子に対する高効率化、高
速化の要求が高まっており、素子サイズや形状が益々微
細化されてきている。このように微細化された素子で
は、新しい素子構造を形成したり、素子特性を向上させ
るために、気相成長法による選択成長技術が重要であ
る。一方、赤色から緑色の可視光領域のバンドギャップ
で直接遷移する化合物半導体結晶として、GaInP/
AlGaInP系材料が脚光を浴びている。この材料を
用いて高輝度LEDを作製するには、素子内部発光効率
を高めることはもとより、素子内部での光吸収を無くし
て、発光を素子外部へ有効に取り出せるような構造を実
現することが必要である。
【0003】例えば、Jpn.J.Appl.Phys.v
ol.31(1992)pp.2446−2451には、
図8に示すようなAlGaInP系LEDが記載されて
いる。このLEDは、主面の面方位が(001)である
n型GaAs基板101上に、n型AlGaInPクラ
ッド層102、ノンドープAlGaInP活性層10
3、p型AlGaInPクラッド層104がこの順に積
層形成され、p型AlGaInPクラッド層104の表
面上中央部に電流阻止層109が形成されている。さら
に、この電流阻止層109を覆って、p型AlGaIn
Pクラッド層104表面上にp型GaAlAs電流拡散
層105が形成されている。そしてこのp型GaAlA
s電流拡散層105表面上、先に形成された電流阻止層
109に対応する位置にコンタクト層106とp型電極
107がこの順に積層形成されている。このようなLE
Dは以下のようにして作製される。
【0004】まず、n型GaAs基板101上に、n型
AlGaInPクラッド層102、ノンドープAlGa
InP活性層103おびp型AlGaInPクラッド層
104の三層からなるダブルヘテロ構造を成長させる。
このダブルヘテロ構造の成長後、p型クラッド層104
の表面上全面に、後に電流阻止層109となるn型Al
GaInP層を成長させ、一旦成長を中断して成長装置
の中から基板101を取り出す。
【0005】次に、後に形成されるp型電極107の直
下に対応する部分を残してこのn型AlGaInP層を
エッチングし、電流阻止層109とする。
【0006】その後、再度、基板101を成長装置の中
に導入し、p型GaAlAs電流拡散層105、p型G
aAsコンタクト層106を成長させる。
【0007】続いて、上記の半導体層の基板側表面にn
側電極用導電層を形成し、p型GaAlAs電流拡散層
105側表面にコンタクト層106とp型電極用導電層
を形成し、電流阻止層109の上部以外のコンタクト層
とp型電極用導電層を除去して図8に示すようなp型電
極107およびコンタクト層106を得る。
【0008】上記のようなLEDにおいて、LEDに注
入された電流は、図8中に矢印で示すようにp型電極1
07直下の電流阻止層109で阻止される。このため、
電流阻止層109の下部にあるダブルヘテロ構造部には
電流は注入されず、p型電極107直下では発光しな
い。電流は、p型電極107直下以外のダブルヘテロ構
造部分に注入され、光はこの部分で発生する。発生した
光は、p型電極107やコンタクト層106には吸収さ
れることなく、有効に素子外部に取り出すことができ
る。
【0009】また、特開平4−330786号公報に
は、図9に示すようなLEDが開示されている。このL
EDは、基板の積層表面の一部に傾斜をもたせた構造を
有するが、この傾斜の有無によって、基板表面上に成長
形成されるエピタキシャル層のドーパント濃度が異な
る。傾斜が設けられている部分(図9中、←O→で示し
た部分)の上部の成長層では、ドーパントのドーピング
効率が良く、p型電極107直下に相当する部分(図9
中、←J→で示した部分)上の成長層に比べてp型キャ
リア濃度を高くすることができる。このことを利用し
て、p型電極107直下以外の部分に発光領域を広げる
ことができるので、外部への光取り出し効率を向上させ
ることができる。このような構造を有するLEDは以下
のようにして作製される。
【0010】まず、主面の面方位が(001)であるn
型GaAs基板101において、p型電極107の直下
に相当する部分以外の表面を15°の傾斜をもたせて形
成する。
【0011】この状態の基板1上に、n型AlGaIn
Pクラッド層102、ノンドープAlGaInP活性層
103およびp型AlGaInPクラッド層104から
なるダブルヘテロ構造を成長させる。
【0012】このダブルヘテロ構造の成長後、p型Al
GaInP中間エネルギーギャップ層110、p型Ga
Asコンタクト層106をこの順で成長させる。
【0013】最後に、コンタクト層106側にp型電極
107を、基板101側にn側電極108を形成してL
EDを得る。
【0014】このようなLEDにおいて、基板101の
表面の傾斜角が設けられている部分(図9中、←O→で
示した部分)の上部の成長層では、先述したように、p
型ドーパント(例えば、Zn等)のドーピング効率が良
いので、p型電極107の直下に相当する部分(図9
中、←J→で示した部分)の成長層に比べてp型キャリ
アの濃度を高くすることができる。よって、p型電極1
07直下以外の部分に発光領域を広げることができるの
で、素子外部への光取り出し効率を向上させることがで
きる。
【0015】
【発明が解決しようとする課題】しかし、上記Jpn.
J.Appl.Phys.vol.31(1992)pp.
2446−2451に記載されているLEDの製造にお
いては、半導体層成長途中の素子を、一旦成長装置から
取り出し、エッチング、再成長させる工程が必要であ
り、再成長界面での安定性、再現性が不安定である。よ
って、素子の特性にバラツキが生じやすく、生産性も悪
いので実用的ではない。
【0016】また、上記特開平4−330786号公報
に開示されているLEDは、基板の傾斜角により生じる
ドーパントのドーピング効率に基づくキャリア濃度差を
利用して発光領域を広め、外部への光取り出し効率を高
めているものであるが、このキャリア濃度差は大きくて
もせいぜい2倍程度である。さらに、Znドーパントは
半導体層成長後のアニーリングにより拡散しやすいの
で、電流分布を制御するための有効な手段とはならず、
このような方法は実用的ではない。
【0017】このように、従来のLEDでは、素子特性
の安定性、再現性を保ったまま外部への光取り出し効率
を向上させることは困難である。
【0018】本発明は上記従来の課題を解決するために
なされたものであり、素子特性の安定性、再現性を保っ
たまま、光を外部に有効に取り出して輝度を向上させる
ことができる半導体構造体およびその構造を有する半導
体発光素子を提供することを目的とする。
【0019】
【課題を解決するための手段】本発明の半導体構造体
は、基板上に、半導体層が積層されてなる半導体構造体
において、該基板の該半導体層が形成された面に、第1
の領域と、該第1の領域とは面方位が異っている2つの
第2の領域とが、該第1の領域を挟んで該第2の領域が
存在する状態で設けられておりそのことにより上記目的
が達成される。
【0020】ある実施例では、前記第1の領域が、(1
00)面から[110]方向に傾斜した面方位を有し、
前記第2の領域が、(100)面から傾斜していない面
方位、または該第1の領域の傾斜より小さい傾斜角で
(100)面から傾斜した面方位を有してなる。
【0021】本発明の半導体発光素子は、基板上に半導
体層が積層形成され、該基板および該半導体層を挟んで
電極が形成されてなる半導体発光素子において、該基板
の該半導体層が形成された面に、第1の領域が2つの第
2の領域に挟まれて設けられ、該第2の領域の面方位
を、該第1の領域上の該半導体層の結晶の秩序度が該第
2の領域上の該半導体層の結晶の秩序度より小さくなる
ように該第1の面方位と異ならせてあり、かつ、該半導
体層側に形成された該電極が該第1の領域に対応する領
域に形成されておりそのことにより上記目的が達成され
る。ある実施例では、基板上に半導体層が積層形成さ
れ、該基板および該半導体層を挟んで電極が形成されて
なる半導体発光素子において、複数の第1の領域と複数
の第2の領域とが該基板の表面に沿って交互に設けら
れ、該第2の領域の面方位を、該第1の領域上の該半導
体層の結晶の秩序度が該第2の領域上の該半導体層の結
晶の秩序度より小さくなるように該第1の面方位と異な
らせてあり、かつ、該半導体層側に形成された該電極が
該第1の領域に対応する領域に形成されてなる。
【0022】ある実施例では、前記第1領域が、(10
0)面から[110]方向に傾斜した面方位を有し、前
記第2領域が、(100)面から傾斜していない面方
位、または第1領域の傾斜より小さい傾斜角で(10
0)面から傾斜した面方位を有してなる。
【0023】ある実施例では、前記半導体層の内の活性
層および該活性層を挟んで形成されたクラッド層が、A
lGaInPで形成されてなる。
【0024】
【作用】上記のような構成によれば、基板表面の面方位
が異なる部分では、それぞれの部分の半導体層の結晶の
秩序度(ordering度)が互いに異なる。半導体
層の各部分の秩序度(ordering度)を異ならせ
ることにより、所望の部分に選択的にバンドギャップの
大きい部分と小さい部分を形成することができる。
【0025】例えば、第1領域は、(100)面から
[110]方向に傾斜した面方位を有するものとし、第
2領域は、(100)面から傾斜していない面方位、あ
るいは第1領域の傾斜より小さい傾斜角で(100)面
から傾斜した面方位を有するようにする。AlGaIn
P系半導体では、基板の傾斜角が小さい程orderi
ng度が大きく、バンドギャップが小さくなりやすい。
また、傾斜角の方向がA面(III族面)の方がバンドギ
ャップが大きくなりやすい。よって、上記のような場
合、第1領域では第2領域に比べてバンドギャップが大
きくなる。
【0026】従って、バンドギャップの大きい第1領域
を電極直下に形成し、それ以外の部分にバンドギャップ
の小さい第2領域を形成すると、pn接合の立ち上がり
電圧差が生じるので、電極直下以外の部分に電流を注入
することが可能となる。よって、外部への光取り出し効
率の向上が図れる。
【0027】このような構造を有するLEDでは、電流
阻止層を必要とせず、作製の際、半導体層の再成長工程
を必要としないので、素子の特性の安定性、再現性を損
なうことなく、所望の電流の広がりを有するLEDを得
ることができる。
【0028】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
【0029】(実施例1)図1は本発明の実施例1のL
EDを示す断面図である。このLEDは、(001)面
を主面とするn型GaAs基板1表面上、[0−11]
方向にメサ型溝11が形成されている。この状態の基板
1表面全面に、n型(AlxGa1-xyIn1-yP(例え
ばx=0.7、y=0.5)クラッド層2、ノンドープ
(AlpGa1 -pqIn1-qP(例えばp=0.3、q=
0.5)活性層3、p型(AlxGa1- xyIn1-yPク
ラッド層4がこの順に積層形成され、ダブルヘテロ構造
を成している。p型クラッド層4表面上には、p型Al
rGa1-rAs(例えば、r=0.7)電流拡散層5が形
成されている。電流拡散層5表面上、メサ型溝11の直
上部に相当する部分には、p型GaAsコンタクト層6
およびp型電極7が形成され、基板1の外側表面にはn
型電極8が形成されている。このようなLEDは、例え
ば以下のようにして作製される。
【0030】まず、結晶主面が(001)面であるn型
GaAs基板1表面上に、通常のウェットエッチングに
より、[0−11]方向にメサ型溝11を形成する。こ
の際、メサ面の角度θは、基板1表面上に成長形成され
る半導体層部に自然超格子が形成されないよう、8°〜
30°とし、また、メサ幅は、後に形成されるp型電極
7の幅に合わせて形成する。本実施例1においては約3
0μmとした。
【0031】以上のような基板1表面上に、MOCVD
(有機金属気相成長)法により、厚み1μmのn型クラ
ッド層2、厚み0.6μmの活性層3、厚み2μmのp
型クラッド層4、厚み5μmの電流拡散層5、厚み1μ
mのコンタクト層6を順次成長形成する。この時の成長
条件は、成長温度650〜680℃、III族/V族=2
00〜400、成長速度1〜3μm/hである。n型ド
ーパントはSi、Seのどちらでも良く、p型ドーパン
トはZn、Mgのどちらでも良い。但し、Znをp型ド
ーパントとして使用する際、Znの拡張長が基板の傾斜
角が大きい程、長くなる傾向があるため、傾斜部分でZ
nの拡散を防止する必要がある。そのため、活性層3に
Siを5×1017cm-3程度ドーピングして、活性層3
へのZnの拡散を抑制したり、活性層3とp型クラッド
層4の境界面に、Znの拡散長0.3〜0.6μmを予
測して、予め厚み0.3〜0.6μmのノンドープクラ
ッド層(AlpGa1-pqIn1-qP(p=0.3、q=
0.5)を挿入する等の対策を講じておく。
【0032】続いて、コンタクト層6表面上にp型電極
7用の導電層、基板1の外側表面上にn型電極8用の導
電層を形成する。p型電極7用の導電層はメサ型溝11
の上部に相当する部分以外をコンタクト層6とともにエ
ッチングで除去し、p型電極7とする。最後に素子分割
を行って本実施例1のLEDを得る。
【0033】以下に、上記LEDの動作原理について説
明する。このLEDは、基板1上に赤色〜緑色の高輝度
LEDの材料であるAlGaInP系混晶半導体を成長
させたものであるが、このAlGaInP系混晶半導体
は、特定の面方位において自然超格子を形成することが
知られている。この自然超格子は、適当な成長条件の
下、周期律表III族原子であるIn、GaおよびAlが
[111]方向に長距離秩序構造を形成するものであ
る。
【0034】以下、説明を簡単にするためGaInPに
限定して説明する。GaInPでは、このような自然超
格子が形成された状態(以下、order状態と称す
る)の、例えば、Ga0.5In0.5Pのような混晶状態が
理想的な状態であり、そのバンドギャップは、自然超格
子が形成されていない状態(以下、disorder状
態と称する)のGa0.5In0.5Pのバンドギャップより
約90meV小さいことが知られている。
【0035】このような自然超格子のordering
度(秩序度)、即ちバンドギャップは、成長温度やV族
/III族の混晶比等の成長条件だけでなく、基板の面方
位によっても異なる。図6に、基板表面の傾斜角と、基
板表面上に成長形成されるGaInP層のバンドギャッ
プエネルギーとの関係を示す(特開平4−273490
号公報参照)。
【0036】図6によれば、基板表面の傾斜角の小さい
領域に形成されるGaInP層ほどそのバンドギャップ
エネルギーが小さく、ordering度が大きいこと
が理解される。また、傾斜角の方向は、B面(V族面)
よりもA面(III族面)の方がバンドギャップが大きく
なりやすいことがわかる。よって、基板の所定の領域の
表面の傾斜角を大きくすることにより、その傾斜面上に
形成される半導体層の自然超格子をdisorder状
態にし、この領域の半導体層のバンドギャップを大きく
することができる。それで、このバンドギャップの大き
い領域を電極直下に、バンドギャップの小さい領域をそ
れ以外の部分に選択的に形成すれば、pn接合の立ち上
がり電圧差を設けることができるので、半導体層側の電
極直下以外の領域の半導体層を発光領域として形成する
ことができる。
【0037】上記LEDは、図2(a)に示すように、
基板1のメサ型溝11の傾斜角が8°〜30°に形成さ
れている。このメサ型溝11上(図中、←O→で示した
部分)に成長形成される半導体層は、自然超格子が解消
されてdisorder状態になるので、図2(b)に
示すように、メサ型溝11以外の基板領域上(図中、←
J→で示した部分)に成長形成されるorder状態の
半導体層に比べて、バンドギャップΔEgが約50〜9
0meV程度大きくなる。それに伴って、図2(c)に
示すように、pn接合部の立ち上がり電圧Vb(ビルト
イン電圧)も高くなる。
【0038】図3に、←O→部分と←J→部分の電流−
電圧特性を示す。この図において、Vjは←J→部分の
立ち上がり電圧を示し、Voは←O→部分の立ち上がり
電圧を示す。また、ijは←J→部分に流れる電流を示
し、ioは←O→部分に流れる電流を示す。通常、LE
Dは20〜50mAの動作電流で使用されるが、この範
囲の動作電流ではdisorder状態にある←O→部
分の半導体層部ではpn接合がturn−onせず、電
流はorder状態の←J→部分にのみ流れることにな
る。
【0039】従って、本実施例1のようなLEDにおい
ては、図1の矢印に示すように、注入電流がp型電極7
の直下に殆ど流れず周辺部分に広がるので、この周辺部
を発光部とすれば、外部への光取り出し効率が高くな
り、素子の高輝度化を図ることができる。
【0040】(実施例2)図4に本発明の実施例2に係
るLEDを示す。本実施例2のLEDでは、素子中にメ
サ型溝11を複数形成し、各メサ型溝11の上部にコン
タクト層6およびp型電極7を形成した。メサ型溝11
は、幅10μm、間隔50μmで1素子中に5個形成し
た。他の構造は、実施例1と同様なものとすることがで
きる。このLEDは、複数のメサ型溝11により、上記
した原理により、電流広がりをより大きくすることがで
き、実施例1に比べて約3倍の輝度を得ることができ
た。
【0041】(実施例3)図5(a)に本発明の実施例
3に係るLEDを示す。本実施例3のLEDでは、p型
電極7の直下の領域の基板1表面に三角断面の凸構造を
形成した。基板1表面のこの構造と、この構造に基づく
n型クラッド層2、活性層3の表面構造以外は実施例1
のLEDの構造と同様である。
【0042】このLEDにおいては、実施例1のLED
と同様な面方位が基板1表面に形成され、実施例1と同
様な効果が得られる。
【0043】(実施例4)図5(b)に、本発明の実施
例4に係るLEDを示す。本実施例4のLEDは、p型
電極7の直下の領域の基板1表面が、基板1底面に対し
て角度θで一様に傾斜した構造を有する。すなわち、傾
斜部の両側で基板1表面の底面からの高さが異なるよう
な構造になる。基板1表面のこの構造と、この構造に基
づくn型クラッド層2、活性層3の表面構造以外は実施
例1のLEDの構造と同様である。このLEDも、実施
例1と同様な効果が得られる。
【0044】(実施例5)図5(c)に、本発明の実施
例5に係るLEDを示す。本実施例5のLEDでは、p
型電極7直下に相当する基板1部分に複数のメサ型溝1
1、11・・・を設けた。基板1表面のこの構造と、この
構造に基づくn型クラッド層2、活性層3の表面構造以
外は実施例1のLEDの構造と同様である。
【0045】このLEDも、実施例1と同様な効果が得
られるが、メサ型溝11が深くなると、その上に形成さ
れるエピタキシャル成長層の結晶性に悪影響を与えるの
で、メサ型溝11溝を深くならないように形成すること
が肝要である。
【0046】(実施例6)図7(c)に本発明の実施例
6に係るLEDを示す。本実施例6のLEDでは、p型
電極7の直下の領域基板1の表面に実施例1と同様なメ
サ型溝11を形成し、この領域以外の基板1の表面部分
に複数の微細メサ型溝11'、11'・・・を周期的に形成
した。各微細メサ型溝11'の溝幅は4nm、配設ピッ
チは10nmとした。このようなLEDは、例えば以下
のようにして作製することができる。
【0047】まず、図7(a)に示すように、2光束干
渉法を用いたフォトリソグラフィーにより、基板1の表
面に上記の仕様で微細メサ型溝11'、11'・・・を形成
する。
【0048】次に、図7(b)に示すように、後に形成
されるp型電極7の直下領域の基板1表面上に、実施例
1と同様なメサ型溝11を通常のウェットエッチングで
形成する。この状態の基板1表面上に、図7(c)に示
すように、n型クラッド層2、活性層3、p型クラッド
層4、電流拡散層5、コンタクト層6をこの順で成長形
成させる。
【0049】続いて、実施例1の場合と同様にして、基
板1の外側表面にn型電極8を、コンタクト層表面にp
型電極7を形成する。p型電極7は、メサ型溝11の上
部に相当する部分のコンタクト層6およびp型電極7用
の導電層をエッチング除去して形成する。
【0050】最後に素子分割を行って、本実施例6のL
ED素子を得る。
【0051】以上のような、p型電極7の直下領域以外
の発光部にも微細メサ型溝11'が複数形成された本実
施例6のLEDにおいては、この微細メサ型溝11'上
に形成された半導体層にordering度の差が生じ
るので、図7(d)に示すように、各微細メサ型溝1
1'に対応する部分に、ΔEgだけバンドギャップの高い
バリアが形成される。このバリアによって発光部が変調
されるので、層の面内方向に対して量子細線が形成さ
れ、超格子構造が得られる。発光部には量子準位が形成
されるので、内部発光効率が増大し、かつ、発光波長を
量子準位分だけ短波長化することができる。
【0052】本実施例6のLEDは、実施例1のLED
に比べて輝度を約5倍に向上させることができ、また発
光波長は約10nm短波長化することができた。
【0053】以上、本発明の実施例について説明した
が、本発明がこれらの実施例によって限定されるもので
はない。
【0054】本発明の半導体発光素子において、基板の
導電型はp、n型のいずれを用いてもよく、成長層の導
電型も基板に応じてp、n型を決めることができる。半
導体発光素子の発光波長は、AlGaInPまたはGa
InP活性層の組成を適宜選択して、赤色から緑色の可
視光領域の波長を得ることができる。活性層は必ずしも
ノンドープである必要はなく、p型またはn型にしても
よい。
【0055】発光領域はホモ接合構造やシングルヘテロ
構造、ダブルヘテロ構造など種々の組み合わせの構造と
することができる。半導体層の成長方法は、MOCVD
法以外のものを用いてもよく、例えばMBE法、GS−
MBE法、MO−MBE法なども可能である。また、基
板としては、GaAs基板を用いたが、それ以外に、G
aP基板、GaAsP基板、AlGaS基板などを用い
ることができる。
【0056】本発明の半導体構造体は、上述のような半
導体発光素子以外に、例えば太陽電池、フォトダイオー
ド等の半導体受光素子などの半導体装置に適用すること
もできる。
【0057】
【発明の効果】以上の説明から明らかなように、本発明
によれば、半導体発光素子において、素子特性の安定
性、再現性を損なうことなく、素子内の電流分布を制御
して外部への光取り出し効率を高め、素子の高輝度化を
図ることができる。
【0058】また、面方位の異なる部分を基板の表面に
沿って周期的に設けることにより、活性層の面内方向に
対して量子細線を形成して超格子構造を形成すれば、さ
らにきめ細かな電流分布の制御が可能であるとともに、
発光波長を短波長化することもできる。
【図面の簡単な説明】
【図1】実施例1の半導体発光素子を示す断面図であ
る。
【図2】実施例1の半導体発光素子の原理を説明するた
めの図である。(a)は半導体発光素子の断面図であ
り、(b)はバンドギャップを示す図であり、(c)は
立ち上がり電圧を示す図である。
【図3】実施例1の半導体発光素子の電流−電圧特性を
示す図である。
【図4】実施例2の半導体発光素子を示す断面図であ
る。
【図5】(a)は実施例3の半導体発光素子を示す断面
図であり、(b)は実施例4の半導体発光素子を示す断
面図であり、(c)は実施例5の半導体発光素子を示す
断面図である。
【図6】基板の傾斜角とバンドギャップエネルギーとの
関係を示すグラフである。
【図7】(a)〜(c)は実施例6の半導体発光素子の
製造工程を示す断面図であり、(d)は実施例6の半導
体発光素子のバンドギャップを示す図である。
【図8】従来の半導体発光素子を示す断面図である。
【図9】従来の半導体発光素子を示す断面図である。
【符号の説明】
1 n型GaAs基板 2 n型(AlxGa1-xyIn1-yPクラッド層 3 ノンドープ(AlpGa1-pqIn1-qP活性層 4 p型(AlxGa1-xyIn1-yPクラッド層 5 p型AlrGa1-rAs電流拡散層 6 p型GaAsコンタクト層 7 p型電極 8 n型電極 11 メサ型溝 11' 微細メサ型溝

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 基板上に、半導体層が積層されてなる半
    導体構造体において、 該基板の該半導体層が形成された面に、第1の領域と、
    該第1の領域とは面方位が異っている2つの第2の領域
    とが、該第1の領域を挟んで該第2の領域が存在する状
    態で設けられている半導体構造体。
  2. 【請求項2】 前記第1の領域が、(100)面から
    [110]方向に傾斜した面方位を有し、前記第2の領
    域が、(100)面から傾斜していない面方位、または
    該第1の領域の傾斜より小さい傾斜角で(100)面か
    ら傾斜した面方位を有している請求項1に記載の半導体
    構造体。
  3. 【請求項3】 基板上に半導体層が積層形成され、該基
    板および該半導体層を挟んで電極が形成されてなる半導
    体発光素子において、 該基板の該半導体層が形成された面に、第1の領域が2
    つの第2の領域に挟まれて設けられ、該第2の領域の面
    方位を、該第1の領域上の該半導体層の結晶の秩序度が
    該第2の領域上の該半導体層の結晶の秩序度より小さく
    なるように該第1の面方位と異ならせてあり、かつ、該
    半導体層側に形成された該電極が該第1の領域に対応す
    る領域に形成されている半導体発光素子。
  4. 【請求項4】 基板上に半導体層が積層形成され、該基
    板および該半導体層を挟んで電極が形成されてなる半導
    体発光素子において、 複数の第1の領域と複数の第2の領域とが該基板の表面
    に沿って交互に設けられ、該第2の領域の面方位を、該
    第1の領域上の該半導体層の結晶の秩序度が該第2の領
    域上の該半導体層の結晶の秩序度より小さくなるように
    該第1の面方位と異ならせてあり、かつ、該半導体層側
    に形成された該電極が該第1の領域に対応する領域に形
    成されている半導体発光素子。
  5. 【請求項5】 前記第1領域が、(100)面から[1
    10]方向に傾斜した面方位を有し、前記第2領域が、
    (100)面から傾斜していない面方位、または第1領
    域の傾斜より小さい傾斜角で(100)面から傾斜した
    面方位を有している請求項3又は4に記載の半導体発光
    素子。
  6. 【請求項6】 前記半導体層の内の活性層および該活性
    層を挟んで形成されたクラッド層が、AlGaInPで
    形成されている請求項3ないし5のいずれかに記載の半
    導体発光素子。
JP31561893A 1993-12-15 1993-12-15 半導体発光素子 Expired - Fee Related JP3151096B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31561893A JP3151096B2 (ja) 1993-12-15 1993-12-15 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31561893A JP3151096B2 (ja) 1993-12-15 1993-12-15 半導体発光素子

Publications (2)

Publication Number Publication Date
JPH07169993A true JPH07169993A (ja) 1995-07-04
JP3151096B2 JP3151096B2 (ja) 2001-04-03

Family

ID=18067536

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31561893A Expired - Fee Related JP3151096B2 (ja) 1993-12-15 1993-12-15 半導体発光素子

Country Status (1)

Country Link
JP (1) JP3151096B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261271A (ja) * 2001-03-01 2002-09-13 Nec Corp 半導体装置及びその製造方法
JP2007214558A (ja) * 2006-01-12 2007-08-23 National Institute Of Advanced Industrial & Technology Iii−v族化合物半導体発光ダイオード
JP2008500710A (ja) * 2004-05-28 2008-01-10 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体層内に導電率が低減されている領域を形成する方法およびオプトエレクトロニクス半導体素子
WO2019163274A1 (ja) * 2018-02-26 2019-08-29 パナソニック株式会社 半導体発光素子

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002261271A (ja) * 2001-03-01 2002-09-13 Nec Corp 半導体装置及びその製造方法
JP2008500710A (ja) * 2004-05-28 2008-01-10 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング 半導体層内に導電率が低減されている領域を形成する方法およびオプトエレクトロニクス半導体素子
US8293553B2 (en) 2004-05-28 2012-10-23 Osram Opto Semiconductors Gmbh Method for producing an area having reduced electrical conductivity within a semiconductor layer and optoelectronic semiconductor element
JP2007214558A (ja) * 2006-01-12 2007-08-23 National Institute Of Advanced Industrial & Technology Iii−v族化合物半導体発光ダイオード
WO2019163274A1 (ja) * 2018-02-26 2019-08-29 パナソニック株式会社 半導体発光素子
JPWO2019163274A1 (ja) * 2018-02-26 2021-02-04 パナソニック株式会社 半導体発光素子

Also Published As

Publication number Publication date
JP3151096B2 (ja) 2001-04-03

Similar Documents

Publication Publication Date Title
KR100208108B1 (ko) 반도체 발광 소자 및 그 제조 방법
JP5036617B2 (ja) 窒化物系半導体発光素子
US6855959B2 (en) Nitride based semiconductor photo-luminescent device
US6936864B2 (en) Semiconductor light emitting element
JPH069282B2 (ja) 半導体レーザ装置
JPH09129974A (ja) 半導体レーザ素子
JP2765256B2 (ja) 発光ダイオード
JP4162560B2 (ja) 窒化物系半導体発光素子
JP3151096B2 (ja) 半導体発光素子
US4989050A (en) Self aligned, substrate emitting LED
JP3763459B2 (ja) 半導体レーザ素子及びその製造方法
JPH09326508A (ja) 半導体光素子
JP2000101133A (ja) 発光素子用エピタキシャルウェハ及びその製造方法
US6245588B1 (en) Semiconductor light-emitting device and method of manufacturing the same
JP3240099B2 (ja) 半導体発光素子およびその製造方法
JP3966962B2 (ja) 発光ダイオード及びその製造方法
JP3801410B2 (ja) 半導体レーザ素子及びその製造方法
JPH07254750A (ja) 半導体レーザ
JP3651730B2 (ja) 半導体発光素子
US7046708B2 (en) Semiconductor laser device including cladding layer having stripe portion different in conductivity type from adjacent portions
JP2739999B2 (ja) 半導体発光装置の製造方法
JPH04259263A (ja) 半導体発光素子
KR20210034073A (ko) 반도체 콘택 층을 구비한 광전자 반도체 소자 및 상기 광전자 반도체 소자를 제조하기 위한 방법
JPS61139082A (ja) 半導体発光装置
JP2000150954A (ja) 半導体発光素子

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001222

LAPS Cancellation because of no payment of annual fees