CN107393878B - 元器件内置模块 - Google Patents

元器件内置模块 Download PDF

Info

Publication number
CN107393878B
CN107393878B CN201710690823.5A CN201710690823A CN107393878B CN 107393878 B CN107393878 B CN 107393878B CN 201710690823 A CN201710690823 A CN 201710690823A CN 107393878 B CN107393878 B CN 107393878B
Authority
CN
China
Prior art keywords
interarea
terminal electrode
core substrate
built
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710690823.5A
Other languages
English (en)
Other versions
CN107393878A (zh
Inventor
大坪喜人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN107393878A publication Critical patent/CN107393878A/zh
Application granted granted Critical
Publication of CN107393878B publication Critical patent/CN107393878B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

本发明提供一种元器件内置模块，其能确保元器件内置层与核心基板之间的连接性，提高安装元器件安装到核心基板的安装密度，且安装元器件的配置布局的自由度较高。用于安装安装元器件的安装区域设定于核心基板的一个主面的中央部分、以及沿着该一个主面的除去4个角部以外的4条边中的至少一条边的边缘部分，因此能提高安装元器件的安装密度，并能提高安装元器件的配置布局的自由度。形成于元器件内置层的另一个主面的各第二端子电极较平衡地配置于核心基板的一个主面的至少4个角部，并与核心基板的一个主面相连接，因此能确保核心基板与元器件内置层之间的连接性。

Description

元器件内置模块
本发明申请是申请号为201410617527.9，申请日为2014年11月5日，名称为“元器件内置模块”的发明专利申请的分案申请。
技术领域
本发明涉及在核心基板所设置的元器件内置层中内置有安装元器件的元器件内置模块。
背景技术
图10所示的现有的元器件内置模块500包括由陶瓷多层基板构成的核心基板502，该陶瓷多层基板设有具有过孔导体501a及面内导体501b的内部电极501，在核心基板502的两主面502a、502b形成有用于安装元器件的焊盘电极503。此外，在核心基板502的两主面502a、502b设有元器件内置层504、505。
此外，各元器件内置层504、505包括安装于各焊盘电极503的安装元器件506，和覆盖各安装元器件506的树脂层507。IC、LSI等有源元件、贴片电容器、贴片电阻、贴片热敏电阻、贴片电感器、滤波元件等无源元件等元器件作为安装元器件506安装于核心基板502。元器件内置层504包括：设置在核心基板502的相反侧的一个主面上的外部连接用的多个外部端子电极508、设置在与核心基板502相对的另一个主面上的内部连接用的多个内部端子电极509、以及连接外部端子电极508及内部端子电极509的多个连接导体510。
将元器件内置层504的内部端子电极509与形成于核心基板502的一个主面502a上的内部连接用的多个连接电极511相连接，从而核心基板502和各外部端子电极508通过各连接导体510相连接。各连接导体510分别由大致笔直的单一的过孔导体形成，该过孔导体在厚度方向上直线状地贯穿元器件内置层504的树脂层507。通过在元器件内置层504的另一个主面露出的连接导体510(过孔导体)的端面，形成用于连接元器件内置层504与核心基板502的内部端子电极509(参照例如专利文献1)。
元器件内置模块500中，多个安装元器件506安装于核心基板502的一个主面502a的中央部分所设定的安装区域。多个柱状的连接导体510配置在核心基板502的一个主面502a的边缘部分，以包围配置有各安装元器件506的安装区域。
现有技术文献
专利文献
专利文献1：国际公开第2005/071745号(段落0023～0025、图1、图3等)
发明内容
发明所要解决的技术问题
然而，近年来，安装于元器件内置模块500的核心基板502的安装元器件506的数量不断增大，另一方面，元器件内置模块500不断小型化。然而，现有的元器件内置模块500中，在核心基板502的一个主面502a的边缘部分的整个一周配置有连接导体510，因此仅能将安装区域设置于核心基板502的一个主面502a的中央部分。因而，具有如下问题：不易提高安装到核心基板502的安装元器件506的安装密度，且安装元器件506的配置布局的自由度较低。
此外，若核心基板502的一个主面502a上、在其边缘部分与中央部分均设定用于安装安装元器件506的安装区域，则能确保大面积的安装区域，而另一方面也会产生如下问题。即，减少了核心基板502的一个主面502a上的用于形成连接端子511的空间，各连接导体510的内部连接端子509与核心基板502的一个主面502a的连接部分的面积变小，因此元器件内置层504和核心基板502之间的连接性可能变差。
本发明是鉴于上述问题而完成的，其目的在于，提供一种安装元器件的配置布局的自由度较高元器件内置模块，其能确保元器件内置层与核心基板之间的连接性，并提高安装到核心基板的安装元器件的安装密度。
解决技术问题所采用的技术方案
为了达到上述目的，本发明的元器件内置模块包括：俯视时呈矩形的核心基板、以及设置于所述核心基板的一个主面的元器件内置层，其特征在于，所述元器件内置层包括：安装于安装区域的安装元器件，该安装区域设定于所述核心基板的一个主面的中央部分以及沿着所述一个主面的除去4个角部以外的4条边中的至少一条边的边缘部分；覆盖所述安装元器件的树脂层；形成于所述元器件内置层的与所述核心基板相反侧的一个主面的多个外部连接用的第一端子电极；形成于所述元器件内置层的与核心基板相对的另一个主面、且与所述核心基板的一个主面相连接的多个内部连接用的第二端子电极；以及连接各所述第一端子电极和各所述第二端子电极的连接导体，各所述第二端子电极以位于所述核心基板的一个主面的至少4个角部的方式形成于所述元器件内置层的另一个主面。
如上所述那样构成的发明中，元器件内置层包括安装于俯视时呈矩形的核心基板的一个主面的安装区域中的安装元器件、以及覆盖安装元器件的树脂层。此外，核心基板的一个主面所设置的元器件内置层的与核心基板相反侧的一个主面设有多个外部连接用的第一端子电极，元器件内置层的与核心基板相对的另一个主面设有多个内部连接用的第二端子电极。此外，各第一端子电极和各第二端子电极通过元器件内置层所设置的连接导体相连接。此外，设置于元器件内置层的另一个主面的各第二端子电极与核心基板的一个主面相连接。另外，设置于元器件内置层的一个主面的各第一端子电极使用焊料等接合材料与母基板等外部基板相连接。
用于安装安装元器件的安装区域设定于核心基板的一个主面的中央部分以及沿着该一个主面的除去4个角部以外的4条边中的至少一条边的边缘部分。因而，能将安装元器件配置在安装区域，该安装区域设定于核心基板的一个主面的除去4个角部以外的边缘部分的至少一部分，因此，能提高安装元器件的安装密度，并且能提高安装元器件的配置布局的自由度。形成于元器件内置层的另一个主面的各第二端子电极较平衡地配置于核心基板的一个主面的至少4个角部，并与核心基板的一个主面相连接，因此能确保核心基板与元器件内置层之间的连接性。因而，能提供一种元器件内置模块，其能确保元器件内置层与核心基板之间的连接性，并提高安装元器件安装到核心基板的安装密度，且安装元器件的配置布局的自由度较高。
各所述第二端子电极可以形成于所述元器件内置层的另一个主面，以使其还位于所述核心基板的一个主面的除去4个角部以外的边缘部分中的除去所述安装区域的部分。
由此，核心基板的一个主面的除去4个角部以外的边缘部分中的除去安装区域的部分还连接有多个第二端子电极，因此能进一步提高核心基板与元器件内置层之间的连接性。
可以包括安装于所述核心基板的一个主面、且设置于所述元器件内置层的连接用元器件，所述连接用元器件形成有各所述第一端子电极以及各所述第二端子电极，并且在所述连接用元器件的内部设有所述连接导体。
若采用上述结构，则通过形成各第一端子电极及各第二端子电极，且其内部设有连接导体的连接用元器件连接各第二端子电极并安装于核心基板的一个主面，从而能简单地形成元器件内置层的布线结构。此外，能简单地形成元器件内置层的布线结构，因此能力图降低元器件内置模块的制造成本。
所述连接用元器件可以由树脂多层基板来形成，该树脂多层基板的内部形成有过孔导体及面内导体，以作为所述连接导体。
若采用上述结构，则能使用层叠法、一并层叠法等现有方法来利用树脂多层基板简单并且低成本地形成连接用元器件，该树脂多层基板的内部作为连接导体形成有过孔导体及面内导体。此外，利用树脂多层基板中作为连接导体而设置的过孔导体及面内导体来形成元器件内置层的布线结构，从而能在元器件内置层中简单地形成如下结构的布线结构：从元器件内置层的与核心基板的一个主面相对的另一个主面侧、朝向与核心基板的一个主面相反侧的一个主面，各过孔导体之间的间隙变大。
多个所述连接用元器件安装于所述核心基板的一个主面。
由此，通过将各连接用元器件安装于安装有安装元器件的核心基板的一个主面的至少包含4个角部的任意位置，从而能形成元器件内置层的布线结构，因此能提高元器件内置模块的设计自由度。
所述元器件内置层的一个主面上为形成各所述第一端子电极而设定的第一形成区域的面积比所述元器件内置层的另一个主面上为形成各所述第二端子电极而设定的第二形成区域的面积要大，相邻的所述第一端子电极彼此的中心间的间隔比相邻的所述第二端子电极彼此的中心间的间隔要大。
由此，构成为元器件内置层的一个主面上为形成各第一端子电极而设定的第一形成区域的面积比元器件内置层的另一个主面上为形成各第二端子电极而设定的第二形成区域的面积要大。由此，能使各第一端子电极和外部基板的接合部分的面积变大，因此能提高接合强度，能提高与外部基板之间的连接性。此外，构成为相邻的外部连接用的第一端子电极彼此的中心间的间隔比相邻的内部连接用的第二端子电极彼此的中心间的间隔要大。因而，能防止因各第一端子电极与外部基板之间的接合部分中的焊料等接合材料而引起的短路。
与现有的结构不同，构成为为形成各第一端子电极而设定的第一形成区域的面积比为形成各第二端子电极而设定的第二形成区域的面积要大，相邻的第一端子电极彼此的中心间的间隔大于相邻的第二端子电极彼此的中心间的间隔，从而能确保各第一端子电极与外部基板之间的连接性，因此能力图进一步减小与核心基板相连接的各第二端子电极的直径以及间隙。能力图进一步减小与核心基板相连接的各第二端子电极的直径及间隙，因此能力图实现核心基板的小型(小面积)化，并且通过减小形成有各第二端子电极的第二形成区域的面积，从而在核心基板的一个主面上能确保大面积的安装区域，因此能力图提高安装元器件的元器件安装密度。
所述第一形成区域可以配置成俯视时与所述第二形成区域以及所述安装区域均重叠。
由此，通过将连接导体配置在元器件内置层的俯视时与安装元器件的配置位置相重叠的区域的外部基板侧的区域中，从而能有效利用以往成为死区的元器件内置层的区域，能力图增大形成有各第一端子电极的第一形成区域的面积，并且能扩大各第一端子电极彼此的中心间的间隔。
所述第一形成区域的设定形状可以形成为俯视时与所述核心基板重叠。
由此，在以俯视时与核心基板重叠的方式形成的大面积的第一形成区域中形成各第一端子电极，从而能进一步扩大各第一端子电极彼此的中心间的间隔。
所述第一端子电极的面积比所述第二端子电极的面积要大。
由此，通过将第一端子电极的面积形成得比第二端子电极的面积要大，从而能提高第一端子电极与外部基板之间的连接强度。此外，将相邻的第一端子电极彼此的中心间的间隔形成得比相邻的第二端子电极彼此的中心间的间隔要大，因此能使第一端子电极的面积形成得比以往要大。
此外，还可以包括安装于所述核心基板的另一个主面的其它安装元器件。
由此，能提高元器件内置模块所搭载的安装元器件的安装密度。
所述元器件内置层还可以包括覆盖所述安装元器件的树脂层。
由此，能利用树脂层保护元器件内置层所设置的安装元器件。
发明的效果
根据本发明，用于安装安装元器件的安装区域还设定于核心基板的一个主面的中央部分、以及沿着该一个主面的除去4个角部以外的4条边中的至少一条边的边缘部分，因此能提高安装元器件的安装密度，并且能提高安装元器件的配置布局的自由度。形成于元器件内置层的另一个主面的各第二端子电极较平衡地配置于核心基板的一个主面的至少4个角部，并与核心基板的一个主面相连接，因此能确保核心基板与元器件内置层之间的连接性。因而，能确保元器件内置层与核心基板之间的连接性，并提高安装元器件安装到核心基板的安装密度，能提供一种安装元器件的配置布局的自由度较高的元器件内置模块。
附图说明
图1是表示本发明的实施方式1所涉及的元器件内置模块的剖视图。
图2是表示图1的元器件内置模块所具有的连接用元器件的图，图2(a)是立体图，图2(b)是俯视图，图2(c)是背面图。
图3是表示本发明的实施方式2所涉及的元器件内置模块的剖视图。
图4是表示图3的元器件内置模块所具有的连接用元器件的图，图4(a)是立体图，图4(b)是俯视图，图4(c)是背面图。
图5是表示核心基板的一个主面上的安装元器件的配置状态的仰视图。
图6是表示本发明的实施方式3所涉及的元器件内置模块的剖视图。
图7是表示图6的元器件内置模块所具有的连接用元器件的图，图7(a)是立体图，图7(b)是俯视图，图7(c)是背面图。
图8是表示核心基板的一个主面上的安装元器件的配置状态的仰视图。
图9是表示本发明的实施方式4所涉及的元器件内置模块所具有的连接用元器件的图，图9(a)是立体图，图9(b)是俯视图，图9(c)是背面图。
图10是现有的元器件内置模块的剖视图。
具体实施方式
＜实施方式1＞
参照图1和图2对本发明的实施方式1进行说明。图1是表示本发明的实施方式1所涉及的元器件内置模块的剖视图，图2是表示图1的元器件内置模块所具有的连接用元器件的图，图2(a)是立体图，图2(b)是俯视图，图2(c)是背面图。
元器件内置模块1包括俯视时呈矩形的核心基板2、分别设置于核心基板2的两主面2a、2b的元器件内置层3、4。通过将IC、陶瓷层叠贴片元器件等安装元器件5、6安装在核心基板2的两主面2a、2b上，来设置于各元器件内置层3、4，从而元器件内置模块1形成为蓝牙(Bluetooth)(注册商标)模块、无线LAN模块、天线开关模块等高频通信模块、电源模块等模块。如图1所示，元器件内置层3包括安装于核心基板2的一个主面2a所设定的安装区域21中的安装元器件5以及外部连接用的连接用元器件7，元器件内置层4包括安装于安装区域22中的安装元器件6(相当于本发明的“其它安装元器件”)，该安装区域22几乎横跨核心基板2的另一个主面2b的整个面而设定。如图1所示，本实施方式中，安装区域21设定于核心基板2的一个主面2a的中央部分以及沿着一个主面2a的除去4个角部以外的4条边中的一条短边的边缘部分。
此外，核心基板2的一个主面2a的元器件内置层3中设有覆盖该一个主面2a及安装元器件5、连接用元器件7的内侧面的树脂层8，核心基板2的另一个主面2b的元器件内置层4中设有覆盖该另一个主面2b及安装元器件6的树脂层9。树脂层8、9通过环氧树脂、氰酸酯树脂等一般的用于模制的热固化树脂来形成。
核心基板2由玻璃环氧树脂或液晶聚合物等树脂基板、陶瓷(LTCC)基板、玻璃基板等一般的基板所构成，根据元器件内置模块1的使用目的的不同，核心基板2也可以形成为单层基板或多层基板的某一种。在核心基板2的两个主面2a、2b上形成有多个安装用电极2c，该多个安装用电极2c用于将安装元器件5、6等利用焊料H等接合材料进行接合或进行超声波振动接合来安装。此外，在核心基板2的内部通过包含Ag、Cu、Au等在内的导电材料适当地设置面内电极(省略图示)或过孔导体(省略图示)等布线电极，各安装用电极2c经由核心基板2内的布线电极进行电连接。另外，也可以通过将面内导体及过孔导体进行组合而在核心基板2内形成各种电路。
另外，例如在核心基板2由LTCC(Low Temperature Co-Fired Ceramics：低温烧结陶瓷基板)多层基板形成的情况下，例如核心基板2如下所示那样形成。即，首先，准备陶瓷生片，该陶瓷生片由氧化铝及玻璃等的混合粉末与有机粘合剂及溶剂等一起混合而成的浆料形成为片材状而构成。接下来，在该陶瓷生片的规定位置上通过激光加工等形成过孔，在该通孔中填充包含Ag、Cu、Au等在内的导体糊料来形成用于层间连接的过孔导体，并通过使用导体糊料的印刷来形成各种面内导体。然后，将由各陶瓷生片进行层叠、压接而成的陶瓷层叠体在大约1000℃左右的较低温度下进行所谓的低温烧制来形成核心基板2。
连接用元器件7由树脂多层基板71来形成，该树脂多层基板71具有与俯视时呈矩形的核心基板2大致相同的外部形状。此外，在构成元器件内置层3的与核心基板2相反侧的一个主面的树脂多层基板71的下表面71a(相当于本发明的“第一形成区域”)上形成有多个外部连接用的第一端子电极10。此外，在构成元器件内置层3的与核心基板2相对的另一个主面的一部分的树脂多层基板71的上表面71b(相当于本发明的“第二形成区域”)上形成有多个内部连接用的第二端子电极11。
树脂多层基板71包括平板部72以及框部73，平板部72具有与核心基板2基本相同的外形。如图1及图2(c)所示，平板部72通过在其下表面71a使多个第一端子电极10排列成格子状而形成。如图1及图2(a)、图2(b)所示，框部73层叠在平板部72的上表面，且在其上表面71b使多个第二端子电极11排列成格子状而形成。此外，框部73具有如下形状：俯视时为矩形的平板，且在与核心基板2的一个主面2a的安装区域21相对的中央部分以及边缘部分上形成有开口73a，从而去除框形的一条边。即，如图1所示，在连接用元器件7(树脂多层基板71)安装于核心基板2的一个主面2a时，开口73a形成在与该一个主面2a的安装区域21相对的位置上。此外，形成有第二端子电极11的框部73的上表面71b形成为与沿着核心基板2的一个主面2a的4个角部及边缘部分中的去除安装区域21以外的三条边的部分相对。
如上所述，沿着核心基板2的一个主面2a的边缘部分中的不与框部73的上表面71b相对的一条边的部分与核心基板2的一个主面2a的中央部分一起被设定于安装区域21。然后，安装元器件5被安装在安装区域21中，该安装区域21被设定为核心基板2的一个主面2a的中央部分及该中央部分延伸的边缘部分。
如图1及图2(a)～图2(c)所示，元器件内置层3的一个主面的形成有各第一端子电极10的树脂多层基板71的下表面71a的面积形成得比元器件内置层3的另一个主面的形成有各第二端子电极11的树脂多层基板71的上表面71b的面积要大。
在树脂多层基板71的内部设有连接各第一端子电极10和各第二端子电极11的连接导体12。连接导体12包括在树脂多层基板71的内部形成的过孔导体12a以及面内导体12b。过孔导体12a通过将包含Ag、Cu、Au等的导电糊料填充至过孔中，或对过孔实施电镀填孔，或设置Cu等棒状的金属材料而形成。面内导体12b通过使用包含Ag、Cu、Au等的导电糊料的丝网印刷等方法来形成，或者通过使用光刻对金属箔或金属薄膜进行蚀刻加工而形成。
本实施方式中，利用在树脂多层基板71的下表面71a露出的过孔导体12a的端面来形成第一端子电极10，利用在树脂多层基板71的上表面71b露出的过孔导体12a的端面来形成第二端子电极11。此外，分别在平板部72及框部73中设置过孔导体12a，使得形成第一端子电极10的各过孔导体12a彼此的间隔(间隙)比形成第二端子电极11的各过孔导体12a彼此的间隔要大。因而，如图2(b)、(c)所示，相邻的第一端子电极10彼此的中心间的间隔A形成得比相邻的第二端子电极11彼此的中心间的间隔B要大。
连接用元器件7(树脂多层基板71)中，框部73的上表面71b的各第二端子电极11以包围安装区域21的方式、连接到核心基板2的一个主面2a的该安装区域21的外侧，从而安装在核心基板2的一个主面2a上。此外，连接用元器件7的下表面71a的形状形成为俯视时与核心基板2重叠。因而，连接用元器件7在安装到核心基板2的一个主面2a时，树脂多层基板71的下表面71a配置成俯视时与上表面71b及核心基板2的安装区域21均重叠。此外，将安装于核心基板2的一个主面2a的安装区域21的安装元器件5配置到树脂多层基板71的框部73的开口73a部分。
另外，形成于树脂多层基板71的上表面71b的各第二端子电极11使用焊料等接合材料与核心基板2的一个主面2a所设置的内部连接用的安装用电极(省略图示)相连接，从而将连接用元器件7安装到核心基板2的一个主面2a。形成于树脂多层基板71的下表面71a的各第一端子电极10使用焊料H等接合材料与母基板等外部基板进行外部连接，从而元器件内置模块1(核心基板2)与外部基板进行外部连接。
另外，元器件内置模块1所具备的连接用元器件7例如如下所示形成。
即，在利用一并层叠法来形成树脂多层基板71的情况下，首先，准备在其内部分别形成有过孔导体12a及面内导体12b的平板部72及框部73。然后，经由预浸渍体等粘接层层叠平板部72及框部73，从而形成树脂多层基板71。在利用层叠法形成树脂多层基板71的情况下，首先准备支承基板，在支承基板的两面通过预浸渍体等粘接层形成导电层。然后，反复执行使用光刻在导电层形成图案从而形成面内导体12b、通过形成过孔来形成过孔导体12a、以及层叠树脂绝缘层，从而形成树脂多层基板71。
另外，除了上述制造方法以外，例如也可以使用如下方法：并不分别形成平板部72和框部73，而在形成要成为树脂多层基板71的结构物之后，利用研磨机等进行研磨，从而形成与平板部72和框部73相当的部分。此外，连接用元器件7也可以利用热固化树脂和玻璃纤维等构成的印刷基板来形成。
如上所述，本实施方式中，元器件内置层3包括安装于核心基板2的一个主面2a的安装区域21的安装元器件5、以及覆盖安装元器件5的树脂层8。连接用元器件7的下表面71a设有多个外部连接用的第一端子电极10，连接用元器件7的上表面71b设有多个内部连接用的第二端子电极11。此外，各第一端子电极10和各第二端子电极11通过连接用元器件7所设置的连接导体12相连接。通过将连接用元器件7的上表面71b的各第二端子电极11与核心基板2的一个主面2a相连接，从而在核心基板2的一个主面2a安装连接用元器件7，以在元器件内置层3中设置连接用元器件7。另外，设置于连接用元器件7的下表面71a的各第一端子电极10使用H等接合材料与母基板等外部基板相连接。
用于安装安装元器件5的安装区域21设定于核心基板2的一个主面2a的中央部分以及沿着除去该一个主面2a的4个角部以外的4条边中的一条边的边缘部分。因而，能将安装元器件5配置在安装区域21，该安装区域21设定于核心基板2的一个主面2a的除去4个角部以外的边缘部分的至少一部分，因此，能提高安装元器件5的安装密度，并且能提高安装元器件5的配置布局的自由度。另外，构成元器件内置层3的另一个主面的一部分的、形成于连接用元器件7的上表面71b的各第二端子电极11较平衡地配置于核心基板2的一个主面2a的至少4个角部，并与核心基板2的一个主面2a相连接，因此能确保核心基板2与元器件内置层3之间的连接性。因而，能提供一种元器件内置模块1，其能确保元器件内置层3与核心基板2之间的连接性，并提高安装元器件5安装到核心基板2的安装密度，安装元器件5的配置布局的自由度较高。
此外，核心基板2的一个主面2a的除去4个角部以外的边缘部分中的沿着除去安装区域21以外的3条边的部分还连接有多个第二端子电极11，因此能进一步提高核心基板2与元器件内置层3之间的连接性。
形成设有各第一端子电极10的下表面71a以及设有各第二端子电极11的上表面71b，将在其内部设有连接导体12的连接用元器件7连接上表面71b的各第二端子电极11，并安装于核心基板2的一个主面2a上，从而能简单地形成元器件内置层3的布线结构。此外，能简单地形成元器件内置层3的布线结构，因此能力图降低元器件内置模块1的制造成本。
连接用元器件7通过树脂多层基板71来形成，该树脂多层基板71的内部形成有过孔导体12a以及面内导体12b以作为连接导体12，因此，能利用层叠法、一并层叠法等现有方法来简单且低成本地形成连接用元器件7。此外，利用树脂多层基板71中作为连接导体12而设置的过孔导体12a以及面内导体12b形成元器件内置层3的布线结构，从而能在元器件内置层3中简单地形成具有如下结构的布线结构：从元器件内置层3的与核心基板2的一个主面2a相对的另一个主面的第二形成区域(树脂多层基板71的上表面71b)一侧朝向与核心基板2的一个主面2a相反侧的一个主面的第一形成区域(树脂多层基板71的下表面71a)一侧，各过孔导体12a之间的间隙变宽。
此外，采用相邻的外部连接用的第一端子电极10彼此的中心间的间隔A比相邻的内部连接用的第二端子电极11彼此的中心间的间隔B要大，因此能防止因各第一端子电极10和外部基板之间的接合部分中的焊料H等接合材料而引起的短路。元器件内置层3的一个主面上成为形成有各第一端子电极10的第一形成区域的连接用元器件7的下表面71a的面积比元器件内置层3的另一个主面上成为形成有各第二端子电极11的第二形成区域的连接用元器件7的上表面71b的面积要大。由此，能使各第一端子电极10和外部基板之间的接合部分的面积变大，因此能提供一种能提高接合强度，并能提高与外部基板之间的连接性的元器件内置模块1。
与现有的结构不同，形成有各第一端子电极10的连接用元器件7的下表面71a的面积比形成有各第二端子电极11的连接用元器件7的上表面71b的面积要大，相邻的第一端子电极10彼此的中心间的间隔A大于相邻的第二端子电极11彼此的中心间的间隔B，从而能确保各第一端子电极10与外部基板之间的连接性，因此能力图进一步减小与核心基板2相连接的各第二端子电极11的直径以及间隙。另外，还能力图进一步减小与核心基板2相连接的各第二端子电极11的直径及间隙，因此能力图实现核心基板2的小型(小面积)化，并且通过减小形成有各第二端子电极11的连接用元器件7的上表面71b的面积，从而在核心基板2的一个主面2a上能确保大面积的安装区域21，因此能力图提高安装元器件5的元器件安装密度。
如图1所示，在元器件内置层3中的安装元器件5下方的外部基板侧的区域配置有连接导体12，从而连接用元器件7(树脂多层基板71)的下表面71a(第一形成区域)配置为俯视时与连接用元器件7(树脂多层基板71)的上表面71b(第二形成区域)以及设定于核心基板2的一个主面2a的安装区域21均重叠。因而，能有效利用以往成为死区的元器件内置层3的安装元器件5下方的区域，能力图增大形成有各第一端子电极10的连接用元器件7的下表面71a的面积，并且能扩大各第一端子电极10彼此的中心间的间隔A。
通过在大面积的树脂多层基板71的下表面71a形成各第一端子电极10，从而能扩大各第一端子电极10彼此的中心间的间隔A，该树脂多层基板71形成为俯视时与核心基板2相一致并重叠。
安装元器件6还安装于核心基板2的另一个主面2b，因此，能进一步提高元器件内置模块1所搭载的安装元器件5、6的元器件安装密度。
＜实施方式2＞
参照图3～图5对本发明的实施方式2进行说明。图3是表示本发明的实施方式2所涉及的元器件内置模块的剖视图，图4是表示图3的元器件内置模块所具有的连接用元器件的图，图4(a)是立体图，图4(b)是俯视图，图4(c)是背面图。图5是表示核心基板的一个主面上的安装元器件的配置状态的仰视图。
本实施方式与上述实施方式1的不同点在于：如图3及图4(a)～(c)所示，形成有连接用元器件7的树脂多层基板71由俯视时呈矩形的平板部72、和分别层叠于平板部72的4个角部上的4个支承部74形成。因而，在与核心基板2的一个主面2a相对的元器件内置层3的另一个主面上，分别配置于核心基板2的一个主面2a的各角部部分的树脂多层基板71的4个上表面71b(第二形成区域)分离设置。本实施方式中，利用预浸渍体等粘接层层叠分别独立制作的平板部72以及各支承部74，从而形成树脂多层基板71。以下，仅对与上述各实施方式不同的结构进行说明，其它的结构与上述实施方式1相同，因此标注相同的标号，并省略其结构的说明。
树脂多层基板71的各支承部74俯视时大致具有L字形，其内部设有具有过孔导体12a以及面内导体12b的连接导体12。如图4(a)所示，支承部74以其弯曲部分与平板部72的角部重叠的方式分别层叠于平板部72的各角部，从而形成树脂多层基板71。如图5所示，本实施方式中，将核心基板2的一个主面2a中的如下部分设定为安装区域21，并安装安装元器件5，该部分为除去与树脂多层基板71的4个上表面71b的第二端子电极11相连接的由同一图中的点线包围的各角部部分以外的部分。
本实施方式中，如图3及图4(c)所示，各第一端子电极10通过在露出到树脂多层基板71的下表面71a的过孔导体12a的端面上设置矩形的电极焊盘来形成。另外，电极焊盘俯视时的形状并不限于矩形，可以是圆形、多边形等任何形状。
如上所述，本实施方式也能获得与上述实施方式1相同的效果，并且还能获得以下效果。即，通过利用电极焊盘将第一端子电极10的面积形成地比第二端子电极11的面积要大，从而能提高第一端子电极10与外部基板之间的连接强度。此外，将相邻的第一端子电极10彼此的中心间的间隔A形成地比相邻的第二端子电极11彼此的中心间的间隔B要大，因此能以第一端子电极10的面积比以往要大的方式形成电极焊盘。
本实施方式中，形成有各第一端子电极10的各电极焊盘设置于树脂多层基板71的下表面71a，但也可以以仅其表面露出的方式将各电极焊盘埋设于树脂多层基板71的下表面71a，以使得各电极焊盘的表面成为树脂多层基板71的下表面71a。
＜实施方式3＞
参照图6～图8对本发明的实施方式3进行说明。图6是表示本发明的实施方式3所涉及的元器件内置模块的剖视图，图7是表示图6的元器件内置模块所具有的连接用元器件的图，图7(a)是立体图，图7(b)是俯视图，图7(c)是背面图。图8是表示核心基板的一个主面上的安装元器件的配置状态的仰视图。
本实施方式与上述实施方式2的不同点在于，如图6及图7(a)～(c)所示，在形成连接用元器件7的树脂多层基板71的平板部72的中央部分形成有矩形的开口72b，并且同一图中形成有在左右方向上与开口72b连通的切口72c。此外，本实施方式中，俯视时呈矩形的支承部74层叠在平板部72的各角部部分。利用在树脂多层基板71的下表面71a露出的过孔导体12a的端面形成第一连接端子10。其它结构与上述实施方式1及实施方式2相同，因此通过标注相同标号来省略其结构的说明。
如上所述，根据本实施方式，能起到与上述的实施方式2相同的效果，并且能起到以下的效果。即、如图8所示，与上述实施方式2相同，将核心基板2的一个主面2a中的如下部分设定为安装区域21，该部分为除去与有树脂多层基板71的4个上表面71b的第二端子电极11相连接的由同一图中的点线包围的各角部部分以外的部分，在树脂多层基板71的平板部72的中央部分设有开口72b。因而，在开口72b所对应的部分，能将比其它部分所安装的安装元器件5厚度要高的安装元器件5a安装在核心基板2的一个主面2a(参照图6)。
＜实施方式4＞
参照图9对本发明的实施方式4进行说明。图9是表示本发明的实施方式4所涉及的元器件内置模块所具有的连接用元器件的图，图9(a)是立体图，图9(b)是俯视图，图9(c)是背面图。
本实施方式与上述实施方式3的不同点在于，如图9(a)～(c)所示，在元器件内置层3中设有4个连接用元器件7，各连接用元器件7分别以岛状配置并安装在核心基板2的一个主面2a的各角部部分。以下，仅对与上述各实施方式不同的结构进行说明，其它的结构与上述实施方式1及实施方式3相同，因此标注相同的标号，并省略其结构的说明。
如图9(a)～(c)所示，形成有各连接用元器件7的树脂多层基板71包括俯视时呈矩形的基部75、以及层叠在基部75的上表面的支承部74，该基部75的内部设有具有过孔导体12a及面内导体12b的连接导体12。利用在基部75的下表面71a露出的过孔导体12a的端面形成第一连接端子10。此外，通过使各树脂多层基板71各自的上表面71b的各第二端子电极11与核心基板2的一个主面2a的各角部部分相连接，从而各连接用元器件7分别以岛状配置并安装到核心基板的一个主面2a的各角部部分。另外，由于俯视时核心基板2在宽度方向及高度方向上分别被一分为二，因此各树脂多层基板71各自的基部75形成得比一分为四的形状要小。
如上所述，根据本实施方式，能起到与上述的实施方式3相同的效果，并且能起到以下的效果。即，多个连接用元器件7安装于核心基板2的一个主面2a，在安装有安装元器件5、5a的核心基板2的一个主面2a的至少包含4个角部的任意位置安装各连接用元器件7，从而能形成元器件内置层3的布线结构，因此能提高元器件内置模块1的设计自由度。
本实施方式中，核心基板2的一个主面2a上的各连接用元器件7的安装位置并不限定于上述示例，也可以安装于核心基板的一个主面2a的中央位置等，可以根据元器件内置模块1的结构，将各连接用元器件7安装于一个主面2a的至少包含4个角部的任意位置。安装于核心基板2的一个主面2a的连接用元器件7的数量并不限于4个，可以以使第二端子电极11与一个主面2a的至少4个角部相连接为条件，将2个以上的多个连接用元器件7安装于一个主面2a。此外，配置成岛状的多个连接用元器件7也可以如上述实施方式3所示那样利用棒状的连结构件相连结。
此外，本发明并不局限于上述实施方式，只要不脱离其技术思想，可以在上述实施方式之外进行各种改变，也可以对上述实施方式的各个结构进行各种组合。例如，上述各实施方式中，连接用元器件7利用树脂多层基板71来形成，但也可以与核心基板2同样，利用玻璃环氧树脂、液晶聚合物等树脂基板、陶瓷(LTCC)基板、玻璃基板等一般的基板形成连接用元器件7。此外，形成连接用元器件7的各基板可以由单层基板以及多层基板的某一种来形成。
另外，核心基板2俯视时的形状并不限于矩形，可以是圆形、多边形等任何形状。此外，上述各实施方式中的各连接用元器件7的俯视形状、树脂多层基板71的下表面71a以及上表面71b的形状、其配置位置等根据核心基板2的俯视形状适当变更即可。
上述各实施方式中，形成有第一端子电极10的第一形成区域(树脂多层基板71的下表面71a)配置为俯视时与第二形成区域(树脂多层基板71的上表面71b)以及安装区域21均重叠。然而，第一形成区域的配置位置并不限于上述示例，也可以将第一形成区域的面积形成为与第二形成区域的面积相同。此外，与参照图10进行说明的现有结构相同，也可以利用具有笔直形状的过孔导体来形成连接导体12。此外，也可以构成为相邻的外部连接用的第一端子电极10彼此的中心间的间隔A与相邻的内部连接用的第二端子电极11彼此的中心间的间隔B大致相同。
上述各实施方式中，通过将连接用元器件7安装于核心基板2的一个主面2a上，来形成元器件内置层3的布线结构，但也可以不将连接用元器件7安装于核心基板2的一个主面2a上，而通过在元器件内置层3的树脂层8设置过孔导体12a及面内导体12b来形成连接导体12。
上述各实施方式中，使用面内导体12b，使配置于树脂多层基板71的层叠方向的多个过孔导体12a俯视时的配置位置在规定方向上依次错开，从而以扩大各过孔导体12a的间隔(间隙)的方式构成，但也可以通过以下的结构，来扩大各过孔导体12a的间隔。即，使俯视时的各过孔导体12a的中心轴的配置位置在规定方向依次稍许错开的方式来配置与树脂多层基板71的层叠方向相连接的多个过孔导体12a。然后，通过在位置稍稍错开的状态下将各过孔导体12a的端面彼此相连，从而能扩大各过孔导体12a的间隔。此外，上述各实施方式中，所有相邻的第一端子电极10彼此的中心间的间隔A构成为比相邻的第二端子电极11彼此的中心间的间隔B要大，但也可以还包括相邻端子彼此的间隔不比相邻的第二端子电极11彼此的中心间的间隔大的外部连接用的端子电极。
为了提高安装到元器件内置模块1的安装元器件5、5a、6的安装密度以具备与使用目的相对应的功能，可以适当地将任何安装元器件5、5a、6配置并安装到核心基板2的某一位置。核心基板2的另一个主面2b不一定安装安装元器件6。
将各安装元器件5、5a、6安装到元器件内置模块1的核心基板2的两主面2a、2b的安装方法并不限于利用焊料H的方法，也可以通过利用超声波振动技术、等离子等表面活性化技术的安装方法、利用接合引线的安装方法将各安装元器件5、5a、6安装到核心基板2。此外，实施方式4所记载的电极焊盘也适用于其它实施方式，其它实施方式也可以相同地采用设有电极焊盘的结构。树脂层8不一定要设置于核心基板22，也可以不设置树脂层8。
本发明能广泛应用于在核心基板所设置的元器件内置层中内置有安装元器件的元器件内置模块。
标号说明
1 元器件内置模块
2 核心基板
2a 一个主面
2b 另一个主面
21 安装区域
3 元器件内置层
5、5a 安装元器件
6 安装元器件(其它的安装元器件)
7 连接用元器件
71 树脂多层基板
71a 下表面(第一形成区域)
71b 上表面(第二形成区域)
8 树脂层
10 第一端子电极
11 第二端子电极
12 连接导体
12a 过孔导体
12b 面内导体
A、B 相邻端子电极彼此的中心间的间隔

Claims (7)

1.一种元器件内置模块，包括：
俯视时呈矩形的核心基板；以及
设置于所述核心基板的一个主面的元器件内置层，其特征在于，
所述元器件内置层包括：
安装于安装区域的安装元器件，该安装区域设定于所述核心基板的一个主面的中央部分以及沿着所述一个主面的除去4个角部以外的4条边中的至少一条边的边缘部分；
形成于所述元器件内置层的与所述核心基板相反侧的一个主面的多个外部连接用的第一端子电极；
形成于所述元器件内置层的与核心基板相对的另一个主面、且与所述核心基板的一个主面相连接的多个内部连接用的第二端子电极；以及
连接各所述第一端子电极和各所述第二端子电极的连接导体，
各所述第二端子电极以位于所述核心基板的一个主面的至少4个角部的方式形成于所述元器件内置层的另一个主面，
包括安装于所述核心基板的一个主面、且设置于所述元器件内置层的连接用元器件，
所述连接用元器件由树脂多层基板来形成，该树脂多层基板的内部形成有过孔导体及面内导体，以作为所述连接导体，
树脂多层基板包括平板部、以及框部或支承部，
在树脂多层基板的平板部的中央部分形成有矩形的开口，并且形成有与开口连通的切口，
俯视时呈矩形的支承部层叠在平板部的各角部部分。
2.如权利要求1所述的元器件内置模块，其特征在于，
所述连接用元器件形成有各所述第一端子电极以及各所述第二端子电极，并且在所述连接用元器件的内部设有所述连接导体。
3.如权利要求1或2所述的元器件内置模块，其特征在于，
所述元器件内置层的一个主面上为形成各所述第一端子电极而设定的第一形成区域的面积比所述元器件内置层的另一个主面上为形成各所述第二端子电极而设定的第二形成区域的面积要大，相邻的所述第一端子电极彼此的中心间的间隔比相邻的所述第二端子电极彼此的中心间的间隔要大。
4.一种元器件内置模块，包括：
俯视时呈矩形的核心基板；以及
设置于所述核心基板的一个主面的元器件内置层，其特征在于，
所述元器件内置层包括：
安装于安装区域的安装元器件，该安装区域设定于所述核心基板的一个主面的中央部分以及沿着所述一个主面的除去4个角部以外的4条边中的至少一条边的边缘部分；
形成于所述元器件内置层的与所述核心基板相反侧的一个主面的多个外部连接用的第一端子电极；
形成于所述元器件内置层的与核心基板相对的另一个主面、且与所述核心基板的一个主面相连接的多个内部连接用的第二端子电极；以及
连接各所述第一端子电极和各所述第二端子电极的连接导体，
各所述第二端子电极以位于所述核心基板的一个主面的至少4个角部的方式形成于所述元器件内置层的另一个主面，
包括安装于所述核心基板的一个主面、且设置于所述元器件内置层的连接用元器件，
所述连接用元器件由树脂多层基板来形成，该树脂多层基板的内部形成有过孔导体及面内导体，以作为所述连接导体，
在元器件内置层中的安装元器件下方的外部基板侧的区域配置有连接导体，
所述元器件内置层的一个主面上为形成各所述第一端子电极而设定的第一形成区域的面积比所述元器件内置层的另一个主面上为形成各所述第二端子电极而设定的第二形成区域的面积要大，相邻的所述第一端子电极彼此的中心间的间隔比相邻的所述第二端子电极彼此的中心间的间隔要大。
5.如权利要求4所述的元器件内置模块，其特征在于，
所述连接用元器件形成有各所述第一端子电极以及各所述第二端子电极，并且在所述连接用元器件的内部设有所述连接导体。
6.一种元器件内置模块，包括：
俯视时呈矩形的核心基板；以及
设置于所述核心基板的一个主面的元器件内置层，其特征在于，
所述元器件内置层包括：
安装于安装区域的安装元器件，该安装区域设定于所述核心基板的一个主面的中央部分以及沿着所述一个主面的除去4个角部以外的4条边中的至少一条边的边缘部分；
形成于所述元器件内置层的与所述核心基板相反侧的一个主面的多个外部连接用的第一端子电极；
形成于所述元器件内置层的与核心基板相对的另一个主面、且与所述核心基板的一个主面相连接的多个内部连接用的第二端子电极；以及
连接各所述第一端子电极和各所述第二端子电极的连接导体，
各所述第二端子电极以位于所述核心基板的一个主面的至少4个角部的方式形成于所述元器件内置层的另一个主面，
包括安装于所述核心基板的一个主面、且设置于所述元器件内置层的连接用元器件，
所述连接用元器件由树脂多层基板来形成，该树脂多层基板的内部形成有过孔导体及面内导体，以作为所述连接导体，
配置成岛状的多个连接用元器件利用棒状的连结构件相连结，
所述元器件内置层的一个主面上为形成各所述第一端子电极而设定的第一形成区域的面积比所述元器件内置层的另一个主面上为形成各所述第二端子电极而设定的第二形成区域的面积要大，相邻的所述第一端子电极彼此的中心间的间隔比相邻的所述第二端子电极彼此的中心间的间隔要大。
7.如权利要求6所述的元器件内置模块，其特征在于，
所述连接用元器件形成有各所述第一端子电极以及各所述第二端子电极，并且在所述连接用元器件的内部设有所述连接导体。
CN201710690823.5A 2013-12-05 2014-11-05 元器件内置模块 Active CN107393878B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-252199 2013-12-05
JP2013252199A JP5846187B2 (ja) 2013-12-05 2013-12-05 部品内蔵モジュール
CN201410617527.9A CN104701267B (zh) 2013-12-05 2014-11-05 元器件内置模块

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201410617527.9A Division CN104701267B (zh) 2013-12-05 2014-11-05 元器件内置模块

Publications (2)

Publication Number Publication Date
CN107393878A CN107393878A (zh) 2017-11-24
CN107393878B true CN107393878B (zh) 2019-11-08

Family

ID=53348235

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201410617527.9A Active CN104701267B (zh) 2013-12-05 2014-11-05 元器件内置模块
CN201710690823.5A Active CN107393878B (zh) 2013-12-05 2014-11-05 元器件内置模块

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201410617527.9A Active CN104701267B (zh) 2013-12-05 2014-11-05 元器件内置模块

Country Status (2)

Country Link
JP (1) JP5846187B2 (zh)
CN (2) CN104701267B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206458B (zh) * 2016-07-17 2018-09-25 高燕妮 一种叠层集成电路封装结构

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1409435A (zh) * 2001-09-26 2003-04-09 株式会社日立制作所 高频模块
CN101044805A (zh) * 2004-10-22 2007-09-26 株式会社村田制作所 复合多层基板及其制造方法
CN101101898A (zh) * 2006-07-06 2008-01-09 三星电机株式会社 层叠封装的底部衬底及其制造方法
CN101467500A (zh) * 2006-06-27 2009-06-24 松下电器产业株式会社 中继基板以及电路安装结构体
CN101632175A (zh) * 2007-03-12 2010-01-20 美光科技公司 用于封装半导体装置的设备、经封装的半导体组件、制造用于封装半导体装置的设备的方法和制造半导体组件的方法
CN101911853A (zh) * 2008-01-18 2010-12-08 松下电器产业株式会社 立体布线板
CN102027813A (zh) * 2008-05-15 2011-04-20 株式会社村田制作所 多层陶瓷基板及其制造方法
CN102164453A (zh) * 2010-01-15 2011-08-24 株式会社村田制作所 电路模块

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069179A (ja) * 2001-08-30 2003-03-07 Sony Corp 電子部品実装基板複合体及びその組立実装方法
JP2007335675A (ja) * 2006-06-15 2007-12-27 Fuji Electric Systems Co Ltd 電源装置および電源装置の製造方法
JP4871978B2 (ja) * 2009-07-10 2012-02-08 株式会社沖データ 半導体装置、及び光プリントヘッド
US9105562B2 (en) * 2011-05-09 2015-08-11 Infineon Technologies Ag Integrated circuit package and packaging methods
JP2013069746A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体装置および電極端子

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1409435A (zh) * 2001-09-26 2003-04-09 株式会社日立制作所 高频模块
CN101044805A (zh) * 2004-10-22 2007-09-26 株式会社村田制作所 复合多层基板及其制造方法
CN101467500A (zh) * 2006-06-27 2009-06-24 松下电器产业株式会社 中继基板以及电路安装结构体
CN101101898A (zh) * 2006-07-06 2008-01-09 三星电机株式会社 层叠封装的底部衬底及其制造方法
CN101632175A (zh) * 2007-03-12 2010-01-20 美光科技公司 用于封装半导体装置的设备、经封装的半导体组件、制造用于封装半导体装置的设备的方法和制造半导体组件的方法
CN101911853A (zh) * 2008-01-18 2010-12-08 松下电器产业株式会社 立体布线板
CN102027813A (zh) * 2008-05-15 2011-04-20 株式会社村田制作所 多层陶瓷基板及其制造方法
CN102164453A (zh) * 2010-01-15 2011-08-24 株式会社村田制作所 电路模块

Also Published As

Publication number Publication date
CN104701267B (zh) 2017-09-08
CN104701267A (zh) 2015-06-10
JP5846187B2 (ja) 2016-01-20
JP2015109380A (ja) 2015-06-11
CN107393878A (zh) 2017-11-24

Similar Documents

Publication Publication Date Title
JP4453702B2 (ja) 複合型電子部品及びその製造方法
CN105122443B (zh) 高频元件及具备其的高频模块
KR100945622B1 (ko) 전자 부품 모듈
TW201411800A (zh) 用於電子整合之三維模組
US8864925B2 (en) Method for producing laminated electronic component, and laminated electronic component
TWI566350B (zh) Semiconductor device
EP1699277A1 (en) Ceramic multilayer substrate
US20140085833A1 (en) Chip packaging substrate, method for manufacturing same, and chip packaging structure having same
CN104701280B (zh) 元器件内置模块
TW201405726A (zh) 模組及其製造方法
CN108461453A (zh) 电子元件安装用基板、电子装置以及电子模块
CN104113981B (zh) 多层布线基板以及具备该多层布线基板的模块
KR101961529B1 (ko) 유전체 필름 없는 전자 모듈 및 그 제조 방법
CN106298158A (zh) 内埋式被动元件及其量产方法
CN107393878B (zh) 元器件内置模块
WO2006011508A1 (ja) 複合型電子部品及びその製造方法
TWI521655B (zh) High frequency module and high frequency module carrying device
JP6250943B2 (ja) 配線基板
KR100772460B1 (ko) 집적 수동소자 칩 및 그 제조방법
JP4043242B2 (ja) 面実装型の電子回路ユニット
JPH03136396A (ja) 電子回路部品とその製造方法及び電子回路装置
CN110730573A (zh) 电路板及其制造方法
JP2007258741A (ja) 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器
JP2003249589A (ja) 多数個取り配線基板
JP2004048714A (ja) セラミック積層デバイス、通信機器、およびセラミック積層デバイスの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant