CN107293586B - 一种半导体器件及其制作方法和电子装置 - Google Patents
一种半导体器件及其制作方法和电子装置 Download PDFInfo
- Publication number
- CN107293586B CN107293586B CN201610204360.2A CN201610204360A CN107293586B CN 107293586 B CN107293586 B CN 107293586B CN 201610204360 A CN201610204360 A CN 201610204360A CN 107293586 B CN107293586 B CN 107293586B
- Authority
- CN
- China
- Prior art keywords
- nano
- quantum dots
- layer
- insulating layer
- sacrificial layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 27
- 239000002096 quantum dot Substances 0.000 claims abstract description 143
- 239000000463 material Substances 0.000 claims abstract description 80
- 238000000034 method Methods 0.000 claims abstract description 62
- 239000002071 nanotube Substances 0.000 claims abstract description 60
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 239000004020 conductor Substances 0.000 claims abstract description 18
- 238000005530 etching Methods 0.000 claims abstract description 15
- 229910052594 sapphire Inorganic materials 0.000 claims description 25
- 239000010980 sapphire Substances 0.000 claims description 25
- 238000009966 trimming Methods 0.000 claims description 12
- 230000007935 neutral effect Effects 0.000 claims description 9
- 238000000608 laser ablation Methods 0.000 claims description 8
- 238000001039 wet etching Methods 0.000 claims description 8
- 229910015844 BCl3 Inorganic materials 0.000 claims description 4
- 238000002360 preparation method Methods 0.000 abstract description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 21
- 239000010931 gold Substances 0.000 description 21
- 229910052737 gold Inorganic materials 0.000 description 21
- 238000002955 isolation Methods 0.000 description 17
- 238000001312 dry etching Methods 0.000 description 8
- 239000012212 insulator Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000005699 Stark effect Effects 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000002105 nanoparticle Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000009969 flowable effect Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004381 surface treatment Methods 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
- B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
- B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Crystallography & Structural Chemistry (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种半导体器件及其制作方法和电子装置。所述方法包括：提供基底，在所述基底上形成有若干相互间隔的鳍片，在所述鳍片的表面依次形成有绝缘层和牺牲层；在所述基底上形成覆盖层并回蚀刻，以露出所述鳍片顶部的所述牺牲层；在露出的所述牺牲层的顶部上生长包括导电材料的纳米量子点，其中所述纳米量子点内嵌入所述牺牲层下方的所述绝缘层中，以得到基于纳米量子点的沟道。本发明在所述制备过程中在所述鳍片上形成绝缘层和牺牲层，然后在所述牺牲层的顶部生长包括导电材料的纳米量子点，其中，所述纳米量子点形成于纳米管的绝缘层上方，从而克服了现有技术中半导体材料尺寸的限制，可以进一步减小器件的尺寸同时还能保证良好的性能。
Description
技术领域
本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制作方法和电子装置。
背景技术
对于高容量的半导体存储装置需求的日益增加，这些半导体存储装置的集成密度受到人们的关注，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小晶片尺寸和/或改变内结构单元而在单一晶片上形成多个存储单元等。
随着特征尺寸进入纳米级，减小半导体器件尺寸的同时保持半导体器件的性能，成为目前半导体器件发展的方向，超微纳米器件将成为未来半导体器件的主流，但是由于目前所选用的材料以及制备工艺限制了半导体器件尺寸的进一步缩小，因此需要对纳米半导体器件及其制备方法做进一步的突破，以解决现有技术中存在的弊端。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供了一种半导体器件的制备方法，所述方法包括：
提供基底，在所述基底上形成有若干相互间隔的鳍片，在所述鳍片的表面依次形成有绝缘层和牺牲层；
在所述基底上形成覆盖层并回蚀刻，以露出所述鳍片顶部的所述牺牲层；
在露出的所述牺牲层的顶部上生长包括导电材料的纳米量子点，其中所述纳米量子点内嵌入所述牺牲层下方的所述绝缘层中，以得到基于纳米量子点的沟道。
可选地，所述方法还进一步包括对所述纳米量子点进行修剪的步骤，以减小所述纳米量子点的尺寸和/或改变所述纳米量子点的形状。
可选地，选用中性等离子束对所述纳米量子点进行修剪。
可选地，选用远程等离子体修剪的方法对所述纳米量子点进行修剪。
可选地，选用包括Cl2和/或BCl3的中性等离子束对所述纳米量子点进行修剪。
可选地，通过衍射掩模投影激光消融法生长所述纳米量子点。
可选地，在所述修剪步骤之前或者之后还进一步包括去除所述牺牲层的步骤，以露出所述绝缘层。
可选地，选用湿法蚀刻去除所述牺牲层。
可选地，在所述修剪步骤之前或者之后还进一步包括去除所述覆盖层的步骤，以露出所述鳍片。
可选地，所述鳍片包括蓝宝石材料；
所述绝缘层包括BN纳米管层。
本发明还提供了一种半导体器件，所述半导体器件包括：
基底；
若干相互隔离的鳍片，位于所述基底上；
绝缘层，位于所述鳍片表面上；
纳米量子点，嵌于所述绝缘层的顶部。
可选地，所述鳍片包括蓝宝石材料；
所述绝缘层包括BN纳米管层。
本发明还提供了一种电子装置，所述电子装置包括上述的半导体器件。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法包括制备不包含半导体材料的晶体管，在所述制备过程中在所述鳍片上形成绝缘层和牺牲层，然后在所述牺牲层的顶部生长包括导电材料的纳米量子点，其中所述纳米量子点内嵌入所述牺牲层下方的所述绝缘层中，以得到基于纳米量子点的沟道。其中，所述纳米量子点形成于纳米管的绝缘层上方，从而克服了现有技术中半导体材料尺寸的限制，可以进一步减小器件的尺寸同时还能保证良好的性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。
附图中：
图1为本发明中所述半导体器件的制备工艺流程图；
图2a-2f为本发明一具体实施方式中所述半导体器件的制备过程示意图；
图3a-3f为本发明另一具体实施方式中所述半导体器件的制备过程示意图；
图4为本发明中移动电话手机的示例的外部视图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法包括：
提供基底，在所述基底上形成有若干相互间隔的鳍片，在所述鳍片的表面依次形成有绝缘层和牺牲层；
在所述基底上形成覆盖层并回蚀刻，以露出所述鳍片顶部的所述牺牲层；
在露出的所述牺牲层的顶部上生长包括导电材料的纳米量子点，其中所述纳米量子点内嵌入所述牺牲层下方的所述绝缘层中，以得到基于纳米量子点的沟道。
在本发明中所述鳍片包括蓝宝石材料；所述绝缘层包括BN纳米管层。
其中，所述BN纳米管具有与C纳米管相似的石墨化结构，并具有与C纳米管同样优异的力学性能与热传导性能，同时其耐高温与抗氧化能力更强。另外与C纳米管不同的是，BN纳米管的电子能带结构与直径和手性无关，其电学性质是均一可控的。
纯BN纳米管的带隙宽度约为5.5eV，为宽带隙半导体材料。BN纳米管的带隙可以通过施加横向电场(Stark Effect)、结构形变、掺杂等手段来被进一步调节，使得BN纳米管在纳米电子器件等领域具有重要应用前景。
正由于BN纳米管由于具有尺寸小、可控性、直径的一致性及其绝缘特性使得BN纳米管成为制备纳米量子点的绝佳材料。本发明选用BN纳米绝缘体并在纳米绝缘体上设置纳米尺寸的金属来制备晶体管，从而制备不包含半导体材料的晶体管。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法包括制备不包含半导体材料的晶体管，在所述制备过程中在所述鳍片上形成绝缘层和牺牲层，然后在所述牺牲层的顶部生长包括导电材料的纳米量子点，其中所述纳米量子点内嵌入所述牺牲层下方的所述绝缘层中，以得到基于纳米量子点的沟道。其中，所述纳米量子点形成于纳米管的绝缘层上方，从而克服了现有技术中半导体材料尺寸的限制，可以进一步减小器件的尺寸同时还能保证良好的性能。
实施例一
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，下面结合附图对所述方法作进一步的说明。
其中，图2a-2f为本发明中所述半导体器件的制备过程示意图；图4为本发明中移动电话手机的示例的外部视图。
图1为本发明中所述半导体器件的制备工艺流程图，具体包括以下步骤：
步骤S1：提供基底，在所述基底上形成有若干相互间隔的鳍片，在所述鳍片的表面依次形成有绝缘层和牺牲层；
步骤S2：在所述基底上形成覆盖层并回蚀刻，以露出所述鳍片顶部的所述牺牲层；
步骤S3：在露出的所述牺牲层的顶部上生长包括导电材料的纳米量子点，其中所述纳米量子点内嵌入所述牺牲层下方的所述绝缘层中，以得到基于纳米量子点的沟道。
下面以附图1中的工艺流程图为基础，对所述方法展开进行详细说明。
执行步骤一，提供基底，在所述基底上形成有若干相互间隔的鳍片202，在所述鳍片的表面依次形成有绝缘层204和牺牲层203。
具体地，如图2a所示，在该步骤中，在本发明中为了制备不包含半导体材料的晶体管，所述鳍片以及所述绝缘层以及后续步骤中形成的所述纳米量子点均选用半导体材料之外的材料。
所述基底选用半导体材料以外的任一种材料作为支撑，例如在本发明中所述基底可以选用各种隔离材料等，例如可以选用氧化物。
可选地，在所述基底上形成鳍片材料层，例如可以选用掺杂的硅或者蓝宝石(Sapphire)等材料，在本发明中选用蓝宝石材料形成所述鳍片。
在形成所述蓝宝石材料之后，图案化所述蓝宝石材料层，以形成多个鳍片，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。具体的形成方法包括：在蓝宝石材料上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻蓝宝石材料以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻蓝宝石材料以在其上形成鳍片。
可选地，在本发明中所述鳍片的蚀刻可以选用干法蚀刻。
其中，所述鳍片包括若干行，每一行还可以包括若干列，以形成鳍片阵列，如图2f所示，具体地行数和列数并不局限于某一数值范围，可以根据需要进行设定。
沉积隔离氧化物层201，以覆盖所述鳍片结构。
可选地，在形成所述鳍片之后还可以进一步调节所述鳍片的高度至目标高度，具体方法包括：沉积隔离氧化物层201，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离氧化物层201的材料可以选择氧化物，例如HARP。
然后回蚀刻所述隔离氧化物层201，至所述鳍片结构的目标高度。具体地，回蚀刻所述隔离氧化物层201，以露出部分所述鳍片结构，进而形成具有特定高度的鳍片结构。在一个实施例中，采用SiCoNi蚀刻实施该去除，所述SiCoNi蚀刻的蚀刻气体主要有NH3和NF3。
然后在所述目标高度的鳍片上形成绝缘层204，其中所述绝缘层204可以通过外延的方法形成。
可选地，所述绝缘层204包括BN纳米管层。
其中，所述BN纳米管具有与C纳米管相似的石墨化结构，并具有与C纳米管同样优异的力学性能与热传导性能，同时其耐高温与抗氧化能力更强。另外与C纳米管不同的是，BN纳米管的电子能带结构与直径和手性无关，其电学性质是均一可控的。
纯BN纳米管的带隙宽度约为5.5eV，为宽带隙半导体材料。BN纳米管的带隙可以通过施加横向电场(Stark Effect)、结构形变、掺杂等手段来被进一步调节，使得BN纳米管在纳米电子器件等领域具有重要应用前景。
正由于BN纳米管由于具有尺寸小、可控性、直径的一致性及其绝缘特性使得BN纳米管成为制备纳米量子点的绝佳材料。本发明选用BN纳米绝缘体并在纳米绝缘体上设置纳米尺寸的金属来制备晶体管，从而制备不包含半导体材料的晶体管。
然后在所述绝缘层204的上方进一步形成牺牲层203，所述牺牲层203可以选用氧化物，例如可以选用Al2O3，所述牺牲层可以通过原子层沉积(ALD)的方法形成。
进一步，其中所述绝缘层和所述牺牲层的厚度并不局限于某一数值范围，但是所述牺牲层的厚度不宜过大，以防止在后续的过程中所述纳米量子点无法穿透所述牺牲层。
执行步骤二，在所述基底上形成覆盖层205并回蚀刻，以露出所述鳍片顶部的所述牺牲层。
具体地，如图2b所示，在该步骤中通过旋涂的方法将使旋涂材料填充所述鳍片之间的间隙，其中，所述旋涂材料可以包括本领域中常用的各种旋涂材料，优选容易去除的材料，例如可以选用底部抗反射层，比如深紫外线吸收氧化物(DUO)等，但并不局限于所述示例。
在该步骤中旋涂所述旋涂材料并完全覆盖所述鳍片顶部的所述牺牲层，接着进行回蚀刻步骤，以去除部分所述覆盖层205，以露出所述鳍片的顶部，例如露出鳍片顶部的所述牺牲材料层，如图2b所示。
其中，回蚀刻步骤可以选用干法蚀刻或者湿法蚀刻，并不局限于某一种，例如可以选用与所述牺牲层具有较大蚀刻选择比的方法。
执行步骤三，在露出的所述牺牲层的顶部上生长包括导电材料的纳米量子点206，其中所述纳米量子点内嵌入所述牺牲层下方的所述绝缘层中，以得到基于纳米量子点的沟道。
具体地，如图2c所示，在该步骤中通过衍射掩模投影激光消融法(diffractionmask projection laser ablation)生长所述纳米量子点。
其中，所述纳米量子点包括导电材料，例如所述纳米量子点可以为金纳米量子点、镍纳米量子点或者铝纳米量子点，并不局限于某一数值范围，所述纳米量子点形成于每一个所述鳍片上方，以形成纳米量子点阵列。在本发明中形成金纳米量子点。
其中，以金纳米量子点为例说明所述纳米量子点的形成方法，所述方法包括：首先将金进行蒸发，然后进行发射步骤(lift-off)，将包含金蒸汽的气体束发设置所述鳍片顶部的所述牺牲层上，以形成量子点，然后进行退火步骤，以使所述量子点嵌入所述牺牲层中并且与所述绝缘层相接触，例如可以部分的嵌入所述绝缘层中，以使所述金纳米量子点更加稳固。
其中，所述金纳米量子点的尺寸远小于常规半导体器件制备过程中的各种导电元件，通过所述设置可以极大的减小所述晶体管的尺寸。
执行步骤四，对所述纳米量子点进行修剪，以减小所述纳米量子点的尺寸和/或改变所述纳米量子点的形状。
具体地，如图2d所示，在该步骤中由于所述纳米量子点相比常规半导体元件具有更大的表面积，因此在对所述纳米量子点进行表面处理时等离子体对其电子性能和化学性能的影响更大，因此在本发明中为了避免对其电子性能和化学性能造成影响，改变常规技术中的等离子体处理方法，选用中性束(Neutral beam)对所述纳米量子点进行修剪。
可选地，选用远程等离子体修剪(Remote plasma trim)的方法对所述纳米量子点进行修剪。
进一步，选用包括Cl2和/或BCl3的中性束对所述纳米量子点进行修剪，以减小所述纳米量子点的尺寸和/或改变所述纳米量子点的形状。
执行步骤五，去除所述覆盖层。
具体地，如图2e所示，在该步骤中选用干法蚀刻或者湿法蚀刻去除所述旋涂材料，以露出所述牺牲层。
可选地，在本发明中可以选用H2SO4和H3PO4去除所述覆盖层205。
执行步骤六，去除所述牺牲层，以露出所述绝缘层。
具体地，如图2f所示，在该步骤中选用干法蚀刻或者湿法蚀刻去除所述牺牲层，以露出所述绝缘层。
可选地，在本发明中可以选用H2SO4和H3PO4去除所述牺牲层。
至此，完成了本发明实施例的半导体器件的制备过程的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法包括制备不包含半导体材料的晶体管，在所述制备过程中在所述鳍片上形成绝缘层和牺牲层，然后在所述牺牲层的顶部生长包括导电材料的纳米量子点，其中所述纳米量子点内嵌入所述牺牲层下方的所述绝缘层中，以得到基于纳米量子点的沟道。其中，所述纳米量子点形成于纳米管的绝缘层上方，从而克服了现有技术中半导体材料尺寸的限制，可以进一步减小器件的尺寸同时还能保证良好的性能。
实施例二
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，下面结合附图对所述方法作进一步的说明。
其中，图3a-3f为本发明中所述半导体器件的制备过程示意图。
执行步骤一，提供基底，在所述基底上形成有若干相互间隔的鳍片302，在所述鳍片的表面依次形成有绝缘层304和牺牲层303。
具体地，如图3a所示，在该步骤中，在本发明中为了制备不包含半导体材料的晶体管，所述鳍片以及所述绝缘层以及后续步骤中形成的所述纳米量子点均选用半导体材料之外的材料。
所述基底选用半导体材料以外的任一种材料作为支撑，例如在本发明中所述基底可以选用各种隔离材料等，例如可以选用氧化物。
可选地，在所述基底上形成鳍片材料层，例如可以选用掺杂的硅或者蓝宝石(Sapphire)等材料，在本发明中选用蓝宝石材料形成所述鳍片。
在形成所述蓝宝石材料之后，图案化所述蓝宝石材料层，以形成多个鳍片，鳍片的宽度全部相同，或者鳍片分为具有不同宽度的多个鳍片组。具体的形成方法包括：在蓝宝石材料上形成硬掩膜层(图中未示出)，形成所述硬掩膜层可以采用本领域技术人员所熟习的各种适宜的工艺，例如化学气相沉积工艺，所述硬掩膜层可以为自下而上层叠的氧化物层和氮化硅层；图案化所述硬掩膜层，形成用于蚀刻蓝宝石材料以在其上形成鳍片的多个彼此隔离的掩膜，在一个实施例中，采用自对准双图案(SADP)工艺实施所述图案化过程；蚀刻蓝宝石材料以在其上形成鳍片。
可选地，在本发明中所述鳍片的蚀刻可以选用干法蚀刻。
其中，所述鳍片包括若干行，每一行还可以包括若干列，以形成鳍片阵列，如图3f所示，具体地行数和列数并不局限于某一数值范围，可以根据需要进行设定。
沉积隔离氧化物层301，以覆盖所述鳍片结构。
可选地，在形成所述鳍片之后还可以进一步调节所述鳍片的高度至目标高度，具体方法包括：沉积隔离氧化物层301，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离氧化物层301的材料可以选择氧化物，例如HARP。
然后回蚀刻所述隔离氧化物层301，至所述鳍片结构的目标高度。具体地，回蚀刻所述隔离氧化物层301，以露出部分所述鳍片结构，进而形成具有特定高度的鳍片结构。在一个实施例中，采用SiCoNi蚀刻实施该去除，所述SiCoNi蚀刻的蚀刻气体主要有NH3和NF3。
然后在所述目标高度的鳍片上形成绝缘层304，其中所述绝缘层304可以通过外延的方法形成。
可选地，所述绝缘层304包括BN纳米管层。
其中，所述BN纳米管具有与C纳米管相似的石墨化结构，并具有与C纳米管同样优异的力学性能与热传导性能，同时其耐高温与抗氧化能力更强。另外与C纳米管不同的是，BN纳米管的电子能带结构与直径和手性无关，其电学性质是均一可控的。
纯BN纳米管的带隙宽度约为5.5eV，为宽带隙半导体材料。BN纳米管的带隙可以通过施加横向电场(Stark Effect)、结构形变、掺杂等手段来被进一步调节，使得BN纳米管在纳米电子器件等领域具有重要应用前景。
正由于BN纳米管由于具有尺寸小、可控性、直径的一致性及其绝缘特性使得BN纳米管成为制备纳米量子点的绝佳材料。本发明选用BN纳米绝缘体并在纳米绝缘体上设置纳米尺寸的金属来制备晶体管，从而制备不包含半导体材料的晶体管。
然后在所述绝缘层304的上方进一步形成牺牲层303，所述牺牲层203可以选用氧化物，例如可以选用Al2O3，所述牺牲层可以通过原子层沉积(ALD)的方法形成。
进一步，其中所述绝缘层和所述牺牲层的厚度并不局限于某一数值范围，但是所述牺牲层的厚度不宜过大，以防止在后续的过程中所述纳米量子点无法穿透所述牺牲层。
执行步骤二，在所述基底上形成覆盖层305并回蚀刻，以露出所述鳍片顶部的所述牺牲层。
具体地，如图3b所示，在该步骤中通过旋涂的方法将使旋涂材料填充所述鳍片之间的间隙，其中，所述旋涂材料可以包括本领域中常用的各种旋涂材料，优选容易去除的材料，例如可以选用底部抗反射层，比如深紫外线吸收氧化物(DUO)等，但并不局限于所述示例。
在该步骤中旋涂所述旋涂材料并完全覆盖所述鳍片顶部的所述牺牲层，接着进行回蚀刻步骤，以去除部分所述覆盖层305，以露出所述鳍片的顶部，例如露出鳍片顶部的所述牺牲材料层，如图3b所示。
其中，回蚀刻步骤可以选用干法蚀刻或者湿法蚀刻，并不局限于某一种，例如可以选用与所述牺牲层具有较大蚀刻选择比的方法。
执行步骤三，在露出的所述牺牲层的顶部上生长包括导电材料的纳米量子点306，其中所述纳米量子点内嵌入所述牺牲层下方的所述绝缘层中，以得到基于纳米量子点的沟道。
具体地，如图3c所示，在该步骤中通过衍射掩模投影激光消融法(diffractionmask projection laser ablation)生长所述纳米量子点。
其中，所述纳米量子点包括导电材料，例如所述纳米量子点可以为金纳米量子点、镍纳米量子点或者铝纳米量子点，并不局限于某一数值范围，所述纳米量子点形成于每一个所述鳍片上方，以形成纳米量子点阵列。在本发明中形成金纳米量子点。
其中，以金纳米量子点为例说明所述纳米量子点的形成方法，所述方法包括：首先将金进行蒸发，然后进行发射步骤(lift-off)，将包含金蒸汽的气体束发设置所述鳍片顶部的所述牺牲层上，以形成量子点，然后进行退火步骤，以使所述量子点嵌入所述牺牲层中并且与所述绝缘层相接触，例如可以部分的嵌入所述绝缘层中，以使所述金纳米量子点更加稳固。
其中，所述金纳米量子点的尺寸远小于常规半导体器件制备过程中的各种导电元件，通过所述设置可以极大的减小所述晶体管的尺寸。
执行步骤四，去除所述覆盖层305。
具体地，如图3d所示，在该步骤中选用干法蚀刻或者湿法蚀刻去除所述旋涂材料，以露出所述牺牲层。
可选地，在本发明中可以选用H2SO4和H3PO4去除所述覆盖层305。
执行步骤五，对所述纳米量子点进行修剪，以减小所述纳米量子点的尺寸和/或改变所述纳米量子点的形状。
具体地，如图3e所示，在该步骤中由于所述纳米量子点相比常规半导体元件具有更大的表面积，因此在对所述纳米量子点进行表面处理时等离子体对其电子性能和化学性能的影响更大，因此在本发明中为了避免对其电子性能和化学性能造成影响，改变常规技术中的等离子体处理方法，选用中性束(Neutral beam)对所述纳米量子点进行修剪。
可选地，选用远程等离子体修剪(Remote plasma trim)的方法对所述纳米量子点进行修剪。
进一步，选用包括Cl2和/或BCl3的中性束对所述纳米量子点进行修剪，以减小所述纳米量子点的尺寸和/或改变所述纳米量子点的形状。
执行步骤六，去除所述牺牲层，以露出所述绝缘层。
具体地，如图3f所示，在该步骤中选用干法蚀刻或者湿法蚀刻去除所述牺牲层，以露出所述绝缘层。
可选地，在本发明中可以选用H2SO4和H3PO4去除所述牺牲层。
至此，完成了本发明实施例的半导体器件的制备过程的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法包括制备不包含半导体材料的晶体管，在所述制备过程中在所述鳍片上形成绝缘层和牺牲层，然后在所述牺牲层的顶部生长包括导电材料的纳米量子点，其中所述纳米量子点内嵌入所述牺牲层下方的所述绝缘层中，以得到基于纳米量子点的沟道。其中，所述纳米量子点形成于纳米管的绝缘层上方，从而克服了现有技术中半导体材料尺寸的限制，可以进一步减小器件的尺寸同时还能保证良好的性能。
实施例三
本发明为了解决现有技术中存在的问题，提供了一种半导体器件，包括：
基底；
若干相互隔离的鳍片302，位于所述基底中；
绝缘层302，位于所述鳍片表面上；
纳米量子点306，内嵌于所述绝缘层的顶部。
其中，所述鳍片包括蓝宝石材料；所述绝缘层包括BN纳米管层。
在本发明中所述不包含半导体材料的晶体管中所述鳍片以及所述绝缘层以及后续步骤中形成的所述纳米量子点均选用半导体材料之外的材料。
所述基底选用半导体材料以外的任一种材料作为支撑，例如在本发明中所述基底可以选用各种隔离材料等，例如可以选用氧化物。
可选地，在所述基底上形成鳍片材料层，例如可以选用掺杂的硅或者蓝宝石(Sapphire)等材料，在本发明中选用蓝宝石材料形成所述鳍片。
可选地，还可以进一步调节所述鳍片的高度至目标高度，具体方法包括：沉积隔离氧化物层301，以完全填充鳍片结构之间的间隙。在一个实施例中，采用具有可流动性的化学气相沉积工艺实施所述沉积。隔离氧化物层301的材料可以选择氧化物，例如HARP。
然后回蚀刻所述隔离氧化物层301，至所述鳍片结构的目标高度。具体地，回蚀刻所述隔离氧化物层301，以露出部分所述鳍片结构，进而形成具有特定高度的鳍片结构。在一个实施例中，采用SiCoNi蚀刻实施该去除，所述SiCoNi蚀刻的蚀刻气体主要有NH3和NF3。
然后在所述目标高度的鳍片上形成绝缘层304，其中所述绝缘层304可以通过外延的方法形成。
可选地，所述绝缘层304包括BN纳米管层。
其中，所述BN纳米管具有与C纳米管相似的石墨化结构，并具有与C纳米管同样优异的力学性能与热传导性能，同时其耐高温与抗氧化能力更强。另外与C纳米管不同的是，BN纳米管的电子能带结构与直径和手性无关，其电学性质是均一可控的。
纯BN纳米管的带隙宽度约为5.5eV，为宽带隙半导体材料。BN纳米管的带隙可以通过施加横向电场(Stark Effect)、结构形变、掺杂等手段来被进一步调节，使得BN纳米管在纳米电子器件等领域具有重要应用前景。
正由于BN纳米管由于具有尺寸小、可控性、直径的一致性及其绝缘特性使得BN纳米管成为制备纳米量子点的绝佳材料。本发明选用BN纳米绝缘体并在纳米绝缘体上设置纳米尺寸的金属来制备晶体管，从而制备不包含半导体材料的晶体管。
在露出的所述绝缘层的顶部上生长有包括导电材料的纳米量子点306，其中所述纳米量子点内嵌入所述牺牲层下方的所述绝缘层中，以得到基于纳米量子点的沟道。
具体地，如图3c所示，在该步骤中通过衍射掩模投影激光消融法(diffractionmask projection laser ablation)生长所述纳米量子点。
其中，所述纳米量子点包括导电材料，例如所述纳米量子点可以为金纳米量子点、镍纳米量子点或者铝纳米量子点，并不局限于某一数值范围，所述纳米量子点形成于每一个所述鳍片上方，以形成纳米量子点阵列。在本发明中形成金纳米量子点。
其中，以金纳米量子点为例说明所述纳米量子点的形成方法，所述方法包括：首先将金进行蒸发，然后进行发射步骤(lift-off)，将包含金蒸汽的气体束发设置所述鳍片顶部的所述牺牲层上，以形成量子点，然后进行退火步骤，以使所述量子点嵌入所述牺牲层中并且与所述绝缘层相接触，例如可以部分的嵌入所述绝缘层中，以使所述金纳米量子点更加稳固。
其中，所述金纳米量子点的尺寸远小于常规半导体器件制备过程中的各种导电元件，通过所述设置可以极大的减小所述晶体管的尺寸。
本发明为了解决现有技术中存在的问题，提供了一种不包含半导体材料的晶体管，在所述鳍片上形成有绝缘层，然后在所述绝缘层的顶部生长有包括导电材料的纳米量子点，其中所述纳米量子点内嵌入所述牺牲层下方的所述绝缘层中，以得到基于纳米量子点的沟道。其中，所述纳米量子点形成于纳米管的绝缘层上方，从而克服了现有技术中半导体材料尺寸的限制，可以进一步减小器件的尺寸同时还能保证良好的性能。
实施例四
本发明还提供了一种电子装置，包括实施例三所述的半导体器件，所述半导体器件根据实施例一或二所述方法制备得到。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、数码相框、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括电路的中间产品。本发明实施例的电子装置，由于使用了上述的电路，因而具有更好的性能。
其中，图4示出移动电话手机的示例。移动电话手机400被设置有包括在外壳401中的显示部分402、操作按钮403、外部连接端口404、扬声器405、话筒406等。
其中所述移动电话手机包括实施例一所述的半导体器件，所述半导体器件包括一种不包含半导体材料的晶体管，在所述鳍片上形成有绝缘层，然后在所述绝缘层的顶部生长有包括导电材料的纳米量子点，其中所述纳米量子点内嵌入所述牺牲层下方的所述绝缘层中，以得到基于纳米量子点的沟道。其中，所述纳米量子点形成于纳米管的绝缘层上方，从而克服了现有技术中半导体材料尺寸的限制，可以进一步减小器件的尺寸同时还能保证良好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (13)
1.一种半导体器件的制备方法，其特征在于，所述方法包括：
提供基底，在所述基底上形成有若干相互间隔的鳍片，在所述鳍片的表面依次形成有绝缘层和牺牲层；
在所述基底上形成覆盖层并回蚀刻，以露出所述鳍片顶部的所述牺牲层；
在露出的所述牺牲层的顶部上生长包括导电材料的纳米量子点，其中所述纳米量子点内嵌入所述牺牲层下方的所述绝缘层中，以得到基于纳米量子点的沟道。
2.根据权利要求1所述的方法，其特征在于，所述方法还进一步包括对所述纳米量子点进行修剪的步骤，以减小所述纳米量子点的尺寸和/或改变所述纳米量子点的形状。
3.根据权利要求2所述的方法，其特征在于，选用中性等离子束对所述纳米量子点进行修剪。
4.根据权利要求2或3所述的方法，其特征在于，选用远程等离子体修剪的方法对所述纳米量子点进行修剪。
5.根据权利要求2或3所述的方法，其特征在于，选用包括Cl2和/或BCl3的中性等离子束对所述纳米量子点进行修剪。
6.根据权利要求1所述的方法，其特征在于，通过衍射掩模投影激光消融法生长所述纳米量子点。
7.根据权利要求2所述的方法，其特征在于，在所述修剪步骤之前或者之后还进一步包括去除所述牺牲层的步骤，以露出所述绝缘层。
8.根据权利要求7所述的方法，其特征在于，选用湿法蚀刻去除所述牺牲层。
9.根据权利要求2所述的方法，其特征在于，在所述修剪步骤之前或者之后还进一步包括去除所述覆盖层的步骤，以露出所述鳍片。
10.根据权利要求1所述的方法，其特征在于，所述鳍片包括蓝宝石材料；
所述绝缘层包括BN纳米管层。
11.一种半导体器件，其特征在于，所述半导体器件包括：
基底；
若干相互隔离的鳍片，位于所述基底上；
绝缘层，位于所述鳍片表面上；
纳米量子点，嵌于所述绝缘层的顶部。
12.根据权利要求11所述的半导体器件，其特征在于，所述鳍片包括蓝宝石材料；
所述绝缘层包括BN纳米管层。
13.一种电子装置，其特征在于，所述电子装置包括权利要求11至12之一所述的半导体器件。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610204360.2A CN107293586B (zh) | 2016-04-01 | 2016-04-01 | 一种半导体器件及其制作方法和电子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610204360.2A CN107293586B (zh) | 2016-04-01 | 2016-04-01 | 一种半导体器件及其制作方法和电子装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107293586A CN107293586A (zh) | 2017-10-24 |
| CN107293586B true CN107293586B (zh) | 2020-03-10 |
Family
ID=60087869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610204360.2A Active CN107293586B (zh) | 2016-04-01 | 2016-04-01 | 一种半导体器件及其制作方法和电子装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107293586B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030046712A (ko) * | 2001-12-06 | 2003-06-18 | 엘지전자 주식회사 | 나노 와이어 제조방법 |
| CN105206669A (zh) * | 2014-06-06 | 2015-12-30 | 台湾积体电路制造股份有限公司 | 组合qwfinfet及其形成方法 |
| CN105225954A (zh) * | 2014-06-19 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 基于嵌入式金属纳米点的晶体管的制造方法及制造的产品 |
| CN105448716A (zh) * | 2014-06-20 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 基于金属纳米点沟道的晶体管的制造方法及制得产品 |
-
2016
- 2016-04-01 CN CN201610204360.2A patent/CN107293586B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030046712A (ko) * | 2001-12-06 | 2003-06-18 | 엘지전자 주식회사 | 나노 와이어 제조방법 |
| CN105206669A (zh) * | 2014-06-06 | 2015-12-30 | 台湾积体电路制造股份有限公司 | 组合qwfinfet及其形成方法 |
| CN105225954A (zh) * | 2014-06-19 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 基于嵌入式金属纳米点的晶体管的制造方法及制造的产品 |
| CN105448716A (zh) * | 2014-06-20 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 基于金属纳米点沟道的晶体管的制造方法及制得产品 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107293586A (zh) | 2017-10-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5095812B2 (ja) | コア−シェル−シェル・ナノワイヤトランジスタ、およびその製造方法 | |
| KR102167519B1 (ko) | Ge-풍부 p-mos 소스/드레인 컨택트들의 집적을 위한 기술들 | |
| TWI556301B (zh) | 全周閘架構的選擇蝕刻 | |
| JP4922373B2 (ja) | 半導体装置およびその製造方法 | |
| CN105723515B (zh) | 通过增大有效栅极长度来改进栅极对晶体管沟道的控制的技术 | |
| TWI540721B (zh) | 具有多層順應基底之非平面半導體裝置 | |
| JP2007243175A (ja) | ナノワイヤーメモリ素子及びその製造方法 | |
| JP2016514363A (ja) | ＭＩＭキャパシタを含むＦｉｎＦＥＴ構造およびその形成方法 | |
| TWI505359B (zh) | 半導體元件及其製造方法 | |
| JP2020526018A (ja) | 半導体デバイスを製造するための方法および半導体デバイス | |
| CN110047752A (zh) | 利用硬掩模层的纳米线晶体管制造 | |
| TW200908237A (en) | Semiconductor devices and electronic systems comprising floating gate transistors and methods of forming the same | |
| US7799633B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP5117906B2 (ja) | ナノワイヤトランジスタおよびその製造方法 | |
| US20220122887A1 (en) | Semiconductor Devices and Methods of Manufacture | |
| US9224654B2 (en) | Fin capacitor employing sidewall image transfer | |
| CN105742156A (zh) | 形成石墨烯结构的方法 | |
| US10790382B2 (en) | Method for forming horizontal nanowires and devices manufactured thereof | |
| TWI779781B (zh) | 具有介電全環繞電容之閘極全環繞半導體元件及其製備方法 | |
| CN107644906B (zh) | 一种黑磷场效应晶体管及其制造方法 | |
| CN107293586B (zh) | 一种半导体器件及其制作方法和电子装置 | |
| CN107658268B (zh) | 一种半导体器件及制备方法、电子装置 | |
| CN109216185B (zh) | 一种半导体器件的制备方法 | |
| CN106910679B (zh) | 一种半导体器件及其制备方法、电子装置 | |
| US20240162079A1 (en) | Multi-function etching sacrificial layers to protect three-dimensional dummy fins in semiconductor devices |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |