CN105225954A - 基于嵌入式金属纳米点的晶体管的制造方法及制造的产品 - Google Patents

基于嵌入式金属纳米点的晶体管的制造方法及制造的产品 Download PDF

Info

Publication number
CN105225954A
CN105225954A CN201410276267.3A CN201410276267A CN105225954A CN 105225954 A CN105225954 A CN 105225954A CN 201410276267 A CN201410276267 A CN 201410276267A CN 105225954 A CN105225954 A CN 105225954A
Authority
CN
China
Prior art keywords
fin structure
metallic nanodots
gap fillers
transistor
fin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410276267.3A
Other languages
English (en)
Other versions
CN105225954B (zh
Inventor
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201410276267.3A priority Critical patent/CN105225954B/zh
Publication of CN105225954A publication Critical patent/CN105225954A/zh
Application granted granted Critical
Publication of CN105225954B publication Critical patent/CN105225954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了基于嵌入式金属纳米点的晶体管的制造方法及制造的产品。通过这种方法能够制造具有金属纳米点的沟道,从而获得不使用半导体的晶体管。该方法包括:在衬底上形成鳍状结构;利用间隙填充物填充鳍状结构之间的间隙;暴露鳍状结构的顶部;在所述间隙填充物和所述鳍状结构的顶部上形成金属纳米点阵列;以及去除所述间隙填充物以及所述间隙填充物上的金属纳米点,以形成仅在所述鳍状结构上具有金属纳米点的结构。

Description

基于嵌入式金属纳米点的晶体管的制造方法及制造的产品
技术领域
本发明涉及半导体器件的制造领域,尤其涉及形成基于嵌入式金属纳米点的鳍式场效应晶体管的方法,及通过该方法制造的产品。
背景技术
随着半导体制造技术的迅速发展,晶体管的特征尺寸已进入纳米级。由于半导体业从0.18微米制程转入0.13微米制程,花费了三至四年时间,这已经证明通过等比例缩小的方法提高当前主流半导体器件的性能受到越来越多物理、工艺的限制。为了使集成电路技术能延续摩尔定律所揭示的发展速度,必须开发利用新材料、新结构且具有新性质的晶体管。
目前,已经开发出多栅极场效应晶体管(MuGFET),其中沟道在多个表面上被几个栅极包围,从而能够更好地抑制漏电流,且能够增强导通状态的驱动电流。
鳍式场效应晶体管(FinFET)是一种多栅极场效应晶体管。图1是现有的一种鳍式场效应晶体管的立体示意图。如图1所示,鳍式场效应晶体管包括衬底101、在衬底101上的鳍102、横跨鳍102上的栅极结构103、漏极结构104和源极结构105。
鳍式场效应晶体管源自于目前传统标准的场效晶体管的一项创新设计。在鳍式场效应晶体管的架构中,栅极结构成类似鱼鳍的叉状3D架构,可于电路的两侧控制电路的接通与断开。这种设计可以大幅改善电路控制并减少漏电流(leakage),也可以大幅缩短晶体管的栅极长度。然而,按照目前的半导体工艺来控制FinFET的尺寸,并不断缩小该尺寸的难度很大。
另一方面,由于诸如硅之类的半导体元素的固有性质,半导体元件的漏电流是不可避免的,这使得电子设备中的大量能量以热的形式被浪费掉。
在2013年6月21日题为“超越硅:没有半导体的晶体管(Beyondsilicon:transistorswithoutsemiconductors)”的科学新闻中,披露了量子隧道效应的现象。在该文中描述了将直径为3纳米宽的金量子点(QD)置于氮化硼纳米管顶端,形成了量子点―氮化硼纳米管(QD-BNNT)。氮化硼纳米管是绝缘体并且能对其上的量子点大小进行限制。当在量子点―氮化硼纳米管的两端施加足够电压时,电子从一个金量子点跳跃到另一个金量子点,使其处于导通状态,称为量子隧道效应。当电压低或无电压时,量子点―氮化硼纳米管恢复绝缘体状态,没有来自金量子点的电子逃进绝缘的氮化硼纳米管内。
因此,需要一种能够根据量子隧道效应来制造避免漏电流的鳍式场效应晶体管并且能够不断降低这种晶体管的特征尺寸的方法。
发明内容
本发明提供了一种基于嵌入式金属纳米点的鳍式场效应晶体管的方法,及通过该方法制造的产品。通过这种方法能够制造具有金属纳米点的沟道,从而获得不使用半导体的晶体管。
根据本发明的一个方面,提供一种形成基于嵌入式金属纳米点的鳍式场效应晶体管的方法,包括:在衬底上形成鳍状结构;利用间隙填充物填充鳍状结构之间的间隙;暴露鳍状结构的顶部;在所述间隙填充物和所述鳍状结构的顶部上形成金属纳米点阵列;以及去除所述间隙填充物以及所述间隙填充物上的金属纳米点,以形成仅在所述鳍状结构上具有金属纳米点的结构。
根据本发明的一个方面,前述方法中,通过干法蚀刻工艺形成所述鳍状结构,所述鳍状结构的顶端是平滑曲面形状。
根据本发明的一个方面,前述方法中,鳍状结构的材料是氧化铝。
根据本发明的一个方面,前述方法中,所述间隙填充物是旋涂材料。
根据本发明的一个方面,前述方法中,所述间隙填充物是DUO。
根据本发明的一个方面,前述方法中,通过衍射掩模投影激光烧蚀DiMPLA工艺形成所述金属纳米点阵列。
根据本发明的一个方面,前述方法中,所述金属纳米点至少部分地嵌入在所述鳍状结构中。
根据本发明的一个方面,前述方法中,所述金属纳米点的材料为金、银、铜、铂或镍。
根据本发明的一个方面,前述方法中,通过干法或湿法蚀刻工艺去除所述间隙填充物以及所述间隙填充物上的金属纳米点。
与现有技术相比,本发明的优点如下:
在本发明中,将金属纳米点置于氧化铝鳍状结构上,作为晶体管的沟道,当施加足够的电压时,电子从氧化铝上的一个金属纳米点跳跃到另一个金属纳米点,这种现象称为量子隧道效应,该沟道处于打开到导电状态;当电压低或关闭时,该沟道会恢复到绝缘体状态。因此,这种晶体管没有漏电流,即在电压低或关闭时,沟道中没有电子迁移,隧道因而会一直保持不通电的状态。而半导体器件中的漏电流是不可避免的,进而以热能的形式浪费大量能源。
晶体管沟道所采用的金属纳米点的尺寸是纳米尺度的,因此随着技术的进步,能够进一步降低这种晶体管的特征尺寸。同时,由于采用鳍状结构,使得晶体管具有功耗低,面积小的优点。
在本发明中,金属纳米点嵌入在氧化铝鳍状结构表面上,这保证的较高的机械稳定性和化学惰性。
附图说明
为了进一步阐明本发明的各实施例的以上和其他优点和特征,将参考附图来呈现本发明的各实施例的更具体的描述。可以理解,这些附图只描绘本发明的典型实施例,因此将不被认为是对其范围的限制。在附图中,为了清楚明了,放大了层和区域的厚度。相同或相应的部件将用相同或类似的标记表示。
图1示出根据现有技术的鳍式场效应晶体管的立体示意图。
图2A至图2D是示出根据本发明的形成基于嵌入式金属纳米点的鳍式场效应晶体管的过程的剖面示意图。
图3A至3C是示出根据本发明的形成基于嵌入式金属纳米点的鳍式场效应晶体管的过程的俯视图。
图4是沿图3C中的A-A线截取的截面图。
图5示出根据本发明的形成基于嵌入式金属纳米点的鳍式场效应晶体管方法的流程图。
具体实施方式
在以下的描述中,参考各实施例对本发明进行描述。然而,本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中,未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地,为了解释的目的,阐述了特定数量、材料和配置,以便提供对本发明的实施例的全面理解。然而,本发明可在没有特定细节的情况下实施。此外,应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
本发明人构想出一种根据这种量子隧道效应来制造具有嵌入金属纳米点的鳍式场效应晶体管的方法,其中金属纳米点嵌入在氧化铝鳍状结构表面中,作为晶体管的沟道。利用金属纳米点的量子隧道效应实现晶体管的导通和断开控制,而不需要利用诸如硅之类的半导体元素,因此避免半导体元件固有的漏电流。
图2A至图2D中示出根据本发明的形成基于嵌入式金属纳米点的鳍式场效应晶体管的过程的剖面示意图。首先,如图2A所示,在衬底201上形成鳍状结构202。衬底201可以是任何适当的材料。在一个实施例中,衬底201是氧化物。鳍状结构202的材料为氧化铝。在一个实施例中,可通过干法蚀刻工艺形成鳍状结构202,所形成的鳍状结构202的顶端可以是平滑曲面形状。例如,鳍状结构202的顶端是半圆柱形。与背景技术中的长方体鳍状结构101相比,半圆柱形结构可提高散热面积,从而改进器件性能。在一个实施例中,鳍状结构202的高度约为30纳米至100纳米,宽度仅为几纳米。在图3A中示出了该结构的俯视图。
然后,如图2B所示,利用间隙填充物203填充鳍状结构202之间的间隙并且暴露鳍状结构202的顶部。在图3B中示出了与图2B所示结构相对应的俯视图。在一个实施例中,可通过旋涂法填充鳍状结构202之间的间隙,并通过向后蚀刻来暴露鳍状结构202的顶部。所填充的材料可以是DUO(可购得)或其它适当的旋涂材料。
然后,如图2C所示,通过衍射掩模投影激光烧蚀(DiMPLA)工艺在图2B所示的结构上形成金属纳米点阵列。在一个实施例中,金属纳米点的材料为金(Au)。金(Au)纳米点阵列主要通过两个步骤形成。首先,将超薄金(Au)层沉积在如图2B所示的结构上。例如,可通过溅射来形成该超薄金(Au)层。然后,通过衍射掩模投影激光烧蚀,使该超薄金(Au)层图案化。在利用激光脉冲照射期间,部分金(Au)被烧蚀,而剩余的金(Au)熔化并形成纳米点,由于热传导,氧化铝表面熔化,金纳米点沉入熔化的氧化铝薄层中以使其表面能最小化,然后进行快速固化。所形成的金属纳米点的直径和间距与所采用的相掩模的尺寸和激光脉冲的强度和照射时间有关。在一个实施例中,金属纳米点的间距为0.01纳米至1纳米。
以上介绍了在氧化铝鳍状结构上形成金纳米点阵列的实施例,但是这种方法也可用于在其它材料的鳍状结构上形成其它金属的纳米点阵列。例如,金属纳米点的材料可以是银、铜、铂、镍等。
如图4的金属纳米点横截面图所示,金属纳米至少部分地嵌入在氧化铝结构中。
然后,返回到图2D,可通过干法蚀刻或湿法蚀刻方法去除间隙填充物203以及该间隙填充物上的金属纳米点,以形成仅在氧化铝鳍状结构202上嵌入金属纳米点的结构。图3C示出了与图2D所示结构相对应的结构的俯视图。在一个实施例中,一列金属纳米粒子至少部分地嵌入在鳍状结构202的顶部上。
由于氧化铝应用广泛,与量子点―氮化硼纳米管(QD-BNNT)结构相比,至少部分嵌入在氧化铝中的金属纳米点结构在加工方法以及加工成本上都有很大的优势。而且,由于金属纳米点至少部分嵌入在氧化铝结构中,金属纳米点更加稳定。
图5示出根据本发明的形成基于嵌入式金属纳米点的鳍式场效应晶体管方法的流程图。利用该方法可形成鳍式场效应晶体管的金属纳米点沟道。
首先,在步骤501,可通过干法蚀刻工艺衬底上形成鳍状结构,鳍状结构的顶端可以是半圆柱形。在步骤502,利用间隙填充物填充鳍状结构之间的间隙并且暴露鳍状结构的顶部,该间隙填充物可以是适当的旋涂材料。在步骤503,通过衍射掩模投影激光烧蚀(DiMPLA)工艺形成金属纳米点阵列。最后在步骤504,去除间隙填充物以及该间隙填充物上的金属纳米点,以形成仅在氧化铝鳍状结构上至少部分地嵌入金属纳米点的结构。
在完成上述步骤之后,可继续进行鳍式场效应晶体管其它部分的制造。除采用金属纳米点沟道外,根据本发明的FinFET晶体管与传统FinFET晶体管相似。由于本发明主要涉及晶体管的金属纳米点沟道的制造方法,因此未对其它部分进行详细描述。
以上描述了本发明的若干实施例。然而,本发明可具体化为其它具体形式而不背离其精神或本质特征。所描述的实施例在所有方面都应被认为仅是说明性而非限制性的。因此,本发明的范围由所附权利要求书而非前述描述限定。落入权利要求书的等效方案的含义和范围内的所有改变被权利要求书的范围所涵盖。

Claims (10)

1.一种形成基于嵌入式金属纳米点的鳍式场效应晶体管的方法,包括:
在衬底上形成鳍状结构;
利用间隙填充物填充鳍状结构之间的间隙;
暴露鳍状结构的顶部;
在所述间隙填充物和所述鳍状结构的顶部上形成金属纳米点阵列;以及
去除所述间隙填充物以及所述间隙填充物上的金属纳米点,以形成仅在所述鳍状结构上具有金属纳米点的结构。
2.如权利要求1所述的方法,其特征在于,通过干法蚀刻工艺形成所述鳍状结构,所述鳍状结构的顶端是平滑曲面形状。
3.如权利要求1所述的方法,其特征在于,鳍状结构的材料是氧化铝。
4.如权利要求1所述的方法,其特征在于,所述间隙填充物是旋涂材料。
5.如权利要求4所述的方法,其特征在于,所述间隙填充物是DUO。
6.如权利要求1所述的方法,其特征在于,通过衍射掩模投影激光烧蚀DiMPLA工艺形成所述金属纳米点阵列。
7.如权利要求1所述的方法,其特征在于,所述金属纳米点至少部分地嵌入在所述鳍状结构中。
8.如权利要求1所述的方法,其特征在于,所述金属纳米点的材料为金、银、铜、铂或镍。
9.如权利要求1所述的方法,其特征在于,通过干法或湿法蚀刻工艺去除所述间隙填充物以及所述间隙填充物上的金属纳米点。
10.一种晶体管,包括通过权利要求1至9中的任一项所述的方法制造的在鳍状结构上具有金属纳米点的沟道。
CN201410276267.3A 2014-06-19 2014-06-19 基于嵌入式金属纳米点的晶体管的制造方法及制造的产品 Active CN105225954B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410276267.3A CN105225954B (zh) 2014-06-19 2014-06-19 基于嵌入式金属纳米点的晶体管的制造方法及制造的产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410276267.3A CN105225954B (zh) 2014-06-19 2014-06-19 基于嵌入式金属纳米点的晶体管的制造方法及制造的产品

Publications (2)

Publication Number Publication Date
CN105225954A true CN105225954A (zh) 2016-01-06
CN105225954B CN105225954B (zh) 2018-06-22

Family

ID=54994832

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410276267.3A Active CN105225954B (zh) 2014-06-19 2014-06-19 基于嵌入式金属纳米点的晶体管的制造方法及制造的产品

Country Status (1)

Country Link
CN (1) CN105225954B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293586A (zh) * 2016-04-01 2017-10-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100181551A1 (en) * 2009-01-16 2010-07-22 Holme Timothy P Quantum dot transistor
WO2013082117A1 (en) * 2011-11-28 2013-06-06 Michigan Technological University Room temperature tunneling switches and methods of making and using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100181551A1 (en) * 2009-01-16 2010-07-22 Holme Timothy P Quantum dot transistor
WO2013082117A1 (en) * 2011-11-28 2013-06-06 Michigan Technological University Room temperature tunneling switches and methods of making and using the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHEE HUEI LEE等: "Room-Temperature Tunneling Behavior of Boron Nitride Nanotubes Functionalized with Gold Quantum Dots", 《ADVANCED MATERIALS》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107293586A (zh) * 2016-04-01 2017-10-24 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置
CN107293586B (zh) * 2016-04-01 2020-03-10 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制作方法和电子装置

Also Published As

Publication number Publication date
CN105225954B (zh) 2018-06-22

Similar Documents

Publication Publication Date Title
CN101208805B (zh) 纳米尺度沟道晶体管的块接触结构
CN104124174B (zh) 半导体结构及其形成方法
Kwong et al. Vertical silicon nanowire platform for low power electronics and clean energy applications
CN104617137B (zh) 一种场效应器件及其制备方法
TWI570912B (zh) 具有多重奈米線通道結構之半導體設備及用於電流密度調整而變異地連接該奈米線的方法
CN103563080A (zh) 具有嵌入的栅电极的自对准碳电子装置
CN104835840B (zh) 超陡平均亚阈摆幅纳米线隧穿场效应晶体管及制备方法
CN102157548A (zh) 一种基于石墨烯层的晶体管
CN103258741B (zh) 纳米线场效应晶体管及其形成方法
CN104979402B (zh) 碳纳米管三维鳍状场效应晶体管及其制备方法
US20150187909A1 (en) Methods for fabricating multiple-gate integrated circuits
CN103700631A (zh) 无结mos fet器件的制备方法
CN105225954A (zh) 基于嵌入式金属纳米点的晶体管的制造方法及制造的产品
CN103377927B (zh) 悬浮纳米线场效应晶体管及其形成方法
CN103928342B (zh) 一种硅纳米线隧穿场效应晶体管及其制作方法
CN105448716B (zh) 基于金属纳米点沟道的晶体管的制造方法及制得产品
CN108417635B (zh) 量子点器件及其制作方法
CN104538442A (zh) 一种隧穿场效应晶体管及其制作方法
CN103730367B (zh) 半导体器件制造方法
CN103594378B (zh) 凹槽结构的悬空石墨烯沟道晶体管的制备方法
Ernst et al. Ultra-dense silicon nanowires: A technology, transport and interfaces challenges insight
CN107112329A (zh) 具有背侧应变拓扑结构的绝缘体上覆半导体
KR101339426B1 (ko) 그래핀 나노-리본, 그래핀 나노-리본의 제조 방법, 및 그래핀 나노-리본을 이용한 전자 소자
KR20170104861A (ko) 3차원 구조의 탄소나노튜브 전계 효과 트랜지스터 및 그 제조 방법
CN109314133A (zh) 具有后道晶体管的集成电路管芯

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant