CN106910679B - 一种半导体器件及其制备方法、电子装置 - Google Patents

一种半导体器件及其制备方法、电子装置 Download PDF

Info

Publication number
CN106910679B
CN106910679B CN201510974152.6A CN201510974152A CN106910679B CN 106910679 B CN106910679 B CN 106910679B CN 201510974152 A CN201510974152 A CN 201510974152A CN 106910679 B CN106910679 B CN 106910679B
Authority
CN
China
Prior art keywords
layer
material layer
amorphous material
etching
spacer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510974152.6A
Other languages
English (en)
Other versions
CN106910679A (zh
Inventor
郑二虎
胡敏达
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510974152.6A priority Critical patent/CN106910679B/zh
Publication of CN106910679A publication Critical patent/CN106910679A/zh
Application granted granted Critical
Publication of CN106910679B publication Critical patent/CN106910679B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及一种半导体器件及其制备方法、电子装置。所述方法包括步骤S1：提供半导体衬底，在所述半导体衬底上依次形成有功能材料层、硬掩膜层、无定形材料层以及图案化的掩膜层；步骤S2：以所述图案化的掩膜层为掩膜部分地蚀刻所述无定形材料层，以形成凹槽，接着在所述凹槽的侧壁上形成间隙壁，以使所述无定形材料层更加坚固；步骤S3：重复所述步骤S2至在所述无定形材料层中形成目标图案并露出所述硬掩膜层，同时所述间隙壁向下延伸至所述目标图案的底部。所述方法中蚀刻分为多个步骤，在每一个步骤中去除其表面的应力层，然后在其侧壁上形成间隙壁或者在其表面沉积间隙壁材料层，进一步提高LER、LWR，进一步提高了所述半导体器件的良率和性能。

Description

一种半导体器件及其制备方法、电子装置
技术领域
本发明涉及半导体领域，具体地，本发明涉及一种半导体器件及其制备方法、电子装置。
背景技术
随着半导体的发展，器件尺寸不断缩小，为了增加半导体存储装置的集成密度，现有技术中采用了许多不同的方法，例如通过减小晶片尺寸和/或改变内结构单元而在单一晶片上形成多个存储单元，对于通过改变单元结构增加集成密度的方法来说，已经进行尝试沟通过改变有源区的平面布置或改变单元布局来减小单元面积。
NAND闪存是一种比硬盘驱动器更好的存储方案，由于NAND闪存以页为单位读写数据，所以适合于存储连续的数据，如图片、音频或其他文件数据；同时因其成本低、容量大且写入速度快、擦除时间短的优点在移动通讯装置及便携式多媒体装置的存储领域得到广泛的应用。目前，为了提高NAND闪存的容量，需要在制备过程中提高NAND闪存的集成密度。
在制备NAND闪存过程中，间隔物图案化技术(Spacer patterning technology，SPT)以及自对准双图案技术(self aligned double patterning，SaDP)均可以用来制备纳米尺度的晶体管，采用所述方法处理半导体的晶片时通常使用公知的图案化和蚀刻工艺在晶片中形成半导体器件的特征，得到所需要的图案。
但是对于无定形碳(amorphous carbon)，在双图案自对准后得到的图案存在严重的变形，常规的方法通常是蚀刻无定形碳，并且在蚀刻过程中会在其表面产生高压应力层，从而进一步加剧其变形，变形的图案将影响后续的工艺，例如变形的无定形碳将影响硬掩膜层的蚀刻。
因此需要对目前所述半导体器件及其制备方法作进一步的改进，以便消除上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
本发明为了克服目前存在问题，提供了一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上依次形成有功能材料层、硬掩膜层、无定形材料层以及图案化的掩膜层；
步骤S2：以所述图案化的掩膜层为掩膜部分地蚀刻所述无定形材料层，以形成凹槽，接着在所述凹槽的侧壁上形成间隙壁，以使所述无定形材料层更加坚固；
步骤S3：重复所述步骤S2至在所述无定形材料层中形成目标图案并露出所述硬掩膜层，同时所述间隙壁向下延伸至所述目标图案的底部。
可选地，所述方法还包括：
步骤S4：以所述无定形材料层为掩膜，蚀刻所述硬掩膜层，以在所述硬掩膜层中形成所述目标图案；
步骤S5：以所述无定形材料层和所述硬掩膜层为掩膜蚀刻所述功能材料层，以将所述目标图案转移至所述功能材料层中。
可选地，所述步骤S2包括：
步骤S21：以所述图案化的掩膜层为掩膜部分地蚀刻所述无定形材料层，以形成所述凹槽；
步骤S22：去除所述凹槽侧壁上在蚀刻过程中形成的应力层，以露出所述凹槽的侧壁；
步骤S23：在露出的所述凹槽的侧壁上形成间隙壁，以使所述无定形材料层更加坚固。
可选地，所述步骤S2包括：
步骤S21：选用包含硫化羰的等离子体部分地蚀刻所述无定形材料层，以形成所述凹槽；
步骤S22：在所述凹槽的表面沉积间隙壁材料层，以覆盖所述凹槽的表面并使所述无定形材料层更加坚固。
可选地，在所述步骤S22中选用Ar、CH4、N2和CO2中的一种或多种冲刷以去除所述应力层。
可选地，所述间隙壁选用硅。
可选地，所述间隙壁在N2和Ar气氛中，在直流电的条件下沉积。
可选地，所述无定形材料层选用无定形碳。
本发明还提供了一种如上述方法制备得到的半导体器件。
本发明还提供了一种电子装置，包括上述的半导体器件。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法为了防止所述无定形碳变形，在蚀刻过程中所述蚀刻分为多个步骤，在每一个步骤中去除其表面的应力层，然后在其侧壁上形成间隙壁或者在其表面沉积间隙壁材料层，以使所述无定形碳更加坚固，然后循环执行所述步骤，至在所述无定形碳中形成图案，通过所述方法可以避免在蚀刻过程中造成无定形碳的变形，进一步提高LER、LWR，进一步提高了所述半导体器件的良率和性能。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图
图1a-1e为本发明一具体实施方式中所述半导体器件的结构示意图；
图2a-2d为本发明一具体实施方式中所述半导体器件的结构示意图；
图3为本发明一具体实施方式中半导体器件的制备工艺流程图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的步骤以及详细的结构，以便阐释本发明的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明提供了一种所述半导体器件的制备方法，下面结合附图对所述方法做进一步的说明，其中图1a-1e为本发明一具体实施方式中所述半导体器件的结构示意图；图3为本发明一具体实施方式中半导体器件的制备工艺流程图。
首先，执行步骤101，提供半导体衬底，在所述半导体衬底上依次形成有功能材料层、硬掩膜层101、无定形材料层102以及图案化的掩膜层103。
具体地，如图1a所示，在该步骤中，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在该实施例中所述半导体衬底选用硅。
其中，所述硬掩膜层101可以选用氧化物、氮化物或者金属层等，并不局限于某一种。例如可以选用SiN或氧化硅等。
其中，所述无定形材料层102可以选用无定形碳或者无定形硅等，并不局限于某一种。
在该实施例中，所述无定形材料层102选用无定形碳。
其中，所述图案化的掩膜层103可以选用PR、BARC和Si-ARC中的一种或多种，并不局限于某一种。
执行步骤102，以所述图案化的掩膜层为掩膜部分地蚀刻所述无定形材料层，以形成所述凹槽。
具体地，如图1b所示，在该步骤中所述蚀刻分为多个步骤，在每一步中均蚀刻一部分所述无定形材料层。
其中，所述蚀刻可以选用干法蚀刻，在本发明的一具体实施方式中可以选用HBr、Cl2、O2、N2、NF3、Ar、He和CF4中的一种或多种作为蚀刻气体，作为优选，所述蚀刻中选用CF4、NF3气体，另外还可以加上N2、O2中的一种作为蚀刻气氛，其中所述气体的流量为20-100sccm，优选为50-80sccm，所述蚀刻压力为30-150mTorr，蚀刻时间为5-120s。
在该蚀刻步骤中会在所述凹槽的侧壁上形成应力层104，所述压应力层会导致进一步的无定型材料层的变形。
执行步骤103，去除所述凹槽侧壁上在蚀刻过程中形成的应力层104，以露出所述凹槽的侧壁。
具体地，如图1c所示，在该步骤中选用较大蚀刻选择比的方法去除所述应力层104。
执行步骤104，在露出的所述凹槽的侧壁上形成间隙壁105，以使所述无定形材料层更加坚固。
具体地，如图1d所示，在该步骤中所述间隙壁所起到的作用以及选用的材料和常规的间隙壁并不相同。
在本发明中所述间隙壁选用硅，所述间隙壁在N2和Ar气氛中，在直流电的条件下沉积。
在本发明中所述间隙壁的作用是起到支撑作用，使所述无定形材料层更加坚固，防止所述无定形材料发生变形，例如发生扭曲、摇摆等。
但是所述间隙壁的形成方法可以和常规间隙壁的形成方法相同，例如共形沉积间隙壁材料层，以覆盖所述凹槽，然后进行蚀刻，仅保留所述凹槽侧壁上的所述间隙壁材料层，以形成间隙壁105。
执行步骤105，重复步骤102-104，即重复的蚀刻无定型材料-去除应力层-形成间隙壁的步骤，至在所述无定形材料层中形成目标图案为止，通过所述方法在形成目标图案之后，在所述目标图案的侧壁上最终形成有间隙壁，以进一步固化所述无形定图案，防止其变形，如图1e所示。
执行步骤106，以所述无定形材料层为掩膜，蚀刻所述硬掩膜层，以在所述硬掩膜层中形成所述目标图案；然后以所述无定形材料层和所述硬掩膜层为掩膜蚀刻所述功能材料层，以将所述目标图案转移至所述功能材料层中，具体地，所述蚀刻方法并不局限于某一种。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法为了防止所述无定形碳变形，在蚀刻过程中所述蚀刻分为多个步骤，在每一个步骤中去除其表面的应力层，然后在其侧壁上形成间隙壁或者在其表面沉积间隙壁材料层，以使所述无定形碳更加坚固，然后循环执行所述步骤，至在所述无定形碳中形成图案，通过所述方法可以避免在蚀刻过程中造成无定形碳的变形，进一步提高LER、LWR，进一步提高了所述半导体器件的良率和性能。
图3为本发明一具体实施方式中所述半导体器件的制备工艺流程图，具体包括以下步骤：
步骤S1：提供半导体衬底，在所述半导体衬底上依次形成有功能材料层、硬掩膜层、无定形材料层以及图案化的掩膜层；
步骤S2：以所述图案化的掩膜层为掩膜部分地蚀刻所述无定形材料层，以形成凹槽，接着在所述凹槽的侧壁上形成间隙壁，以使所述无定形材料层更加坚固；
步骤S3：重复所述步骤S2至在所述无定形材料层中形成目标图案并露出所述硬掩膜层，同时所述间隙壁向下延伸至所述目标图案的底部。
实施例二
本发明提供了一种所述半导体器件的制备方法，下面结合附图对所述方法做进一步的说明，其中图2a-2d为本发明一具体实施方式中所述半导体器件的结构示意图。
首先，执行步骤201，提供半导体衬底201，在所述半导体衬底上依次形成有功能材料层、硬掩膜层204、无定形材料层205以及图案化的掩膜层206。
具体地，如图2a所示，在该步骤中，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在该实施例中所述半导体衬底选用硅。
所述功能材料层包括用于形成NAND的各种功能材料，例如在所述半导体衬底201上形成有栅极氧化物层202、浮栅材料层203等，但并不局限于所述示例。
其中，所述硬掩膜层204可以选用氧化物、氮化物或者金属层等，并不局限于某一种。例如可以选用SiN或氧化硅等。
其中，所述无定形材料层205可以选用无定形碳或者无定形硅等，并不局限于某一种。
在该实施例中，所述无定形材料层205选用无定形碳。
其中，所述图案化的掩膜层206可以选用PR、BARC和Si-ARC中的一种或多种，并不局限于某一种。
执行步骤202，以所述图案化的掩膜层为掩膜部分地蚀刻所述无定形材料层，以形成所述凹槽，在该步骤中选用包含硫化羰的等离子体部分地蚀刻所述无定形材料层，以形成所述凹槽。
具体地，如图2b所示，在该步骤中所述蚀刻分为多个步骤，在每一步中均蚀刻一部分所述无定形材料层。
其中，所述蚀刻可以选用干法蚀刻，在本发明的一具体实施方式中可以选用O2等离子体并且蚀刻气氛包含硫化羰，以改善所述蚀刻凹槽的轮廓。
执行步骤203，在所述凹槽的表面沉积间隙壁材料层207，以覆盖所述凹槽的表面并使所述无定形材料层更加坚固。
具体地，如图2c所示，在该步骤中所述间隙壁材料层所起到的作用以及选用的材料和常规的间隙壁并不相同。
在本发明中所述间隙壁材料层选用硅，所述间隙壁材料层在N2和Ar气氛中，在直流电的条件下沉积。
在本发明中所述间隙壁材料层的作用是起到支撑作用，使所述无定形材料层更加坚固，防止所述无定形材料发生变形，例如发生扭曲、摇摆等。
可选地，在该步骤中可以不需要另外蚀刻去除所述凹槽底部的所述间隙壁材料层的步骤。
执行步骤104，重复步骤102-103，即重复的蚀刻无定型材料-沉积间隙壁材料层的步骤，至在所述无定形材料层中形成目标图案为止，通过所述方法在形成目标图案之后，在所述目标图案的侧壁上最终形成有间隙壁，以进一步固化所述无形定图案，防止其变形，如图2d所示。
执行步骤105，以所述无定形材料层为掩膜，蚀刻所述硬掩膜层，以在所述硬掩膜层中形成所述目标图案；然后以所述无定形材料层和所述硬掩膜层为掩膜蚀刻所述功能材料层，以将所述目标图案转移至所述功能材料层中，具体地，所述蚀刻方法并不局限于某一种。
至此，完成了本发明实施例的半导体器件制备的相关步骤的介绍。在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制备方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过现有技术中的各种工艺来实现，此处不再赘述。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，所述方法为了防止所述无定形碳变形，在蚀刻过程中所述蚀刻分为多个步骤，在每一个步骤中去除其表面的应力层，然后在其侧壁上形成间隙壁或者在其表面沉积间隙壁材料层，以使所述无定形碳更加坚固，然后循环执行所述步骤，至在所述无定形碳中形成图案，通过所述方法可以避免在蚀刻过程中造成无定形碳的变形，进一步提高LER、LWR，进一步提高了所述半导体器件的良率和性能。
实施例三
本发明还提供了一种半导体器件，所述半导体器件通过实施例一或二的所述方法制备得到，所述半导体器件，包括：
半导体衬底201；
在所述半导体衬底上依次形成有功能材料层、硬掩膜层204、无定形材料层205以及图案化的掩膜层206。
所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在该实施例中所述半导体衬底选用硅。
所述功能材料层包括用于形成NAND的各种功能材料，例如在所述半导体衬底201上形成有栅极氧化物层202、浮栅材料层203等，但并不局限于所述示例。
其中，所述硬掩膜层204可以选用氧化物、氮化物或者金属层等，并不局限于某一种。例如可以选用SiN或氧化硅等。
其中，所述无定形材料层205可以选用无定形碳或者无定形硅等，并不局限于某一种。
在该实施例中，所述无定形材料层205选用无定形碳。
其中，所述图案化的掩膜层206可以选用PR、BARC和Si-ARC中的一种或多种，并不局限于某一种。
在选用自对准双图案制备所述半导体器件的过程中了防止所述无定形碳变形，在蚀刻过程中所述蚀刻分为多个步骤，在每一个步骤中去除其表面的应力层，然后在其侧壁上形成间隙壁或者在其表面沉积间隙壁材料层，以使所述无定形碳更加坚固，然后循环执行所述蚀刻-沉积间隙壁的步骤，至在所述无定形碳中形成图案，通过所述方法可以避免在蚀刻过程中造成无定形碳的变形，进一步提高LER、LWR，进一步提高了所述半导体器件的良率和性能。
实施例四
本发明还提供了一种电子装置，包括实施例三所述的半导体器件。其中，半导体器件为实施例三所述的半导体器件，或根据实施例一或二所述的制备方法得到的半导体器件。
本实施例的电子装置，可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可为任何包括所述半导体器件的中间产品。本发明实施例的电子装置，由于使用了上述的半导体器件，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (9)

1.一种半导体器件的制备方法，包括：
步骤S1：提供半导体衬底，在所述半导体衬底上依次形成有功能材料层、硬掩膜层、无定形材料层以及图案化的掩膜层；
步骤S2：以所述图案化的掩膜层为掩膜部分地蚀刻所述无定形材料层，以形成凹槽，接着在所述凹槽的侧壁上形成用以支撑所述无定形材料层的间隙壁，以使所述无定形材料层更加坚固；
步骤S3：重复所述步骤S2至在所述无定形材料层中形成目标图案并露出所述硬掩膜层，同时所述间隙壁向下延伸至所述目标图案的底部；其中，所述步骤S2包括：
步骤S21：以所述图案化的掩膜层为掩膜部分地蚀刻所述无定形材料层，以形成所述凹槽；
步骤S22：去除所述凹槽侧壁上在蚀刻过程中形成的应力层，以露出所述凹槽的侧壁；
步骤S23：在露出的所述凹槽的侧壁上形成间隙壁，以使所述无定形材料层更加坚固。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
步骤S4：以所述无定形材料层为掩膜，蚀刻所述硬掩膜层，以在所述硬掩膜层中形成所述目标图案；
步骤S5：以所述无定形材料层和所述硬掩膜层为掩膜蚀刻所述功能材料层，以将所述目标图案转移至所述功能材料层中。
3.根据权利要求1所述的方法，其特征在于，在所述步骤S2中：
步骤S21：选用包含硫化羰的等离子体部分地蚀刻所述无定形材料层，以形成所述凹槽；
步骤S23：在所述凹槽的表面沉积间隙壁材料层，以覆盖所述凹槽的表面并使所述无定形材料层更加坚固。
4.根据权利要求1所述的方法，其特征在于，在所述步骤S22中选用Ar、CH4、N2和CO2中的一种或多种冲刷以去除所述应力层。
5.根据权利要求1所述的方法，其特征在于，所述间隙壁选用硅。
6.根据权利要求1所述的方法，其特征在于，所述间隙壁在N2和Ar气氛中，在直流电的条件下沉积。
7.根据权利要求1所述的方法，其特征在于，所述无定形材料层选用无定形碳。
8.一种如权利要求1至7之一所述方法制备得到的半导体器件。
9.一种电子装置，包括权利要求8所述的半导体器件。
CN201510974152.6A 2015-12-22 2015-12-22 一种半导体器件及其制备方法、电子装置 Active CN106910679B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510974152.6A CN106910679B (zh) 2015-12-22 2015-12-22 一种半导体器件及其制备方法、电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510974152.6A CN106910679B (zh) 2015-12-22 2015-12-22 一种半导体器件及其制备方法、电子装置

Publications (2)

Publication Number Publication Date
CN106910679A CN106910679A (zh) 2017-06-30
CN106910679B true CN106910679B (zh) 2020-09-04

Family

ID=59201143

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510974152.6A Active CN106910679B (zh) 2015-12-22 2015-12-22 一种半导体器件及其制备方法、电子装置

Country Status (1)

Country Link
CN (1) CN106910679B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107978517B (zh) * 2016-10-21 2020-07-07 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法、电子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290481A (zh) * 2007-04-16 2008-10-22 应用材料公司 控制特征尺寸收缩的蚀刻工艺
KR20090016841A (ko) * 2007-08-13 2009-02-18 주식회사 하이닉스반도체 반도체 소자 제조 방법
CN101764155A (zh) * 2009-11-18 2010-06-30 上海宏力半导体制造有限公司 沟槽式场效应管及其制备方法
CN101800174A (zh) * 2010-02-11 2010-08-11 中微半导体设备(上海)有限公司 一种含碳层的等离子刻蚀方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101290481A (zh) * 2007-04-16 2008-10-22 应用材料公司 控制特征尺寸收缩的蚀刻工艺
KR20090016841A (ko) * 2007-08-13 2009-02-18 주식회사 하이닉스반도체 반도체 소자 제조 방법
CN101764155A (zh) * 2009-11-18 2010-06-30 上海宏力半导体制造有限公司 沟槽式场效应管及其制备方法
CN101800174A (zh) * 2010-02-11 2010-08-11 中微半导体设备(上海)有限公司 一种含碳层的等离子刻蚀方法

Also Published As

Publication number Publication date
CN106910679A (zh) 2017-06-30

Similar Documents

Publication Publication Date Title
US20230360972A1 (en) Gate aligned contact and method to fabricate same
KR101571944B1 (ko) 전하 저장 장치, 시스템 및 방법
US9379010B2 (en) Methods for forming interconnect layers having tight pitch interconnect structures
US8999845B2 (en) Method for fabricating semiconductor device by damascene process
US9396931B2 (en) Method of forming fins from different materials on a substrate
CN109994478B (zh) 一种半导体器件及其制作方法、电子装置
CN107316808B (zh) 一种半导体器件及其制备方法、电子装置
CN107706095B (zh) 自对准双重构图方法、半导体器件及其制作方法、电子装置
JP6529985B2 (ja) 規則的なグリッドの選択的削減による縦型チャネルトランジスタ製造のための処理方法
CN107437549B (zh) 一种半导体器件及其制作方法、电子装置
CN106972021B (zh) 一种半导体器件及其制作方法、电子装置
US20170236841A1 (en) Fin with an epitaxial cladding layer
US20170170011A1 (en) Nand flash memory and fabrication methods thereof
CN106910679B (zh) 一种半导体器件及其制备方法、电子装置
CN105990236B (zh) 一种半导体器件的制造方法和电子装置
CN106601687B (zh) 一种半导体器件及其制备方法、电子装置
CN107634061B (zh) 一种半导体器件的制造方法
CN107799593B (zh) 一种垂直FinFET器件及其制备方法、电子装置
CN107527858B (zh) 快闪记忆体中浅沟槽的制作方法
CN106972020B (zh) 一种半导体器件及其制作方法、电子装置
CN107305891B (zh) 一种半导体器件及其制作方法、电子装置
CN105097681A (zh) 一种半导体器件及其制备方法、电子装置
CN108807403B (zh) 一种半导体器件及其制作方法、电子装置
CN108807402B (zh) 一种半导体器件及其制作方法、电子装置
CN107785373B (zh) 半导体器件及其制作方法、电子装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant