CN107275202A - 刻蚀方法及半导体结构的形成方法 - Google Patents

刻蚀方法及半导体结构的形成方法 Download PDF

Info

Publication number
CN107275202A
CN107275202A CN201610213588.8A CN201610213588A CN107275202A CN 107275202 A CN107275202 A CN 107275202A CN 201610213588 A CN201610213588 A CN 201610213588A CN 107275202 A CN107275202 A CN 107275202A
Authority
CN
China
Prior art keywords
etching
temperature
polymer
side wall
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610213588.8A
Other languages
English (en)
Other versions
CN107275202B (zh
Inventor
胡敏达
郑二虎
张城龙
张海洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610213588.8A priority Critical patent/CN107275202B/zh
Priority to EP17163587.3A priority patent/EP3229264B1/en
Priority to US15/475,413 priority patent/US10573551B2/en
Publication of CN107275202A publication Critical patent/CN107275202A/zh
Application granted granted Critical
Publication of CN107275202B publication Critical patent/CN107275202B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H01L21/30655—Plasma etching; Reactive-ion etching comprising alternated and repeated etching and passivation steps, e.g. Bosch process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种刻蚀方法及半导体结构的形成方法，所述形成方法包括：提供待刻蚀结构，所述待刻蚀结构内具有沟槽，所述沟槽内具有介质层；对所述沟槽内的介质层进行刻蚀，在刻蚀过程中，在所述待刻蚀结构侧壁表面形成聚合物，通过改变刻蚀温度使所述刻蚀过程包括：沉积阶段和去除阶段，在所述沉积阶段中，聚合物在待刻蚀结构表面的沉积速率大于聚合物刻蚀速率，在所述去除阶段中，聚合物在待刻蚀结构表面的沉积速率小于聚合物刻蚀速率。其中，通过改变温度使所刻蚀过程包括：沉积阶段和去除阶段，能够防止侧墙表面的聚合物过多而使刻蚀停止。

Description

刻蚀方法及半导体结构的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种刻蚀方法及半导体结构的形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高元件密度以及更高集成度的方向发展。
半导体器件集成度的提高引起了相邻栅极结构之间距离的缩小，从而出现了共漏极MOS管。为了适应共漏极MOS管中栅极结构之间距离的缩小，自对准技术(self-aligned scheme)在半导体工艺中的应用越来越重要。
自对准互连(self-aligned contact，SAC)技术被应用于金属互连结构的制造中。自对准互连技术能够实现相邻栅极结构之间较高深宽比的通孔的刻蚀，从而实现共漏极MOS管漏极与外部电路的电连接。
然而，现有的自对准互连技术存在刻蚀过程容易中止以及对通孔侧壁损伤大的问题。
发明内容
本发明解决的问题是提供一种刻蚀方法和半导体结构的形成方法，能够减少出现刻蚀中止的现象，减小刻蚀过程对通孔侧壁的损耗。
为解决上述问题，本发明提供一种刻蚀方法，包括：提供待刻蚀结构，所述待刻蚀结构内具有沟槽，所述沟槽内具有介质层；对所述沟槽内的介质层进行刻蚀，在刻蚀过程中，在所述待刻蚀结构侧壁表面形成聚合物，通过改变刻蚀温度使所刻蚀过程包括：沉积阶段，在所述沉积阶段中，聚合物在待刻蚀结构表面的沉积速率大于聚合物刻蚀速率；去除阶段，在所述去除阶段中，聚合物在待刻蚀结构表面的沉积速率小于聚合物刻蚀速率。
可选的，所述刻蚀阶段和所述沉积阶段形成一个刻蚀周期；所述刻蚀过程包括一个或多个所述刻蚀周期。
可选的，所述刻蚀温度T与刻蚀时间t之间的关系为：T＝T0+T1sin(2πt/t0)；其中，T0为平衡温度；T1为刻蚀温度偏离所述平衡温度T0的最大值；t0为刻蚀周期的时间。
可选的，所述刻蚀温度的变化周期大于10s。
可选的，所述刻蚀温度偏离所述平衡温度的最大值大于30℃。
可选的，所述平衡温度在60℃～80℃的范围内。
可选的，对所述介质层进行刻蚀的方法为各向异性干法刻蚀。
相应的，本发明还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底表面具有若干器件结构，所述器件结构的侧壁表面具有侧墙，相邻器件结构和侧墙之间具有沟槽；在所述衬底和侧墙表面形成介质层；对所述沟槽内的介质层进行刻蚀，在刻蚀过程中，在所述侧墙表面形成聚合物，通过改变刻蚀温度使所刻蚀过程包括：沉积阶段，在所述沉积阶段中，聚合物在侧墙表面的沉积速率大于聚合物刻蚀速率；去除阶段，在所述去除阶段中，聚合物在侧墙表面的沉积速率小于聚合物的刻蚀速率。
可选的，所述刻蚀阶段和所述沉积阶段形成一个刻蚀周期；所述刻蚀过程包括一个或多个所述刻蚀周期。
可选的，所述刻蚀温度T与刻蚀时间t之间的关系为：T＝T0+T1sin(2πt/t0)；其中，T0为平衡温度；T1为刻蚀温度偏离所述平衡温度T0的最大值；t0为刻蚀周期的时间。
可选的，所述刻蚀温度的变化周期大于10s。
可选的，所述刻蚀温度偏离所述平衡温度的最大值大于30℃。
可选的，所述平衡温度在60℃～80℃的范围内。
可选的，所述器件结构为位于所述衬底上的栅极结构；所述形成方法还包括：在所述栅极结构两侧的衬底中形成源区和漏区；对所述沟槽内的介质层进行刻蚀的步骤包括：刻蚀所述介质层至暴露出所述源区或漏区，形成接触孔；所述形成方法还包括：在所述接触孔中形成插塞。
可选的，所述聚合物在侧墙侧壁表面的沉积速率等于所述聚合物的刻蚀速率时的温度为平衡温度；在所述刻蚀过程中，刻蚀温度包括大于所述平衡温度的第一温度和刻蚀温度小于所述平衡温度的第二温度；所述去除阶段的刻蚀温度为第一温度；所述沉积阶段的刻蚀温度为第二温度。
可选的，对所述介质层进行刻蚀的步骤中，刻蚀气体为CF4、C3F8和C4F8中的一种或几种组合。
可选的，所述沟槽的深宽比大于7:1。
可选的，所述沟槽侧壁之间的距离小于25nm。
可选的，所述侧墙的材料为氮化硅，所述介质层的材料为氧化硅。
可选的，对所述介质层进行刻蚀的方法为各向异性干法刻蚀。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的刻蚀方法中，通过改变刻蚀温度，使刻蚀过程发生变化，使所述刻蚀过程包括：聚合物在待刻蚀结构表面的沉积速率大于聚合物刻蚀速率的沉积阶段和聚合物在待刻蚀结构表面的沉积速率小于聚合物刻蚀速率的去除阶段。在沉积阶段时，聚合物沉积于待刻蚀结构表面，能够在后续去除阶段保护待刻蚀结构，减少对待刻蚀结构的损耗；在去除阶段，沉积于所述待刻蚀结构表面的聚合物被刻蚀，从而能够防止待刻蚀结构表面的聚合物过多而使刻蚀停止。通过改变温度调节聚合物的沉积速率和刻蚀速率，避免了刻蚀过程中的不同刻蚀阶段之间的切换时间，从而能够减少刻蚀时间；而且，使聚合物的沉积速率和刻蚀速率更容易调控，从而使刻蚀形貌更精确。
本发明的半导体结构的形成方法中，通过改变刻蚀温度，使刻蚀过程发生变化，使所述刻蚀过程包括：聚合物在侧墙表面的沉积速率大于聚合物刻蚀速率的沉积阶段和聚合物在侧墙表面的沉积速率小于聚合物刻蚀速率的去除阶段。在沉积阶段时，聚合物沉积于侧墙表面，能够在后续去除阶段保护侧墙，减少对侧墙的损耗；在去除阶段，沉积于所述侧墙表面的聚合物被刻蚀，从而能够防止侧墙表面的聚合物过多而使刻蚀停止。
附图说明
图1和图2是一种刻蚀方法各步骤的结构示意图；
图3和图4是本发明刻蚀方法一实施例各步骤的结构示意图；
图5至图9是本发明半导体结构的形成方法一实施例各步骤的结构示意图。
具体实施方式
现有的刻蚀方法存在诸多问题，例如：刻蚀过程容易中止以及沟槽侧壁损耗大。
现结合一种刻蚀方法，分析所述刻蚀方法出现刻蚀过程容易中止以及通孔侧壁损耗大问题的原因：图1和图2示出一种刻蚀方法各步骤的结构示意图。
请参考图1，提供半导体结构，所述半导体结构包括：衬底100；位于衬底100上的多个栅极101，相邻所述栅极101之间具有沟槽；位于栅极顶部表面的掩膜层103；位于栅极101侧壁表面的侧墙102。
继续参考图1，在所述沟槽中形成介质层104。
继续参考图1，在所述半导体结构表面形成图形化的光刻胶110，所述光刻胶110露出所述介质层104顶部表面。
请参考图2，对所述介质层104进行刻蚀，所述刻蚀过程中，刻蚀条件不发生变化，刻蚀过程中产生聚合物。
在所述刻蚀方法中，相邻沟槽侧壁之间的距离较小，在形成所述光刻胶110之后，由于光刻工艺分辨率的限制，所述光刻胶110会露出侧墙102部分顶部表面。因此，需要在刻蚀过程中避免侧墙102受损。
在所述刻蚀过程中，如果聚合物的沉积速率大于刻蚀速率，聚合物在侧墙102和介质层104表面沉积；如果聚合物的沉积速率小于刻蚀速率，侧墙102和介质层104不断被刻蚀。
在整个刻蚀过程中刻蚀条件不发生变化，则在刻蚀过程中，整个过程中聚合物不断沉积或侧墙102和介质层104不断被刻蚀。如果对聚合物的刻蚀速率较大容易使侧墙102被刻蚀，增大侧墙102的损耗，从而暴露出栅极101；如果整个刻蚀过程中刻蚀速率较低，容易在所述介质层104表面沉积较多的聚合物，而使对介质层104的刻蚀停止。
为解决所述技术问题，本发明提供了一种刻蚀方法，包括：提供待刻蚀结构，所述待刻蚀结构内具有沟槽，所述沟槽内具有介质层；对所述沟槽内的介质层进行刻蚀，在刻蚀过程中，在所述待刻蚀结构侧壁表面形成聚合物，通过改变刻蚀温度使所刻蚀过程包括：沉积阶段和去除阶段，在所述沉积阶段中，聚合物在待刻蚀结构表面的沉积速率大于聚合物刻蚀速率，在所述去除阶段中，聚合物在待刻蚀结构表面的沉积速率小于聚合物刻蚀速率。
本发明的刻蚀方法中，通过改变刻蚀温度，使刻蚀过程发生变化，使所述刻蚀过程包括：聚合物在待刻蚀结构表面的沉积速率大于聚合物刻蚀速率的沉积阶段和聚合物在待刻蚀结构表面的沉积速率小于聚合物刻蚀速率的去除阶段。在沉积阶段时，聚合物沉积于待刻蚀结构表面，能够在后续去除阶段保护待刻蚀结构，减少对待刻蚀结构的损耗；在去除阶段，沉积于所述待刻蚀结构表面的聚合物被刻蚀，从而能够防止待刻蚀结构表面的聚合物过多而使刻蚀停止。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3和图4是本发明的刻蚀方法一实施例各步骤的结构示意图。
请参考图3和图4，所述刻蚀方法包括：
提供待刻蚀结构10，所述待刻蚀结构10内具有沟槽，所述沟槽内具有介质层11。
对所述沟槽内的介质层11进行刻蚀，在刻蚀过程中，在所述待刻蚀结构10表面形成聚合物，在刻蚀过程中，通过改变刻蚀温度使所刻蚀过程包括：沉积阶段和去除阶段，在所述沉积阶段中，聚合物在待刻蚀结构10表面的沉积速率大于聚合物刻蚀速率，在所述去除阶段中，聚合物在待刻蚀结构10表面的沉积速率小于聚合物刻蚀速率。
请参考图3，提供待刻蚀结构10，所述待刻蚀结构10内具有沟槽，所述沟槽内具有介质层11。
本实施例中，所述待刻蚀结构10的材料为氮化硅。在其他实施例中，所述待刻蚀结构的材料还可以为氮氧化硅。
本实施例中，所述介质层11的材料为氧化硅。在其他实施例中，所述介质层的材料还可以为氮氧化硅。
请参考图4，对所述介质层11进刻蚀，在刻蚀过程中，在所述待刻蚀结构10表面形成聚合物，通过改变刻蚀温度使所刻蚀过程包括：沉积阶段和去除阶段，在所述沉积阶段中，聚合物在待刻蚀结构10表面的沉积速率大于聚合物刻蚀速率，在所述去除阶段中，聚合物在待刻蚀结构10表面的沉积速率小于聚合物刻蚀速率。
本实施例中，通过使刻蚀温度发生变化，使刻蚀过程发生变化，从而使刻蚀过程包括聚合物沉积阶段和聚合物的去除阶段。具体的，本实施例中，使沉积阶段和去除阶段交替重复出现，从而使聚合物的沉积和去除交替出现，既能够减小对待刻蚀结构10的损耗又不容易使刻蚀停止。
由以上分析可见，本发明的刻蚀方法可用于对深宽比较大的沟槽中的介质层11进行刻蚀。具体的，本实施例中，所述沟槽的深宽比值大于7。
本实施例中，通过各向异性干法刻蚀对所述介质层11进行刻蚀，各向异性干法刻蚀在纵向的刻蚀速率大于横向的刻蚀速率。因此，在刻蚀过程中，对待刻蚀结构10的损耗较小。所述刻蚀为各向异性刻蚀，在纵向的刻蚀速率较大，也就是说，对所述介质层11的刻蚀速率较大。整个刻蚀过程中，聚合物在纵向的沉积速率始终小于刻蚀速率，因此，对所述介质层11的刻蚀在整个过程不容易中止。
本实施例中，所述沉积阶段和所述去除阶段形成一个刻蚀周期，所述刻蚀过程包括多个所述刻蚀周期。在其他实施例中，所述刻蚀过程还可以只包括1个所述刻蚀周期。
具体的，所述刻蚀周期的个数可以根据介质层11的厚度进行选择。所述介质层11的厚度指的是，介质层11顶部表面到所述空隙底部的距离。本实施例中，所述介质层的厚度为100埃～300埃；所述刻蚀过程包括的所述刻蚀周期的个数大于4。
本实施例中，对所述介质层11进行刻蚀的过程中，所述多个刻蚀周期相同。在其他实施例中，多个刻蚀周期也可以不相同。
本实施例中，刻蚀气体为CF4、C3F8和C4F8中的一种或几种组合。
本实施例中，所述聚合物在待刻蚀结构10表面的沉积速率等于所述聚合物的刻蚀速率时的温度为平衡温度，在所刻蚀过程中，刻蚀温度包括大于所述平衡温度的第一温度和刻蚀温度小于所述平衡温度的第二温度。
本实施例中，所述刻蚀温度为时间的正弦函数。在其他实施例中，所述刻蚀温度还可以为时间的三角函数。
本实施例中，T表示刻蚀温度，t表示刻蚀时间。刻蚀温度T与刻蚀时间t具有如下关系：
T＝T0+T1sin(2πt/t0)
其中，T0为平衡温度；T1为刻蚀温度的变化幅度，即刻蚀温度偏离平衡温度T0的最大值；t0为刻蚀周期的时间。
刻蚀温度第一次为平衡温度时的时间为t1。本实施例中，t1大于开始刻蚀时的时间。
本实施例中，所述聚合物为刻蚀气体与侧墙反应产生的物质。所述平衡温度T0在60℃～80℃的范围内。
本实施例中，如果刻蚀温度的变化幅度过小，对所述沉积阶段和去除阶段不容易控制。具体的，所述刻蚀温度的变化幅度大于30℃。
如果所述刻蚀周期的时间t0过小，容易增加对设备的要求。本实施例中，所述刻蚀周期的时间t0大于10s。
需要说明的是，本实施例中，所述聚合物的刻蚀速率随着刻蚀温度的升高而增加，聚合物的沉积速率随刻蚀温度的升高而降低。也就是说，当刻蚀温度为第二温度时，刻蚀过程处于所述沉积阶段；当刻蚀温度为第一温度时，刻蚀过程处于所述去除阶段。第一温度和第二温度交替出现，使聚合物不断沉积或被刻蚀，从而减少对待刻蚀结构的损耗，并能够防止刻蚀停止。
综上，本发明的刻蚀方法中，通过改变刻蚀温度，使刻蚀过程发生变化，使所述刻蚀过程包括：聚合物在待刻蚀结构表面的沉积速率大于聚合物刻蚀速率的沉积阶段和聚合物在待刻蚀结构表面的沉积速率小于聚合物刻蚀速率的去除阶段。在沉积阶段时，聚合物沉积于待刻蚀结构表面，能够在后续去除阶段保护待刻蚀结构，减少对待刻蚀结构的损耗；在去除阶段，沉积于所述待刻蚀结构表面的聚合物被刻蚀，从而能够防止待刻蚀结构表面的聚合物过多而使刻蚀停止。
图5至图9示出本发明的半导体结构的形成方法各步骤的结构示意图。
请参考图5至图9，所述半导体结构的形成方法包括：
提供衬底200，所述衬底200表面具有若干器件结构，所述器件结构的侧壁表面具有侧墙204，所述器件结构的顶部表面具有掩膜层203，相邻器件结构和侧墙202之间具有沟槽；
在所述衬底200和侧墙202表面形成介质层204；
对所述沟槽内的介质层204进行刻蚀，在所述侧墙202表面形成聚合物，在刻蚀过程中，通过改变刻蚀温度使所刻蚀过程包括：沉积阶段和去除阶段，在所述沉积阶段中，聚合物在侧墙202表面的沉积速率大于聚合物刻蚀速率，在所述去除阶段中，聚合物在侧墙表面的沉积速率小于聚合物刻蚀速率。
需要说明的是，自对准互连技术中，栅极结构之间的距离较小，从而导致栅极结构之间沟槽的深宽比较大，对所述沟槽中的介质层204进行刻蚀的难度较大。本实施例以解决自对准技术中刻蚀难度大的问题对本发明的刻蚀方法做详细说明。
请参考图5，提供衬底200，所述衬底200表面具有若干器件结构，所述器件结构的侧壁表面具有侧墙202，所述器件结构的顶部表面具有掩膜层203，相邻器件结构和侧墙202之间具有沟槽。
本实施例中，所述器件结构为位于所述衬底200上的栅极结构201。
本实施例中，所述侧墙202用于保护所述栅极结构201侧壁；所述掩膜层203用于保护所述栅极结构201顶部。
为了提高半导体器件的集成度，所述沟槽的深宽比较大。具体的，本实施例中，所述沟槽的深宽比大于7:1。所述沟槽相邻侧壁之间的距离小于25nm。
本实施例中，所述形成方法还包括：在所述栅极结构201两侧的衬底200中形成源区和漏区。
本实施例中，通过离子注入对所述栅极结构201两侧的衬底200进行掺杂形成源区和漏区。
请继续参考图5，在所述衬底200和侧墙202表面形成介质层204。
需要说明的是，本实施例中，所述介质层204与所述侧墙202的材料不同，在刻蚀过程中，所述侧墙202与所述介质层204的材料不相同，在对所述介质层204进行刻蚀时，对侧墙202的损耗少。
本实施例中，所述侧墙202的材料为氮化硅。在其他实施例中，所述侧墙的材料也可以为氮氧化硅。
本实施例中，所述介质层204的材料为氧化硅，在其他实施例中，所述介质层的材料还可以为氮化硅。
请参考图6，形成介质层204之后，所述形成方法还包括：在所述半导体结构上形成图形化的光刻胶210，所述光刻胶210位于所述栅极结构201上，并露出所述沟槽。
所述光刻胶210用于在后续的刻蚀过程中保护所述栅极结构201不被刻蚀。
需要说明的是，本实施例中，栅极结构201之间的距离较小，由于光刻工艺的限制，所述光刻胶210只覆盖部分所述侧墙202顶部表面，露出部分所述侧墙202顶部表面。因此在刻蚀所述介质层204的过程中，露出于光刻胶210的侧墙202容易被刻蚀。
请参考图7和图8，图8示出刻蚀过程中刻蚀温度随刻蚀时间的变化曲线图，横坐标表示刻蚀时间，纵坐标表示刻蚀温度。
对所述介质层204进行刻蚀。刻蚀过程中产生聚合物，通过改变刻蚀温度，使所刻蚀过程包括：聚合物在侧墙202表面的沉积速率大于所述聚合物刻蚀速率的沉积阶段和聚合物在侧墙202表面的沉积速率小于所述聚合物刻蚀速率。
所述刻蚀过程中，通过改变刻蚀温度使在沉积阶段，聚合物在侧墙202表面的沉积速率大于所述聚合物刻蚀速率，因此所述聚合物在所述侧墙202表面沉积，从而能够在后续的去除阶段保护侧墙202不被刻蚀；在去除阶段，侧墙202表面的聚合物被刻蚀去除，从而能够减少沉积于侧墙202表面的聚合物，进而减少刻蚀停止的几率。
本实施例中，所述沉积阶段和所述去除阶段形成一个刻蚀周期，所述刻蚀过程包括多个所述刻蚀周期。在其他实施例中，所述刻蚀过程还可以只包括1个所述刻蚀周期。
具体的，所述刻蚀周期的个数可以根据介质层204的厚度进行选择。所述介质层204的厚度指的是，介质层顶部表面到所述沟槽底部的距离。本实施例中，所述介质层的厚度为100埃～300埃；所述刻蚀过程包括的所述刻蚀周期的个数大于4。
本实施例中，对所述介质层204进行刻蚀的过程中，所述多个刻蚀周期相同。在其他实施例中，多个刻蚀周期也可以不相同。
本实施例中，通过各向异性干法刻蚀对所述介质层204进行刻蚀，各向异性干法刻蚀在纵向的刻蚀速率大于横向的刻蚀速率。因此，在刻蚀过程中，对侧墙202的损耗较小。所述刻蚀为各向异性刻蚀，在纵向的刻蚀速率较大，也就是说，对所述介质层204的刻蚀速率较大。整个刻蚀过程中，聚合物在纵向的沉积速率始终小于刻蚀速率，因此，对所述介质层204的刻蚀在整个过程不容易中止。
本实施例中，刻蚀气体为CF4、C3F8和C4F8中的一种或几种组合。
通过使刻蚀温度发生变化，使刻蚀过程发生变化，从而使刻蚀过程包括聚合物沉积阶段和聚合物的去除阶段。具体的，本实施例中，使沉积阶段和去除阶段交替重复出现，从而使聚合物的沉积和去除交替出现，既能够减小对侧墙202的损耗又不容易使刻蚀停止。
本实施例中，所述刻蚀温度随刻蚀时间的变化规律如图8所示。
聚合物在侧墙202(如图4所示)表面的沉积速率等于所述聚合物的刻蚀速率时的温度为平衡温度。
本实施例中，刻蚀温度包括大于所述平衡温度的第一温度和小于所述平衡温度的第二温度。
本实施例中，所述刻蚀温度为时间的正弦函数。在其他实施例中，所述刻蚀温度还可以为时间的三角函数。
本实施例中，T表示刻蚀温度，t表示刻蚀时间。刻蚀温度T与刻蚀时间t具有如下关系：
T＝T0+T1sin(2πt/t0)
其中，T0为平衡温度；T1为刻蚀温度的变化幅度，即刻蚀温度偏离平衡温度T0的最大值；t0为刻蚀周期的时间。
刻蚀温度第一次为平衡温度时的时间为t1。本实施例中，t1大于开始刻蚀时的时间。
本实施例中，所述聚合物为刻蚀气体与侧墙反应产生的物质。所述平衡温度T0在60℃～80℃的范围内。
本实施例中，如果刻蚀温度的变化幅度过小，对所述沉积阶段和去除阶段不容易控制。具体的，所述刻蚀温度的变化幅度大于30℃。
如果所述刻蚀周期的时间t0过小，容易增加对设备的要求。本实施例中，所述刻蚀周期的时间t0大于10s。
需要说明的是，本实施例中，所述聚合物的刻蚀速率随着刻蚀温度的升高而增加，聚合物的沉积速率随刻蚀温度的升高而降低。也就是说，当刻蚀温度为第二温度时，刻蚀过程处于所述沉积阶段；当刻蚀温度为第一温度时，刻蚀过程处于所述去除阶段。第一温度和第二温度交替出现，使聚合物不断沉积或被刻蚀，从而减少对侧墙202的损耗，并能够防止刻蚀停止。
需要说明的是，通过调节刻蚀温度控制聚合物的沉积和刻蚀，能够使刻蚀过程不间断地连续进行，刻蚀效率高。此外，对刻蚀温度进行控制，操作简单。
本实施例中，所述沉积阶段和去除阶段形成一个刻蚀周期，所述刻蚀阶段以所述刻蚀周期为周期做周期性变化。因此，在所述刻蚀过程中，不断重复聚合物在所述侧墙202侧壁表面不断沉积，然后被刻蚀的过程，从而能够减小侧墙202的损耗，且能够防止刻蚀停止。
需要说明的是，本实施例中，对所述介质层204进行刻蚀的步骤中，刻蚀至暴露出所述源区或漏区，形成接触孔220。
请参考图9，本实施例中，形成所述接触孔220(如图7所示)之后，还包括：在所述接触孔220中形成插塞221。
本实施例中，所述插塞221的材料为铜。在其他实施例中，所述插塞的材料还可以为钨。
本实施例中，形成所述插塞221的步骤与现有技术相同，在此不多做赘述。
综上，本发明的半导体结构的形成方法中，通过改变刻蚀温度，使刻蚀过程发生变化，使所述刻蚀过程包括：聚合物在侧墙表面的沉积速率大于聚合物刻蚀速率的沉积阶段和聚合物在侧墙表面的沉积速率小于聚合物刻蚀速率的去除阶段。在沉积阶段时，聚合物沉积于侧墙表面，能够在后续去除阶段保护侧墙，减少对侧墙的损耗；在去除阶段，沉积于所述侧墙表面的聚合物被刻蚀，从而能够防止侧墙表面的聚合物过多而使刻蚀停止。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种刻蚀方法，其特征在于，包括：
提供待刻蚀结构，所述待刻蚀结构内具有沟槽，所述沟槽内具有介质层；
对所述沟槽内的介质层进行刻蚀，在刻蚀过程中，在所述待刻蚀结构侧壁表面形成聚合物，通过改变刻蚀温度使所刻蚀过程包括：
沉积阶段，在所述沉积阶段中，聚合物在待刻蚀结构表面的沉积速率大于聚合物刻蚀速率；
去除阶段，在所述去除阶段中，聚合物在待刻蚀结构表面的沉积速率小于聚合物刻蚀速率。
2.如权利要求1所述的刻蚀方法，其特征在于，所述刻蚀阶段和所述沉积阶段形成一个刻蚀周期；所述刻蚀过程包括一个或多个所述刻蚀周期。
3.如权利要求1所述的刻蚀方法，其特征在于，所述刻蚀温度T与刻蚀时间t之间的关系为：
T＝T0+T1sin(2πt/t0)；
其中，T0为平衡温度；T1为刻蚀温度偏离所述平衡温度T0的最大值；t0为刻蚀周期的时间。
4.如权利要求3所述的刻蚀方法，其特征在于，所述刻蚀温度的变化周期大于10s。
5.如权利要求3所述的刻蚀方法，其特征在于，所述刻蚀温度偏离所述平衡温度的最大值大于30℃。
6.如权利要求3所述的刻蚀方法，其特征在于，所述平衡温度在60℃～80℃的范围内。
7.如权利要求1所述的刻蚀方法，其特征在于，对所述介质层进行刻蚀的方法为各向异性干法刻蚀。
8.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底表面具有若干器件结构，所述器件结构的侧壁表面具有侧墙，相邻器件结构和侧墙之间具有沟槽；
在所述衬底和侧墙表面形成介质层；
对所述沟槽内的介质层进行刻蚀，在刻蚀过程中，在所述侧墙表面形成聚合物，通过改变刻蚀温度使所刻蚀过程包括：
沉积阶段，在所述沉积阶段中，聚合物在侧墙表面的沉积速率大于聚合物刻蚀速率；
去除阶段，在所述去除阶段中，聚合物在侧墙表面的沉积速率小于聚合物的刻蚀速率。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述刻蚀阶段和所述沉积阶段形成一个刻蚀周期；
所述刻蚀过程包括一个或多个所述刻蚀周期。
10.如权利要求8所述的半导体结构的形成方法，其特征在于，所述刻蚀温度T与刻蚀时间t之间的关系为：
T＝T0+T1sin(2πt/t0)；
其中，T0为平衡温度；T1为刻蚀温度偏离所述平衡温度T0的最大值；t0为刻蚀周期的时间。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述刻蚀温度的变化周期大于10s。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，所述刻蚀温度偏离所述平衡温度的最大值大于30℃。
13.如权利要求10所述的半导体结构的形成方法，其特征在于，所述平衡温度在60℃～80℃的范围内。
14.如权利要求8所述的半导体结构的形成方法，其特征在于，所述器件结构为位于所述衬底上的栅极结构；所述形成方法还包括：在所述栅极结构两侧的衬底中形成源区和漏区；
对所述沟槽内的介质层进行刻蚀的步骤包括：刻蚀所述介质层至暴露出所述源区或漏区，形成接触孔；
所述形成方法还包括：在所述接触孔中形成插塞。
15.如权利要求8或14所述的半导体结构的方法，其特征在于，所述聚合物在侧墙侧壁表面的沉积速率等于所述聚合物的刻蚀速率时的温度为平衡温度；在所述刻蚀过程中，刻蚀温度包括大于所述平衡温度的第一温度和刻蚀温度小于所述平衡温度的第二温度；
所述去除阶段的刻蚀温度为第一温度；
所述沉积阶段的刻蚀温度为第二温度。
16.如权利要求8或14所述的半导体结构的形成方法，其特征在于，对所述介质层进行刻蚀的步骤中，刻蚀气体为CF4、C3F8和C4F8中的一种或几种组合。
17.如权利要求8或14所述的半导体结构的形成方法，其特征在于，所述沟槽的深宽比大于7:1。
18.如权利要求8或14所述的半导体结构的形成方法，其特征在于，所述沟槽侧壁之间的距离小于25nm。
19.如权利要求8或14所述的半导体结构的形成方法，其特征在于，所述侧墙的材料为氮化硅，所述介质层的材料为氧化硅。
20.如权利要求8所述的半导体结构的形成方法，其特征在于，对所述介质层进行刻蚀的方法为各向异性干法刻蚀。
CN201610213588.8A 2016-04-07 2016-04-07 刻蚀方法及半导体结构的形成方法 Active CN107275202B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610213588.8A CN107275202B (zh) 2016-04-07 2016-04-07 刻蚀方法及半导体结构的形成方法
EP17163587.3A EP3229264B1 (en) 2016-04-07 2017-03-29 Etching method and fabrication method of semiconductor structures
US15/475,413 US10573551B2 (en) 2016-04-07 2017-03-31 Etching method and fabrication method of semiconductor structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610213588.8A CN107275202B (zh) 2016-04-07 2016-04-07 刻蚀方法及半导体结构的形成方法

Publications (2)

Publication Number Publication Date
CN107275202A true CN107275202A (zh) 2017-10-20
CN107275202B CN107275202B (zh) 2020-03-10

Family

ID=58461112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610213588.8A Active CN107275202B (zh) 2016-04-07 2016-04-07 刻蚀方法及半导体结构的形成方法

Country Status (3)

Country Link
US (1) US10573551B2 (zh)
EP (1) EP3229264B1 (zh)
CN (1) CN107275202B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116207039B (zh) * 2023-04-28 2023-07-21 合肥晶合集成电路股份有限公司 半导体结构的制作方法以及半导体结构

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617253B1 (en) * 1999-07-20 2003-09-09 Samsung Electronics Co., Ltd. Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method
US20040038546A1 (en) * 2002-08-22 2004-02-26 Kei-Yu Ko Process variation resistant self aligned contact etch
CN1802730A (zh) * 2003-04-09 2006-07-12 兰姆研究有限公司 用于利用气体化学剂周期调制的等离子体蚀刻的方法
US20090280633A1 (en) * 2005-07-01 2009-11-12 Macronix International Co., Ltd. Method of forming self-aligned contacts and local interconnects
CN101459074B (zh) * 2007-12-13 2011-01-12 中芯国际集成电路制造(上海)有限公司 刻蚀方法和双镶嵌结构的形成方法
CN102768933A (zh) * 2009-01-31 2012-11-07 应用材料公司 用于蚀刻的方法
CN103456620A (zh) * 2013-09-11 2013-12-18 中微半导体设备(上海)有限公司 半导体结构的形成方法
CN104851794A (zh) * 2014-02-19 2015-08-19 东京毅力科创株式会社 蚀刻方法和等离子体处理装置
CN104979173A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6692903B2 (en) * 2000-12-13 2004-02-17 Applied Materials, Inc Substrate cleaning apparatus and method
US6417066B1 (en) * 2001-02-15 2002-07-09 Taiwan Semiconductor Manufacturing Company Method of forming a DRAM capacitor structure including increasing the surface area using a discrete silicon mask
CN100517596C (zh) * 2004-06-29 2009-07-22 优利讯美国有限公司 减少时分复用蚀刻工艺中蚀刻纵横比相关度的方法和装置
KR100781542B1 (ko) * 2006-06-08 2007-12-03 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617253B1 (en) * 1999-07-20 2003-09-09 Samsung Electronics Co., Ltd. Plasma etching method using polymer deposition and method of forming contact hole using the plasma etching method
US20040038546A1 (en) * 2002-08-22 2004-02-26 Kei-Yu Ko Process variation resistant self aligned contact etch
CN1802730A (zh) * 2003-04-09 2006-07-12 兰姆研究有限公司 用于利用气体化学剂周期调制的等离子体蚀刻的方法
US20090280633A1 (en) * 2005-07-01 2009-11-12 Macronix International Co., Ltd. Method of forming self-aligned contacts and local interconnects
CN101459074B (zh) * 2007-12-13 2011-01-12 中芯国际集成电路制造(上海)有限公司 刻蚀方法和双镶嵌结构的形成方法
CN102768933A (zh) * 2009-01-31 2012-11-07 应用材料公司 用于蚀刻的方法
CN103456620A (zh) * 2013-09-11 2013-12-18 中微半导体设备(上海)有限公司 半导体结构的形成方法
CN104851794A (zh) * 2014-02-19 2015-08-19 东京毅力科创株式会社 蚀刻方法和等离子体处理装置
CN104979173A (zh) * 2014-04-02 2015-10-14 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
EP3229264B1 (en) 2021-09-15
US10573551B2 (en) 2020-02-25
EP3229264A1 (en) 2017-10-11
US20170294343A1 (en) 2017-10-12
CN107275202B (zh) 2020-03-10

Similar Documents

Publication Publication Date Title
US10211062B2 (en) Semiconductor structures and fabrication methods thereof
US8658531B2 (en) Method of forming connection holes
CN106206415A (zh) 用于形成半导体器件结构的互连结构的通孔轮廓的方法
CN109545684B (zh) 半导体结构及其形成方法
KR20090077851A (ko) 반도체 장치에서 채널 피치를 감소시키기 위한 반도체 장치의 제조 방법 및 그러한 반도체 장치
CN106206307A (zh) 半导体结构及其形成方法
WO2020258124A1 (en) Interconnect structure and method of forming the same
US20170243818A1 (en) Semiconductor device and manufacturing method thereof
KR100503814B1 (ko) 반도체 소자의 게이트 형성 방법
CN107275202A (zh) 刻蚀方法及半导体结构的形成方法
CN101339902A (zh) 制造半导体高压器件的方法
CN107799462A (zh) 半导体结构的形成方法
CN102820260A (zh) 提高通孔图形性能表现的方法
CN102737984A (zh) 半导体结构的形成方法
KR100390040B1 (ko) 반도체소자의 듀얼게이트 제조방법
US9711369B2 (en) Method for forming patterns with sharp jogs
EP3136446A1 (en) Tft device and manufacturing method
KR19980050124A (ko) 반도체소자의 금속 배선 형성방법
CN107516674B (zh) 鳍式场效应晶体管的形成方法
TW202036659A (zh) 形成層之方法
US9343328B2 (en) Photolithographic, thickness non-uniformity, compensation features for optical photolithographic semiconductor structure formation
TW202038313A (zh) 分離閘結構之製造方法及分離閘結構
US8716139B2 (en) Method of patterning a semiconductor device
KR0163086B1 (ko) 반도체 장치의 콘택홀 형성 방법
US20230058468A1 (en) Method of fabricating an air gap

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant