CN107258013A - 扇出型晶片级封装件(fowlp)中的射频(rf)屏蔽 - Google Patents

扇出型晶片级封装件(fowlp)中的射频(rf)屏蔽 Download PDF

Info

Publication number
CN107258013A
CN107258013A CN201680011766.7A CN201680011766A CN107258013A CN 107258013 A CN107258013 A CN 107258013A CN 201680011766 A CN201680011766 A CN 201680011766A CN 107258013 A CN107258013 A CN 107258013A
Authority
CN
China
Prior art keywords
chip
fowlp
conductor
contact
conductive surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680011766.7A
Other languages
English (en)
Other versions
CN107258013B (zh
Inventor
D·D·金
D·F·伯迪
M·F·维勒兹
C·H·芸
左丞杰
金钟海
M·M·诺瓦克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN107258013A publication Critical patent/CN107258013A/zh
Application granted granted Critical
Publication of CN107258013B publication Critical patent/CN107258013B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

接地屏蔽通过具有传导性表面的导体屏蔽件来实现，传导性表面直接围绕扇出型晶片级封装件(FOWLP)模块或器件内的各个芯片。FOWLP模块或器件内的各个芯片之间的模块间屏蔽通过由直接围绕每个芯片的导体屏蔽件的表面提供的电磁或无线电信号(RF)隔离来实现。导体屏蔽件直接连接到FOWLP的一个或多个接地的导体部分，以确保可靠的接地。

Description

扇出型晶片级封装件(FOWLP)中的射频(RF)屏蔽
技术领域
本文中描述的各种实施例涉及集成电路封装件，并且更具体地涉及扇出型晶片级封装件(FOWLP)。
背景技术
在具有扇出型晶片级封装件的传统的集成电路模块中，集成电路芯片的接地屏蔽通常由围绕覆盖模块内的所有芯片的模制件的金属屏蔽件来提供。虽然这样的传统的接地屏蔽可以能够提供模块间屏蔽，即，在分离的模块之间的屏蔽，但是它不能提供模块内屏蔽，即，在同一模块内的不同芯片之间的屏蔽。此外，传统的接地屏蔽件的屏蔽平面被定位为围绕覆盖模块内的所有芯片的模制件的外表面，并且因此与嵌入在芯片内的电路分开相当长的距离。因此，传统的FOWLP模块中的这样的传统的接地屏蔽件的接地效果可能受到限制。
发明内容
本公开的示例性实施例涉及集成电路器件及其制造方法。
在实施例中，提供了一种器件，该器件包括：包括至少一个导体部分和至少一个绝缘体部分的扇出型晶片级封装件(FOWLP)；包括第一多个接触件的第一芯片，第一芯片定位为与FOWLP直接接触；包括第二多个接触件的第二芯片，第二芯片定位为与FOWLP直接接触，其中第一芯片和第二芯片通过间隙来间隔开，并且其中FOWLP的所述至少一个导体部分被定位为与在第一芯片与第二芯片之间的间隙正对；以及包括多个导体表面的导体屏蔽件，其中导体表面中的至少一个导体表面直接连接到FOWLP的与在第一芯片与第二芯片之间的间隙正对的所述至少一个导体部分，其中导体表面中的至少一个导体表面直接(immediately)围绕第一芯片，并且其中导体表面中的至少一个导体表面直接(immediately)围绕第二芯片。
在另一实施例中，提供了一种器件，该器件包括：包括多个导体部分和多个电介质部分的扇出型晶片级封装件(FOWLP)，FOWLP具有在导体部分和电介质部分上方的实质上平坦的第一表面；包括与FOWLP直接接触的第一多个接触件的第一芯片；包括与FOWLP直接接触的第二多个接触件的第二芯片，其中第一芯片和第二芯片通过间隙来间隔开，并且其中FOWLP的导体部分中的至少一个导体部分被定位为与在第一芯片与第二芯片之间的间隙正对；以及包括多个导体表面的导体屏蔽件，其中导体表面中的至少一个导体表面直接连接到FOWLP的导体部分中的与在第一芯片与第二芯片之间的间隙正对的所述至少一个导体部分，其中导体表面中的至少一个导体表面直接围绕第一芯片，并且其中导体表面中的至少一个导体表面直接围绕第二芯片。
在另一实施例中，提供了一种器件，该器件包括：包括多个导体部分和多个绝缘体部分的扇出型晶片级封装件(FOWLP)，FOWLP具有在导体部分和绝缘体部分上方的实质上平坦的第一表面；包括与FOWLP直接接触的第一多个接触件的第一芯片；包括与FOWLP直接接触的第二多个接触件的第二芯片，其中第一芯片和第二芯片通过间隙来间隔开，并且其中FOWLP导体部分中的至少一个导体部分被定位为与在第一芯片与第二芯片之间的间隙正对；以及用于接地屏蔽第一芯片和第二芯片的装置。
在另一实施例中，提供了一种制造器件的方法，该方法包括：提供具有第一表面的重构带；在重构带的第一表面上提供第一多个接触件和第二多个接触件；在重构带的第一表面上提供具有用于容纳第一多个接触件的第一多个接触件开口的第一芯片；在重构带的第一表面上提供具有用于容纳第二多个接触件的第二多个接触件开口的第二芯片，其中第一芯片和第二芯片通过间隙来间隔开，间隙暴露重构带的第一表面的至少一部分；以及提供包括多个导体表面的导体屏蔽件，其中导体表面中的至少一个导体表面与重构带的通过在第一芯片与第二芯片之间的间隙暴露的所述至少一部分直接接触，其中导体表面中的至少一个导体表面直接围绕第一芯片，并且其中导体表面中的至少一个导体表面直接围绕第二芯片。
附图说明
附图被呈现以帮助描述本公开的实施例，并且附图被提供仅用于说明而非限制实施例。
图1是具有直接围绕器件内的芯片的接地屏蔽的扇出型晶片级封装件(FOWLP)器件的实施例的截面图。
图2是示出制造图1的FOWLP器件的方法的实施例中的第一步骤的截面图。
图3是示出制造图1的FOWLP器件的方法的实施例中的第二步骤的截面图。
图4是示出制造图1的FOWLP器件的方法的实施例中的第三步骤的截面图。
图5是示出制造图1的FOWLP器件的方法的实施例中的第四步骤的截面图。
图6是示出制造图1的FOWLP器件的方法的实施例中的第五步骤的截面图。
图7是示出制造FOWLP器件的方法的实施例中的处理步骤的流程图。
具体实施方式
在涉及具体实施例的以下说明和相关附图中描述了本公开的各方面。在不脱离本公开的范围的情况下，可以设计替代实施例。另外，众所周知的要素将不会被详细描述或将被省略，以免模糊本公开的相关细节。
词语“示例性”在本文中用于表示“用作示例、实例或说明”。本文中描述为“示例性”的任何实施例不一定被解释为比其他实施例优选或有利。类似地，术语“实施例”不要求所有实施例都包括所讨论的特征、优点或操作模式。
本文中使用的术语仅用于描述特定实施例的目的，而不是意图限制实施例。如本文中使用的，单数形式的“一个”、“一”和“该”也旨在包括复数形式，除非上下文另外明确指示。还将理解，术语“包括”、“包括……的”、“包含”或“包含……的”在本文中使用时，规定所陈述的特征、整体、步骤、操作、元件和/或组件的存在，但是不排除一个或多个其他特征、整体、步骤、操作、元件、组件或其组合的存在或添加。此外，应当理解，词语“或”具有与布尔运算符“OR”相同的含义，即，包含“任一者”和“两者”的可能性，而不限于“排他性的或者”(“XOR”)，除非另外明确说明。还应当理解，除非另外明确说明，否则两个相邻的词语之间的符号“/”具有与“或”相同的含义。此外，除非另外明确说明，否则诸如“连接到”、“耦合到”或“与之通信”等短语不限于直接连接。
图1是具有直接围绕器件内的芯片的接地屏蔽的扇出型晶片级封装件(FOWLP)器件的实施例的截面图。在图1中，提供了用于具有多个芯片的器件的扇出型晶片级封装件(FOWLP)102。在实施例中，FOWLP 102包括一个或多个再分布层(RDL)104，RDL 104包括一个或多个导体部分106a、106b、106c、...106f以及一个或多个绝缘体或电介质部分108a、108b、108c、...108g。在实施例中，FOWLP 102可以在利用晶片级封装(WLP)工艺装配之后包括插入件状布线，以形成可以被视为插入式(interposing)FOWLP的结构。多个芯片可以设置在FOWLP 102上，并且一个或多个集成电路可以被嵌入到FOWLP器件中的每个芯片中。在图1的实施例中，为了简化说明，示出了两个芯片110和112，尽管在本公开的范围内可以在FOWLP器件中设置多于两个芯片。在图1所示的实施例中，第一芯片110包括与FOWLP 102直接接触的多个接触件114a、114b和114c，并且第二芯片112也包括与FOWLP 102直接接触的多个接触件116a和116b。在实施例中，第一芯片110中的接触件114a、114b和114c以及第二芯片112中的接触件116a和116b每个包括传导性接触件，例如金属接触件。
在FOWLP 102包括FOWLP RDL 104的实施例中，FOWLP RDL 104中设置有多个导体部分106a、106b、106c、...106f以及多个绝缘体或电介质部分108a、108b、108c、...108g。导体部分106a、106b、106c、...106f可以散布在绝缘体或电介质部分108a、108b、108c、...108g之间。在实施例中，导体部分106a、106b、106c、...106f被图案化或定位为使得FOWLP RDL 104的导体部分106a、106b、106c、...106f中的至少一些直接连接到由插入式FOWLP支持的芯片中的相应的传导性接触件。例如，在图1所示的实施例中，第一芯片110的接触件114a、114b和114c分别直接连接到FOWLP RDL 104的导体部分106a、106b和106c，而第二芯片112的接触件116a和116b分别直接连接到FOWLP RDL 104的导体部分106e和106f。
在实施例中，FOWLP 102或FOWLP RDL 104具有在其导体部分106a、106b、106c、...106f以及其绝缘体或电介质部分108a、108b、108c、...108g上方的实质上平坦的顶面118。在实施例中，第一芯片110具有在其接触件114a、114b和114c上方以及在芯片110的底部的其余部分上方的实质上平坦的底面120。以类似的方式，第二芯片112也具有在其接触件116a和116b上方以及在芯片112的底部的其余部分上方的实质上平坦的底面122。这样，芯片110和112二者的底面120和122与FOWLP 102或FOWLP RDL 104的顶面118直接接触。此外，在图1所示的FOWLP器件的实施例中，第一芯片110和第二芯片112通过间隙124间隔开。
在图1所示的实施例中，第一芯片110具有带有水平顶面126以及侧面128和130的实质上矩形的截面，而第二芯片112也具有带有水平顶面132以及侧面134和136的实质上矩形的截面。然而，应当理解，芯片110和112在替代实施例中不需要具有矩形截面。在实施例中，设置有用于将第一芯片110和第二芯片112二者接地屏蔽的导体屏蔽件138。在实施例中，导体屏蔽件138具有多个导体表面，包括直接连接到在第一芯片110与第二芯片112之间的间隙124下方的FOWLP 102或FOWLP RDL 104的导体部分106d的第一导体表面140a。
在图1所示的实施例中，导体屏蔽件138还具有分别直接围绕第一芯片110的水平顶面126以及侧面128和130的导体表面140b、140c和140d。以类似的方式，导体屏蔽件138还包括分别直接围绕第二芯片112的水平顶面132以及侧面134和136的导体表面140e、140f和140g。在实施例中，FOWLP 102或FOWLP RDL 104的导体部分106d可以接地，从而在电气操作期间将整个导体屏蔽件138接地。在进一步实施例中，导体屏蔽件138可以通过与FOWLP 102或FOWLP RDL 104的多于一个接地的导体部分的电连接来接地。例如，如图1所示的实施例所示，除了FOWLP 102或FOWLP RDL 104的与在第一芯片110与第二芯片112之间的间隙124正对的导体部分106d之外，导体屏蔽件138还直接连接到FOWLP 102或FOWLP RDL 104的在第一芯片110和第二芯片112的左侧和右侧的导体部分106a和106f。在进一步实施例中，模制件142设置在与导体屏蔽件138的表面140a、140b、140c、...140g相对的外表面上，并且通过导体屏蔽件138与第一芯片110和第二芯片112分离。
图2是示出制造图1的FOWLP器件的方法的实施例中的第一步骤的截面图。在该实施例中，首先提供重构带202，但是随后将在制造FOWLP器件时去除重构带202。根据本公开的实施例的FOWLP器件还可以在使用或不使用重构带的情况下以各种替代方式来制造。参考图2，重构带202具有实质上平坦的顶面204，以用于支撑稍后将成为FOWLP器件的各部件的多个芯片。在图2所示的实施例中，第一多个接触件114a、114b和114c以及第二多个接触件116a和116b设置在重构带202的第一表面204上。在进一步实施例中，第一和第二多个接触件114a、114b、114c、116a和116b可以包括传导性或金属接触件。
在实施例中，两个芯片110和112设置在重构带202的顶面204上。在进一步实施例中，第一芯片110具有从其底面120凹陷的第一多个接触件开口206a、206b和206c，并且接触件开口206a、206b和206c被定位为分别容纳重构带202的顶面204上的接触件114a、114b和114c。以类似的方式，第一芯片110具有从其底面122凹陷的第二多个接触件开口208a和208b，并且接触件开口208a和208b被定位为分别容纳重构带202的顶面204上的接触件116a和116b。
图3是示出制造图1的FOWLP器件的方法的实施例中的第二步骤的截面图。在图3中，导体屏蔽件138设置在第一芯片110和第二芯片112上以及未被第一芯片110和第二芯片112覆盖的重构带202的顶面204的部分上方，包括通过在第一芯片110与第二芯片112之间的间隙124暴露或另外未覆盖的重构带202的顶面204的部分。如图3所示，导体屏蔽件138的导体表面包括与在第一芯片110与第二芯片112之间的间隙124下方的重构带202的顶面204的部分直接接触的导体表面140a。
导体屏蔽件138的导体表面还包括与第一芯片110的水平顶面126以及侧面128和130直接接触的导体表面140b、140c和140d、以及与第二芯片112的水平顶面132以及侧面134和136直接接触的导体表面140e、140f和140g。在图3所示的实施例中，导体屏蔽件138也在第一芯片110和第二芯片112的左侧和右侧与重构带的顶面204直接接触。在实施例中，使用一种或多种类型的金属工艺，诸如镀敷、溅射、沉积、或本领域技术人员已知的其他传统工艺，导体屏蔽件138可以作为共形屏蔽件被设置在第一芯片110和第二芯片112以及重构带202的顶面204的暴露部分上方。
图4是示出制造图1的FOWLP器件的方法的实施例中的第三步骤的截面图。在实施例中，模制件142可以通过本领域技术人员已知的传统的模制工艺布置在导体屏蔽件138的外表面上。如图4所示，导体屏蔽件138具有：与在第一芯片110与第二芯片112之间的间隙124下方的重构带202的顶面204接触的表面140a正对的外表面304a、分别与直接围绕第一芯片110的表面140b、140c和140d正对的外表面304b、304c和304d、以及分别与直接围绕第二芯片112的表面140e、140f和140g正对的外表面304e、304f和304g。如图4所示，模制件142不与重构带202的表面或第一芯片110和第二芯片112中的任何一个的表面直接接触。
图5是示出制造图1的FOWLP器件的方法的实施例中的第四步骤的截面图。在图5中，重构带202已经被去除。如图5所示，第一芯片110的底面120以及接触件114a、114b和114c、第二芯片112的底面122以及接触件116a和116b、以及在第一芯片110与第二芯片112之间的间隙124正下方的导体屏蔽件138的导体表面140a在重构带202被去除之后被露出。在实施例中，第一芯片110和第二芯片112的底面120和122(包括接触件114a、114b、114c、116a和116b的暴露的表面)以及导体屏蔽件138的导体表面140a实质上彼此齐平，以形成实质上平坦的底部。
图6是示出制造图1的FOWLP器件的方法的实施例中的第五步骤的截面图。在图6中，FOWLP 102或FOWLP RDL 104被设置到第一芯片110和第二芯片112的底面120和122以及导体屏蔽件138的导体表面104a。FOWLP RDL 104可以通过使用再分布层(RDL)工艺或本领域技术人员已知的另一工艺被设置到这些表面。在图6所示的实施例中，FOWLP RDL 104包括散布在多个绝缘体或电介质部分108a、108b、108c、...108g之间的多个导体部分106a、106b、106c、...106f。如图6所示，第一芯片110的接触件114a、114b和114c分别直接连接到FOWLP RDL 104的导体部分106a、106b和106c，而第二芯片112的接触件116a和116b分别直接连接到FOWLP RDL 104的导体部分106e和106f。在第一芯片110与第二芯片112之间的间隙124中的导体屏蔽件138的导体表面104a与FOWLP RDL 104的导体部分106d直接接触，导体部分106d在电气操作中可以被接地。可以针对导体屏蔽件138提供附加的接地接触件，例如通过将FOWLP RDL 104的导体部分106a和106f接地，导体部分106a和106f也直接连接到导体屏蔽件138。
图7是示出制造FOWLP器件的方法的实施例中的处理步骤的流程图。在图7中，在框702中，提供具有第一表面的重构带。在框704中，在重构带的第一表面上提供第一多个接触件和第二多个接触件。在框706中，在重构带的第一表面上提供具有用于容纳第一多个接触件的第一多个接触件开口的第一芯片。在框708中，在重构带的第一表面上提供具有用于容纳第二多个接触件的第二多个接触件开口的第二芯片。在实施例中，第一芯片和第二芯片通过间隙间隔开，该间隙暴露重构带的第一表面的至少一部分。
在框710中，提供包括多个导体表面的导体屏蔽件。在实施例中，至少一个导体表面与重构带的通过在第一芯片与第二芯片之间的间隙暴露的至少一部分直接接触。在实施例中，至少一个导体表面直接围绕第一芯片，并且至少一个导体表面直接围绕第二芯片。在进一步实施例中，在导体屏蔽件外部提供模制件。在实施例中，去除重构带以暴露包括第一多个触点的第一芯片的底面、包括第二多个触点的第二芯片的底面、以及导体屏蔽件的在第一芯片与第二芯片之间的部分的底面。在实施例中，FOWLP RDL设置在第一芯片和第二芯片的底面、以及导体屏蔽件的在第一芯片与第二芯片之间的部分上。在进一步实施例中，FOWLP RDL可以通过使用RDL工艺来提供。
通过直接围绕FOWLP器件或模块中的每个芯片的导体屏蔽件，可以实现同一FOWLP器件或模块内的不同芯片之间的模块内屏蔽。此外，导体屏蔽件可以通过与FOWLP的一个或多个接地的导体部分的直接接触而被接地，从而实现导体屏蔽件的可靠接地。通过紧凑的分区式接地屏蔽，同一器件或模块上的各种数字、模拟、混合信号、或RF电路可以在彼此之间没有不期望的电磁或无线电信号(RF)干扰的情况下操作。
尽管上述公开内容示出了说明性实施例，但是应当注意，在不脱离所附权利要求的范围的情况下，可以在本文中进行各种改变和修改。根据本文中描述的实施例的方法权利要求的功能、步骤或动作不需要以任何特定顺序来执行，除非另外明确说明。此外，虽然元件可以以单数来描述或要求保护，但是除非明确地陈述单数，否则复数可以被考虑。

Claims (30)

1.一种器件，包括：
扇出型晶片级封装件(FOWLP)，包括至少一个导体部分和至少一个绝缘体部分；
第一芯片，包括第一多个接触件，所述第一芯片被定位为与所述FOWLP直接接触；
第二芯片，包括第二多个接触件，所述第二芯片被定位为与所述FOWLP直接接触，其中所述第一芯片和所述第二芯片通过间隙来间隔开，并且其中所述FOWLP的所述至少一个导体部分被定位为与在所述第一芯片与所述第二芯片之间的所述间隙正对；以及
导体屏蔽件，包括多个导体表面，其中所述导体表面中的至少一个导体表面直接连接到所述FOWLP的与在所述第一芯片与所述第二芯片之间的所述间隙正对的所述至少一个导体部分，其中所述导体表面中的至少一个导体表面直接围绕所述第一芯片，并且其中所述导体表面中的至少一个导体表面直接围绕所述第二芯片。
2.根据权利要求1所述的器件，其中所述FOWLP包括插入式FOWLP。
3.根据权利要求2所述的器件，其中所述插入式FOWLP包括多个电介质部分和多个导体部分。
4.根据权利要求3所述的器件，其中所述插入式FOWLP的所述电介质部分包括所述FOWLP的所述至少一个绝缘体部分，并且其中所述插入式FOWLP的所述导体部分包括所述FOWLP的所述至少一个导体部分。
5.根据权利要求1所述的器件，其中所述第一多个接触件和所述第二多个接触件包括传导性接触件。
6.根据权利要求1所述的器件，其中所述FOWLP包括多个导体部分，所述多个导体部分包括所述至少一个导体部分，并且其中所述第一多个接触件和所述第二多个接触件中的至少一些接触件直接连接到所述FOWLP的导体部分中的至少一些导体部分。
7.根据权利要求1所述的器件，其中所述FOWLP包括多个绝缘体部分，所述多个绝缘体部分包括所述至少一个绝缘体部分，其中所述第一芯片直接连接到所述FOWLP的绝缘体部分中的至少一个绝缘体部分，并且其中所述第二芯片直接连接到所述FOWLP的绝缘体部分中的至少另一绝缘体部分。
8.根据权利要求1所述的器件，还包括布置在所述导体屏蔽件上的模制件。
9.根据权利要求8所述的器件，其中所述模制件通过所述导体屏蔽件与所述第一芯片和所述第二芯片分离。
10.一种器件，包括：
扇出型晶片级封装件(FOWLP)，包括多个导体部分和多个电介质部分，所述FOWLP具有在所述导体部分和所述电介质部分上方的实质上平坦的第一表面；
第一芯片，包括与所述FOWLP直接接触的第一多个接触件；
第二芯片，包括与所述FOWLP直接接触的第二多个接触件，其中所述第一芯片和所述第二芯片通过间隙来间隔开，并且其中所述FOWLP的导体部分中的至少一个导体部分被定位为与在所述第一芯片与所述第二芯片之间的所述间隙正对；以及
导体屏蔽件，包括多个导体表面，其中所述导体表面中的至少一个导体表面直接连接到所述FOWLP的导体部分中的与在所述第一芯片与所述第二芯片之间的所述间隙正对的所述至少一个导体部分，其中所述导体表面中的至少一个导体表面直接围绕所述第一芯片，并且其中所述导体表面中的至少一个导体表面直接围绕所述第二芯片。
11.根据权利要求10所述的器件，其中所述第一多个接触件和所述第二多个接触件包括传导性接触件。
12.根据权利要求10所述的器件，其中所述第一多个接触件和所述第二多个接触件中的至少一些接触件直接连接到所述FOWLP的导体部分中的至少一些导体部分。
13.根据权利要求10所述的器件，其中所述第一芯片直接连接到所述FOWLP的电介质部分中的至少一个电介质部分，并且其中所述第二芯片直接连接到所述FOWLP的电介质部分中的至少另一电介质部分。
14.根据权利要求10所述的器件，还包括布置在所述导体屏蔽件上的模制件。
15.根据权利要求14所述的器件，其中所述模制件通过所述导体屏蔽件与所述第一芯片和所述第二芯片分离。
16.一种器件，包括：
扇出型晶片级封装件(FOWLP)，包括多个导体部分和多个绝缘体部分，所述FOWLP具有在所述导体部分和所述电介质部分上方的实质上平坦的第一表面；
第一芯片，包括与所述FOWLP直接接触的第一多个接触件；
第二芯片，包括与所述FOWLP直接接触的第二多个接触件，其中所述第一芯片和所述第二芯片通过间隙来间隔开，并且其中所述FOWLP的导体部分中的至少一个导体部分被定位为与在所述第一芯片与所述第二芯片之间的所述间隙正对；以及
用于接地屏蔽所述第一芯片和所述第二芯片的装置。
17.根据权利要求16所述的器件，其中用于接地屏蔽所述第一芯片和所述第二芯片的装置包括导体屏蔽件，所述导体屏蔽件包括多个导体表面，其中所述导体表面中的至少一个导体表面直接连接到所述FOWLP的导体部分中的与在所述第一芯片与所述第二芯片之间的所述间隙正对的所述至少一个导体部分，其中所述导体表面中的至少一个导体表面直接围绕所述第一芯片，并且其中所述导体表面中的至少一个导体表面直接围绕所述第二芯片。
18.根据权利要求16所述的器件，其中所述第一多个接触件和所述第二多个接触件包括传导性接触件。
19.根据权利要求16所述的器件，其中所述第一多个接触件和所述第二多个接触件中的至少一些接触件直接连接到所述FOWLP的导体部分中的至少一些导体部分。
20.根据权利要求16所述的器件，其中所述第一芯片直接连接到所述FOWLP的绝缘体部分中的至少一个绝缘体部分，并且其中所述第二芯片直接连接到所述FOWLP的绝缘体部分中的至少另一绝缘体部分。
21.根据权利要求16所述的器件，其中所述FOWLP包括插入式FOWLP。
22.根据权利要求16所述的器件，还包括布置在用于接地屏蔽的装置上的模制件。
23.根据权利要求22所述的器件，其中所述模制件通过用于接地屏蔽的装置与所述第一芯片和所述第二芯片分离。
24.一种制造器件的方法，包括：
提供具有第一表面的重构带；
在所述重构带的第一表面上提供第一多个接触件和第二多个接触件；
在所述重构带的第一表面上提供具有用于容纳所述第一多个接触件的第一多个接触件开口的第一芯片；
在所述重构带的第一表面上提供具有用于容纳所述第二多个接触件的第二多个接触件开口的第二芯片，其中所述第一芯片和所述第二芯片通过暴露所述重构带的第一表面的至少一部分的间隙来间隔开；以及
提供包括多个导体表面的导体屏蔽件，其中所述导体表面中的至少一个导体表面与所述重构带的通过在所述第一芯片与所述第二芯片之间的所述间隙暴露的所述至少一部分直接接触，其中所述导体表面中的至少一个导体表面直接围绕所述第一芯片，并且其中所述导体表面中的至少一个导体表面直接围绕所述第二芯片。
25.根据权利要求24所述的方法，其中提供导体屏蔽件包括在所述第一芯片上、在所述第二芯片上、以及在所述重构带的通过在所述第一芯片与所述第二芯片之间的所述间隙暴露的所述至少一部分上，利用金属来提供共形屏蔽件。
26.根据权利要求24所述的方法，还包括在所述导体屏蔽件外部提供模制件。
27.根据权利要求24所述的方法，还包括去除所述重构带以暴露包括所述第一多个接触件的所述第一芯片的第一表面、包括所述第二多个接触件的所述第二芯片的第一表面、以及所述导体屏蔽件的导体表面中的在所述第一芯片与所述第二芯片之间的所述至少一个导体表面。
28.根据权利要求27所述的方法，还包括在包括所述第一多个接触件的所述第一芯片的第一表面上、在包括所述第二多个接触件的所述第二芯片的第一表面上、以及在所述导体屏蔽件的导体表面中的在所述第一芯片与所述第二芯片之间的所述至少一个导体表面上，提供插入式扇出型晶片级封装件(FOWLP)。
29.根据权利要求28所述的方法，其中所述插入式FOWLP包括多个导体部分和多个电介质部分，并且其中所述插入式FOWLP的导体部分中的至少一些导体部分直接连接到所述第一芯片和所述第二芯片的所述第一多个接触件和所述第二多个接触件中的至少一些接触件。
30.根据权利要求28所述的方法，其中提供插入式FOWLP包括通过再分布层(RDL)工艺来提供插入式FOWLP。
CN201680011766.7A 2015-02-27 2016-02-08 扇出型晶片级封装件(fowlp)中的射频(rf)屏蔽 Active CN107258013B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/634,148 2015-02-27
US14/634,148 US9620463B2 (en) 2015-02-27 2015-02-27 Radio-frequency (RF) shielding in fan-out wafer level package (FOWLP)
PCT/US2016/016982 WO2016137732A1 (en) 2015-02-27 2016-02-08 Radio-frequency (rf) shielding in a fan-out wafer level package (fowlp)

Publications (2)

Publication Number Publication Date
CN107258013A true CN107258013A (zh) 2017-10-17
CN107258013B CN107258013B (zh) 2019-12-13

Family

ID=55398476

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680011766.7A Active CN107258013B (zh) 2015-02-27 2016-02-08 扇出型晶片级封装件(fowlp)中的射频(rf)屏蔽

Country Status (3)

Country Link
US (1) US9620463B2 (zh)
CN (1) CN107258013B (zh)
WO (1) WO2016137732A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534502A (zh) * 2019-07-26 2019-12-03 南通通富微电子有限公司 封装结构
CN113141192A (zh) * 2021-04-27 2021-07-20 芯朴科技(上海)有限公司 射频芯片结构和增加射频芯片隔离度的方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107646141A (zh) 2015-06-25 2018-01-30 英特尔公司 用于堆叠封装的具有凹陷导电接触部的集成电路结构
US20170170109A1 (en) * 2015-06-25 2017-06-15 Intel Corporation Integrated circuit structures with interposers having recesses
US9847293B1 (en) * 2016-08-18 2017-12-19 Qualcomm Incorporated Utilization of backside silicidation to form dual side contacted capacitor
US10510679B2 (en) * 2017-06-30 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with shield for electromagnetic interference
KR102442623B1 (ko) 2017-08-08 2022-09-13 삼성전자주식회사 반도체 패키지
WO2019207657A1 (ja) * 2018-04-24 2019-10-31 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7106753B2 (ja) 2018-09-04 2022-07-26 中芯集成電路（寧波）有限公司 ウェハレベルパッケージング方法及びパッケージング構造
CN110875200B (zh) * 2018-09-04 2021-09-14 中芯集成电路（宁波）有限公司 晶圆级封装方法及封装结构
US10978421B2 (en) * 2018-09-04 2021-04-13 Ningbo Semiconductor International Corporation Wafer-level packaging method and package structure
US10741501B1 (en) 2018-10-22 2020-08-11 Keysight Technologies, Inc. Systems and methods for sheathing electronic components
KR102586888B1 (ko) * 2018-11-27 2023-10-06 삼성전기주식회사 반도체 패키지
KR102632367B1 (ko) * 2018-12-04 2024-02-02 삼성전기주식회사 반도체 패키지
TWI722348B (zh) * 2018-12-11 2021-03-21 創意電子股份有限公司 積體電路封裝元件及其載板
CN111372369B (zh) * 2018-12-25 2023-07-07 奥特斯科技(重庆)有限公司 具有部件屏蔽的部件承载件及其制造方法
WO2021017896A1 (en) * 2019-07-26 2021-02-04 Tongfu Microelectronics Co., Ltd. Packaging structure and fabrication method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070138614A1 (en) * 2005-12-16 2007-06-21 Sige Semiconductor (U.S.), Corp. Methods for integrated circuit module packaging and integrated circuit module packages
US20080265383A1 (en) * 2007-04-30 2008-10-30 Infineon Technologies Ag Workpiece with Semiconductor Chips, Semiconductor Device and Method for Producing a Workpiece with Semiconductor Chips
US20120292749A1 (en) * 2010-05-14 2012-11-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Discontinuous ESD Protection Layers Between Semiconductor Die

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090035895A1 (en) * 2007-07-30 2009-02-05 Advanced Semiconductor Engineering, Inc. Chip package and chip packaging process thereof
US7701040B2 (en) 2007-09-24 2010-04-20 Stats Chippac, Ltd. Semiconductor package and method of reducing electromagnetic interference between devices
US8276268B2 (en) 2008-11-03 2012-10-02 General Electric Company System and method of forming a patterned conformal structure
US8093691B1 (en) * 2009-07-14 2012-01-10 Amkor Technology, Inc. System and method for RF shielding of a semiconductor package
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
US20110198762A1 (en) * 2010-02-16 2011-08-18 Deca Technologies Inc. Panelized packaging with transferred dielectric
US8431946B2 (en) 2010-05-26 2013-04-30 Hsin-Chih CHIU Chip package and method for forming the same
TWI540698B (zh) * 2010-08-02 2016-07-01 日月光半導體製造股份有限公司 半導體封裝件與其製造方法
KR101711048B1 (ko) 2010-10-07 2017-03-02 삼성전자 주식회사 차폐막을 포함하는 반도체 장치 및 제조 방법
TWI452665B (zh) * 2010-11-26 2014-09-11 矽品精密工業股份有限公司 具防靜電破壞及防電磁波干擾之封裝件及其製法
US20120282767A1 (en) 2011-05-05 2012-11-08 Stmicroelectronics Pte Ltd. Method for producing a two-sided fan-out wafer level package with electrically conductive interconnects, and a corresponding semiconductor package
US8900913B2 (en) 2011-08-19 2014-12-02 Chuan-Jin Shiu Chip package and method for forming the same
US8872312B2 (en) * 2011-09-30 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. EMI package and method for making same
US9257393B1 (en) * 2014-09-29 2016-02-09 Freescale Semiconductor Inc. Fan-out wafer level packages containing embedded ground plane interconnect structures and methods for the fabrication thereof
US9583462B2 (en) * 2015-01-22 2017-02-28 Qualcomm Incorporated Damascene re-distribution layer (RDL) in fan out split die application

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070138614A1 (en) * 2005-12-16 2007-06-21 Sige Semiconductor (U.S.), Corp. Methods for integrated circuit module packaging and integrated circuit module packages
US20080265383A1 (en) * 2007-04-30 2008-10-30 Infineon Technologies Ag Workpiece with Semiconductor Chips, Semiconductor Device and Method for Producing a Workpiece with Semiconductor Chips
US20120292749A1 (en) * 2010-05-14 2012-11-22 Stats Chippac, Ltd. Semiconductor Device and Method of Forming Discontinuous ESD Protection Layers Between Semiconductor Die

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534502A (zh) * 2019-07-26 2019-12-03 南通通富微电子有限公司 封装结构
CN110534502B (zh) * 2019-07-26 2021-12-10 南通通富微电子有限公司 封装结构
CN113141192A (zh) * 2021-04-27 2021-07-20 芯朴科技(上海)有限公司 射频芯片结构和增加射频芯片隔离度的方法
CN113141192B (zh) * 2021-04-27 2024-01-02 芯朴科技(上海)有限公司 射频芯片结构和增加射频芯片隔离度的方法

Also Published As

Publication number Publication date
WO2016137732A1 (en) 2016-09-01
CN107258013B (zh) 2019-12-13
US20160254237A1 (en) 2016-09-01
US9620463B2 (en) 2017-04-11

Similar Documents

Publication Publication Date Title
CN107258013A (zh) 扇出型晶片级封装件(fowlp)中的射频(rf)屏蔽
CN107408551B (zh) 倒装芯片(fc)模块中的分隔屏蔽
US8618631B2 (en) On-chip ferrite bead inductor
CN108155178A (zh) 集成扇出型封装
US7994609B2 (en) Shielding for integrated capacitors
CN107735860B (zh) 包括电容器、重分布层、和分立同轴连接的封装基板
TW201507089A (zh) 半導體裝置
TW201724926A (zh) 具有被動元件的低剖面封裝
CN104955260B (zh) 部件内置电路板
JP2014131032A (ja) 電子部品内蔵基板及びその製造方法
CN101800216B (zh) 具有电磁干扰保护的电子模块
US9184113B1 (en) Methods of forming coaxial feedthroughs for 3D integrated circuits
CN107919348A (zh) 具有电感的组件及其封装结构
CN103855126A (zh) 半导体器件及其制造方法
US20150212114A1 (en) Printed Circuits With Sacrificial Test Structures
CN101477980A (zh) 具有减小尺寸的堆叠晶片水平封装
US9019032B2 (en) EBG structure, semiconductor device, and printed circuit board
US11335614B2 (en) Electric component embedded structure
TWI491009B (zh) 晶片級電磁干擾屏蔽結構及製造方法
US10470309B2 (en) Inductor and capacitor integrated on a substrate
CN102117799B (zh) 埋入型多芯片半导体封装结构及其制造方法
US20060145350A1 (en) High frequency conductors for packages of integrated circuits
US10522530B2 (en) Electrostatic discharge shielding semiconductor device and electrostatic discharge testing method thereof
CN105720021B (zh) 集成电路封装件及其制造方法
CN103037615A (zh) 一种印刷电路板及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant