CN107211527A - 具有嵌入式部件的半柔性印刷电路板 - Google Patents

具有嵌入式部件的半柔性印刷电路板 Download PDF

Info

Publication number
CN107211527A
CN107211527A CN201580075535.8A CN201580075535A CN107211527A CN 107211527 A CN107211527 A CN 107211527A CN 201580075535 A CN201580075535 A CN 201580075535A CN 107211527 A CN107211527 A CN 107211527A
Authority
CN
China
Prior art keywords
printed circuit
circuit board
pcb
dielectric
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580075535.8A
Other languages
English (en)
Other versions
CN107211527B (zh
Inventor
汉内斯·施塔尔
安德里亚斯·兹鲁克
蒂莫·施瓦茨
杰拉尔德·魏丁格尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Austria Aotesi Science And Technology Ltd Co System
Original Assignee
Austria Aotesi Science And Technology Ltd Co System
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Austria Aotesi Science And Technology Ltd Co System filed Critical Austria Aotesi Science And Technology Ltd Co System
Publication of CN107211527A publication Critical patent/CN107211527A/zh
Application granted granted Critical
Publication of CN107211527B publication Critical patent/CN107211527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5387—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0366—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement reinforced, e.g. by fibres, fabrics
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0133—Elastomeric or compliant polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1536—Temporarily stacked PCBs

Abstract

在本文献中描述了一种印刷电路板以及一种用于制造一个印刷电路板或两个印刷电路板的方法，其中印刷电路板包括：(a)介电层(312)，该介电层平行于由x轴和与之垂直的y轴展开的xy平面，具有平面的延展，并且沿着垂直于x轴和y轴的z方向具有层厚度；(b)金属层(336)，该金属层平面地安置在介电层上；以及(c)嵌入在介电层(312)中和/或印刷电路板(300)的介电芯层(350)中的部件(120)。介电层(312)包括介电材料，其具有(i)处于1到20GPa的范围内的弹性模量E以及(ii)沿着x轴以及沿着y轴，处于0到17ppm/K的范围内的热膨胀系数。

Description

具有嵌入式部件的半柔性印刷电路板
技术领域
当前发明一般涉及元件载体或者说印刷电路板的技术领域，在其上或者说其附近构建有电子组件。当前发明特别地涉及一种具有嵌入式电子部件的印刷电路板以及一种用于制造此类印刷电路板的方法。
背景技术
在现代电子设备生产中，早在制造印刷电路板时，将专门的部件(例如电子元件)集成或者说嵌入在印刷电路板中越来越有意义，其中稍后在印刷电路板上构建具有多个电子元件的电子组件。如果电子元件指的是RFID器件，则能够以相对简单的方式实现所谓的可追溯性(Tracability)，其中也可以在工业电子设备生产中制造大量电子组件的过程中单独识别构建在相应的印刷电路板上的特定电子组件。这特别地对于安全相关的组件(例如用于安全气囊的控制单元)是重要的，使得能够明确地识别可能损坏了的电子组件。只有这样，才能够确保，在此类组件损坏时，在相同的时间构建的、构建有相同的电子元件的类似组件可以例如在召回过程中停止使用。
然而，将电子元件嵌入在印刷电路板中不仅仅在制造印刷电路板的过程中，还在构建在印刷电路板上的电子组件的运行过程中都会导致热应变。其原因在于，例如典型地用于印刷电路板的阻燃材料FR4等材料和例如典型地用于电子元件的硅(Si)等半导体材料具有明显不同的热膨胀系数。这自然会导致热应变。在多层印刷电路板的情况下，甚至可能会使各个层弯曲和/或从其它层上剥离。可以简单地看出，此类应变导致电子组件的大机械负荷，并且既降低电子组件的可靠性，还降低其容错率。
当前发明的目的在于，给出一种具有嵌入式电子部件的印刷电路板以及一种用于制造此类印刷电路板的方法，使得能够构建电子组件，而这些电子组件即便在剧烈的温度变动时，也仅经受低的机械负荷。
发明内容
该目的通过独立权利要求的主题得以实现。当前发明的有利实施方式在从属权利要求中有描述。
根据本发明的第一方面，描述了一种印刷电路板，其包括：(a)介电层，该介电层平行于由x轴和与之垂直的y轴展开的xy平面，具有平面的延展，并且沿着垂直于x轴和y轴的z方向具有层厚度；(b)金属层，该金属层平面地安置在介电层上；以及(c)嵌入在介电层中和/或印刷电路板的介电芯层中的部件。根据本发明，介电层包括介电材料，该介电材料具有(i)处于1到20GPa的范围内的弹性模量E并且(ii)沿着x轴以及沿着y轴具有处于0到17ppm/K的范围内的热膨胀系数。
当前发明是以下列认识为基础的，即部件可以嵌入在新型的材料中，使得温度变动不产生或仅产生极小的机械应力。关于印刷电路板，可以嵌入一个部件、两个部件或者甚至多于两个部件。在本文献中称为介电材料的材料形成根据本发明的介电层。相较于已知的阻燃材料FR4，介电材料相对软并且有弹性(或挠性，nachgiebig)。通过该属性，仅出现低的热感应机械负荷，使得能够可靠地避免使所描述的印刷电路板的层弯曲。由于低的热感应内部机械负荷，嵌入式电气部件的(内部)接口也仅仅经受低的机械应力。进一步地，嵌入式部件的与介电材料接触的表面也因温度变动仅轻微地机械地受压，使得部件以机械上保护的方式嵌入在印刷电路板中。
金属层可以直接地(即紧邻地)或者通过一个或多个中间层间接地(即非紧邻地)安置在介电层上。
要指出的是，通过在所谓的回焊测试中，根据本发明的印刷电路板已经示出了卓越的机械稳定性，之前所描述的从技术角度而言令人吃惊的效果也已经由发明人在实验上进行证实。对于此类回焊测试，印刷电路板从室温开始经受如此高温，这些高温典型地在回焊炉中出现并且足以熔化位于所装配元件的元件联接触点与印刷电路板的表面上的接口焊盘之间的焊膏，并且将相关的元件焊接到印刷电路板上侧。根据本发明的印刷电路板无损伤地经受住了至少十个回焊循环，其中回焊循环包括从室温到特定回焊温度再返回室温的温度变动。
根据本发明的介电材料具有处于零到17ppm/K的范围内的热膨胀系数。关于这一点，要指出的是，从技术角度而言，制造具有热膨胀系数为零的材料是没有问题的。也就是说，一般而言，已知的是，也存在热膨胀系数为负的材料，特别是塑料材料。为了制造热膨胀系数为零的材料，也仅仅要求以合适的方式混合热膨胀系数为负的材料和热膨胀系数为正的材料，使得正负膨胀至少几乎彼此平衡。在下文中，术语“热膨胀系数”也被称为CTE(Coefficient of Thermal Expansion)。
关于弹性模量E从1GPa到20GPa的数值范围，发明人已经认识到，通过用于工艺可靠的加工的介电材料以及特别是用于印刷电路板的不同层的压制工序或者压紧工序的介电材料不能过软，产生1GPa的下限。在超过20GPa的上限时，对于此类压制工序，不会产生足够的流动性能。
要指出的是，在本文献中列举的用于弹性模量E的数值针对的是25℃的温度。
如之前已经提及的，根据本发明的介电材料的使用引起部件的无应力的嵌入，使得不会出现或者基本不会出现印刷电路板的至少一个层的弯曲。特别地，已经证明，在将部件嵌入两个介电层中的至少一个中的工序后，可能的弯曲弱于1％，使得可以没问题地对配备有嵌入式部件的印刷电路板进行再加工。关于这一点，再加工特别地在于，根据本发明的印刷电路板装配有另外的(电子)元件和/或在回焊炉进行焊接。进一步地，关于这一点，少于1％的弯曲意味着，相关层的弯曲高度(沿着z方向)与相关层的长度(在垂直于z方向的xy平面内)的比例小于1％。
由于将部件少应力地嵌入在两个介电层中的至少一个内的可能性，根据本发明的印刷电路板也可以配备有相对大的部件，这些部件例如具有10mm×10mm的面积。除此之外，在以其它传统印刷电路板进行的另外的电子设备生产框架下，当根据本发明的印刷电路板例如连接至多层的印刷电路板时，低的热感应机械负荷也使得施加于到达部件和/或来自部件的电连接上的机械应力降低。
根据本发明的印刷电路板能够以特别有利的方式用于所谓的功率模块，这些功率模块以大电功率或者在大电功率下工作，并且对于这些功率模块来说，由于不可避免的电损失，自然地会出现大的放热。在制造此类功率模块时，装配有高功率器件的多个印刷电路板典型地以合适的方式彼此连接，使得它们布置在相对小的安装空间内并且由此，特别是在该安装空间的内部出现极强的放热。由此，具有特别高的热稳定性的根据本发明的印刷电路板特别适合于此类应用。
要指出的是，所描述的根据本发明的介电材料的数值范围代表了目前理想的弹性模量与CTE的组合。也就是说，在此一方面热膨胀小到使得仅仅会出现极小的热应变，而另一方面，介电材料的刚性(a)小到使得可以接收可能存在的低热膨胀，并且(b)大到使得能够以通常的方式对介电材料进行再加工。
根据本发明的一个实施例，通过在EP 2 666 806 A1中描述的材料，形成所描述的具有嵌入式部件的印刷电路板。该材料由纤维基材和由热固性树脂组合物制成的层制得。该层含有改性硅氧烷化合物或含有具有源自改性硅氧烷化合物的骨架的化合物。
所描述的金属层可以特别地是铜层，其由铜箔产生。在由至少由嵌入式部件、介电层和所描述的金属层构成的层复合物制造所描述的印刷电路板时，在最简单的情况下，铜箔可以放置在印刷电路板的其它部件上方并且稍后与其一同压制成复合物。很明显，对于所描述的印刷电路板而言，也可能有具有多个一个金属层和/或多于一个介电层的层构造。
在本文献中，术语“嵌入”可以理解为，部件在多侧被相关材料或者说相关层环绕。在此，部件的相关侧可以完全或者仅部分地由相关材料或者说相关层覆盖。在部件的几何形状为方形(即部件总共具有6个侧面)的情况下，(a)当下侧面和四个侧面被嵌入材料覆盖时，(b)当仅有四个侧面被嵌入材料覆盖时，(c)当下侧面完全被嵌入材料覆盖并且四个侧面仅部分地被嵌入材料覆盖时，或者(d)当仅四个侧面仅部分地被嵌入材料覆盖时，可以特别地产生部件的嵌入状态。
部件可以是电子部件，该电子部件又可以是每种任意的有源或无源的电子元件。关于这一点，电子部件可以是另外的印刷电路板、模块(完全或部分地装配有元件的印刷电路板)、电池和/或MEMS结构。然而，部件也可以是“非电子”部件，例如特别地由金属材料构成的冷却元件。
根据本发明的一个实施例，介电材料具有蠕变特性，该蠕变特性通过下列属性中的至少一个来确定：(a)处于0.01％到10％的范围内，特别是处于0.1％到5％的范围内并且更特别地处于0.2％到2％的范围内的塑性可变形性，和/或(b)处于0％到10％的范围内，特别是处于0％到5％的范围内并且更特别地处于0％到3％的范围内的黏弹可变形性。
在本文献中，术语“可变形性”特别地可以描述介电材料在不破坏内部结构(例如通过形成空腔)的前提下改变其尺寸(沿着空间方向)的能力。列举的参数值因此针对的是，材料带的长度改变(特别是在拉动下)。其出发点在于，在此类长度改变过程中，相关材料带的体积至少几乎保持不变。明确来讲，在沿着其纵向方向拉伸材料带时，材料带(垂直于其纵向方向)变细。
要指出的是，在此说明的用于塑性可变形性和黏弹可变形性的参数值针对的是室温(20℃)。
要进一步指出的是，所描述的介电材料的蠕变属性至少几乎为各向同性的。这意味着，介电层的蠕变特性在所有空间方向上都至少大概相同。
所描述的介电材料的蠕变属性或者说蠕变特性的优点在于，在制造印刷电路板时，并且特别地在压制不同的印刷电路板层时，介电材料延伸进入空腔并且停留在此处。这些空腔可以是有意地或者无意地产生的。特别地，此类空腔可以有意识地预设在部件的范围内或者与部件邻接，以便如此实现安全且保护的部件嵌入。
之前描述的用于弹性模量和CTE的数值范围与在此描述的蠕变属性的结合代表用于安全和保护的部件嵌入的理想组合。在此描述的蠕变属性即具有下列效果，即在材料的硬化过程中，该材料在一定的时间内还具有一定的可移动性。还产生一定的松弛时间，在该松弛时间内材料保持弹性可变形或者特别地，塑性可变形。在该松弛时间和蠕变时间内，特别地应至少几乎完整地进行根据本发明的印刷电路板的不同层的压制工序。
根据本发明的另一实施例，介电材料是至少由具有第一弹性模量E和第一热膨胀系数的第一材料和具有第二弹性模量E和第二热膨胀系数的第二材料构成的混合物或者共聚物。第一弹性模量大于第二弹性模量，并且第一热膨胀系数小于第二热膨胀系数。
明确地讲，相较于第二材料，第一材料更硬并且具有更小的CTE。通过选择第一材料和第二材料之间的合适的混合比或者共聚比，能够以相对简单的方式制造之前描述的介电材料，该介电材料具有期望的弹性模量E和期望的CTE。
根据本发明的另一实施例，第一材料具有第一玻璃化转变温度并且第二材料具有第二玻璃化转变温度。第一玻璃化转变温度高于第二玻璃化转变温度。
通过选择具有不同玻璃化转变温度(Tg)的两种材料，可以通过混合或者共聚这两种材料，以特别简单的方式制造之前描述的介电材料，该介电材料具有期望的弹性模量E和期望的CTE。
第一Tg可以例如处于150℃到190℃的范围内，并且特别地处于160℃到180℃的范围内。优选地，第一Tg至少几乎为170℃。第二Tg可以例如处于0℃到70℃的范围内，并且特别地处于10℃到30℃的范围内。优选地，第一Tg至少几乎为室温(20℃)。
根据本发明的另一实施例，第一材料包括树脂以及位于其中的硬的填料。树脂可以例如是酚醛树脂或者环氧树脂，例如含溴的双酚A环氧树脂。填料可以是例如玻璃、石英和/或氢氧化铝。通过此类填料，能够以特别简单的方式，为第一材料的CTE设定低数值。优选地，填料可以具有由树脂包覆的、小的SiO2球或者颗粒。
根据本发明的另一实施例，第二材料包括与软化剂联合的热固性树脂。借助于合适的软化剂剂量，能够以简单且精确的方式设定介电材料的期望硬度或者说软度。
软化剂可以例如是脂族聚酯或者聚醚，其中在加成聚合过程中，产生弹性嵌段共聚物。
根据本发明的另一实施例，弹性模量E的数值处于2到7GPa的范围内，并且特别地处于3到5GPa的范围内。通过处于此范围内的弹性模量，可以在(a)尽可能无应力的部件嵌入和(b)良好的介电层加工性之间实现特别好的折衷。
根据本发明的另一实施例，热膨胀系数处于3到10ppm/K的范围内，并且特别地处于5到8ppm/K的范围内。
根据目前被视为最好的实施例，介电材料的CTE至少几乎为6ppm/K。因此，介电材料的CTE大约等于电子元件的CTE，这些电子元件由此能够特别无应力地嵌入印刷电路板。关于这一点，要指出的是，电子元件的CTE实质上由硅的CTE确定，而硅具有大约3ppm/K的CTE值。
根据本发明的另一实施例，印刷电路板进一步包括介电芯层，该介电芯层平面地安置在金属层上和/或介电层上。根据在此呈现的实施例，部件嵌入在介电芯层中，并且介电层布置在介电芯层以及嵌入式部件的上方或者下方。
优选地，部件仅仅嵌入在介电芯层中。除此之外，介电芯层可以布置在两个介电层之间。更优选地，介电层直接位于介电芯层或者说和部件上。明确地讲，介电层代表部件的顶盖结构。因此，在特别程度上负责所描述的印刷电路板中的无应力性的介电层直接位于部件上，而部件的嵌入由此至少几乎完美地无应力。
关于这一点，目前特别是层构造看起来是有意思的，这些层构造通过相对硬且具有低收缩的介电芯层与在本文献中描述的介电层的组合产生。也就是说，除了少应力的部件嵌入，在此还能确保良好的尺寸稳定性，这特别地对于实现进一步构造成高质量的多层印刷电路板(Multilayer Leiterplatte)是重要的。
例如通过将在所描述的印刷电路板的制造进程中被硬化的可硬化材料用于介电芯层，可以实现介电芯层的在此描述的刚性。
根据本发明的另一实施例，部件粘合在介电芯层中。这以有利的方式使得部件特别稳定地嵌入介电芯层中。
在该实施方式中，介电芯层优选地是刚性芯，该芯在两个平面侧面上配备有介电层。两个介电层的安置能够以已知的方式借助于层压进行，以便产生具有嵌入式部件的稳定的层复合物。
根据本发明的另一实施例，介电芯层包括介电芯材，其沿着x轴且沿着y轴具有0到11ppm/K的热膨胀系数，特别地2到10ppm/K的热膨胀系数并且更优选地3到9ppm/K的热膨胀系数。其优点在于，印刷电路板的芯由具有处于嵌入式部件或者说Si的CTE的数量级内的CTE的材料构成。芯材，特别是当其指的是硬化的芯材时，可以具有高弹性模量E，以便能够接收在层压工序中产生的力并且由此不会将力传递至嵌入式部件。之前描述的具有相对低的弹性模量E的介电材料可以位于嵌入式部件和芯材之间的空隙中。由于该低弹性模量E，能够以有利的方式均衡应力。
关于这一点，要指出的是，通过调整介电芯材料和部件的热膨胀系数，可以达到下列有利效果：
(A)相较于已知的印刷电路板构造，特别地可以在热条件波动时，优化构建在印刷电路板上的电子电路的运行可靠性，该电子电路可以可选地包含嵌入式部件。
(B)即便在后续的热过程中，也没有在所描述的印刷电路板的层复合物中引入机械应力，或者仅引入可忽略的机械应力。由此产生具有低弯曲的复合物。这甚至在与所描述的印刷电路板的整个面积相比，嵌入式部件的面积部分高于30％时有效。
根据本发明的另一实施例，部件嵌入在介电层中。
如果所描述的印刷电路板额外地具有之前描述的介电芯层，则部件优选地仅位于介电层中。
要指出的是，之前描述的介电芯层可选地用于在本文献中描述的印刷电路板。即便介电芯层赋予了所描述的印刷电路板一定的机械强度(这在许多应用中都是优点)，当应该是柔性的印刷电路板时，也能够特别地在无介电芯层的情况下构建根据本发明的印刷电路板。
根据本发明的另一实施例时，介电层是介电预浸料层和/或介电材料是介电预浸材料。其优点在于，能够在生产技术上，以特别有效的方式构建所描述的印刷电路板。
在本文献中，术语“预浸料层”可以理解为预制的、介电的层状基材，其由“预浸材料”构建。关于这一点，预浸是“preimpregnated fibers(预浸渍的纤维)”的英语缩写，这在德语中的意思是“Fasern(预浸渍的纤维)”。预浸料是由长纤维或连续单丝以及预干燥或者说预硬化的、但尚未聚合的热固性塑料基质构成的半成品，其中该半成品首先应用在轻质结构中。包含的纤维能够作为纯单向层、织物(Gewebe)或者无卷曲材料(Gelege)存在。
根据本发明的另一实施例，层复合物的总厚度小于约200μm，特别地小于约190μm，并且更特别地小于约180μm。在已经由发明人实现的实施例中，层复合物甚至具有仅170μm或者说150μm的总厚度，并且由此比约175μm更薄。
要指出的是，印刷电路板的所能达到的最小厚度取决于嵌入式部件的高度。关于这一点，之前列举的厚度针对的是具有150μm的高度的嵌入式部件。
要进一步指出的是，层复合物的厚度可以等于整个印刷电路板的厚度。通过在此描述的介电材料和非对称的构造组成的组合，由此对于具有150μm厚度的嵌入式部件，可以构建稳定的印刷电路板或者说印刷电路板结构，其比具有此类嵌入式部件的传统印刷电路板薄高达20％。
印刷电路板可以仅在一侧上(也就是说，在嵌入式部件的上方或下方)具有机械支撑结构。要指出的是，此类结构仅在使用在本文献中描述的介电层的情况下才是可能的，因为只有它具有此类构造所需的弹性和热膨胀。
根据本发明的另一实施例，印刷电路板相对于嵌入式部件的平面沿着轴线具有非对称的构造。在此，该平面平行于介电层的平面表面定向。除此之外，该平面与嵌入式部件在中心处相交并且轴线垂直于该平面。
在本文献中，术语印刷电路板的“构造”应特别地理解为层的序列，其特征分别在于特定的厚度和特定的材料。在构造不对称的情况下，关于层材料和/或关于层厚度，嵌入式部件上方的层序列不同于嵌入式部件下方的层序列。
非对称构造可以特别地有助于以特别平面或者说薄的层结构实现印刷电路板。特别地，所描述的印刷电路板可以仅在一侧上(也就是说，在嵌入式部件的上方或下方)具有机械支撑结构。要指出的是，此类结构仅在使用在本文献中描述的介电层的情况下才是可能的，因为只有它具有此类构造所需的弹性和热膨胀。
根据本发明的另一方面，描述了一种用于制造印刷电路板的方法，特别是用于制造之前列举的类型的印刷电路板的方法。该方法具有下列步骤：(a)提供介电层，该介电层平行于由x轴和与之垂直的y轴展开的xy平面，具有平面的延展，并且沿着垂直于x轴和y轴的z方向具有层厚度；并且(b)将部件嵌入该介电层和/或印刷电路板的介电芯层，其中介电芯层安置在介电层上。根据本发明，介电层包括介电材料，该介电材料具有(i)处于1到20GPa的范围内的弹性模量E以及(ii)沿着x轴以及沿着y轴，处于0到17ppm/K的范围内的热膨胀系数。
所描述的方法以下列认识为基础，即通过使用由具有其根据本发明的用于弹性模量E和热膨胀系数的数值范围的介电材料构成的或者说具有该材料的介电层，可以完成印刷电路板结构，该印刷电路板结构即便在温度变动剧烈的情况下也尽可能地保持为无机械应力。这一方面降低在构建于印刷电路板上的电子电路运行期间存在热负荷的情况下的易故障性。另一方面，也可以使印刷电路板本身的制造以及其进一步的加工(例如与其它印刷电路板的接合)变得简单。
介电芯层可以直接(即紧邻地)或者通过一个或多个中间层间接地(即非紧邻地)安置在介电层上。
根据本发明的一个实施例，该方法进一步包括在介电层中和/或介电芯层中形成凹口。进一步地，部件的嵌入包括将部件引入凹口。
根据本发明的一个实施例，部件的嵌入进一步包括将粘性材料引入凹口。
粘性材料可以是低黏性的胶粘剂，其属性在于，既(a)与部件的材料，又(b)与介电层和/或与介电芯层建立尽可能牢固的连接。由此可以实现部件嵌入的特别高的机械稳定性。
取决于部件的包装，应完成胶粘剂，使得其具有与半导体材料的良好连接，特别是与硅的良好连接(如果部件指的是不带外壳的芯片或者说裸芯片(Bare Die))，或者具有与元件的典型包装材料的良好连接(如果部件指的是带外壳的芯片)。
根据本发明的一个实施例，凹口大于部件，使得在将部件引入凹口后保留有空腔。在印刷电路板的另外的处理进程中，可以在该空腔内灌入介电材料，使得嵌入式部件在不同侧被介电材料环绕。由此，以有利的方式将部件特别无应力地嵌入印刷电路板。
根据本发明的另一实施例，该方法进一步包括：(A)如果部件嵌入到介电层中，则将另外的介电层施加到介电层和部件上，其中另外的介电层具有与该介电层相同的属性，并且(B)如果部件嵌入到介电芯层中，则将介电层施加到介电芯层和部件上。
明确来讲，根据在此描述的实施例，所施加的另外的介电层或者说所施加的介电层代表了顶盖结构，该顶盖结构在继续无应力地嵌入部件时负责良好的机械稳定性。这特别地也在温度波动时有效，而在所描述的印刷电路板上继续制造组件的过程中和/或在构建在所描述的印刷电路板上的组件的运行过程中会出现温度波动。
根据本发明的另一实施例，该方法进一步包括在介电层上形成金属层。
金属层可以特别地是铜层，可以稍后以合适的方式对该铜层进行结构化，以便为装配在印刷电路板上的电子组件的(相对于印刷电路板来说外部的)电子元件提供印制导线。进一步地，此类印制导线还可以用于接触嵌入式(相对于印刷电路板来说内部的)部件。为此，也能够以已知的方式使用通孔，其能够例如借助于激光钻孔，特别地形成在覆盖部件的介电层中并且随后以已知的方式进行金属化，以便垂直于印刷电路板的层的平面实现接触导通。
根据本发明的另一实施例，该方法进一步包括压制印刷电路板的所有层。
通过合适的压制，基于早先相对而言松散的印刷电路板的层构造，能够以简单的方式产生机械上稳定的层复合物。然而，要指出的是，特别地取决于层复合物的总厚度，印刷电路板还能够具有一定的柔性(或弹性，)。
根据本发明的另一实施例，描述了用于制造两个处理过的印刷电路板的方法。该方法包括：(a)用第一非对称印刷电路板、第二非对称印刷电路板和剥离层构建层复合物，其中剥离层布置在第一印刷电路板和第二印刷电路板之间；(b)处理整个层复合物；并且(c)在剥离层处拆分层复合物，使得产生分别具有非对称层构造的第一处理过的印刷电路板和第二处理过的印刷电路板。
所描述的方法以下列认识为基础，即对称地构建的层复合物能够以其所有优点用于其制造和处理过程中，以便借助于在剥离层处进行的恰当拆分，制造两个非对称印刷电路板，这两个非对称印刷电路板具有之前描述的优点，特别是特别低的总厚度。
对于在此描述的方法，两个至少部分地未经处理的印刷电路板是半成品，其中这些印刷电路板被构建成层复合物。优选地在选出的部位处，借助于压制进行这两个半成品的连接，这两个半成品分别具有之前描述的介电层中的至少一个。选出的部位可以特别地通过在进一步的过程控制中不再需要或者说不再受进一步的过程控制影响的点给出。
在压制后，能够以有利的方式同时加工两个半成品，其中不必放弃非对称构造的优点。该加工或者说处理可以涵盖印刷电路板生产中的所有必要工作步骤。工作步骤可以例如涵盖另外的层的构建、通孔的钻孔、光刻等。通过在剥离层处将处理过的第一印刷电路板与处理过的第二印刷电路板剥离，以简单的方式获得在唯一的工艺流程中制得的两个非对称的印刷电路板。接下来可以在这两个单独处理的非对称印刷电路板上进行最后的精整工艺，例如金层的沉积、轮廓铣削等。
根据本发明的一个实施例，构建的层复合物沿着z轴具有平行于xy平面定向的对称平面。
根据本发明的另一实施例，剥离层包括可印刷的减粘材料，其借助于印刷方法并且特别地借助于丝网印刷方法，转移至第一印刷电路板的至少一个分区或者转移至第二印刷电路板的至少一个分区。此类减粘材料，同样也被称为防粘材料，例如在WO 2010/085830A1中有描述，并且由防粘添加剂、粘结剂和溶剂组成。此类防粘材料可以在层压或者说压制相关层复合物之前，结构化地印刷在相关印刷电路板的期望的表面上，并且在层压和切断结构化区域的侧面边界后，允许在结构化的区域内分离两个印刷电路板(的部分)。相较于代替减粘材料，在进行层压或者说压制工序之前在两个印刷电路板之间放入分离膜(例如聚四氟乙烯膜)的其它操作方式，这一用于分离的操作方式明显可以更容易且更廉价地执行。
要指出的是，参考不同的发明主题，描述了本发明的实施方式。特别地，以装置权利要求描述本发明的若干实施方式，并且以方法权利要求来描述本发明的其它实施方式。然而，通过该申请的教导，本领域技术人员会立即明白，只要没有明确地另作说明，除了属于一种类型发明主题的特征的组合，还可能有属于不同类型的发明主题的特征的任意组合。
当前发明的另外的优点和特征通过下文中关于目前优选的实施方式的示例性说明得出。该申请的附图的单个图片仅仅视为示意性的并且不被视为按比例的。
附图说明
图1以截面图示出了根据第一实施例的印刷电路板的制造，其中该印刷电路板具有两个嵌入式电子部件，这些电子部件在制造开始时仅仅施加在金属箔上。
图2以截面图示出了根据第二实施例的印刷电路板的制造，其中印刷电路板具有两个嵌入式电子部件，这些电子部件在制造开始时施加在三明治结构上，而该三明治结构在两个金属层之间具有介电芯层。
图3以截面图示出了使用临时支架进行的根据第三实施例的印刷电路板的制造。
图4a至图4c图解了在使用在本文献中描述的介电材料的情况下，用嵌入式电子部件制造的印刷电路板的厚度的减小。
图5a、图5b和图5c图解了具有两个半成品的对称印刷电路板结构的制造，其中这两个半成品分别是非对称的印刷电路板。
具体实施方式
要指出的是，在接下来的详细说明中，不同实施方式的特征或者说部件与其它实施方式的相应的特征或者说部件相同或者至少功能上相同，这些特征或者说部件配备有相同的参考标号或者配备有与相同或者至少功能上相同的特征或者说部件的参考标号仅仅在第一数字上不同的参考标号。为了避免不必要的重复，在下文中不再对已经根据在前描述的实施方式阐述过的特征或者说部件进行详细阐述。
要进一步指出的是，后续描述的实施方式仅仅呈现受限制地选出的本发明的可能的实施变型。特别地，可以以合适的方式将各个实施方式的特征彼此组合，使得对于本领域技术人员而言，通过在此精确呈现的实施变型，将大量不同的实施方式视为明显公开的。
除此之外，要指出的是，使用空间相关的概念，例如“前”和“后”、“上”和“下”、“左”和“右”等，以便描述一个元件相对于另一元件或者相对于其它元件的关系，如在图片中图解的。相应地，空间相关的概念可以适用于与图片中显示的取向不同的取向。然而，自然可以理解，为了描述的简便起见，所有此类空间相关的概念针对的是在附图中显示的取向，并且并非无条件地是限制性的，因为分别显示的装置、部件等在使用中能够表现出可以与在附图中显示的取向不同的取向。
图1根据三个步骤，以截面图图解了根据本发明的第一实施例的印刷电路板100的制造。如在图1的下部视图中可见，在印刷电路板中嵌入了两个电子部件120，这些电子部件可以是有源元件、无源元件并且特别地是RFID元件。要指出的是，印刷电路板100在其制造之后也可以划分或者说分隔成多个单独的印刷电路板，使得例如在每个单独的印刷电路板中都仅仅嵌入有一个电子部件120。
在图1的上部视图中显示了，根据在此显示的实施例，两个电子部件120首先施加至金属层130上。因为根据在此显示的实施例，没有为金属层130使用支撑结构，所以金属层130指的是金属箔。金属箔130优选地由铜制成。
如在图1的中间视图中可见，在金属箔130上，除了电子部件120外，首先施加有子介电层110c，之后在子介电层110c上施加另外的子介电层100b。根据在此显示的实施例，另外的子介电层100b的上表面与电子部件120的上侧齐平。如进一步在图1中可见，两个层110b和110c没有完全伸至电子部件120的侧壁上，使得在2D截面图中产生空隙121，该空隙实际上(即在3D中)是环绕电子部件120的间隔。
在此处要指出的是，电子部件120可以是所列举的裸芯片或者说不带壳体的芯片。可替换地，电子部件120也可以是带壳体的电子元件，其在其至少一个外侧上具有在图1中未显示的金属接触结构或者说接触焊盘。
如进一步在图1的中间视图中可见，根据在此显示的实施例，准备有顶盖结构。根据在此显示的实施例，该顶盖结构涵盖另外的子介电层110a，其形成在同样形成为金属箔的金属层132的下侧上。
如在图1的下部视图中可见，由金属箔132和子介电层110a构成的顶盖结构从上侧安放在基础结构上，该基础结构的上侧通过两个电子部件120的上部面积并且通过子介电层110b的上部表面形成。随后以已知的方式压制整个层构造。在此，三个子介电层110a、110b和110c联合组成统一的介电层，该介电层在图1中用参考标号110标记。由于介电材料的一定的流动性，在压制时同样填充了间隔121。
在压制工序后，能够以已知的方式，例如借助于激光钻孔形成通孔160。根据在此显示的实施例，这些通孔160既从上也从下延伸到两个电子部件120。通过这些通孔160的金属化，能够稍后以合适的方式电接触电子部件120。
要指出的是，用于印刷电路板100的制造的、所有子介电层110a、110b和110c以及介电层110具有在本文献中在前文中描述的、关于弹性(弹性模量E处于1到20GPa的范围内)和热膨胀(热膨胀系数CTE处于0到17ppm/K的范围内)的属性。另外，相同的也适用于下文中描述的印刷电路板200、300、400a、400b和400c。
图2以截面图示出了根据本发明的第二实施例的印刷电路板200的制造。印刷电路板200也具有两个嵌入式电子部件120。不同于在图1中显示的印刷电路板100，如在图2的上部视图中可见，这两个电子部件120首先施加至三明治结构。根据在此显示的实施例，该三明治结构包括介电芯层250，其位于两个金属层或者说金属箔130和234之间。相较于如图1中所显示的仅一个金属箔130的使用，三明治结构130、250、234呈现了明显更稳定的、用于两个电子部件120的支撑结构。这以有利的方式使用于两个电子部件的支撑结构的操作变得容易。
用于制造印刷电路板200的另外的方法步骤仅仅在两个方面区别于用于制造在图1中显示的印刷电路板100的方法步骤。基于此原因，在此处不会再一次详细阐述另外的这些方法步骤，并且仅仅描述相较于图1的两个区别。
要指出的是，之前描述的介电层中的至少一个也可以是介电预浸料层，其具有在本文献中描述的特别的机械和热属性并且其呈现为由玻璃纤维和树脂构成的材料复合物。同样的也适用于下文中描述的实施例。
如在图2的中间视图中可见，在金属层130上方仅仅有唯一的子介电层210b，而没有两个首先不同的子介电层110b和110c(参见图1)。在图2的下部视图中，两个子介电层110a和210b已经(通过压制工序)连接至统一的子介电层210。
如在图2的下部视图中可见，根据在此显示的实施例，仅仅在上方形成通孔160，并且通孔由此仅仅从上方延伸至电子部件120。因此，只能在一侧上电接触电子部件120。然而，这并没有对大部分电子部件进行限制，因为这些电子部件无论如何都仅仅在其中一个侧面上具有电联接触点。
图3以截面图示出了根据本发明的第三实施例的印刷电路板300的制造。如在图3的上部视图中可见，两个嵌入式电子部件120首先安置在临时支架370的上侧。根据在此显示的实施例，该临时支架370是粘性膜，其经常被称为胶带。
在临时支架370上(除了电子部件120)还施加有层序列，根据在此显示的实施例，该层序列由下列层构成：(a)金属层337，(b)介电层312，(c)金属层336，(d)介电芯层350以及(e)金属层335。
根据在此显示的实施例，在形成上述层序列时，分别在电子部件120的侧壁和层序列的朝向电子部件120的侧壁之间空有空隙或者说间隔321。可以在依次施加层序列的相关层时就已经空出这些空隙或者说间隔321。可替换地，也可以在完全形成延伸至电子部件120的侧壁的层序列后，例如借助于腐蚀工序，通过合适的去除形成这些空隙或者说间隔321。
如在图3的中间视图中可见，进一步提供了顶盖结构，其根据在此显示的实施例包括金属箔132以及形成在金属箔132的下侧上的另外的介电层310。
在安放了支撑结构后，压制得到的层复合物。该压制可以特别地与临时支架370一同进行。如果压制与临时支架370一同进行，则该支架在压制工序后从压制过的印刷电路板300处移开(参见图3的下部视图)。
在该实施例中，在压制过程中，间隔321也填充有介电材料，该介电材料，如之前所描述的，具有一定的蠕变能力。因此，其结果是，相关的电子部件120至少很大程度上完全被具有其关于弹性和热膨胀的有利属性的介电材料环绕。
如在图3的下部视图中可见，在印刷电路板330中不仅形成有由印刷电路板200已知的通孔160。根据在此显示的实施例，在印刷电路板300中进一步形成有通孔362，这些通孔从上向下延伸到金属层336或者说从下向上延伸到金属层337上。通过这些通孔362，能够以已知的方式，在恰当的金属化后，电接触金属层336或者说337。
图4a至图4c图解了不同的印刷电路板400a、400b和400c，其具有不同的厚度。根据在此显示的实施方式，印刷电路板400a(在没有临时支架370的情况下)具有约220μm的厚度。这对应于已知的具有嵌入式部件的印刷电路板的厚度。印刷电路板400b具有约185μm的厚度，并且印刷电路板400c具有约170μm的厚度。因此，最薄的印刷电路板400c比印刷电路板400a薄大约20％，其中虽然使用了在本文献中详细描述的介电材料，印刷电路板400a并不比类似的传统印刷电路板更薄。要指出的是，实际上，印刷电路板的厚度取决于嵌入式部件的高度。之前列举的厚度针对的是具有150μm的高度的嵌入式部件。
在图4a至图4c的上部视图中，相应印刷电路板400a、400b或者说400c的层复合物在未压制的状态下，与相应的临时支架370一同显示。在图4a至图4c的下部视图中，分别在没有对应的临时支架的情况下呈现完工的压制印刷电路板400a、400b或者说400c。
如图4a中所见，在临时支架370上方构建了层结构，根据在此显示的实施例，该层结构从下到上包括下列层：(a)金属层438、(b)两个子介电层412a、(c)金属层437、(d)介电芯层450、(e)金属层436、(f)两个子介电层410a以及(g)金属层435。
根据在此显示的实施例，在该层结构内形成有型腔，电子部件120位于该型腔内。在构建层结构期间，在形成下部子介电层410a后形成该型腔。只有在放入电子部件120后，才形成剩余的层，即上部子介电层410a和金属层435。
如图4a中可见，型腔的宽度稍微大于电子部件120的宽度。然而，如图4a的下部视图中可见，在压制层序列时，由于介电材料的流动性，对应的空腔421被填充。由此产生(a)通过两个子介电层410a的压力感应的连接产生的介电层410a’与(b)通过两个子介电层412a的压力感应的连接产生的介电层412a’之间的连接。因此，电子部件120在不同的侧面上被根据本发明的介电材料环绕，使得特别无应力地将电子部件120嵌入在印刷电路板400a中。
要指出的是，在图4a中示出的型腔的高度可以大于电子部件120的厚度。其优点在于，在压制时，不会或者极少对电子部件120器件施加压力。
为了完整性，还要提及，在印刷电路板400a中还可以形成合适的通孔160和362，其在以已知的方式执行的金属化后产生在竖直方向上延伸的电连接。如图4a的下部视图中可见，通孔160负责电子部件120和金属层435之间的电连接。借助于通孔362，两个内部金属层436和437可以与分别相邻的外部金属层435或者说438导电地连接。
在图4b中显示了印刷电路板400b的制造，其与印刷电路板400a的制造的不同之处在于，代替子介电层410a和412a，从一开始就使用统一的介电层410b或者说412b。印刷电路板400b与印刷电路板400a的区别进一步在于，电子部件120早在层复合物的压制工序前就已经被压入上部介电层410b。空腔421和电子部件120之间的高度差异处于大约5μm到15μm的范围内。因为上部介电层410b的材料具有关于弹性模量E和热膨胀系数的、在本文献中描述的突出属性，所以仅仅如此，才可能在不损坏电子部件的情况下如此压入电子部件120。在使用传统介电(预浸)材料时，如此的压入会导致电子部件120的破坏。关于这一点，工艺技术上有意义的是，所使用的介电材料在低于100℃的温度下并且特别地甚至在室温下，还具有在本文献中所描述的可变形性。同样地，在图4b中可以看出，介电材料被灌入型腔内的空腔421，而电子部件120位于型腔内。
在图4c中显示了印刷电路板400c的制造，其与印刷电路板400b的制造的不同之处在于，没有使用下部介电层412b以及下部金属层438。要指出的是，因为剩余的介电层410b的介电材料具有关于其弹性以及关于其热膨胀的、在本文献中描述的突出属性，所以仅仅如此，才可能省略金属层438并且特别地省略介电层412b。进一步地，对于印刷电路板400c，用于电子部件120的型腔形成在由层437、450和436构成的结构化的芯中。如在图4C的上部图示可见，电子部件120比芯或者说比型腔更高。在压制时，介电层410b提供材料，该材料灌入空腔421并且以机械上保护的方式环绕电子部件120。
在图4a至图4c中，分别通过“点划线”480阐明构建强度的降低，而“点划线”给出电子部件120的上侧。根据该“点划线”480，可以明显识别到电子部件120上方的层构造。关于这一点，要再次指出，在实践中，只有通过在本文献中描述的介电材料，才可以实现在图4a至图4c中图解的、以嵌入式电子部件120制造的印刷电路板400c的厚度的减小，因为其它介电材料可能会导致，印刷电路板以任何方式都无法满足特别是关于其机械和热稳定性的目前极高的质量要求。
图5a、图5b和图5c图解了对称的印刷电路板结构505被拆分成两个非对称印刷电路板500a和500b。如图5a中可见，根据在此显示的实施例，基本上对称的印刷电路板结构505从上到下具有下列层构造：
·金属层530
·介电层510
·金属层532
·介电芯层550
·金属层534
·介电层512以及剥离层590，这些层在所呈现的层复合物中，分别在垂直于竖直的z轴的xy平面内的不同的平面分区中形成共同的层
·金属层536
·介电芯层552
·金属层538
·介电层514
·金属层539
在此处要指出的是，对于在此描述的对称的制造方法，可以使用所有之前根据图1至图4描述的非对称构造。
如图5a中可见，在剥离层590上方嵌入了两个电子部件520a以及520b。在此，相应的电子部件520a、520b从上方并且从侧面完全地嵌入进具有其有利的机械和热属性的介电层510中。剥离层590贴靠在两个电子部件520a以及520b的下侧上。
以对应的方式，在剥离层590下方嵌入有两个电子部件520c以及520d。这些部件在其下侧以及在其侧面面积上完全地由介电层514环绕。剥离层590贴靠在两个电子部件520c以及520d的上侧上。
进一步地，同样如图5a中可见，形成有大量分别用于合适的电接触导通的通孔560。
图5b和图5c示出了两个非对称的印刷电路板500a和500b，其通过在剥离层处以及在介电层512的平面且相对较小的分区处拆分层复合物505产生。在图5B和图5C中，用参考标号590a或者说590b标记在拆分后产生的剥离层的部分。
在此描述的两个非对称印刷电路板500a和500b的制造的优点在于，可以在基本上对称的层构造505上执行若干未在图5中显示的过程步骤。
最后，要指出的是，如之前已经在本发明的摘要部分描述的，代替电子部件，也可以在印刷电路板中安装机械或者导热的部件。
参考标号：
100 具有嵌入式电子部件的印刷电路板
110 介电层
110a、b、c 子介电层
120 电子部件
121 空隙/间隔
130 金属层/金属箔
132 金属层/金属箔
160 通孔
200 具有嵌入式电子部件的印刷电路板
210 介电层
210b 子介电层
250 介电芯层
234 金属层/金属箔
300 具有嵌入式电子部件的印刷电路板
310 介电层
312 介电层
321 空隙/间隔
335 金属层
336 金属层
337 金属层
350 介电芯层
362 通孔
370 临时支架/胶带
400a、b、c 具有嵌入式电子部件的印刷电路板
410a 子介电层
410a’ 联合的介电层
410b 介电层
412a 子介电层
412a’ 联合的介电层
412b 介电层
421 空腔
435 金属层
436 金属层
437 金属层
438 金属层
450 介电芯层
480 点划线
500a 印刷电路板(非对称的)
500b 印刷电路板(非对称的)
505 印刷电路板结构(对称的层构造)
510 介电层
512 介电层
514 介电层
530 金属层
532 金属层
534 金属层
536 金属层
538 金属层
539 金属层
550 介电芯层
552 介电芯层
560 通孔
590 剥离层
590a/b 剥离层的部分

Claims (25)

1.一种印刷电路板，包括：
介电层(312)，所述介电层平行于由x轴和与之垂直的y轴展开的xy平面，具有平面的延展，并且沿着垂直于x轴和y轴的z方向具有层厚度；
金属层(336)，所述金属层平面地安置在所述介电层(312)上；以及
部件(120)，所述部件嵌入在所述介电层(312)中和/或所述印刷电路板(300)的介电芯层(350)中；其中
所述介电层(312)包括介电材料，所述介电材料具有处于1到20GPa的范围内的弹性模量E并且沿着x轴以及沿着y轴具有处于0到17ppm/K的范围内的热膨胀系数。
2.根据前一权利要求所述的印刷电路板，其中
所述介电材料具有蠕变特性，所述蠕变特性通过下列属性中的至少一个来确定：
(a)处于0.01％到10％的范围内，特别是处于0.1％到5％的范围内并且更特别地处于0.2％到2％的范围内的塑性可变形性，
(b)处于0％到10％的范围内，特别是处于0％到5％的范围内并且更特别地处于0％到3％的范围内的黏弹可变形性。
3.根据前述权利要求中任一项所述的印刷电路板，其中
所述介电材料是至少由具有第一弹性模量E和第一热膨胀系数的第一材料和具有第二弹性模量E和第二热膨胀系数的第二材料构成的混合物或者共聚物，
其中所述第一弹性模量大于所述第二弹性模量，并且
其中所述第一热膨胀系数小于所述第二热膨胀系数。
4.根据前一权利要求所述的印刷电路板，其中
所述第一材料具有第一玻璃化转变温度并且所述第二材料具有第二玻璃化转变温度，其中所述第一玻璃化转变温度高于所述第二玻璃化转变温度。
5.根据前述两个权利要求中任一项所述的印刷电路板，其中
所述第一材料包括树脂以及位于其中的硬的填料。
6.根据前述三个权利要求中任一项所述的印刷电路板，其中
所述第二材料包括与软化剂联合的热固性树脂。
7.根据前述权利要求中任一项所述的印刷电路板，其中
所述弹性模量E的数值处于2到7GPa的范围内，并且特别地处于3到5GPa的范围内。
8.根据前述权利要求中任一项所述的印刷电路板，其中
所述热膨胀系数处于3到10ppm/K的范围内，并且特别地处于5到8ppm/K的范围内。
9.根据前述权利要求1至8中任一项所述的印刷电路板，进一步包括：
所述介电芯层(350)，所述介电芯层平面地安置在所述金属层(336)上和/或所述介电层(312)上；
其中所述部件(120)嵌入在所述介电芯层(350)中，并且所述介电层(312)布置在所述介电芯层(350)以及嵌入式的所述部件(120)的上方或者下方。
10.根据前一权利要求所述的印刷电路板，其中
所述部件(120)粘合在所述介电芯层(350)中。
11.根据前述两个权利要求中任一项所述的印刷电路板，其中
所述介电芯层(350)包括介电芯材，所述介电芯材沿着x轴且沿着y轴具有0到11ppm/K的热膨胀系数，特别地2到10ppm/K的热膨胀系数并且更优选地3到9ppm/K的热膨胀系数。
12.根据前述权利要求1至8中任一项所述的印刷电路板，其中
所述部件(120)嵌入在所述介电层(312)中。
13.根据前述权利要求中任一项所述的印刷电路板，其中
所述介电层是介电预浸料层，和/或所述介电材料是介电预浸材料。
14.根据前述权利要求中任一项所述的印刷电路板，其中
所述层的复合物的总厚度小于约200μm，特别地小于约190μm，并且更特别地小于约180μm。
15.根据前述权利要求中任一项所述的印刷电路板，所述印刷电路板相对于嵌入式的所述部件(120)的平面沿着轴线具有非对称的构造，其中
-所述平面平行于所述介电层(312)的平面表面定向，
-所述平面与嵌入式的所述部件(120)在中心处相交，并且
-所述轴线垂直于所述平面。
16.用于制造印刷电路板(300)，特别是用于制造根据前述权利要求中任一项所述的印刷电路板(300)的方法，所述方法包括：
提供介电层(312)，所述介电层平行于由x轴和与之垂直的y轴展开的xy平面，具有平面的延展，并且沿着垂直于所述x轴和所述y轴的z方向具有层厚度；并且
将部件(120)嵌入到所述介电层(312)中和/或所述印刷电路板(300)的介电芯层(350)中，其中所述介电芯层(350)安置在所述介电层(312)上；其中
所述介电层(312)包括介电材料，所述介电材料具有处于1到20GPa的范围内的弹性模量E并且沿着所述x轴以及沿着所述y轴具有处于0到17ppm/K的范围内的热膨胀系数。
17.根据权利要求16所述的方法，进一步包括：
在所述介电层(312)中和/或所述介电芯层(350)中形成凹口；其中
所述部件(120)的嵌入包括：
将所述部件(120)引入所述凹口。
18.根据权利要求17所述的方法，其中
所述部件(120)的嵌入进一步包括：
将粘性材料引入所述凹口。
19.根据权利要求17至18中任一项所述的方法，其中
所述凹口大于所述部件(120)，使得在将所述部件(120)引入所述凹口后，保留有空腔(421)。
20.根据权利要求16至19中任一项所述的方法，进一步包括：
如果所述部件(120)嵌入到所述介电层(312)中，
将另外的介电层(310)施加到所述介电层(312)和所述部件(120)上，其中所述另外的介电层(310)具有与所述介电层(310)相同的属性；并且
如果所述部件(120)嵌入到所述介电芯层(350)中，
将所述介电层(312)施加到所述介电芯层(350)和所述部件(350)上。
21.根据权利要求16至20中任一项所述的方法，进一步包括：
在所述介电层上形成金属层(336)。
22.根据权利要求16至21中任一项所述的方法，进一步包括：
压制所述印刷电路板(300)的所有层。
23.用于制造两个处理过的印刷电路板的方法，所述方法包括：
构建层复合物(505)，所述层复合物包括：
根据权利要求15所述的第一印刷电路板(500a)，
根据权利要求15所述的第二印刷电路板(500b)，以及
剥离层(590)，所述剥离层布置在所述第一印刷电路板和所述第二印刷电路板之间；
处理整个所述层复合物(505)；并且
在所述剥离层(590)处拆分所述层复合物(505)，使得产生分别具有非对称层构造的第一处理过的印刷电路板(500a)和第二处理过的印刷电路板(500b)。
24.根据权利要求23所述的方法，其中
沿着所述z轴，构建的所述层复合物(505)具有平行于所述xy平面定向的对称平面。
25.根据权利要求23至24中任一项所述的方法，其中所述剥离层(590)包括能印刷的减粘材料，并且其中所述方法进一步包括：
将所述减粘材料印刷至所述第一印刷电路板(500a)的至少一个分区上或者印刷至所述第二印刷电路板(500a)的至少一个分区上。
CN201580075535.8A 2014-12-11 2015-12-10 具有嵌入式部件的半柔性印刷电路板 Active CN107211527B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014118462.9A DE102014118462A1 (de) 2014-12-11 2014-12-11 Semiflexible Leiterplatte mit eingebetteter Komponente
DE102014118462.9 2014-12-11
PCT/EP2015/079206 WO2016091995A1 (de) 2014-12-11 2015-12-10 Semiflexible leiterplatte mit eingebetteter komponente

Publications (2)

Publication Number Publication Date
CN107211527A true CN107211527A (zh) 2017-09-26
CN107211527B CN107211527B (zh) 2020-08-18

Family

ID=54849612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580075535.8A Active CN107211527B (zh) 2014-12-11 2015-12-10 具有嵌入式部件的半柔性印刷电路板

Country Status (5)

Country Link
US (1) US10306750B2 (zh)
EP (1) EP3231262B1 (zh)
CN (1) CN107211527B (zh)
DE (1) DE102014118462A1 (zh)
WO (1) WO2016091995A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109640521A (zh) * 2018-11-20 2019-04-16 奥特斯科技(重庆)有限公司 制造具有嵌入式集群的部件承载件的方法以及部件承载件
WO2022007270A1 (zh) * 2019-07-07 2022-01-13 深南电路股份有限公司 埋入式电路板及其制备方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111199935A (zh) 2018-11-20 2020-05-26 奥特斯奥地利科技与系统技术有限公司 电子封装件和生产电子封装件的方法
CN109561570B (zh) * 2018-11-21 2020-12-18 奥特斯(中国)有限公司 部件承载件及其制造方法以及使用填料颗粒的方法
US10624213B1 (en) * 2018-12-20 2020-04-14 Intel Corporation Asymmetric electronic substrate and method of manufacture
CN111491458A (zh) * 2019-01-25 2020-08-04 鹏鼎控股(深圳)股份有限公司 电路板及其制作方法
CN112312656B (zh) * 2019-07-30 2022-09-20 宏启胜精密电子(秦皇岛)有限公司 内埋电路板及其制作方法
CN112351571B (zh) 2019-08-06 2022-08-16 奥特斯(中国)有限公司 半柔性部件承载件及其制造方法
CN113498633B (zh) * 2020-01-21 2023-09-15 鹏鼎控股(深圳)股份有限公司 内埋电子元件的电路板及制作方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1366444A (zh) * 2000-12-27 2002-08-28 松下电器产业株式会社 部件内置模块及其制造方法
CN1723590A (zh) * 2003-06-25 2006-01-18 日立化成工业株式会社 电路连接材料、使用其的薄膜状电路连接材料、电路构件的连接结构及其制造方法
CN1784121A (zh) * 2004-12-02 2006-06-07 三星电机株式会社 制造具有薄核心层的印刷电路板的方法
US20090205202A1 (en) * 2008-02-14 2009-08-20 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
US20110259630A1 (en) * 2010-04-26 2011-10-27 Samsung Electro-Mechanics Co., Ltd. Electronic Component-Embedded Printed Circuit Board and Method Of Manufacturing The Same
CN103360577A (zh) * 2012-03-29 2013-10-23 株式会社田村制作所 热固性树脂组合物、树脂膜、覆铜板及柔性印刷布线板
US20130277819A1 (en) * 2012-04-20 2013-10-24 Hiroshi Yoshida Semiconductor device and method of manufacturing semiconductor device
US20140182895A1 (en) * 2012-12-31 2014-07-03 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method of manufacturing the same

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299523A (ja) 2001-03-30 2002-10-11 Toshiba Corp 半導体パッケージ
US8455994B2 (en) * 2002-01-31 2013-06-04 Imbera Electronics Oy Electronic module with feed through conductor between wiring patterns
US7394663B2 (en) * 2003-02-18 2008-07-01 Matsushita Electric Industrial Co., Ltd. Electronic component built-in module and method of manufacturing the same
US8222723B2 (en) * 2003-04-01 2012-07-17 Imbera Electronics Oy Electric module having a conductive pattern layer
JP2006120943A (ja) * 2004-10-22 2006-05-11 Shinko Electric Ind Co Ltd チップ内蔵基板及びその製造方法
JP2006165175A (ja) * 2004-12-06 2006-06-22 Alps Electric Co Ltd 回路部品モジュールおよび電子回路装置並びに回路部品モジュールの製造方法
KR100716815B1 (ko) * 2005-02-28 2007-05-09 삼성전기주식회사 칩 내장형 인쇄회로기판 및 그 제조방법
KR20130023362A (ko) * 2006-05-24 2013-03-07 다이니폰 인사츠 가부시키가이샤 부품 내장 배선판, 부품 내장 배선판의 제조 방법
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
KR100999531B1 (ko) * 2008-10-20 2010-12-08 삼성전기주식회사 인쇄회로기판 및 그 제조방법
AT12322U1 (de) 2009-01-27 2012-03-15 Dcc Dev Circuits & Components Gmbh Verfahren zur herstellung einer mehrlagigen leiterplatte, haftverhinderungsmaterial sowie mehrlagige leiterplatte und verwendung eines derartigen verfahrens
JP6255668B2 (ja) 2011-01-18 2018-01-10 日立化成株式会社 プリプレグ及びこれを用いた積層板並びにプリント配線板
JP6124513B2 (ja) 2012-05-17 2017-05-10 新光電気工業株式会社 半導体装置及びその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1366444A (zh) * 2000-12-27 2002-08-28 松下电器产业株式会社 部件内置模块及其制造方法
US20050230848A1 (en) * 2000-12-27 2005-10-20 Matsushita Electric Industrial Co., Ltd. Component built-in module and method for producing the same
CN1723590A (zh) * 2003-06-25 2006-01-18 日立化成工业株式会社 电路连接材料、使用其的薄膜状电路连接材料、电路构件的连接结构及其制造方法
CN1784121A (zh) * 2004-12-02 2006-06-07 三星电机株式会社 制造具有薄核心层的印刷电路板的方法
US20090205202A1 (en) * 2008-02-14 2009-08-20 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
US20110259630A1 (en) * 2010-04-26 2011-10-27 Samsung Electro-Mechanics Co., Ltd. Electronic Component-Embedded Printed Circuit Board and Method Of Manufacturing The Same
CN103360577A (zh) * 2012-03-29 2013-10-23 株式会社田村制作所 热固性树脂组合物、树脂膜、覆铜板及柔性印刷布线板
US20130277819A1 (en) * 2012-04-20 2013-10-24 Hiroshi Yoshida Semiconductor device and method of manufacturing semiconductor device
US20140182895A1 (en) * 2012-12-31 2014-07-03 Samsung Electro-Mechanics Co., Ltd. Multilayered substrate and method of manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109640521A (zh) * 2018-11-20 2019-04-16 奥特斯科技(重庆)有限公司 制造具有嵌入式集群的部件承载件的方法以及部件承载件
US11189500B2 (en) 2018-11-20 2021-11-30 AT&S (Chongqing) Company Limited Method of manufacturing a component carrier with an embedded cluster and the component carrier
WO2022007270A1 (zh) * 2019-07-07 2022-01-13 深南电路股份有限公司 埋入式电路板及其制备方法

Also Published As

Publication number Publication date
DE102014118462A1 (de) 2016-06-16
EP3231262B1 (de) 2019-11-13
US20170339783A1 (en) 2017-11-23
WO2016091995A1 (de) 2016-06-16
CN107211527B (zh) 2020-08-18
US10306750B2 (en) 2019-05-28
EP3231262A1 (de) 2017-10-18

Similar Documents

Publication Publication Date Title
CN107211527A (zh) 具有嵌入式部件的半柔性印刷电路板
US9967972B2 (en) Circuit board having an asymmetric layer structure
KR100700922B1 (ko) 수동 소자를 내장한 기판 및 그 제조 방법
US10045436B2 (en) Printed circuit board and method of manufacturing the same
US4737208A (en) Method of fabricating multilayer structures with nonplanar surfaces
JP5097827B2 (ja) フレックスリジッド配線板及び電子デバイス
EP2278866A1 (en) Flex-rigid wiring board and method of manufacturing the same
EP3582593B1 (en) Method of manufacturing a component carrier with a stepped cavity and a stepped component assembly being embedded within the stepped cavity
JP2007503713A (ja) 電子モジュールおよびその製造方法
KR20060049008A (ko) 전자 부품 내장형 기판 및 이의 제조 방법
KR20100101000A (ko) 플렉스 리지드 배선판 및 그의 제조 방법
TWI405511B (zh) 具有電子部件的印刷電路板以及其製造方法
BR112018075790B1 (pt) Módulo e método de fabricação de uma variedade de módulos
US20100282498A1 (en) Method for integration of circuit components into the build-up layers of a printed wiring board
KR101326999B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20040005591A (ko) 전자 패키지 제조용 반도체-탑재 기판 및 그 반도체-탑재기판을 제조하기 위한 제조 공정
EP1890524A1 (en) Multilayer printed wiring board and method for manufacturing same
KR20110074138A (ko) 내장 회로기판 및 그 제조 방법
JP5749235B2 (ja) 回路部品内蔵基板の製造方法
CN107017211B (zh) 电子部件和方法
KR20090102119A (ko) 임베디드 인쇄회로기판 및 그 제조방법
JP2007158045A (ja) 部品内蔵基板、部品内蔵基板を備えた電子機器、および、部品内蔵基板の製造方法
JP4362056B2 (ja) 電子部品内蔵基板の製造方法
KR102026229B1 (ko) 인쇄회로 기판 및 그 제조 방법
KR102544561B1 (ko) 인쇄회로기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant