JP4362056B2 - 電子部品内蔵基板の製造方法 - Google Patents

電子部品内蔵基板の製造方法 Download PDF

Info

Publication number
JP4362056B2
JP4362056B2 JP2003330072A JP2003330072A JP4362056B2 JP 4362056 B2 JP4362056 B2 JP 4362056B2 JP 2003330072 A JP2003330072 A JP 2003330072A JP 2003330072 A JP2003330072 A JP 2003330072A JP 4362056 B2 JP4362056 B2 JP 4362056B2
Authority
JP
Japan
Prior art keywords
insulating sheet
electronic component
electronic components
manufacturing
sheet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003330072A
Other languages
English (en)
Other versions
JP2005101075A (ja
Inventor
義則 閑野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2003330072A priority Critical patent/JP4362056B2/ja
Priority to US10/742,749 priority patent/US7049224B2/en
Publication of JP2005101075A publication Critical patent/JP2005101075A/ja
Application granted granted Critical
Publication of JP4362056B2 publication Critical patent/JP4362056B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

本発明は、例えば、能動素子（例えば、電子回路を構成するトランジスタ）や、受動素子（例えばコンデンサ、抵抗）のような電子部品を内蔵した電子部品内蔵基板の製造方法に関するものである。
近年、電子部品の高密度実装化に伴い、能動素子や、受動素子などの電子部品を基板に内蔵した電子部品内蔵基板が提案されてきている。
このような、電子部品を基板に内蔵する方式では、例えば、半導体チップと、抵抗あるいはコンデンサーなどのチップ部品とを一緒に内蔵する場合、各々の部品の厚みが異なるため、搭載層に厚み分のザグリを形成した後、（１）各部品を埋め込む、（２）厚みが同一になるように下部にスペーサーを用いる、等の対応が必要であった。
（１）及び（２）の方法では、ザグリ形成やスペーサーを搭載するため工程が増える及び部品数が増加するなどの問題があり、技術的に満足の行くものでは無かった。
これらの課題を改善するために、特開２００２−１１０７１４、特開２００２−２９０００６が提案されている。これら提案には、厚さが異なる複数の電子部品を樹脂封止し、電子部品内蔵基板を製造する方法が開示されている。
特開２００２−１１０７１４ 特開２００２−２９０００６
しかしながら、上記特開２００２−１１０７１４では絶縁性のダミーシート上に一旦、電子部品を搭載して樹脂封止を施し、その後、ダミーシートを剥がすといったもので、最終構造としては不要であるダミーシートが使用されている。
一方、特開２００２−２９０００６では、電子部品の電極上にボンディングワイヤを立設し、樹脂封止した後、樹脂層を研削してボンディングワイヤの表面を露出させると共に平坦化するといったもので、樹脂の特性や樹脂封止工程の仕方によっては、ボンディングワイヤが倒れたり、ボンディングワイヤの先端位置がずれたりして、ボンディングワイヤの先端が所定の位置に配置されるようにすることが困難になる共に、外部端子（ハンダボール）を配置する位置を精度よく設定することも困難となる。この特開２００２−２９０００６では、樹脂の特性や樹脂封止工程に制約を設けるものである。
このため、さらなる部品数や工程数の低減、量産性の向上が指摘されており、改善が望まれている。
本発明は、前記従来における諸問題を解決し、以下の目的を達成することを課題とする。即ち、本発明の目的は、部品数や工程数が少なく、量産性に優れる電子部品内蔵基板の製造方法を提供することである。
上記課題は、以下の手段により解決される。
即ち、本発明の電子部品内蔵基板の製造方法は、
主表面に端子部を有し第１の厚さを有する第１電子部品を準備する工程と、
主表面に端子部を有し第１の厚さよりも厚い第２の厚さを有する第２電子部品を準備する工程と、
感光性シートである第１絶縁性シートを準備する工程と、
前記端子部が前記第１絶縁性シートに向き合うよう、前記第１及び第２電子部品を前記第１絶縁性シート上に搭載する工程と、
前記第１及び第２電子部品の端子部の表面が露出するよう、前記第１絶縁性シートに開口部を形成する工程と、
前記第１及び第２電子部品の端子部から前記第１絶縁性シート上部に延在する導電部材を形成する工程と、
前記導電部材の一部を露出する表面保護層を前記第１絶縁シート上及び前記導電部材上に形成する工程と、
露出した前記導電部材上に外部端子を形成する工程と、
を有することを特徴とする。
本発明の電子部品内蔵基板の製造方法では、電子部品を第１絶縁性シートに搭載し、この第１絶縁性シートを剥がすことなくそのまま使用し、例えばビルドアップ工法によって第１絶縁性シートを層間絶縁層として、端子部が露出する開口部を設けると共に前記開口部を通じて電子部品の端子部から第１絶縁性シート上に延在する導電部材（例えば配線層や外部端子）を設ける。このため、厚みの異なる電子部品を基板に内蔵させても、上述のようなダミーシートを用いたり、樹脂封止した後切削する方法に比べ、部品数や工程数の低減、量産性の向上が図れる。
本発明の電子部品内蔵基板の製造方法においては、第１及び第２電子部品を保護する工程として、前記第１絶縁性シート上に搭載された第１及び第２電子部品を、第２絶縁性シートに埋め込む工程を有してもよいし、前記第１絶縁性シート上に搭載された第１及び第２電子部品を、樹脂封止する工程を有してもよい。
ここで、プリプレグとは、基材（例えば紙、ガラス布、ガラス不織布、合成樹脂など）に熱硬化性樹脂（例えばエポキシ樹脂、フェノール樹脂など）を含浸させて半硬化状態にさせたものである。
また、感光性シートとは、例えば、感光性の部位を有する熱可塑性樹脂（例えばポリアミド、ポリイミドなど）で構成されたシートや、当該熱可塑性樹脂のフィラー（例えばシリカ、炭酸カルシウムなど）含有物で構成されたシートが挙げられる。
より具体的には、本発明の電子部品内蔵基板の製造方法は、
主表面に端子部を有し、第１の厚さを有する第１電子部品を準備する工程と、
主表面に端子部を有し、前記第１の厚さよりも厚い第２の厚さを有する第２電子部品を準備する工程と、
感光性シートである第１絶縁性シートを準備する工程と、
前記端子部が前記第１絶縁性シートに向き合うよう、前記第１及び第２電子部品を前記第１絶縁性シート上に搭載する工程と、
前記第１絶縁性シートに直接、露光・現像を施して、前記第１及び第２電子部品の前記端子部の表面が露出するよう、前記第１絶縁性シートに開口部を形成する工程と、
前記第１及び第２電子部品の前記端子部から前記第１絶縁性シート上部に延在する配線層を形成する工程と、
前記配線層の一部を露出する表面保護層を前記第１絶縁シート上及び前記配線層上に形成する工程と、
露出した前記配線層上に外部端子を形成する工程と、
前記第１及び第２電子部品を樹脂で覆う工程と、
を有することを特徴としている。
また、前記第１及び第２電子部品を樹脂で覆う工程は、第２絶縁性シートを準備する工程と、前記第２絶縁性シートを前記第１及び第２電子部品に押圧し、前記第２絶縁性シート内に前記第１及び第２電子部品を埋め込む工程と、を有してもよい。
また、前記第１及び第２電子部品を樹脂で覆う工程は、前記第１及び第２電子部品上に液状樹脂を滴下する工程を含んでいてもよい。
本発明によれば、部品数や工程数が少なく、量産性に優れる、といった効果を奏する。
以下、本発明の実施の形態を図面を参照して説明する。なお、実質的に同様の機能を有するものには、全図面通して同じ符号を付して説明し、場合によってはその説明を省略することがある。
（第１の参考例）
図１は、第１の参考例に係る電子部品内蔵基板の製造方法を示す工程図である。
本参考例は、まず、例えば、ガラス不織布にエポキシ樹脂を含浸させた半硬化状態で、電子部品を搭載するための搭載用プリプレグ１４（第１絶縁シート）と、半導体チップをパッケージングしたＷＣＳＰ１０（電子部品）と、コンデンサや抵抗などの直方体型のチップ部品１２（電子部品）と、を準備する（図１（ａ））。このＷＣＳＰ１０とチップ部品１２とは厚みが異なっており、本参考例では、第１の厚みを有する第１電子部品がチップ部品１２に相当し、第１の厚さよりも厚い第２の厚さを有する第２電子部品がＷＣＳＰ１０に相当している。
ここで、ＷＣＳＰ（Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅもしくは、Ｗａｆｅｒ Ｌｅｖｅｌ Ｃｈｉｐ Ｓｃａｌｅ Ｐａｃｋａｇｅ）及びそのＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｃｋａｇｅ）は、ウエハ状態でパッケージングを行った後、個片化して得られるチップサイズとほぼ等しい外形寸法を有するパッケージである。そして、ＷＣＳＰはパッケージ状態で完全良品であることが保証される。このようなＷＣＳＰは例えば特開平９−６４０４９号に開示されている。
次に、搭載用プリプレグ１４上に、厚みの異なるＷＣＳＰ１０及びチップ部品１２を複数搭載する（図１（ｂ））。この際、電子部品としてのＷＣＳＰ１０及びチップ部品１２は、その端子部１０ａ、１２ｂが搭載用プリプレグ１４に対面するように搭載用プリプレグ１４上に搭載する。ＷＣＳＰ１０の場合、端子部１０ａは集積回路が形成されたチップ主表面上に位置する。
この電子部品としてのＷＣＳＰ１０及びチップ部品１２の固定方法には、接着剤を用いて固定する方法でもよいし、プリプレグの軟化温度以上に加熱した状態で電子部品を載せて固定する方法でもよいが、固定方法はこれらに限定されるものではない。
そして、ＷＣＳＰ１０及びチップ部品１２を埋め込むための埋め込み用プリプレグ１６（第２絶縁シート）、及び埋め込み用プリプレグ１６表面を保護するための保護用プリプレグ１８を準備する（図１（ｃ））。
次に、ＷＣＳＰ１０及びチップ部品１２を搭載した搭載用プリプレグ１４と、埋め込み用プリプレグ１６と、保護用プリプレグ１８と、を重ね合わせた後、例えば、埋め込み用プリプレグ１６の軟化点以上に加熱・加圧して、埋め込み用プリプレグ１６にＷＣＳＰ１０及びチップ部品１２を埋め込んで保護すると共に、３つのプリプレグを積層する（図１（ｄ））。
その後、搭載用プリプレグ１４を層間絶縁層として、以下に示すようなビルドアップ工法を施す（図１（ｅ））。
まず、ＷＣＳＰ１０の端子１０ａ上に位置する搭載用プリプレグ１４及びチップ部品１２の端子１２ａ上に位置する搭載用プリプレグ１４に、レーザ（例えばＣＯ2レーザ、ＵＶ−ＹＡＧレーザ等）を照射して、ｖｉａ開口２０を形成すると共に、ＷＣＳＰ１０の端子１０ａ及びチップ部品１２の端子１２ａを露出する。
次に、ｖｉａ開口２０を含む搭載用プリプレグ１４の表面上にメッキ処理などにより導電層を形成する。続いて、この導電層上にフォトレジストを形成し、このフォトレジストを所定の形状に露光、現像し、このフォトレジストをマスクとして導電層をパターニングする。その後、フォトレジストを除去する。その結果、所定の形状にパターニングされた配線層２２を得る。この配線層２２の一端はＷＣＳＰ１０の端子１０ａ及びチップ部品１２の端子１２ａ上に位置しており、他端はＷＣＳＰ１０及びチップ部品１２上から離れた搭載用プリプレグ１４の表面上に位置する。即ち、配線層２２は各電子部品の端子から搭載用プリプレグ１４上へと延在している。配線層２２の他端は、後述するハンダボール２４が形成されるランド部２２ａである。
次に、表面保護層となるソルダーレジスト膜２６を搭載用プリプレグ１４上全面に形成する。その後、搭載用プリプレグ１４上にフォトレジストを形成する。次に、このフォトレジストを露光、現像し、このフォトレジストをマスクとして、配線層２２のランド部２２ａ（他端）上に位置するソルダーレジスト膜２６をエッチング除去し、開口部２８を形成する。そして、この開口部２８内にハンダボール２４を設ける。
以上は、単層のビルドアップ工法の場合であり、多層構造が必要な場合、プリプレグ積層、ｖｉａ開口形成、配線層形成を繰り返し施せばよい。
なお、本参考例では、ビルドアップ工法としてｖｉａ開口２０を形成した形態を説明したが、例えば、スルーホール（ｔｈ）や、インダクターを形成などを形成する形態でもよい。
以上のように、本参考例によれば、所定の位置にＷＣＳＰ１０及びチップ部品１２を搭載した搭載用プリプレグ１４（第１絶縁シート）を、そのまま層間絶縁層として使用し、当該搭載用プリプレグ１４上でビルドアップ工法により配線構造を形成しているので、部品数や工程を削減できる。
（第２の参考例）
図２は、第２の参考例に係る電子部品内蔵基板の製造方法を示す工程図である。
本参考例では、埋め込み用プリプレグ１６を使用せず、搭載用プリプレグ１４上に、厚みの異なるＷＣＳＰ１０及びチップ部品１２を複数搭載した後（図２（ｂ））、ＷＣＳＰ１０及びチップ部品１２に、これらの裏面側から液状樹脂を滴下し加熱（キュア）を施し固化させて得られる封止樹脂２６により樹脂封止する（図２（ｃ））。そして、保護用プリプレグ１８を準備して（図２（ｄ））、必要に応じて封止樹脂２６表面を切削して平坦化した後、保護用プリプレグ１８を積層する（図２（ｅ））。そして、ビルドアップ工法を施す（図２（ｆ））。これ以外の工程は、上記第１の参考例と同様なので、説明を省略する。
本参考例では、電子部品としてのＷＣＳＰ１０及びチップ部品１２を、単に滴下された液状樹脂を加熱により固化させて得られる封止樹脂２６により樹脂封止するので、第１の参考例に比べ、加圧を施さずにＷＣＳＰ１０及びチップ部品１２を保護することができ、電子部品としてのＷＣＳＰ１０及びチップ部品１２に負担を掛けず電子部品内蔵基板を製造することができる。このため、信頼性が高い電子部品内蔵基板を得ることが可能となる。
（第１の実施の形態）
本実施形態は、搭載用プリプレグ１４として、絶縁性の感光性シートを用い、ビルドアップ工法におけるｖｉａ開口２０を形成する際に、以下に示すようにホトリソグラフィー法を適用する形態である（図１（ｅ）或いは図２（ｆ）参照）。これ以外は、上記第１或いは第２の参考例と同様であるので、説明を省略する。
まず、図１（ｅ）或いは図２（ｆ）において、搭載用プリプレグ１４に直接、フォトマスクのパターンを露光して転写した後、現像を施し、ＷＣＳＰ１０の端子１０ａ上に位置する搭載用プリプレグ１４及びチップ部品１２の端子１２ａ上に位置する搭載用プリプレグ１４を除去してｖｉａ開口２０を形成すると共に、ＷＣＳＰ１０の端子１０ａ及びチップ部品１２の端子１２ａを露出する。
次に、ｖｉａ開口２０を含む搭載用プリプレグ１４の表面上にメッキ処理などにより導電層を形成する。続いて、この導電層上にフォトレジストを形成し、このフォトレジストを所定の形状に露光、現像し、このフォトレジストをマスクとして導電層をパターニングする。その後、フォトレジストを除去する。その結果、所定の形状にパターニングされた配線層２２を得る。この配線層２２の一端はＷＣＳＰ１０の端子１０ａ及びチップ部品１２の端子１２ａ上に位置しており、他端はＷＣＳＰ１０及びチップ部品１２上から離れた搭載用プリプレグ１４の表面上に位置する。即ち、配線層２２は各電子部品の端子から搭載用プリプレグ１４上へと延在している。配線層２２の他端は、後述するハンダボール２４が形成されるランド部２２ａである。
次に、表面保護層となるソルダーレジスト膜２６を搭載用プリプレグ１４上全面に形成する。その後、搭載用プリプレグ１４上にフォトレジストを形成する。次に、このフォトレジストを露光、現像し、このフォトレジストをマスクとして、配線層２２のランド部２２ａ（他端）上に位置するソルダーレジスト膜２６をエッチング除去し、開口部２８を形成する。そして、この開口部２８内にハンダボール２４を設ける。
以上は、単層のビルドアップ工法の場合であり、多層構造が必要な場合、プリプレグ積層、ｖｉａ開口形成、配線層形成を繰り返し施せばよい。なお、２層目以降のプリプレグ積層には、シート状部材の積層に代えて液状の感光性材料を用いた塗布形成も適用できる。
このように、本実施形態では、搭載用プリプレグ１４として、感光性の接着シートを用いることで、ｖｉａ開口２０を形成する際に、ホトリソグラフィー法が適用できるため、上記第１及び第２の参考例に比べて、量産性の向上が図れる。
なお、上記何れの参考例及び実施形態でも、外部端子にハンダボール２４を設けた形態を説明したが、通常のドーターボードやマザーボードと同様に、システム内の接続をコネクターやソケットなどで構成してもよい。
上記何れの参考例及び実施形態でも、能動素子を含む電子部品としてＷＣＳＰ１０を内蔵させた形態を説明したが、この種の電子部品としては、複数のＷＣＳＰが積層されたＭＣＰ（Ｍｕｌｔｉ Ｃｈｉｐ Ｐａｋａｇｅ）を初め、ウェハ状態でパッケージされた装置や、ベアの半導体チップ、も適用できる。
上記何れの参考例及び実施形態でも、コンデンサや抵抗などのチップ部品１２として直方体型の部品を用いた形態を説明したが、これに限られず、電子部品としてのチップ部品１２は、単一の面に外部端子があるものであれば適用できる。
上記何れの参考例及び実施形態でも、厚みの異なる２つの電子部品を内蔵する形態を説明したが、これに限られず、内蔵させる電子部品の数、種類は適宜選択することができる。
上記何れの参考例及び実施形態でも、一層配線構造の形態を説明したが、多層配線構造としてもよい。
上記何れの参考例及び実施形態では、絶縁性シートとして搭載用プリプレグ１４や感光性シートを用いた形態を説明したが、これらには、予め鋼箔層が形成されていてもよいし、電子部品が内蔵されていてもよい。
上記何れの参考例及び実施形態においても、限定的に解釈されるものではなく、本発明の要件を満足する範囲内で実現可能であることは、言うまでもない。
第１の実施の形態に係る電子部品内蔵基板の製造方法を示す工程図である。 第２の実施の形態に係る電子部品内蔵基板の製造方法を示す工程図である。
符号の説明
１０ ＷＣＳＰ（電子部品）
１２ チップ部品（電子部品）
１４ 搭載用プリプレグ（第１絶縁シート）
１６ 埋め込み用プリプレグ（第２絶縁シート）
１８ プリプレグ
２０ 開口
２２ 配線層
２４ ハンダボール
２６ 封止樹脂

Claims (6)

  1. 主表面に端子部を有し第１の厚さを有する第１電子部品を準備する工程と、
    主表面に端子部を有し第１の厚さよりも厚い第２の厚さを有する第２電子部品を準備する工程と、
    感光性シートである第１絶縁性シートを準備する工程と、
    前記端子部が前記第１絶縁性シートに向き合うよう、前記第１及び第２電子部品を前記第１絶縁性シート上に搭載する工程と、
    前記第１及び第２電子部品の端子部の表面が露出するよう、前記第１絶縁性シートに開口部を形成する工程と、
    前記第１及び第２電子部品の端子部から前記第１絶縁性シート上部に延在する導電部材を形成する工程と、
    前記導電部材の一部を露出する表面保護層を前記第１絶縁シート上及び前記導電部材上に形成する工程と、
    露出した前記導電部材上に外部端子を形成する工程と、
    を有することを特徴とする電子部品内蔵基板の製造方法。
  2. 前記第１絶縁性シート上に搭載された第１及び第２電子部品を、第２絶縁性シートに埋め込む工程を有することを特徴とする請求項１に記載の電子部品内蔵基板の製造方法。
  3. 前記第１絶縁性シート上に搭載された第１及び第２電子部品を、樹脂封止する工程を有することを特徴とする請求項１に記載の電子部品内蔵基板の製造方法。
  4. 主表面に端子部を有し、第１の厚さを有する第１電子部品を準備する工程と、
    主表面に端子部を有し、前記第１の厚さよりも厚い第２の厚さを有する第２電子部品を準備する工程と、
    感光性シートである第１絶縁性シートを準備する工程と、
    前記端子部が前記第１絶縁性シートに向き合うよう、前記第１及び第２電子部品を前記第１絶縁性シート上に搭載する工程と、
    前記第１絶縁性シートに直接、露光・現像を施して、前記第１及び第２電子部品の前記端子部の表面が露出するよう、前記第１絶縁性シートに開口部を形成する工程と、
    前記第１及び第２電子部品の前記端子部から前記第１絶縁性シート上部に延在する配線層を形成する工程と、
    前記配線層の一部を露出する表面保護層を前記第１絶縁シート上及び前記配線層上に形成する工程と、
    露出した前記配線層上に外部端子を形成する工程と、
    前記第１及び第２電子部品を樹脂で覆う工程と、
    を有することを特徴とする電子部品内蔵基板の製造方法。
  5. 前記第１及び第２電子部品を樹脂で覆う工程は、第２絶縁性シートを準備する工程と、前記第２絶縁性シートを前記第１及び第２電子部品に押圧し、前記第２絶縁性シート内に前記第１及び第２電子部品を埋め込む工程と、を有することを特徴とする請求項４に記載の電子部品内蔵基板の製造方法。
  6. 前記第１及び第２電子部品を樹脂で覆う工程は、
    前記第１及び第２電子部品上に液状樹脂を滴下する工程を含むことを特徴とする請求項４に記載の電子部品内蔵基板の製造方法。
JP2003330072A 2003-09-22 2003-09-22 電子部品内蔵基板の製造方法 Expired - Fee Related JP4362056B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003330072A JP4362056B2 (ja) 2003-09-22 2003-09-22 電子部品内蔵基板の製造方法
US10/742,749 US7049224B2 (en) 2003-09-22 2003-12-23 Manufacturing method of electronic components embedded substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003330072A JP4362056B2 (ja) 2003-09-22 2003-09-22 電子部品内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JP2005101075A JP2005101075A (ja) 2005-04-14
JP4362056B2 true JP4362056B2 (ja) 2009-11-11

Family

ID=34308892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003330072A Expired - Fee Related JP4362056B2 (ja) 2003-09-22 2003-09-22 電子部品内蔵基板の製造方法

Country Status (2)

Country Link
US (1) US7049224B2 (ja)
JP (1) JP4362056B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485489B2 (en) * 2002-06-19 2009-02-03 Bjoersell Sten Electronics circuit manufacture
WO2004091305A1 (en) 2003-04-11 2004-10-28 Cargill, Incorporated Pellet systems for preparing beverages
KR101475080B1 (ko) * 2008-07-16 2014-12-23 삼성전자주식회사 인쇄회로 기판 조립체 및 그 제조 방법
WO2012005394A1 (en) * 2010-07-09 2012-01-12 Lg Innotek Co., Ltd. Printed circuit board and method of manufacturing the same
US20160218092A1 (en) * 2015-01-27 2016-07-28 Mediatek Inc. Chip package with embedded passive device
JP2017199702A (ja) * 2016-04-25 2017-11-02 京セラ株式会社 半導体素子内蔵基板およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100237328B1 (ko) * 1997-02-26 2000-01-15 김규현 반도체 패키지의 구조 및 제조방법
JP2002110714A (ja) 2000-10-02 2002-04-12 Sony Corp チップ集積ボード及びその製造方法、チップ状電子部品及びその製造方法、電子機器及びその製造方法
JP2002290006A (ja) 2001-03-27 2002-10-04 Ibiden Co Ltd 部品内蔵基板の製造方法
CN1577819A (zh) * 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法

Also Published As

Publication number Publication date
US20050064704A1 (en) 2005-03-24
JP2005101075A (ja) 2005-04-14
US7049224B2 (en) 2006-05-23

Similar Documents

Publication Publication Date Title
RU2327311C2 (ru) Способ встраивания компонента в основание
US7849591B2 (en) Method of manufacturing a printed wiring board
TW201903981A (zh) 元件內埋式封裝載板及其製作方法
JP5289832B2 (ja) 半導体装置および半導体装置の製造方法
EP1317773A2 (en) Direct build-up layer on an encapsulated die package having a moisture barrier structure
JP2002093957A (ja) 電子回路装置およびその製造方法
JP7064349B2 (ja) 配線基板及びその製造方法
JP2006278929A (ja) フレキシブル回路基板の製造方法
US7678612B2 (en) Method of manufacturing semiconductor device
KR101438915B1 (ko) 인쇄회로기판 및 그의 제조 방법
US20170033036A1 (en) Printed wiring board, semiconductor package, and method for manufacturing printed wiring board
JP7046639B2 (ja) 配線基板及びその製造方法
KR20170067472A (ko) 인쇄회로기판 및 이를 구비한 전자소자 패키지
US20060071343A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP5302920B2 (ja) 多層配線基板の製造方法
JP4362056B2 (ja) 電子部品内蔵基板の製造方法
JP2009289790A (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
KR101326999B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2009260165A (ja) 半導体装置
US8053281B2 (en) Method of forming a wafer level package
JP2007123578A (ja) 半導体装置及びその製造方法
JP2014220402A (ja) 半導体パッケージ基板の製造方法
JP2007134569A (ja) 電子部品内蔵基板及びその製造方法
JP2005026470A (ja) 部品内蔵モジュールおよびその製造方法
KR102419893B1 (ko) 보호 부재를 가지는 인쇄 회로 기판 및 이를 포함하는 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070424

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090107

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090202

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090716

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090814

R150 Certificate of patent or registration of utility model

Ref document number: 4362056

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees