KR20170067472A

KR20170067472A - 인쇄회로기판 및 이를 구비한 전자소자 패키지

Info

Publication number: KR20170067472A
Application number: KR1020150174180A
Authority: KR
Inventors: 김예정; 이재언; 최재훈; 백용호; 김상근
Original assignee: 삼성전기주식회사
Priority date: 2015-12-08
Filing date: 2015-12-08
Publication date: 2017-06-16
Also published as: KR102469199B1

Abstract

본 발명의 일 실시예에 따른 인쇄회로기판은, 제1 절연층, 제1 절연층에 형성된 제1 회로패턴, 제1 절연층의 일면에 적층되고 제1 절연층의 일부를 노출시키는 캐비티(Cavity)가 형성된 제2 절연층, 제1 절연층의 일면에 적층되며 일측이 제1 절연층과 제2 절연층 사이에 개재되고 타측이 캐비티를 통하여 노출되는 중간 절연층 및 중간 절연층 상에 형성된 금속패턴을 포함한다.

Description

인쇄회로기판 및 이를 구비한 전자소자 패키지{Printed circuit board and electronic component package having the same}

본 발명은 인쇄회로기판 및 이를 구비한 전자소자 패키지에 관한 것이다.

휴대폰을 비롯한 IT 분야의 전자기기들이 경박 단소화 되면서 이에 대한 기술적 요구에 부응하여 IC, 능동소자 또는 수동소자 등의 전자부품들이 기판 내에 삽입되는 기술이 요구되고 있으며, 최근에는 다양한 방식으로 기판 내에 부품이 내장되는 기술이 개발되고 있다.

기판 내에 다양한 부품을 삽입하기 위하여 깊은 캐비티(Cavity)를 형성하고 이에 따라 캐비티 가공 깊이를 정밀하게 조절하는 기술이 요구되고 있다.

미국 등록특허 제7886433호

본 발명은 캐비티 형성과정에서 캐비티 가공 깊이를 정밀하게 조절할 수 있는 인쇄회로기판 및 이를 구비한 전자소자 패키지를 제공하는 것이다.

본 발명의 일 실시예에 따른 인쇄회로기판은, 제1 절연층, 상기 제1 절연층에 형성된 제1 회로패턴, 상기 제1 절연층의 일면에 적층되고 상기 제1 절연층의 일부를 노출시키는 캐비티(Cavity)가 형성된 제2 절연층, 상기 제1 절연층의 일면에 적층되며, 일측이 상기 제1 절연층과 상기 제2 절연층 사이에 개재되고 타측이 상기 캐비티를 통하여 노출되는 중간 절연층 및 상기 중간 절연층 상에 형성된 금속패턴을 포함한다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면.
도 2 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 설명하는 도면.

본 발명에 따른 인쇄회로기판 및 그 제조방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

또한, 이하 사용되는 제1, 제2 등과 같은 용어는 동일 또는 상응하는 구성 요소들을 구별하기 위한 식별 기호에 불과하며, 동일 또는 상응하는 구성 요소들이 제1, 제2 등의 용어에 의하여 한정되는 것은 아니다.

또한, 결합이라 함은, 각 구성 요소 간의 접촉 관계에 있어, 각 구성 요소 간에 물리적으로 직접 접촉되는 경우만을 뜻하는 것이 아니라, 다른 구성이 각 구성 요소 사이에 개재되어, 그 다른 구성에 구성 요소가 각각 접촉되어 있는 경우까지 포괄하는 개념으로 사용하도록 한다.

도 1은 본 발명의 일 실시예에 따른 인쇄회로기판을 나타낸 도면이다. 도 1을 참조하면, 본 발명의 일 실시예에 따른 인쇄회로기판은, 제1 절연층(10), 제1 회로패턴(20), 제2 절연층(30), 중간 절연층(50) 및 금속패턴(60)을 포함한다.

제1 절연층(10)은 후술할 제1 회로패턴(20)을 전기적으로 절연시킨다. 제1 절연층(10)은 수지재일 수 있다. 제1 절연층(10)은 에폭시 수지와 같은 열경화성 수지, 폴리이미드(PI)와 같은 열가소성 수지를 포함할 수 있으며 프리프레그(PPG)나 빌드업 필름(build-up film)으로 형성될 수 있다.

제1 회로패턴(20)은 제1 절연층(10)에 형성된다. 제1 회로패턴(20)은 구리 등의 금속으로 형성되며, 제1 절연층(10)의 일면, 타면 또는 내부에도 형성될 수 있다. 예를 들면, 제1 회로패턴(20)은 후술할 제2 절연층(30)이 적층될 제1 절연층(10)의 일면에 형성될 수 있다. 제1 회로패턴(20)은 후술할 캐비티에 실장되는 전자소자(5)와 접속이 되도록, 캐비티(C) 내부에 배치된 접속패드(25)를 포함할 수 있다.

제2 절연층(30)은 캐비티(C)를 형성할 수 있도록 제1 절연층(10)의 일면에 적층된다. 제2 절연층(30)에는 제2 절연층(30)을 관통하는 구조의 캐비티(Cavity, C)가 형성되고, 캐비티(C)를 통하여 제1 절연층(10)의 일면이 노출될 수 있다. 제2 절연층(30)은 제1 절연층(10)과 유사하거나 같은 재질로 이루어질 수 있다.

중간 절연층(50)은 캐비티의 내벽 아래에 배치되어 후술하는 금속패턴(60)을 위에 안착시킨다. 예를 들면, 중간 절연층(50)의 한 쪽이 제1 절연층(10)과 제2 절연층(30) 사이에 개재되고, 다른 쪽이 캐비티의 내부로 연장되어 캐비티(C)를 통하여 노출될 수 있다. 후술할 금속패턴(60)은 중간 절연층(50)과 제2 절연층(30) 사이에 개재되어 중간 절연층(50) 상에 금속패턴(60)이안착된 구조가 형성될 수 있다. 중간 절연층(50)은 박막의 절연성 재질로 형성될 수 있다. 예를 들면, 솔더 레지스트를 제1 절연층(10)에서 캐비티의 경계가 될 영역에 도포하여 솔더 레지스트층을 형성하고 이를 중간 절연층(50)으로 이용할 수도 있다.

또한, 캐비티(C)에 배치되는 전자소자(5)가 제1 회로패턴(20)과 전기적으로 접속될 수 있도록, 중간 절연층(50)은 적어도 하나의 접속패드(25)를 노출시킬 수 있다. 예를 들면, 중간 절연층(50)은 캐비티 내벽(35) 주위에만 형성되고, 캐비티(C)의 가운데 부분에는 중간 절연층(50)이 형성되지 않을 수 있다. 그리고, 캐비티(C)의 가운데 부분에는 접속패드(25)가 배치되어 전자소자(5)와 연결될 수 있다.

금속패턴(60)은 캐비티 가공 시에 가공을 멈추는 기준점이 되는 역할을 한다. 금속패턴(60)은 임시적으로 캐비티 내벽(35)에서 돌출되는 구조로 형성되고, 캐비티 가공 후에는 캐비티 내벽(35)을 기준으로 절단될 수 있다. 금속패턴(60)은 캐비티 내벽(35)에서 돌출되는 구조로 중간 절연층(50) 상에 형성되어서, 캐비티 가공이 캐비티의 바닥 영역을 손상하기 이전에 가공을 멈추게 할 수 있다. 도 8을 참조하여 예를 들면, 레이저 가공을 통하여 제2 절연층(30)에 캐비티를 형성할 수 있고, 금속패턴(60)은 레이저 스토퍼 역할을 할 수 있다. 캐비티 내벽(35)의 아래 쪽에 돌출된 구조로 형성된 금속패턴(60)에 도달한 레이저는 금속패턴(60)을 관통하지 못하므로 더 이상 아래로 레이저 가공은 진행되지 않는다. 따라서, 캐비티 가공 시에 금속패턴(60)을 이용하여 정밀한 캐비티 가공의 깊이 조절이 가능하다.

금속패턴(60)은 제1 절연층(10)의 일면에 형성된 제1 회로패턴(20)을 침범하지 않도록, 중간 절연층(50)에 의해 제1 회로패턴(20)과 분리될 수 있다. 예를 들면, 캐비티 영역의 경계에 제1 회로패턴(20)의 일부가 형성된 경우, 중간 절연층(50)으로 제1 회로패턴(20)을 커버한 후에 중간 절연층(50) 상에 금속패턴(60)을 형성할 수 있다. 구체적으로, 도 1에 나타난 바와 같이, 중간 절연층(50)은 캐비티의 내부와 캐비티 내벽(35)에 인접하여 배치된 제1 회로패턴(20)을 커버할 수 있다. 금속패턴(60)은 중간 절연층(50)에 의하여 제1 회로패턴(20)과 상하 공간적으로 분리되므로 금속패턴(60)의 형성으로 인한 제1 회로패턴(20)의 설계가 제약되는 문제를 방지할 수 있다. 또한, 제2 절연층(30)의 내부 또는 외부면에 제2 회로패턴(40)이 형성되는 경우에는 금속패턴(60)은 제1 회로패턴(20)과 제2 회로패턴(40) 사이에 배치되어서, 제1 회로패턴(20)뿐만 아니라 제2 회로패턴(40)에도 영향을 미치지 않도록 할 수 있다. 다시 말해, 복수의 회로층이 있을 때, 회로층 사이 공간에 금속패턴(60)을 형성하여 회로층들과의 중첩을 피할 수 있다.

금속패턴(60)은 도금 등의 과정을 통하여 형성될 수 있으며, 금속패턴(60)은 중간 절연층(50)에 의해 제1 절연층(10)에 형성된 제1 회로패턴(20)과 전기적으로 절연될 수 있다. 금속패턴(60)은 임시적으로 형성된 후에 캐비티 가공 후에 캐비티 내벽(35)을 기준으로 절단될 수 있다. 다시 말해, 캐비티의 내벽에서 돌출된 금속패턴(60)은 에칭 등의 방법으로 캐비티 내벽(35)을 경계로 제거되어 캐비티 공간을 최대화할 수 있다.

한편, 본 발명의 일 실시예에 따른 인쇄회로기판에는 반도체와 같은 전자소자(5)가 실장되어 전자소자 패키지를 구성할 수 있다. 캐비티 내부에 실장된 전자소자(5)는 캐비티 내부에 형성된 접속패드(25)와 연결되어 인쇄회로기판의 회로와 연결될 수 있다.

도 2 내지 도 10은 본 발명의 일 실시예에 따른 인쇄회로기판의 제조방법을 설명하는 도면이다.

도 2를 참조하면, 제1 회로패턴(20) 및 제1 절연층(10)을 구비한 베이스 기판이 준비할 수 있다. 이 때, 캐리어 기판(100)을 부착하여 추후 공정에서 베이스 기판을 지지할 수 있다.

도 3 및 도 4에 나타난 바와 같이, 준비된 베이스 기판에 캐비티 영역의 경계를 맞추어 솔더 레지스트를 도포하여 중간 절연층(50)을 형성하고, 중간 절연층(50) 위에 가공의 멈춤 기준이 될 금속패턴(60)을 도금 등의 공정으로 형성할 수 있다.

도 5를 참조하면, 캐비티의 바닥에는 접착력이 낮은 물질로 채우거나 접착력이 낮은 테이프를 부착하여 이형층(110)을 형성할 수 있다. 이형층(110)은 금속패턴(60)의 상면 높이 또는 그 보다 높게 형성될 수 있다.

도 6 및 도 7을 참조하면, 중간 절연층(50), 금속패턴(60) 및 이형층(110)이 적층된 베이스 기판에 제2 절연층(30) 및 제2 회로패턴(40)을 형성할 수 있다. 그리고, 임시로 부착한 캐리어 기판(100)은 제거하고 외부 회로패턴을 보호하는 솔더 레지스트층을 추가로 형성할 수 있다.

도 8을 참조하면, 레이저 가공을 통하여 캐비티 영역을 절개할 수 있다. 이 때, 금속패턴 (60)은 레이저 가공을 멈추는 위치를 결정하는 역할을 한다. 레이저는 금속재질의 금속패턴(60)을절단하지 못하고 가공은 금속패턴(60)이 위치한 지점에서 멈추게 된다.

도 9 및 도 10을 참조하면, 절개된 캐비티 영역은 금속패턴(60)의 상면 높이까지 캐비티(C)의 바닥에 채워진 이형층(110)에 의해 쉽게 분리될 수 있다. 남은 이형층(110)은 접착력이 약하여 쉽게 분리될 수 있다.

다음으로, 캐비티 내벽(35)에서 돌출되어 잔존하는 금속패턴(60)은 선택적으로 제거될 수 있다. 전자소자가 중첩되지 않을 경우 남겨 놓을 수도 있으며, 캐비티의 최대 공간을 확보하기 위하여 에칭 등의 다양한 가공법으로 돌출된 부분이 제거될 수 있다.

이상, 본 발명의 일 실시예에 대하여 설명하였으나, 해당 기술 분야에서 통상의 지식을 가진 자라면 특허청구범위에 기재된 본 발명의 사상으로부터 벗어나지 않는 범위 내에서, 구성 요소의 부가, 변경, 삭제 또는 추가 등에 의해 본 발명을 다양하게 수정 및 변경시킬 수 있을 것이며, 이 또한 본 발명의 권리범위 내에 포함된다고 할 것이다.

5: 전자소자
10: 제1 절연층
20: 제1 회로패턴
25: 접속패드
30: 제2 절연층
35: 캐비티 내벽
40: 제2 회로패턴
50: 중간 절연층
60: 금속패턴

Claims

제1 절연층;
상기 제1 절연층에 형성된 제1 회로패턴;
상기 제1 절연층의 일면에 적층되고, 상기 제1 절연층의 일부를 노출시키는 캐비티(Cavity)가 형성된 제2 절연층;
상기 제1 절연층의 일면에 적층되며, 일측이 상기 제1 절연층과 상기 제2 절연층 사이에 개재되고 타측이 상기 캐비티를 통하여 노출되는 중간 절연층; 및
상기 중간 절연층 상에 형성된 금속패턴을 포함하는 인쇄회로기판.
제1항에 있어서,
상기 금속패턴은 상기 제1 회로패턴과 전기적으로 절연된 인쇄회로기판.
제2항에 있어서,
상기 금속패턴은 상기 중간 절연층과 상기 제2 절연층 사이에 개재되는 인쇄회로기판.
제1항에 있어서,
상기 제1 회로패턴은 상기 제1 절연층의 일면에 형성되고,
상기 중간 절연층은 상기 제1 회로패턴을 커버하는 인쇄회로기판.
제4항에 있어서,
상기 중간 절연층은 상기 캐비티의 내부 및 상기 캐비티 내벽에 인접하여 배치된 상기 제1 회로패턴을 커버하는 인쇄회로기판.
제1항에 있어서,
상기 금속패턴은 상기 캐비티의 내벽을 기준으로 절단된 인쇄회로기판.
제1항에 있어서,
상기 제2 절연층에 형성된 제2 회로패턴을 더 포함하고,
상기 금속패턴은 상기 제1 회로패턴과 상기 제2 회로패턴 사이에 배치된 인쇄회로기판.
제1항에 있어서,
상기 중간 절연층은 절연성 재질의 박막인 인쇄회로기판.
제8항에 있어서,
상기 중간 절연층은 솔더 레지스트층을 포함하는 인쇄회로기판.
제1항에 있어서,
상기 제1 회로패턴은 상기 캐비티 내부에 배치된 접속패드를 포함하는 인쇄회로기판.
제10항에 있어서,
상기 중간 절연층은 적어도 하나의 상기 접속패드를 노출시키는 인쇄회로기판.
제1항 내지 제11항 중 어느 한 항에 따른 인쇄회로기판; 및
상기 캐비티 내부에 실장되는 전자소자를 포함하는 전자소자 패키지.