CN107210269A - 利用应变重分布层的可拉伸电子器件制造方法 - Google Patents

利用应变重分布层的可拉伸电子器件制造方法 Download PDF

Info

Publication number
CN107210269A
CN107210269A CN201580075836.0A CN201580075836A CN107210269A CN 107210269 A CN107210269 A CN 107210269A CN 201580075836 A CN201580075836 A CN 201580075836A CN 107210269 A CN107210269 A CN 107210269A
Authority
CN
China
Prior art keywords
redistribution layer
semiconductor element
modulus
strain
elasticity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201580075836.0A
Other languages
English (en)
Other versions
CN107210269B (zh
Inventor
R·C·迪亚斯
T·N·安徳留先科夫
M·J·科布林斯基
A·阿列克索夫
D·W·斯坦斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN107210269A publication Critical patent/CN107210269A/zh
Application granted granted Critical
Publication of CN107210269B publication Critical patent/CN107210269B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/069—Polyurethane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0715—Polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明的实施例包括一种微电子器件以及用于形成微电子器件的方法。在实施例中，微电子器件包括半导体管芯，该半导体管芯具有一个或多个管芯接触部，该一个或多个管芯接触部均通过导电迹线电耦合到接触焊盘。半导体管芯具有第一弹性模量。微电子器件还可以包括位于半导体管芯和导电迹线上方的封装层。封装层可以具有小于第一弹性模量的第二弹性模量。微电子器件还可以包括位于封装层内的第一应变重分布层。第一应变重分布层具有覆盖导电迹线的一部分和半导体管芯的覆盖区。应变重分布层具有小于第一弹性模量且大于第二弹性模量的第三弹性模量。

Description

利用应变重分布层的可拉伸电子器件制造方法
技术领域
本发明的实施例属于半导体结构和工艺领域，具体而言，属于用于将半导体器件封装在可拉伸衬底上的工艺和装置的领域。
背景技术
电子设备越来越多地被包含到可拉伸和/或可穿戴的产品中。诸如医疗传感器、媒体播放器、个人计算机等的应用被集成到诸如衬衫、手表、帽子或任何其它兼容产品之类的材料中。通常，包含到可拉伸和/或可穿戴产品中的电子器件包括连接到可拉伸衬底上的导电迹线的薄硅管芯。
在图1A中例示了示例性的可拉伸器件100。可拉伸器件100包括形成在可拉伸衬底110上的半导体管芯120。可拉伸衬底110具有允许器件拉伸的低弹性模量。例如，用于可拉伸衬底110的适当的材料可以是聚二甲基硅氧烷(PDMS)。可以在半导体管芯120上形成诸如处理器、传感器、存储器器件等的电气部件。半导体管芯120可以附接到可拉伸衬底110的表面或被封装在可拉伸衬底120内。管芯接触部142均电耦合到具有引线键合(wire bond)147的接触焊盘144。互连焊盘144可以通过互连线149耦合到接触焊盘146。由于互连线149通常用脊状材料(例如，铜或其它导电材料堆叠体)形成，所以互连线149可以以曲折图案形成。曲折图案允许互连线149进行拉伸而不断裂，类似于弹簧。
然而，可拉伸器件在周期性拉伸期间易受到损坏，例如在管芯接触部142与互连焊盘144之间的引线键合147的断裂或塑性变形，或者在半导体管芯120与可拉伸衬底110之间的转变处的互连线149中的断裂或塑性变形。在图1B中例示了这种断裂155。图1B是对处于拉伸状态(如箭头F所示)的可拉伸器件100在周期性拉伸过程的一个拉伸周期期间的例示。故障的根本原因是半导体管芯120的高模量与可拉伸衬底110的低模量之间的急剧转变。周期性拉伸期间的累积应变损伤导致互连的断裂155。
附图说明
图1A是包括被封装在可拉伸衬底中的半导体管芯的可拉伸器件的俯视图。
图1B是在器件已经周期性拉伸并且在互连线与引线键合中已经形成多个断裂之后图1A中的可拉伸器件的俯视图。
图2是根据本发明的实施例的包括被封装在可拉伸衬底中的应变重分布层和引线键合半导体管芯的可拉伸器件的俯视图。
图3A是根据本发明的实施例的图2中的可拉伸器件的横截面视图，其中应变重分布层位于半导体管芯上方。
图3B是根据本发明的实施例的图2中的可拉伸器件的横截面视图，其中应变重分布层位于半导体管芯下方。
图3C是根据本发明的实施例的图2中的可拉伸器件的横截面视图，其中第一应变重分布层位于半导体管芯上方，第二应变重分布层位于半导体管芯下方。
图4是根据本发明的实施例的包括被封装在可拉伸衬底中的应变重分布层和倒装芯片半导体管芯的可拉伸器件的俯视图。
图5A是根据本发明的实施例的图4中的可拉伸器件的横截面视图，其中应变重分布层位于半导体管芯上方。
图5B是根据本发明的实施例的图4中的可拉伸器件的横截面视图，其中应变重分布层位于半导体管芯下方。
图5C是根据本发明的实施例的图4中的可拉伸器件的横截面视图，其中第一应变重分布层位于半导体管芯上方，第二应变重分布层位于半导体管芯下方。
图6A是根据本发明的实施例的包括多个穿孔的应变重分布层的平面图。
图6B是根据本发明的实施例的包括多个穿孔和圆齿状边缘的应变重分布层的平面图。
图7A-7D是根据本发明的实施例的可用于形成可拉伸器件的处理操作的横截面视图。
图8是根据本发明的实施例构建的计算设备的示意图。
具体实施方式
本文描述的是包括具有多层的衬底的系统以及沉积并图案化这些层的方法，该多层具有不同成分。在下面的描述中，将使用本领域技术人员通常使用的术语来描述说明性实施方式的各个方面，以将其工作的实质传达给本领域技术人员。然而，对于本领域技术人员显而易见的是，可以仅用所述方面中的一些来实践本发明。出于解释的目的，阐述了具体的数字、材料和配置，以便提供对说明性实施方式的透彻理解。然而，对于本领域技术人员显而易见的是，可以在没有具体细节的情况下实践本发明。在其它情况下，省略或简化了公知的特征，以免使得说明性实施方式难以理解。
将以对于理解本发明最有帮助的方式依次将各个操作描述为多个分立操作，然而，描述的顺序不应被解释为暗示这些操作必须是顺序相关的。特别地，这些操作不需要按照呈现的顺序来执行。
本发明的实施例包括可拉伸器件以及制造这种器件的方法。为了最小化由于归因于周期性拉伸的可拉伸衬底的撕裂或管芯接触部与接触焊盘之间的互连路径的断裂而导致的器件故障的可能性，本发明的实施例包括一个或多个应变重分布层。如上所述，由于周期性拉伸而引起的可拉伸器件的这种故障主要归因于半导体管芯的弹性模量与可拉伸衬底的弹性模量之间的差异。当可拉伸器件拉伸时，在半导体管芯边缘附近的互连中形成高度集中的应力。因此，本发明的实施例利用一个或多个应变重分布层，以便提供从半导体管芯的相对较高模量到可拉伸衬底的相对较低模量的更渐进的转变。应力的重分布降低了该器件在可拉伸器件的拉伸期间因为归因于周期性引发的应力的互连线断裂或可拉伸衬底撕裂而发生故障的可能性。
现在参考图2，根据本发明的实施例，例示了可拉伸器件200的平面图。如图所示，可拉伸器件200形成在可拉伸衬底210上。可拉伸衬底是允许可拉伸器件200拉伸、折曲、弯曲、扭曲等的顺应性材料。可拉伸衬底210的顺应性质可以归因于低模量。例如，可拉伸衬底210的弹性模量可以小于约10MPa。在示例性实施例中，可拉伸衬底210的弹性模量可以在大约100kPa和10MPa之间。作为示例，可拉伸衬底210可以是聚二甲基硅氧烷(PDMS)或聚氨酯。
可拉伸器件200还包括一个或多个半导体管芯220。在所示实施例中，可拉伸器件200包括单个半导体管芯220，然而实施例不限于这种配置。例如，两个或更多个半导体管芯220可以包括在可拉伸器件200中。半导体管芯220包括一个或多个电气器件(未示出)。例如，电气器件可以包括处理器、存储器部件、传感器、微机电系统(MEMS)等中的一个或多个，或其任何组合。在实施例中，半导体管芯220可以是片上系统(SoC)。
半导体管芯220可以是使用体硅或绝缘体上硅亚结构形成的晶体衬底。在其它实施方式中，半导体管芯220可以使用可以与硅组合或不组合的替代材料形成，其包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓、砷化铟镓、锑化镓、或III-V族或IV族材料的其它组合。尽管本文描述了可以形成半导体管芯的材料的几个示例，但是可以用作可以在其之上构造半导体器件的基础的任何材料都落在本发明的范围内。根据实施例，半导体管芯220的模量可以比可拉伸衬底210的模量大大约两个数量级。例如，半导体管芯220的弹性模量可以大于约100GPa。在实施例中，半导体管芯220的弹性模量可以在大约100GPa和120GPa之间。
根据实施例，半导体管芯220是引线键合半导体管芯。引线键合247将管芯接触部242电耦合到互连焊盘244。可拉伸器件200的引线键合结构可以基本上类似于现有技术中已知的那些。例如，管芯接触部242和互连焊盘244可以包括导电的材料堆叠体，该材料例如但不限于粘合促进剂、晶种层、铜、银、金或其合金、以及氧化抑制剂。引线键合247可以是任何常用的导电材料，例如铜、银、金或其合金。虽然在图2中例示了引线键合半导体管芯，但是应当意识到，半导体管芯不限于引线键合，并且其它互连结构(例如，倒装芯片半导体管芯)也在本发明的实施例的范围内。下面更详细地描述对倒装芯片半导体管芯220的使用进一步描述的实施例。
互连焊盘244通过互连线249电耦合到键合焊盘246。根据实施例，互连线249以曲折图案形成，以便允许互连随着可拉伸器件200的拉伸而拉伸。在所示的实施例中，曲折图案是重复的之字形图案，但是也可以使用允许互连线249随着可拉伸器件200的拉伸而拉伸的其它曲折图案。本发明的实施例包括允许互连线249拉伸大约40％或更大而不发生故障(即，完全拉伸的互连线249沿着拉伸维度的长度可以比互连线249的未拉伸长度长大约40％)的曲折图案。另外的实施例包括允许互连线249在大约45％和55％之间拉伸而不发生故障的曲折图案。互连线249可以是用于互连线的任何常用的导电材料。例如，互连线249可以是铜、银、金或其合金。另外的实施例还可以包括是导电材料堆叠体的互连线249，该材料例如但不限于粘合促进剂、晶种层和氧化抑制剂。
本发明的实施例还包括应变重分布层230。应变重分布层230在图2中被示为虚线框，以便允许看到附图的其它细节。应变重分布层230提供从半导体管芯220的高模量到可拉伸衬底210的低模量的可拉伸器件200的模量的渐进转变。因此，可拉伸衬底210与半导体管芯220之间的应变差异被应变重分布层230缓冲，从而减小了半导体管芯220与可拉伸衬底210之间的接合处附近的互连线249、引线键合247和互连焊盘244中的应力。应力的减小降低了在可拉伸器件200的周期性拉伸期间部件会断裂的可能性。
根据实施例，应变重分布层230的模量可以小于半导体管芯220的模量并且大于可拉伸衬底210的模量。在实施例中，应变重分布层230的弹性模量比半导体管芯220的弹性模量小至少一个数量级，并且比可拉伸衬底210的弹性模量大至少一个数量级。例如，应变重分布层230的弹性模量可以在大约100MPa和10GPa之间。作为示例而非限制性地，应变重分布层230可以是聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、味之素增强膜(Ajinomotobuild-up film)(ABF)、晶圆级光致抗蚀剂(WPR)、苯并环丁烯(BCB)等。
除了提供适当的模量以允许半导体管芯220的高模量与可拉伸衬底210的低模量之间的渐进转变之外，应变重分布层230还应该具有与可拉伸衬底210的良好粘合。在可拉伸衬底210和应变重分布层230之间良好的粘合允许应力从可拉伸衬底210转移到应变重分布层230。例如，如果材料之间的粘合差，则应变重分布层230可能破裂或从可拉伸衬底210剥离(delaminate)。在这种情况下，来自可拉伸衬底210的应力不会有效地转移到应变重分布层230，并且丧失了从半导体管芯220的高模量到可拉伸衬底210的低模量的渐进转变。因此，本发明的实施例包括应变重分布层230，其粘附到可拉伸衬底210以使得在可拉伸器件200的周期性拉伸期间在应变重分布层230中基本上不发生破裂。另外的实施例包括应变重分布层230，其粘附到可拉伸衬底210以使得在可拉伸器件200的周期性拉伸期间在应变重分布层230和可拉伸衬底210之间基本上不存在剥离。
应变重分布层230包括覆盖半导体管芯220和至少一部分互连线249的覆盖区(footprint)(即，外周)。根据实施例，应变重分布层230具有在互连线249的部分上方延伸距离L的外部边缘。选择距离L以使得应变重分布层230覆盖互连线249的易受到由于从半导体管芯220的高模量到可拉伸衬底210的低模量的转变而引起的高应变的影响的区域。根据实施例，距离L可以大于约25微米。在具体实施例中，距离L可以在大约50微米和1,000微米之间。
根据实施例，应变重分布层230可以位于半导体管芯220的上方，半导体管芯220的下方，或者半导体管芯220的上方和下方。下面参照图3A-3C更详细地讨论应变重分布层230相对于半导体管芯220的位置。
本发明的实施例包括被封装在可拉伸衬底210内的半导体管芯220，如图3A所示。图3A是图2中的可拉伸器件200沿着线3-3'的横截面视图。根据实施例，可拉伸衬底210被分成上部区域210A和下部区域210B。在实施例中，管芯背侧表面224与可拉伸衬底的上部区域210A的底部表面基本共面。上部区域210A和下部区域210B之间的接合部是用于形成可拉伸器件200的处理操作的残余部分，将在下面更详细地描述。根据实施例，上部区域210A和下部区域210B由相同的材料形成。用相同材料形成两个区域增加了这两个区域之间的粘合，并提供匹配的模量值。然而，应当意识到，本发明的实施例还可以包括可拉伸衬底210，其包括利用与上部区域210A不同的材料形成的下部区域210B。在图3A中，将互连线249例示为不连续的。然而，应当意识到，图3A所示的互连线249的部分在第三维度上连接，并形成将互连焊盘244电耦合到接触焊盘246的连续曲折图案。
如图3A所示的实施例所示，应变重分布层230位于半导体管芯220的上方。应变重分布层230嵌入在可拉伸衬底210的上部部分210A内。应变重分布层230嵌入在可拉伸衬底210内增大了两层之间的粘合，因为应变重分布层230的底部表面231和顶部表面232都与可拉伸衬底210接触。因此，来自可拉伸衬底210的应力能够更有效地转移到应变重分布层230中。
根据实施例，应变重分布层230与半导体管芯220的顶部表面222间隔开距离H。可以将距离H选择为向可拉伸器件200提供期望的应变重分布效果。例如，随着H增大，较少的应力被转移到应变重分布层230。在实施例中，距离H足够大以允许应变重分布层230位于引线键合247的上方。在实施例中，可以选择H以使得应变重分布层230的顶部表面232与可拉伸衬底的上部部分210A的顶部表面212基本共面。
应变重分布层230的刚度也可以通过改变应变重分布层230的厚度T来调节。随着厚度T增大，应变重分布层230的刚度增加。增加应变重分布层230的刚度允许将更多的应力转移到应变重分布层230。例如，厚度T可以在约5微米与50微米之间。在具体实施例中，厚度T可以在20微米和30微米之间。重分布层230的最小厚度T可以通过用于形成应变重分布层230的处理操作来控制。例如，当利用旋涂工艺来形成应变重分布层230时，最小厚度可以为约5微米，而当利用层压工艺来形成应变重分布层230时，最小厚度可以为约10微米。
在另外的实施例中，应变重分布层230可以是多个层(未示出)。在实施例中，多个层可以具有不同的模量。例如，应变重分布层230中的每一层的模量可以是渐变的，以使得应变重分布层230最靠近半导体管芯220的第一层比应变重分布层230最远离半导体管芯220的第二层具有更高的模量。根据另外的实施例，应变重分布层230可以是具有渐变成分的单个层。例如，应变重分布层230的底部表面231可以具有第一成分，该第一成分产生的模量大于应变重分布层230的顶部表面232处由第二成分产生的模量。
现在参考图3B，例示了根据本发明的另一实施例的可拉伸器件201的横截面视图。除了应变重分布层230的位置以外，可拉伸器件201基本类似于图2A和图2B所示的可拉伸器件200。如图所示，应变重分布层230被封装在可拉伸衬底的下部部分210B内并位于半导体管芯220的下方。应变重分布层230可以与半导体管芯220的底部表面224间隔开距离H。可以选择距离H以向可拉伸器件201提供期望的应变重分布效果。例如，随着H增大，较少的应力被转移到应变重分布层230。在实施例中，距离H可以基本上为0微米(即，应变重分布层230的顶部表面232与半导体管芯220的底部表面224接触)。在另外的实施例中，可以选择H，以使得应变重分布层230的底部表面231与可拉伸衬底的下部部分210B的底部表面211基本上共面。
现在参考图3C，例示了根据本发明另一实施例的可拉伸器件202的横截面视图。除了在半导体管芯220上方存在第一应变重分布层230A并且在半导体管芯220下方存在第二应变重分布层230B以外，可拉伸器件202基本类似于图3A所示的可拉伸器件200。包括两个应变重分布层230A和230B允许增加可以从可拉伸衬底210转移的应力的量。
在所示实施例中，第一应变重分布层230A与半导体管芯220的顶部表面间隔开距离HA。可以选择距离HA，以使得其在可拉伸器件202中提供期望量的应变减小。例如，可以选择距离HA，以使得第一应变重分布层230A在引线键合247的顶部表面上方。也可以选择距离HA，以使得第一应变重分布层230A的顶部表面232A与可拉伸衬底的上部部分210A的顶部表面212基本上共面。在所示实施例中，将第二应变重分布层230B定位为使得第二应变重分布层230B的顶部表面232B与半导体管芯220的底部表面221接触。根据实施例，第二应变重分布层230B可以与半导体管芯的底部表面221间隔开距离HB(未示出)。例如，可以选择HB，以使得第二应变重分布层230B的底部表面231B与可拉伸衬底的下部部分210B的底部表面211基本上共面。根据实施例，距离HA和HB可以彼此基本相等。或者，距离HA可以大于或小于距离HB。
根据实施例，第一应变重分布层230A可以在互连线249上方延伸距离LA，第二应变重分布层230B可以在互连线249上方延伸距离LB。在实施例中，距离LA和LB可以彼此相等。或者，距离LA可以小于或大于距离LB。
现在参考图4，例示了根据另一实施例的可拉伸器件400的平面图。除了半导体管芯是倒装芯片管芯而不是引线键合管芯以外，可拉伸器件400基本上类似于图2所示的可拉伸器件200。因此，在半导体管芯420的底部表面上形成管芯接触部(图4中未示出)。简要地参考图5A，沿着图4中的线5-5'的横截面图例示了倒装芯片连接。如图所示，管芯接触部442通过焊料连接445电耦合到互连焊盘444。作为示例，焊料连接可以是受控坍塌芯片连接(C4)凸块。返回到图4，互连线449在半导体管芯420下方延伸，以提供到管芯接触部442下方的互连焊盘444的连接。
如上所述，当可拉伸器件400被拉伸时，互连线的在最大程度应力之下的部分在半导体管芯420与可拉伸衬底410之间的接合处附近。因此，应变重分布层430包括覆盖了半导体管芯420和至少一部分互连线449的覆盖区(即，外周)。根据实施例，应变重分布层430具有从半导体管芯420的边缘延伸出来并且在互连线449的一部分上方延伸距离L的外部边缘。选择距离L，以使得应变重分布层430覆盖互连线449的易受到由于从半导体管芯420的高模量到可拉伸衬底410的低模量的转变而导致的高应力影响的区域。根据实施例，距离L可以大于约25微米。在具体实施例中，距离L可以在大约50微米和1,000微米之间。
根据实施例，应变重分布层430可以位于半导体管芯420的上方，半导体管芯420的下方，或半导体管芯420的上方和下方。下面结合图5A-5C更详细地讨论应变重分布层430相对于半导体管芯420的位置。
本发明的实施例包括被封装在可拉伸衬底410内的半导体管芯420，如图5A所示。图5A是图4中的可拉伸器件400沿线5-5'的横截面视图。除了用倒装芯片半导体管芯420替代引线键合半导体管芯以外，图5A基本上类似于图3A所示的可拉伸器件200。如图5A中例示的实施例所示，应变重分布层430位于半导体管芯420的上方。应变重分布层430嵌入在可拉伸衬底的上部部分410A内。应变重分布层430嵌入在可拉伸衬底410内增大了两层之间的粘合，因为应变重分布层430的底部表面431和顶部表面432都与可拉伸衬底410接触。因此，来自可拉伸衬底410的应力能够更有效地转移到应变重分布层430中。
根据实施例，应变重分布层430与半导体管芯420的顶部表面422间隔开距离H。可以选择距离H，以向可拉伸器件400提供期望的应变重分布效果。例如，随着H增大，较少的应力被转移到应变重分布层430。在实施例中，距离H可以为零(即，可以将应变重分布层430定位为使得应变重分布层430的底部表面431与半导体管芯420的顶部表面422接触)。在实施例中，可以选择H，以使得应变重分布层430的顶部表面432与可拉伸衬底的上部部分410A的顶部表面412基本共面。
现在参考图5B，例示了根据本发明另一实施例的可拉伸器件401的横截面视图。除了应变重分布层430的位置以外，可拉伸器件401基本上类似于图5A所示的可拉伸器件400。如图所示，应变重分布层430被封装在可拉伸衬底的下部部分410B内并位于半导体管芯420下方。应变重分布层430可以与半导体管芯420的底部表面421间隔开距离H。可以选择距离H，以向可拉伸器件401提供期望的应变重分布效果。例如，随着H增大，较少的应力被转移到应变重分布层430。在实施例中，可以选择距离H，以使得应变重分布层430的顶部表面432与互连焊盘444的底部表面和/或互连线449的底部表面接触。在另外的实施例中，可以选择H，以使得应变重分布层430的底部表面431与可拉伸衬底的下部部分410B的底部表面411基本共面。
现在参考图5C，例示了根据本发明另一实施例的可拉伸器件402的横截面视图。除了存在位于半导体管芯420上方的第一应变重分布层430A和位于半导体管芯420下方的第二应变重分布层430B以外，可拉伸器件402基本上类似于图5A所示的可拉伸器件400。包括两个应变重分布层430A和430B允许增大可从可拉伸衬底410转移的应力的量。
在所示实施例中，第一应变重分布层430A与半导体管芯420的顶部表面间隔开距离HA。可以选择距离HA，以使得其在可拉伸器件402中提供期望量的应变减小。在实施例中，距离HA可以为零(即，可以将应变重分布层430定位为使得应变重分布层430的底部表面431与半导体管芯420的顶部表面422接触)。还可以选择距离HA，以使得第一应变重分布层430A的顶部表面432A与可拉伸衬底的上部部分410A的顶部表面412基本共面。在所示实施例中，第二应变重分布层430B与半导体管芯420的底部表面421间隔开距离HB，以使得第二应变重分布层430B的顶部表面432B与互连焊盘444的底部表面和/或互连线449的底部表面接触。在另外的实施例中，可以选择HB，以使得应变重分布层430的底部表面431与可拉伸衬底的下部部分410B的底部表面411基本共面。根据实施例，距离HA和距离HB可以彼此基本相等。或者，距离HA可以大于或小于距离HB。
根据实施例，第一应变重分布层430A可以在互连线449上方延伸距离LA，第二应变重分布层430B可以在互连线449上方延伸距离LB。在实施例中，距离LA和距离LB可以彼此相等。或者，距离LA可以小于或大于距离LB。
本发明的另外的实施例可以利用穿孔应变重分布层，以便提供在半导体管芯的高模量与可拉伸衬底的低模量之间更为渐进的转变。在穿孔应变重分布层中，相对于应变重分布层的中心附近，应变重分布层的有效刚度在应变重分布层的边缘附近可以较低。例如，可以通过在应变重分布层的边缘附近形成与在应变重分布层的中心附近所形成的穿孔(如果有的话)相比较大的穿孔，来减小有效刚度。在平面图6A和6B中例示了根据这种实施例的示例性穿孔应变重分布层。
现在参考图6A，根据本发明的实施例例示了穿孔应变重分布层630。根据所示实施例，穿孔635的形状基本上为圆形。然而，应当意识到，穿孔不必是圆形的。作为示例而非限制性地，穿孔形状还可以包括条形、多边形、V形、长方形或其任何组合。穿孔635从应变重分布层630中去除材料。因此，随着横截面积减小，该层的有效刚度降低。例如，沿着穿孔应变重分布层630的中心附近的线1-1'的横截面积大于沿着穿孔应变重分布层630的边缘附近的线2-2'的横截面积。
本发明的实施例包括降低穿孔应变重分布层630的有效刚度，以使其与可拉伸衬底610的有效刚度相匹配。例如，如果未穿孔应变重分布层的有效刚度比可拉伸衬底610的有效刚度大十倍，那么穿孔应变重分布层630的边缘附近的有效刚度可以比穿孔应变重分布层630的中心附近的有效刚度大约小十倍。另外的实施例包括穿孔应变重分布层630，其在应变重分布层630的边缘附近的有效刚度小于或大于可拉伸衬底610的有效刚度。
除了提供穿孔应变重分布层630的有效刚度的更渐进的降低外，穿孔635还增加了应变重分布层630与可拉伸衬底610之间的粘合。穿孔635增大了可拉伸衬底610接触的应变重分布层630的表面积。此外，穿孔635还可以提供层之间的机械锚定。图6B是根据本发明的另一实施例的包括有圆齿状边缘637的穿孔应变重分布层630的平面图。圆齿状边缘637增大了可拉伸衬底610可以粘附到的应变重分布层630的表面积，并且沿着应变重分布层630的边缘提供了机械锚定点。因此，可以增大两种材料之间的粘合，因此，降低了当周期性地拉伸可拉伸器件时应变重分布层630从可拉伸衬底610剥离或断裂的可能性。
根据本发明的实施例，穿孔应变重分布层630可以用激光图案化工艺来制造。在一个实施例中，可以使用紫外激光图案化工艺来在应变重分布层630中形成穿孔635。在替代实施例中，准分子激光器可以与掩模一起使用，该掩模包括将被转移到应变重分布层630的图案。在这样的实施例中，整个穿孔图案可以在单次曝光中制成。另外的实施例可以结合激光图案化工艺使用卷带工艺(tape and reel process)，以便在基本上连续的过程中产生多个穿孔应变重分布层630。然后可以根据本发明的实施例使用一个或多个穿孔应变重分布层630。
现在参考图7A-7D，提供了一系列横截面图，其例示了可用于形成根据本发明的实施例的可拉伸器件的各个处理操作。图7A是定位在载体衬底770上的引线键合管芯720的横截面图。引线键合半导体管芯720基本上类似于上述那些半导体管芯，并且包括通过引线键合747电耦合到互连焊盘744的管芯接触部742。在实施例中，管芯接触部742和互连焊盘744可以包括导电的材料堆叠体，例如但不限于粘合促进剂、晶种层、铜、银、金或其合金、以及氧化抑制剂。引线键合747可以是任何常用的导电材料，例如铜、银、金或其合金。
互连线749可以将互连焊盘744电耦合到接触焊盘746。互连线749可以是用于互连线的任何常用的导电材料。例如，互连线749可以是铜、银、金或其合金。另外的实施例还可以包括是导电的材料堆叠体的互连线749，该材料例如但不限于粘合促进剂、晶种层和氧化抑制剂。作为示例，可以用本领域公知的典型互连形成工艺来形成互连焊盘744、互连线749和接触焊盘746，该互连形成工艺例如是镶嵌工艺、印刷等。
此后，可以在载体衬底770上方形成可拉伸衬底层710的第一部分，如图7B所示。在实施例中，可拉伸衬底710A的第一部分可以封装半导体管芯720、引线键合747、互连焊盘744、互连线749和接触焊盘746。可以将可拉伸衬底710A的第一部分形成为使得可拉伸衬底710的第一部分的顶部表面712高于半导体管芯720的顶部表面722高度H。在实施例中，可拉伸衬底可以用浇注工艺形成。例如，前驱液体可以被浇注在晶圆载体770上方并且然后聚合并交联，以形成可拉伸衬底710A。根据本发明的实施例，然后可以将应变重分布层730放置在可拉伸衬底710A的第一部分的顶部表面上。根据一些实施例，可拉伸衬底710A的第二部分可以形成在可拉伸衬底710A的第一部分的顶部表面上方，并且封装应变重分布层730，如图7C所示。
可以在可拉伸衬底710A的形成完成之后去除晶圆载体770。作为示例，可以用剥离工艺、蚀刻工艺或本领域公知的任何其它工艺来去除晶圆载体770。
在去除晶圆载体之后，形成可拉伸衬底的下部部分710B。如图7D所示，可以将第二应变重分布层730B放置为与半导体管芯720的底部表面721接触。此后，可拉伸衬底710B的底部部分可以形成在第二应变重分布层730B上方并在器件的其余部分上方。根据另一实施例，可拉伸衬底710B的底部部分的第一部分可以在将第二应变重分布层730B放置在半导体管芯上方之前形成。在这样的实施例中，应变重分布层730B可以与半导体管芯710的底部表面间隔开。
应当意识到，上面针对图7A-7D描述的处理操作在本质上是示例性的，本发明的实施例不限于利用引线键合半导体管芯实施该过程。例如，也可以使用基本类似的过程来形成包括倒装芯片半导体管芯的可拉伸器件。
图8例示了根据本发明的一个实施例的计算设备800。作为示例，可拉伸器件(例如，本文所描述的那些可拉伸器件)可以包括计算设备800的附加部件，或者包含在计算设备800中。计算设备800可以包括多个部件。在一个实施例中，这些部件附接到一个或多个母板。在替代实施例中，这些部件被制造在单个片上系统(SoC)管芯上而不是母板上。计算设备800中的部件包括但不限于集成电路管芯802和至少一个通信芯片808。在一些实施方式中，通信芯片808被制造为集成电路管芯802的一部分。集成电路管芯802可以包括CPU 804以及通常用作高速缓存存储器的管芯上存储器806，其可由诸如嵌入式DRAM(eDRAM)或自旋转移矩存储器(STTM或STTM-RAM)之类的技术来提供。
计算设备800可以包括可以或可以不物理耦合和电耦合到母板或者被制造在SoC管芯内的其它部件。这些其它部件包括但不限于易失性存储器810(例如，DRAM)、非易失性存储器812(例如，ROM或闪存)、图形处理单元814(GPU)、数字信号处理器816、密码处理器842(在硬件内执行加密算法的专用处理器)、芯片组820、天线822、显示器或触摸屏显示器824、触摸屏控制器826、电池828或其它电源、功率放大器(未示出)、全球定位系统(GPS)设备828、罗盘830、运动协处理器或传感器832(其可以包括加速度计、陀螺仪和罗盘)、扬声器834、相机836、用户输入设备838(例如，键盘、鼠标、记录笔(stylus)和触摸板)和大容量储存设备840(例如，硬盘驱动器、光盘(CD)、数字通用盘(DVD)等)。
通信芯片808实现了无线通信，以将数据传送到计算设备800并传送来自计算设备800的数据。术语“无线”及其派生词可以用于描述可以通过非固态介质借助使用调制电磁辐射来传送数据的电路、设备、系统、方法、技术、通信信道等。该术语并非暗示相关联的设备不包含任何引线，尽管在一些实施例中它们可以不包含。通信芯片808可以实施多个无线标准或协议中的任意一个，包括但不限于，Wi-Fi(IEEE 802.11族)、WiMAX(IEEE 802.16族)、IEEE 802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其派生物、以及被指定为3G、4G、5G即更高的任何其它无线协议。计算设备800可以包括多个通信芯片808。例如，第一通信芯片808可以专用于近距离无线通信，例如Wi-Fi和蓝牙，第二通信芯片808可以专用于远距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备800的处理器804包括一个或多个器件，例如根据本发明的实施例的耦合到一个或多个互连线的晶体管，该互连线形成在互连结构中，该互连结构包括通过互连层中的预先图案化的特征形成的过孔。术语“处理器”可以指代任何器件或器件的部分，该器件处理来自寄存器和/或存储器的电子数据以将该电子数据转换为可以存储在寄存器和/或存储器中的其它电子数据。
通信芯片808也可以包括一个或多个器件，例如根据本发明的实施例的耦合到一个或多个互连线的晶体管，该互连线形成在互连结构中，该互连结构包括通过互连层中的预先图案化的特征形成的过孔。
在另外的实施例中，容纳在计算设备800内的另一部件可以包含一个或多个器件，例如根据本发明的实施例的耦合到一个或多个互连线的晶体管，该互连线形成在互连结构中，该互连结构包括通过互连层中的预先图案化的特征形成的过孔。
在各个实施例中，计算设备800可以是膝上型计算机、上网本计算机、笔记本计算机、超级本计算机、智能电话、平板计算机、个人数字助理(PDA)、超移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数字视频录像机。在其它实施方式中，计算设备800可以是处理数据的任何其它电子设备。
包括摘要中所述的内容，本发明的所示实施方式的以上说明并非旨在是穷举性的或者将本发明局限于所公开的精确形式。尽管出于说明的目的在本文中描述了本发明的具体实施方式和示例，但如本领域技术人员将认识到的，在本发明的范围内各种等效修改是可能的。
根据以上详细描述，可以对本发明做出这些修改。所附权利要求书中使用的术语不应被解释为将本发明限制于说明书和权利要求书中公开的具体实施方式。相反，本发明的范围将完全由所附权利要求来确定，所述权利要求将根据已确立的权利要求的解释原则来解释。
以下示例涉及另外的实施例。可以将不同实施例的各个特征与包括的一些特征和不包括的其它特征进行不同的组合，以适于各种不同的应用。一些实施例涉及一种微电子器件，包括：半导体管芯，该半导体管芯具有一个或多个管芯接触部，该一个或多个管芯接触部均通过导电迹线电耦合到接触焊盘，其中，半导体管芯具有第一弹性模量；封装层，该封装层位于半导体管芯和导电迹线上方，其中，该封装层具有小于第一弹性模量的第二弹性模量；以及第一应变重分布层，该第一应变重分布层位于封装层内，其中，第一应变重分布层具有覆盖导电迹线的一部分和半导体管芯的覆盖区，其中，应变重分布层具有小于第一弹性模量且大于第二弹性模量的第三弹性模量。
在另外的实施例中，半导体管芯是引线键合管芯。
在另外的实施例中，半导体管芯是倒装芯片。
在另外的实施例中，第一应变重分布层位于半导体管芯上方。
在另外的实施例中，第一应变重分布层位于半导体管芯下方。
在另外的实施例中，第一应变重分布层接触半导体管芯的背侧。
在另外的实施例中，微电子器件还包括第二应变重分布层。
在另外的实施例中，第一应变重分布层在半导体管芯上方，第二应变重分布层在半导体管芯下方。
在另外的实施例中，第一应变重分布层和第二应变重分布层具有不同的覆盖区。
在另外的实施例中，第一应变重分布层包括一个或多个穿孔，其中，第一应变重分布层的外周附近的穿孔大于第一应变重分布层的中心附近的穿孔。
在另外的实施例中，穿孔是圆形穿孔、条形穿孔或V形穿孔。
在另外的实施例中，第一应变重分布层的外周是圆齿状的。
在另外的实施例中，封装层是聚二甲基硅氧烷(PDMS)或聚氨酯。
在另外的实施例中，第一应变重分布层是聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、味之素增强膜(ABF)、晶圆级光致抗蚀剂(WPR)、苯并环丁烯(BCB)。
在另外的实施例中，第一应变重分布层的覆盖区在导电迹线上方延伸50微米或更大。
在另外的实施例中，第一应变重分布层具有渐变的模量。
在另外的实施例中，第一应变重分布层由多个层组成，其中，所述多个层的模量是渐变的。
在另外的实施例中，第一弹性模量比第三弹性模量大一个数量级，并且其中，第三弹性模量比第二弹性模量大一个数量级。
一些实施例涉及形成微电子器件的方法，该方法包括：将半导体管芯附接到包括多个导电迹线的载体衬底，其中，半导体管芯上的一个或多个管芯接触部通过导电迹线电耦合到接触焊盘；在半导体管芯和载体衬底上方形成封装层；在封装层的顶部表面上方形成第一应变重分布层；去除载体衬底；以及在半导体管芯下方形成第二封装层。
在另外的实施例中，形成微电子器件的方法还包括：在形成第二封装层之前，在半导体管芯的暴露出的背侧表面上方形成第二应变重分布层。
在另外的实施例中，半导体管芯是引线键合管芯或倒装芯片。
在另外的实施例中，半导体管芯具有第一弹性模量，第一封装层具有第二弹性模量，并且应变重分布层具有第三弹性模量，并且其中，第一弹性模量大于第三弹性模量，并且其中，第三弹性模量大于第二弹性模量。
一些实施例涉及一种微电子器件，包括：半导体管芯，该半导体管芯具有一个或多个管芯接触部，该一个或多个管芯接触部均通过导电迹线电耦合到接触焊盘，其中，半导体管芯具有第一弹性模量；封装层，该封装层位于半导体管芯和导电迹线上方，其中，封装层具有小于第一弹性模量的第二弹性模量；以及第一应变重分布层，该第一应变重分布层位于封装层内，其中，第一应变重分布层具有覆盖导电迹线的一部分和半导体管芯的覆盖区，其中，应变重分布层具有小于所述第一弹性模量且大于第二弹性模量的第三弹性模量，其中，第一弹性模量比第三弹性模量大一个数量级，并且其中，第三弹性模量比第二弹性模量大一个数量级，并且其中，第一应变重分布层包括一个或多个穿孔，其中，第一应变重分布层的外周附近的穿孔大于第一应变重分布层的中心附近的穿孔。
在另外的实施例中，微电子器件还包括第二应变重分布层。
在另外的实施例中，第一应变重分布层在半导体管芯上方，第二应变重分布层在半导体管芯下方。

Claims (25)

1.一种微电子器件，包括：
半导体管芯，所述半导体管芯具有一个或多个管芯接触部，所述一个或多个管芯接触部均通过导电迹线电耦合到接触焊盘，其中，所述半导体管芯具有第一弹性模量；
封装层，所述封装层位于所述半导体管芯和所述导电迹线上方，其中，所述封装层具有小于所述第一弹性模量的第二弹性模量；以及
第一应变重分布层，所述第一应变重分布层位于所述封装层内，其中，所述第一应变重分布层具有覆盖所述导电迹线的一部分和所述半导体管芯的覆盖区，其中，所述应变重分布层具有小于所述第一弹性模量且大于所述第二弹性模量的第三弹性模量。
2.根据权利要求1所述的微电子器件，其中，所述半导体管芯是引线键合管芯。
3.根据权利要求1所述的微电子器件，其中，所述半导体管芯是倒装芯片。
4.根据权利要求1所述的微电子器件，其中，所述第一应变重分布层在所述半导体管芯上方。
5.根据权利要求1所述的微电子器件，其中，所述第一应变重分布层在所述半导体管芯下方。
6.根据权利要求5所述的微电子器件，其中，所述第一应变重分布层接触所述半导体管芯的背侧。
7.根据权利要求1所述的微电子器件，还包括第二应变重分布层。
8.根据权利要求7所述的微电子器件，其中，所述第一应变重分布层在所述半导体管芯上方，并且所述第二应变重分布层在所述半导体管芯下方。
9.根据权利要求8所述的微电子器件，其中，所述第一应变重分布层和所述第二应变重分布层具有不同的覆盖区。
10.根据权利要求1所述的微电子器件，其中，所述第一应变重分布层包括一个或多个穿孔，其中，所述第一应变重分布层的外周附近的穿孔大于所述第一应变重分布层的中心附近的穿孔。
11.根据权利要求10所述的微电子器件，其中，所述穿孔是圆形穿孔、条形穿孔或V形穿孔。
12.根据权利要求10所述的微电子器件，其中，所述第一应变重分布层的外周是圆齿状的。
13.根据权利要求1所述的微电子器件，其中，所述封装层是聚二甲基硅氧烷(PDMS)或聚氨酯。
14.根据权利要求1所述的微电子器件，其中，所述第一应变重分布层是聚酰亚胺(PI)、聚对苯二甲酸乙二醇酯(PET)、味之素增强膜(ABF)、晶圆级光致抗蚀剂(WPR)、苯并环丁烯(BCB)。
15.根据权利要求1所述的微电子器件，其中，所述第一应变重分布层的覆盖区在所述导电迹线上方延伸50微米或更大。
16.根据权利要求1所述的微电子器件，其中，所述第一应变重分布层具有渐变的模量。
17.根据权利要求16所述的微电子器件，其中，所述第一应变重分布层由多个层组成，其中，所述多个层的模量是渐变的。
18.根据权利要求1所述的微电子器件，其中，所述第一弹性模量比所述第三弹性模量大一个数量级，并且其中，所述第三弹性模量比所述第二弹性模量大一个数量级。
19.一种形成微电子器件的方法，包括：
将半导体管芯附接到包括多个导电迹线的载体衬底，其中，所述半导体管芯上的一个或多个管芯接触部通过所述导电迹线电耦合到接触焊盘；
在所述半导体管芯和所述载体衬底上方形成封装层；
在所述封装层的顶部表面上方形成第一应变重分布层；
去除所述载体衬底；以及
在所述半导体管芯下方形成第二封装层。
20.根据权利要求19所述的方法，还包括：
在形成所述第二封装层之前，在所述半导体管芯的暴露出的背侧表面上方形成第二应变重分布层。
21.根据权利要求19所述的方法，其中，所述半导体管芯是倒装芯片或引线键合管芯。
22.根据权利要求19所述的方法，其中，所述半导体管芯具有第一弹性模量，所述第一封装层具有第二弹性模量，并且所述应变重分布层具有第三弹性模量，并且其中，所述第一弹性模量大于所述第三弹性模量，并且其中，所述第三弹性模量大于所述第二弹性模量。
23.一种微电子器件，包括：
半导体管芯，所述半导体管芯具有一个或多个管芯接触部，所述一个或多个管芯接触部均通过导电迹线电耦合到接触焊盘，其中，所述半导体管芯具有第一弹性模量；
封装层，所述封装层位于所述半导体管芯和所述导电迹线上方，其中，所述封装层具有小于所述第一弹性模量的第二弹性模量；以及
第一应变重分布层，所述第一应变重分布层位于所述封装层内，其中，所述第一应变重分布层具有覆盖所述导电迹线的一部分和所述半导体管芯的覆盖区，其中，所述应变重分布层具有小于所述第一弹性模量且大于所述第二弹性模量的第三弹性模量，其中，所述第一弹性模量比所述第三弹性模量大一个数量级，并且其中，所述第三弹性模量比所述第二弹性模量大一个数量级，并且其中，所述第一应变重分布层包括一个或多个穿孔，其中，所述第一应变重分布层的外周附近的穿孔大于所述第一应变重分布层的中心附近的穿孔。
24.根据权利要求23所述的微电子器件，还包括第二应变重分布层。
25.根据权利要求24所述的微电子器件，其中，所述第一应变重分布层在所述半导体管芯上方，所述第二应变重分布层在所述半导体管芯下方。
CN201580075836.0A 2015-03-11 2015-03-11 利用应变重分布层的可拉伸电子器件制造方法 Active CN107210269B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2015/019981 WO2016144356A1 (en) 2015-03-11 2015-03-11 Stretchable electronics fabrication method with strain redistribution layer

Publications (2)

Publication Number Publication Date
CN107210269A true CN107210269A (zh) 2017-09-26
CN107210269B CN107210269B (zh) 2020-07-28

Family

ID=56878624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580075836.0A Active CN107210269B (zh) 2015-03-11 2015-03-11 利用应变重分布层的可拉伸电子器件制造方法

Country Status (5)

Country Link
US (1) US10468357B2 (zh)
KR (1) KR20180008379A (zh)
CN (1) CN107210269B (zh)
TW (1) TWI681513B (zh)
WO (1) WO2016144356A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653205A (zh) * 2020-07-15 2020-09-11 上海天马微电子有限公司 可拉伸显示面板和显示装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102034307B1 (ko) * 2017-05-04 2019-10-18 삼성전자주식회사 반도체 패키지 제조방법 및 이에 이용되는 제조장치
US20190252291A1 (en) * 2018-02-15 2019-08-15 Board Of Trustees Of The University Of Arkansas Chip Warpage Reduction Via Raised Free Bending & Re-entrant (Auxetic) Trace Geometries
CN111493817B (zh) * 2019-01-31 2023-10-10 周冠谦 具延展性的柔性感测装置
GB201907270D0 (en) 2019-03-14 2019-07-10 Imp College Innovations Ltd Component for a stretchable electronic device
US11373971B2 (en) 2020-06-30 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same
KR20240001963A (ko) * 2022-06-28 2024-01-04 삼성전자주식회사 연신 패널 및 전자 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460690A (zh) * 2009-06-24 2012-05-16 英特尔公司 多芯片封装和在其中提供管芯到管芯互连的方法
CN102607938A (zh) * 2012-02-29 2012-07-25 上海交通大学 用于tsv铜互连材料力学性能测试的原位拉伸试样
US20140240932A1 (en) * 2012-06-11 2014-08-28 Mc10, Inc. Strain isolation structures for stretchable electronics
CN104078431A (zh) * 2014-06-27 2014-10-01 中国科学院上海微系统与信息技术研究所 双层底充胶填充的铜凸点封装互连结构及方法
US20140339956A1 (en) * 2012-08-01 2014-11-20 Murata Manufacturing Co., Ltd. Electronic component and electronic component module

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232475A (ja) * 1996-02-22 1997-09-05 Nitto Denko Corp 半導体装置及びその製造方法
JP3400427B2 (ja) * 2000-11-28 2003-04-28 株式会社東芝 電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置
JP3785083B2 (ja) * 2001-11-07 2006-06-14 株式会社東芝 半導体装置、電子カード及びパッド再配置基板
US20040183167A1 (en) * 2003-03-21 2004-09-23 Texas Instruments Incorporated Recessed-bond semiconductor package substrate
US6890851B2 (en) * 2003-05-29 2005-05-10 United Microelectronics Corp. Interconnection structure and fabrication method thereof
US7573125B2 (en) * 2005-06-14 2009-08-11 Micron Technology, Inc. Methods for reducing stress in microelectronic devices and microelectronic devices formed using such methods
DE102006055576A1 (de) 2006-11-21 2008-05-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines dehnbaren Schaltungsträgers und dehnbarer Schaltungsträger
JP5056085B2 (ja) * 2007-03-09 2012-10-24 日本電気株式会社 電子部品の実装構造
US7919853B1 (en) * 2007-11-01 2011-04-05 Amkor Technology, Inc. Semiconductor package and fabrication method thereof
US7906845B1 (en) * 2008-04-23 2011-03-15 Amkor Technology, Inc. Semiconductor device having reduced thermal interface material (TIM) degradation and method therefor
US8207473B2 (en) 2008-06-24 2012-06-26 Imec Method for manufacturing a stretchable electronic device
JP5352220B2 (ja) * 2008-12-17 2013-11-27 ラピスセミコンダクタ株式会社 半導体装置の製造方法
WO2010086034A1 (en) 2009-01-30 2010-08-05 Interuniversitair Microelektronica Centrum Vzw Stretchable electronic device
US8378476B2 (en) * 2010-03-25 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with stacking option and method of manufacture thereof
WO2013070207A1 (en) * 2011-11-09 2013-05-16 Intel Corporation Thermal expansion compensators for controlling microelectronic package warpage
JP5977051B2 (ja) * 2012-03-21 2016-08-24 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
US20140024093A1 (en) * 2012-03-29 2014-01-23 Shell Oil Company Process for the production of digested biomass useful for chemicals and biofuels
US9111896B2 (en) * 2012-08-24 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package semiconductor device
US8975092B2 (en) * 2012-11-26 2015-03-10 Fujitsu Limited Method and system for controlling chip warpage during bonding
US10497633B2 (en) 2013-02-06 2019-12-03 The Board Of Trustees Of The University Of Illinois Stretchable electronic systems with fluid containment
US9385091B2 (en) * 2013-03-08 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure and method for controlling warpage of chip mounted on substrate
US8941224B2 (en) * 2013-03-29 2015-01-27 Kinsus Interconnect Technology Corp. Package structure of a chip and a substrate
DE112013007390B4 (de) * 2013-08-29 2020-06-25 Mitsubishi Electric Corporation Halbleitermodul, Halbleitervorrichtung und Fahrzeug
US9508700B2 (en) * 2013-12-04 2016-11-29 Mitsubishi Electric Corporation Semiconductor device module with solder layer
US9337064B2 (en) * 2014-09-15 2016-05-10 Micron Technology, Inc. Methods of protecting peripheries of in-process semiconductor wafers and related in-process wafers and systems
US10181445B2 (en) * 2014-12-29 2019-01-15 Mitsubishi Electric Corporation Power module
US9478500B2 (en) * 2015-02-17 2016-10-25 Advanced Semiconductor Engineering, Inc. Interposer substrate, semiconductor structure and fabricating process thereof
US9568960B2 (en) * 2015-02-20 2017-02-14 International Business Machines Corporation Supercomputer using wafer scale integration
JP6301857B2 (ja) * 2015-02-24 2018-03-28 株式会社東芝 半導体モジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102460690A (zh) * 2009-06-24 2012-05-16 英特尔公司 多芯片封装和在其中提供管芯到管芯互连的方法
CN102607938A (zh) * 2012-02-29 2012-07-25 上海交通大学 用于tsv铜互连材料力学性能测试的原位拉伸试样
US20140240932A1 (en) * 2012-06-11 2014-08-28 Mc10, Inc. Strain isolation structures for stretchable electronics
US20140339956A1 (en) * 2012-08-01 2014-11-20 Murata Manufacturing Co., Ltd. Electronic component and electronic component module
CN104078431A (zh) * 2014-06-27 2014-10-01 中国科学院上海微系统与信息技术研究所 双层底充胶填充的铜凸点封装互连结构及方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111653205A (zh) * 2020-07-15 2020-09-11 上海天马微电子有限公司 可拉伸显示面板和显示装置
CN111653205B (zh) * 2020-07-15 2021-12-28 上海天马微电子有限公司 可拉伸显示面板和显示装置

Also Published As

Publication number Publication date
US10468357B2 (en) 2019-11-05
WO2016144356A1 (en) 2016-09-15
US20180019213A1 (en) 2018-01-18
TWI681513B (zh) 2020-01-01
TW201703205A (zh) 2017-01-16
CN107210269B (zh) 2020-07-28
KR20180008379A (ko) 2018-01-24

Similar Documents

Publication Publication Date Title
CN107210269A (zh) 利用应变重分布层的可拉伸电子器件制造方法
TWI770072B (zh) 具有用於扇出縮放的柱和通孔連接之高密度互連層的封裝基板
TWI622105B (zh) 封裝結構及其形成方法
US9613920B2 (en) Microelectronic package utilizing multiple bumpless build-up structures and through-silicon vias
US11721631B2 (en) Via structures having tapered profiles for embedded interconnect bridge substrates
US10154599B2 (en) Redistribution film for IC package
US7514289B2 (en) Methods and structures for facilitating proximity communication
TW201732974A (zh) 雙面互連裝置上的穿矽通孔之製造和使用
CN107026092A (zh) 制造指纹扫描器的方法以及半导体装置
JP2009016786A (ja) 超薄型半導体パッケージ及びその製造方法
JP2021057571A (ja) 混合ハイブリッド結合構造及びその形成方法
JP2006203079A (ja) 半導体装置および半導体装置の製造方法
JP2008016508A (ja) 半導体装置およびその製造方法
US20230207472A1 (en) Semiconductor package and manufacturing method of semiconductor package
US11676891B2 (en) Method to enable 30 microns pitch EMIB or below
US20230146165A1 (en) Substrate embedded magnetic core inductors and method of making
US20130043599A1 (en) Chip package process and chip package structure
US9806048B2 (en) Planar fan-out wafer level packaging
JP2016058628A (ja) 半導体装置、及び半導体装置の製造方法
CN104137257A (zh) 封装的半导体管芯和cte工程管芯对
TW200919669A (en) CDIM-compliant bump on CDIM structure
JP2006093304A (ja) 半導体装置の製造方法及び半導体モジュール
TW200832572A (en) Redistribution circuit structure and manufacturing method thereof

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant