TW201703205A - 具有應力重分布層之可延伸電子元件製作方法 - Google Patents

具有應力重分布層之可延伸電子元件製作方法 Download PDF

Info

Publication number
TW201703205A
TW201703205A TW105103609A TW105103609A TW201703205A TW 201703205 A TW201703205 A TW 201703205A TW 105103609 A TW105103609 A TW 105103609A TW 105103609 A TW105103609 A TW 105103609A TW 201703205 A TW201703205 A TW 201703205A
Authority
TW
Taiwan
Prior art keywords
redistribution layer
stress redistribution
semiconductor die
modulus
stress
Prior art date
Application number
TW105103609A
Other languages
English (en)
Other versions
TWI681513B (zh
Inventor
拉傑德拉 迪亞斯
泰特亞納 安卓強克
莫羅 科布林斯基
艾列克珊德 艾利克索夫
大衛 史坦斯
Original Assignee
英特爾股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 英特爾股份有限公司 filed Critical 英特爾股份有限公司
Publication of TW201703205A publication Critical patent/TW201703205A/zh
Application granted granted Critical
Publication of TWI681513B publication Critical patent/TWI681513B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00012—Relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/069—Polyurethane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0715—Polysiloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/186—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本發明之實施例包括微電子裝置及用以形成微電子裝置的方法。於一實施例中，微電子裝置包括半導體晶粒，具有藉由導電線路各自電性耦合至接觸墊的一或多個晶粒接點。半導體晶粒可具有第一彈性模量。微電子裝置亦可包括在半導體晶粒與導電線路上的封裝層。封裝層可具有小於第一彈性模量的第二彈性模量。微電子裝置亦可包括在封裝層中的第一應力重分布層。第一應力重分布層可具有覆蓋半導體晶粒與部分導電線路的覆蓋區。應力重分布層可具有小於第一彈性模量且大於第二彈性模量的第三彈性模量。

Description

具有應力重分布層之可延伸電子元件製作方法
本發明之實施例係於半導體結構與製程領域中，以及特別是用於在可延伸基板上封裝半導體裝置之方法與設備。
電子裝置正日益合併至可延伸及/或可穿戴產品中。如醫療感測器、媒體播放器、個人電腦或相似物之應用被整合至如襯衫、手錶、帽子之材質或任何其他符合標準的產品。典型地，合併至可延伸及/或可穿戴產品中的電子元件包括有連接至可延伸基板上的導電線路的薄型矽晶粒。
示範的可延伸裝置100被示於圖1A中。可延伸裝置100包括形成於可延伸基板110上的半導體晶粒120。可延伸基板110具有允許裝置延展之低彈性模量。例如，用於可延伸基板110之適用材質可以是聚二甲基矽氧烷(PDMS)。如處理器、感測器、記憶體裝置之電子組件或相似物可被形成於半導體晶粒120上。半導體晶粒120可 被附加在可延伸基板110之表面或封進可延伸基板110中。晶粒接點142各以銲線147電性耦合至接觸墊144。接觸墊144可藉由互連線149而耦合至接點墊146。互連線149係典型地以如銅或其他導電材料堆疊之脊樑式材料形成，互連線149可形成於曲折圖案中。類似於彈簧，曲折圖案使互連線149不斷裂而被延展。
然而，於循環的延展中，可延伸裝置容易遭受損壞，如斷裂或介於晶粒接點142與互連墊144間銲線147，或在鄰近於半導體晶粒120與可延伸基板110間過渡的互連線149中之塑性變形。此種破裂155如圖1B所示。圖1B顯示於循環的延展過程之一延展週期中的延展狀態(以箭頭F表示)下的可延伸裝置100。失敗之根本原因在於半導體晶粒120之高模量與可延伸基板110之低模量間的劇烈轉變。於循環的延展中累積之作用力損壞造成互連之破裂155。
100‧‧‧可延伸裝置
110‧‧‧可延伸基板
120‧‧‧半導體晶粒
142‧‧‧晶粒接點
144‧‧‧接觸墊
146‧‧‧接觸墊
147‧‧‧銲線
149‧‧‧互連線
155‧‧‧破裂
200‧‧‧可延伸裝置
201‧‧‧可延伸裝置
210‧‧‧可延伸基板
212‧‧‧頂面
220‧‧‧半導體晶粒
222‧‧‧頂面
224‧‧‧底面
230‧‧‧半導體晶粒
231‧‧‧底面
232‧‧‧頂面
242‧‧‧晶粒接點
244‧‧‧互連墊
246‧‧‧接觸墊
247‧‧‧銲線
249‧‧‧互連線
210A‧‧‧上區域
210B‧‧‧下區域
230A‧‧‧應力重分布層
230B‧‧‧應力重分布層
231B‧‧‧底面
232A‧‧‧頂面
232B‧‧‧頂面
400‧‧‧可延伸裝置
410‧‧‧可延伸基板
410A‧‧‧可延伸基板
410B‧‧‧可延伸基板
412‧‧‧頂面
420‧‧‧半導體晶粒
430‧‧‧應力重分布層
431‧‧‧底面
432‧‧‧頂面
442‧‧‧晶粒接點
444‧‧‧互連墊
445‧‧‧焊接點
449‧‧‧互連線
411‧‧‧底面
421‧‧‧底面
402‧‧‧可延伸裝置
430A‧‧‧應力重分布層
422‧‧‧頂面
432A‧‧‧頂面
432B‧‧‧頂面
610‧‧‧可延伸基板
630‧‧‧應力重分布層
635‧‧‧穿孔
637‧‧‧扇貝狀邊緣
710A‧‧‧可延伸基板
710B‧‧‧較低部位
712‧‧‧頂面
720‧‧‧半導體晶粒
722‧‧‧頂面
742‧‧‧晶粒接點
744‧‧‧互連墊
746‧‧‧接觸墊
747‧‧‧焊線
749‧‧‧互連線
802‧‧‧積體電路晶粒
804‧‧‧處理器
806‧‧‧晶粒上記憶體
808‧‧‧通訊晶片
810‧‧‧揮發性記憶體
812‧‧‧非揮發性記憶體
814‧‧‧繪圖處理單元
816‧‧‧數位信號處理器
820‧‧‧晶片組
822‧‧‧天線
824‧‧‧觸控螢幕顯示器
826‧‧‧觸控螢幕控制器
828‧‧‧電池
832‧‧‧感測器
834‧‧‧揚聲器
836‧‧‧相機
838‧‧‧使用者輸入裝置
840‧‧‧大量儲存裝置
本發明藉由所附圖式中之圖解以範例方式而非限制方式加以說明且其中相似標號表示相似元件： 圖1A為根據可延伸裝置之俯視圖，其包括封裝於可延伸基板之半導體晶粒。
圖1B為圖1A中之可延伸裝置之俯視圖，在該裝置經過循環地延展且複數個破裂已形成於互連線及銲線中之後。
圖2為根據本發明一實施例之包括封裝於可延伸基板中的引線鍵合半導體晶粒與應力重分布層的可延伸裝置之俯視圖。
圖3A為圖2中可延伸裝置之橫截面圖，根據本發明一實施例，其中應力重分布層係置放於半導體晶粒上方。
圖3B為圖2中可延伸裝置之橫截面圖，根據本發明一實施例，其中應力重分布層係置放於半導體晶粒下方。
圖3C為圖2中可延伸裝置之橫截面圖，根據本發明一實施例，其中第一應力重分布層係置放於半導體晶粒上方且第二應力重分布層係置放於半導體晶粒下方。
圖4為根據本發明一實施例之可延伸裝置之俯視圖，其包括封裝於可延伸基板中的覆晶式半導體晶粒與應力重分布層。
圖5A為圖4中可延伸裝置之橫截面圖，根據本發明一實施例，其中應力重分布層係置放於半導體晶粒上方。
圖5B為圖4中可延伸裝置之橫截面圖，根據本發明一實施例，其中應力重分布層係置放於半導體晶粒下方。
圖5C為圖4中可延伸裝置之橫截面圖，根據本發明一實施例，其中第一應力重分布層係置放於半導體晶粒上方且第二應力重分布層係置放於半導體晶粒下方。
圖6A為根據本發明一實施例之應力重分布層的平面圖，其包括複數穿孔。
圖6B為根據本發明一實施例之應力重分布層的平面圖，其包括複數穿孔與扇貝狀邊緣。
圖7A至7D為根據本發明一實施例之可被用以形成可延伸裝置之處理作業的橫截面示意圖。
圖8為根據本發明一實施例之計算裝置的示意圖。
【發明內容及實施方式】
以下描述一種包括具有隨組成物而變化之多層之基板的系統及沉積與圖案化這些層的方法。於以下描述中，所例示實施例之各種態樣以熟悉本技術領域人士常用之用語來描述以傳達其工作的意旨給其他熟悉技術人士。然而，對熟悉本技術領域人士而言顯然地是本發明可以該些描述態樣中之部分來實施。為解釋起見，特定數字、材料與組態被設定以提供例示實施例之徹底瞭解。然而，對熟悉本技術領域人士而言顯然地本發明可以在不需特定細節下所實施。在其他例子中，已知特性被省略或簡化以免混淆所例示實施例。
各種操作將以多個分離操作來依次描述，以最能幫助瞭解本發明的方式，然而，描述之次序不應被解釋為表示這些操作必須是跟順序相關。特別是，這些操作不需以表示之順序而被實行。
本發明之實施例包括可延伸裝置及製作此類裝置的方法。為使由介於晶粒接點與接觸墊間之互連路徑的破裂所造成的裝置損壞或由於循環的延展所造成的可延伸基板撕裂的可能性減到最少，本發明之實施例包括一或多個應力重分布層。如上所述，由於循環的延展所造成的可延伸裝 置損壞係大部分歸因於介於半導體晶粒之彈性模量與可延伸基板之彈性模量間的差。當可延伸裝置延伸時，高度的應力係形成於鄰近半導體晶粒之邊緣的互連中。因此，本發明實施例所使用一或多個應力重分布層可提供自半導體晶粒之相對高模量至可延伸基板之相對低模量間的較平緩轉變。應力的重分布降低了由於在可延伸裝置之延展期間循環地感應應力所引起的互連線破裂或可延伸基板之撕裂導致的元件損壞機率。
請參見圖2，圖中所示為依據本發明之實施例的可延伸裝置200的平面圖。如圖所示，可延伸裝置200係形成於可延伸基板210上。可延伸基板為允許可延伸裝置200延伸、收縮、彎曲、扭轉等之柔性材料。可延伸基板210之柔性特性可歸因於低模量。例如，可延伸基板210之彈性模量可低於約10MPa。在例示實施例中，可延伸基板210之彈性模量可介於約100kPa及10MPa之間。以範例來說，可延伸基板210可以是聚二甲基矽氧烷(PDMS)或聚氨酯。
可延伸裝置200亦包括一或多個半導體晶粒220。在例示實施例中，可延伸裝置200包括單一半導體晶粒220，然而實施例並非被限制於這些組態。例如，二或更多個半導體晶粒220可被包括於可延伸裝置200中。半導體晶粒220包括一或多個電子裝置(圖未示)。例如，電子裝置可包括處理器、記憶體構件、感測器、微機電系統(MEMS)或相似物之一或更多個，或其任何組合。在實 施例中，半導體晶粒220可以是系統單晶片(SoC)。
半導體晶粒220可以是使用體矽或絕緣體上矽次結構所形成的結晶基板。其他實作中，半導體晶粒220可以是使用可與矽組合或不與矽組合之替代材料所形成，包括但不限於鍺、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、砷化銦鎵、銻化鎵、或三至五族或第四族材料之其他組合。雖然形成半導體晶粒之材料的一些範例被描述於此，可作為使半導體裝置建立之基礎的任何材料皆落於本發明範疇中。根據實施例，半導體晶粒220之模量可以比可延伸基板210之模量大了大約二數量級。例如，半導體晶粒220之彈性模量可大於約100GPa。實施例中，半導體晶粒220之彈性模量可介於約100GPa與120GPa間。
根據實施例，半導體晶粒220為引線鍵合半導體晶粒。銲線247將晶粒接點242電性耦合至互連墊244。可延伸裝置200之引線鍵合結構可以實質上相似於本領域中已知部分。例如，晶粒接點242與互連墊244可包括材料之導電堆疊但不限於粘合增進劑、種子層、銅、銀、金、或其合金、以及氧化抑制劑。銲線247可以是任何廣泛使用之導電材料，如銅、銀、金、或其合金。引線鍵合半導體晶粒如圖2所示，需注意半導體晶粒不限於引線鍵合，且其他如覆晶半導體晶粒等互連結構也在本發明實施例之範疇中。實施例更描述了覆晶半導體晶粒220之使用，其詳述如下。
互連墊244係藉由互連線249而電性耦合至接觸墊 246。根據實施例，互連線249形成於彎曲圖案中以允許互連於可延伸裝置200被延展情形下而延伸。在例示實施例中，彎曲圖案為重複的蜿蜒圖案，雖然可允許互連線249於可延伸裝置200被延展情形下而延伸之其他彎曲圖案也可被使用。本發明之實施例包括允許互連線249延伸約40%或更大而不損壞之彎曲圖案(即，沿被延伸尺度之完全延伸互連線249之長度可較互連線249之未延伸長度長了約40%)。其他實施例包括允許互連線249以介於約45%與55%間延伸而不損壞之彎曲圖案。互連線249可為廣泛使用於互連線之任何導電材料。例如，互連線249可為銅、銀、金、或其合金。其餘實施例可進一步包括互連線249為材料之導電堆疊但不限於粘合增進劑、種子層、及氧化抑制劑。
本發明之實施例可進一步包括應力重分布層230。應力重分布層230如圖2中所示之虛線盒以允許圖中之其他細節可被檢視。應力重分布層230可提供可延伸裝置200自半導體晶粒220之高模量至可延伸基板210之低模量於模量的平緩轉變。如此，介於可延伸基板210與半導體晶粒220間的應力差可藉由應力重分布層230而緩衝，且藉此降低銲線247、互連墊244、及在半導體晶粒220與可延伸基板210間介面鄰近處的互連線249中的應力。應力的降低可減少構件於可延伸裝置200循環延伸期間而損壞的機率。
依據實施例，應力重分布層230的模量可小於半導體 晶粒220之模量且大於可延伸基板210之模量。於實施例中，應力重分布層230的彈性模量係低於半導體晶粒220之彈性模量至少一數量級，且大於可延伸基板210之彈性模量至少一數量級。例如，應力重分布層230的彈性模量可介於約100MPa與10GPa間。舉例而不用以限制，應力重分布層230可為聚醯亞胺(PI)、聚對苯二甲酸乙二酯(PET)、味之素累增膜(Ajinomoto build-up film(ABF))、晶圓級光阻(WPR)、苯并環丁烯(BCB)或其相似物。
除了提供適當模量以允許半導體晶粒220之高模量與可延伸基板210之低模量間的平緩轉變，應力重分布層230也具有與可延伸基板210之良好黏附力。可延伸基板210與應力重分布層230間的良好黏附力允許來自可延伸基板210之應力被移轉至應力重分布層230。例如，若介於材料間的黏附力不佳，則應力重分布層230可能損壞或將可延伸基板210分層。在這樣情形中，來自可延伸基板210的應力未能有效轉移至應力重分布層230，且來自半導體晶粒220之高模量與可延伸基板210之低模量的平緩轉變遺失。因此，本發明實施例包括黏附至可延伸基板210的應力重分布層230，以使得在可延伸裝置200的循環延展期間實質上沒有破裂發生在應力重分布層230中。其他實施例包括黏附至可延伸基板210的應力重分布層230，以使得在可延伸裝置200的循環延展期間實質上沒有分層於應力重分布層230與可延伸基板210之間發生。
應力重分布層230包括覆蓋區(即外周邊)，覆蓋半導體晶粒220與互連線249的至少一部份。依據實施例，應力重分布層230具有延伸至互連線249的一部份距離L的外邊。該距離L被選擇以使應力重分布層230覆蓋互連線249的一區域，其受到由於自半導體晶粒220之高模量至可延伸基板210之低模量的轉變之高應力的影響。依據實施例，距離L可大於約25微米。於特定實施例中，距離L可介於約50微米至1000微米間。
依據實施例，應力重分布層230可被設置於半導體晶粒220上方，半導體晶粒220下方，或在半導體晶粒220上方及下方。應力重分布層230相對於半導體晶粒220的位置於圖3A-3C中詳細討論。
本發明的實施例包括半導體晶粒220，其被封進於可延伸基板210，如圖3A所示。圖3A為圖2中沿著線3-3’的可延伸裝置200之橫截面圖。依據實施例，可延伸基板210係劃分為上區域210A及下區域210B。於實施例中，晶粒背部表面224係實質地與可延伸基板之上區域210A的底面共平面。介於上區域210A及下區域210B間的接面為使用以形成可延伸裝置200的處理作業之殘餘物，其將於以下進行更詳細描述。依據實施例，上區域210A及下區域210B係以相同材料所形成。以相同材料形成兩區域增加了介於兩區域間的附著力，且提供匹配的模量值。然而，應當理解的是，本發明之實施例可進一步包括可延伸基板210，其包括以與上區域210A不同之材料所形成之下 區域210B。圖3A中，互連線249以不連續方式呈現。然而，應當理解的是，圖3A中所示之互連線249部分是於第三維中相連接且形成將互連墊244電性耦合至接觸墊246之連續彎曲圖案。
如圖3A中所示之實施例，應力重分布層230係位於半導體晶粒220上方。應力重分布層230係嵌入於可延伸基板的上區域210A之上部。將應力重分布層230嵌入於可延伸基板210增加了兩層間的附著力，因為應力重分布層230的底面231與頂面232皆接觸於可延伸基板210。藉此，來自可延伸基板210之應力可被更有效率地轉移至應力重分布層230。
依據實施例，應力重分布層230係以距離H而與半導體晶粒220之頂面222隔開。距離H可被選擇以提供所欲之應力重分布效果於可延伸裝置200。例如，當H增加，較少之應力轉移至應力重分布層230。於實施例中，距離H夠大以允許應力重分布層230被置放於銲線247上方。於實施例中，H可被選取以使應力重分布層230之頂面232實質地與可延伸基板之上區域210A的頂面212共平面。
應力重分布層230之剛性可藉由改變應力重分布層230之厚度T而調整。當厚度T增加，應力重分布層230之剛性增加。增加應力重分布層230之剛性允許更多應力轉移至應力重分布層230。例如，厚度T可介於約5微米至50微米間。於特定實施例中，厚度T可介於20微米至 30微米間。應力重分布層230之最小厚度T可藉由用以形成應力重分布層230之處理工作而被控制。例如，當應力重分布層230以旋轉塗佈形成時，最小厚度可為約5微米，另一方面當應力重分布層230以貼合處理形成時，最小厚度可為約10微米。
在補充的實施例中，應力重分布層230可為多個層(圖未示)。於實施例中，多個層可具有不同模量。例如，應力重分布層230中之各層的模量可被分類，以使最接近半導體晶粒220之應力重分布層230的第一層具有比離半導體晶粒220最遠的應力重分布層230的第二層更高的模量。依據補充的實施例，應力重分布層230可以是具有漸變含量的單層。例如，應力重分布層230之底面231可具有第一成份，該第一成份產生之模量大於由第二成份產生之位於應力重分布層230之頂面232之模量。
參見圖3B，所視為根據本發明之補充實施例的可延伸裝置201的橫截面圖。除了應力重分布層230的位置以外，可延伸裝置201實質地類似於圖2A與圖2B所示之可延伸裝置200。如圖所示，應力重分布層230被封進於可延伸基板210B之下部，且位於半導體晶粒230之下。應力重分布層230係以距離H而與半導體晶粒230之底面224隔開。距離H可被選擇以提供所欲之應力重分布效果於可延伸裝置201。例如，當H增加，較少之應力轉移至應力重分布層230。於實施例中，距離H可以實質上為0微米(即應力重分布層230之頂面232與半導體晶粒220 之底面224相接觸)。在補充的實施例中，H被選取以使應力重分布層230之底面231實質地與可延伸基板210B之下部的底面211共平面。
現在請參見圖3C，所視為根據本發明之補充實施例的可延伸裝置202的橫截面圖。除了設置於半導體晶粒220上方的第一應力重分布層230A與設置於半導體晶粒220下方的第二應力重分布層230B，可延伸裝置202實質地類似於圖3A中的可延伸裝置200。兩應力重分布層230A與230B之內含物允許可自可延伸基板210被轉移的應力之量的增加。
於實施例中，第一應力重分布層230A係以距離HA而與半導體晶粒220之頂面隔開。距離HA可被選擇以提供所欲之可延伸裝置202中的應力降低的量。例如，距離HA可被選擇以使第一應力重分布層230A在銲線247之頂面上方。距離HA也可被選擇以使第一應力重分布層230A之頂面232A實質地與可延伸基板210A之上部的頂面212共平面。在所示實施例中，第二應力重分布層230B被設置以使第二應力重分布層230B的頂面232B接觸於半導體晶粒220之底面221。依據實施例，第二應力重分布層230B係以距離HB而與半導體晶粒之底面221隔開(圖未示)。例如，HB可被選擇以使第二應力重分布層230B之底面231B實質地與可延伸基板210B之下部的底面211共平面。依據實施例，距離HA與HB可實質地彼此相等。或者，距離HA可大於或小於距離HB。
依據實施例，第一應力重分布層230A可延伸過互連線249距離LA且第二應力重分布層230B可延伸過互連線249距離LB。於實施例中，距離LA與LB可彼此相等。或者，距離LA可小於或大於距離LB。
請參見圖4，所示為依據補充實施例之可延伸裝置400的平面圖。可延伸裝置400實質地類似於圖2所示的可延伸裝置200，除了半導體晶粒係為覆晶晶粒而不是銲線晶粒。因此，晶粒接點(圖4未示)係形成在半導體晶粒420的底面上。請參見圖5A，圖4中沿線5-5’的橫截面示出覆晶連接。如圖所示，晶粒接點442以焊接點445而電性耦合至互連墊444。作為範例，焊接點可以是控制塌陷高度晶片連接(Controlled Collapse Chip Connection,C4)凸塊。回到圖4，互連線249延伸於半導體晶粒420下方以提供於晶粒接點442下方之連接至互連墊444。
如上所示，當可延伸裝置400之互連線部分處於最強級數的應力下被延伸，其近似於介於半導體晶粒420與可延伸基板410間的接面。因此，應力重分布層430包括覆蓋區(即外周邊)，覆蓋半導體晶粒420與互連線449的至少一部份。依據實施例，應力重分布層430具有一外邊，其自半導體晶粒420的邊緣延伸且覆蓋互連線449的一部份達一距離L。該距離L被選擇以使應力重分布層430覆蓋互連線449的一區域，其受到由於自半導體晶粒420之高模量至可延伸基板410之低模量的轉變之高應力的影響。依據實施例，距離L可大於約25微米。於特定 實施例中，距離L可介於約50微米至1000微米間。
依據實施例，應力重分布層430可被設置於半導體晶粒420之上、半導體晶粒之下、或半導體晶粒420之上及之下。應力重分布層430相對於半導體晶粒420之位置將於以下圖5A-5C進行詳細描述。
如圖5A所示，本發明之實施例包括半導體晶粒420，其嵌入於可延伸基板410。圖5A為圖4中沿線5-5’的可延伸裝置400之橫截面圖。除了以覆晶半導體晶粒420取代銲線半導體晶粒以外，圖5A實質上地類似於圖3A所示之可延伸裝置200。如圖5A所示之實施例，應力重分布層430係設置於半導體晶粒420之上。應力重分布層430係嵌入於上區域410A之上部。將應力重分布層430嵌入於可延伸基板410增加了兩層間的附著力，因為應力重分布層430的底面431與頂面432皆接觸於可延伸基板410。藉此，來自可延伸基板410之應力可被更有效率地轉移至應力重分布層430。
依據實施例，應力重分布層430係以距離H而與半導體晶粒420之頂面422隔開。距離H可被選擇以提供所欲之應力重分布效果於可延伸裝置400。例如，當H增加，較少之應力轉移至應力重分布層430。於實施例中，距離H可為0(即，應力重分布層430可被設置以使應力重分布層430之底面431與半導體晶粒420之頂面422相接觸)。於實施例中，距離H可被選擇以使應力重分布層430之頂面432實質地與可延伸基板410A之上部的頂面 412共平面。
請參見圖5B，所示為根據本發明另一實施例之可延伸裝置401的橫截面圖。可延伸裝置401係實質地類似於圖5A中所示之可延伸裝置400，除了應力重分布層430之位置以外。如圖所示，應力重分布層430係嵌入於可延伸基板410B的較低部位而位於半導體晶粒420之下。應力重分布層430係以距離H而與半導體晶粒420之底面421隔開。距離H可被選擇以提供所欲之應力重分布效力至可延伸裝置401。例如，當H增加，較少之應力轉移至應力重分布層430。於實施例中，距離H可選擇以使應力重分布層430之頂面432與互連墊444之底面及/或互連線449之底面相接觸。於其他實施例中，H可被選擇以使應力重分布層430之底面431實質上與可延伸基板410B的較低部位之底面411共平面。
請參見圖5C，所示為根據本發明另一實施例之可延伸裝置402的橫截面圖。可延伸裝置402係實質地類似於圖5A中所示之可延伸裝置400，除了位於半導體晶粒420之上的第一應力重分布層430A與位於半導體晶粒420之下的第二應力重分布層430B。兩應力重分布層430A與430B的包含允許可自可延伸基板410轉移的應力量之增加。
於實施例中，第一應力重分布層430A係以距離HA而與半導體晶粒420之頂面隔開。距離HA可被選擇以提供所欲之應力減少量於可延伸裝置402中。於實施例中，距 離HA可為0(即，應力重分布層430可被設置以使應力重分布層430之底面431與半導體晶粒420之頂面422接觸)。距離HA也可被選擇以使第一應力重分布層430A之頂面432A實質地與可延伸基板410A之較上部位的頂面412共平面。在所示實施例中，第二應力重分布層430B與半導體晶粒420之底面421間隔距離HB以使第二應力重分布層430B之頂面432B與互連墊444之底面及/或互連線449之底面相接觸。在其他實施例中，HB可以被選擇以使應力重分布層430之底面431實質地與可延伸基板410B之較下部位的底面411共平面。根據實施例，距離HA與HB可實質地彼此相等。或者，距離HA可以大於或小於距離HB。
根據實施例，第一應力重分布層430A可延伸出互連線449距離LA，第二應力重分布層430B可延伸出互連線449距離LB。於實施例中，距離LA與LB可彼此相等。或者，距離LA可小於或大於距離LB。
本發明之其他實施例可使用多孔的應力重分布層以於半導體晶粒之高模量與可延伸基板之低模量間提供更多的漸進轉變。於多孔的應力重分布層中，應力重分布層的有效剛性可相對於應力重分布層之中央而於鄰近應力重分布層的邊緣處較低。例如，可藉由於鄰近應力重分布層的邊緣處形成較形成於鄰近應力重分布層的中央處更大的穿孔而降低有效剛性。根據此些實施例之例示多孔的應力重分布層如平面視圖6A及6B中所示。
請參見圖6A，所示為根據本發明實施例之穿孔應力重分布層630。根據所示實施例，穿孔635係實質地呈圓形。然而，較佳的是穿孔不需要是圓形。為舉例來說，而非用以限制，穿孔形狀也可包括條形、多邊形、山形(chevron-shaped)、橢圓形、或其任何組合。穿孔635自應力重分布層630移除材料。如此，該層之有效剛性可於橫截面面積減少時被降低。例如，鄰近穿孔應力重分布層630之中央的沿線1-1’之橫截面面積大於鄰近穿孔應力重分布層630之邊緣的沿線2-2’之橫截面面積。
本發明之實施例包括降低穿孔應力重分布層630之有效剛性以使其符合可延伸基板610之有效剛性。例如，假使非穿孔應力重分布層之有效剛性係十倍大於可延伸基板610之有效剛性，則鄰近穿孔應力重分布層630之邊緣的有效剛性可約為十倍小於鄰近穿孔應力重分布層630之中央的有效剛性。其他實施例包括一穿孔應力重分布層630，其具有小於或大於可延伸基板610之有效剛性的鄰近穿孔應力重分布層630之邊緣的有效剛性。
除了提供穿孔應力重分布層630之有效剛性中的更多漸進減少以外，穿孔635也增加介於應力重分布層630與可延伸基板610間的附著力。穿孔635增加了接觸可延伸基板610的應力重分布層630之表面積。此外，穿孔635也可提供層間的物理支撐。圖6B為依據本發明另一實施例之包括扇貝狀邊緣637之穿孔應力重分布層630的平面視圖。扇貝狀邊緣637增加了可黏附至可延伸基板610之 應力重分布層630之表面積，且沿著應力重分布層630之邊緣提供了物理支撐點。因此，介於兩材料間的附著力可被增加，且因此降低了當可延伸裝置被循環的延展時，應力重分布層630自可延伸基板610被分層或破裂之機率。
依據本發明之實施例，穿孔應力重分布層630可以雷射圖案化製程而製作。於一實施例中，紫外線雷射圖案化製程可被使用以形成應力重分布層630中的穿孔635。於另一實施例中，準分子雷射可被使用於包括將被轉移至應力重分布層630的圖案的遮罩。於此實施例中，整個穿孔圖案可於單一曝光中被製造。其他實施例可使用捲帶製程結合雷射圖案化製程以產生多個穿孔應力重分布層630於實質連續程序中。一或多個穿孔應力重分布層630可接著根據本發明之實施例被使用。
請參見圖7A-7D，一系列之橫截面圖被提供以顯示可被使用以形成根據本發明之實施例的可延伸裝置之各種處理操作。圖7A為置放於載體基板770上的引線鍵合晶粒720的橫截面視圖。引線鍵合晶粒720實質上類似於以上所描述之晶粒且包括藉由焊線747而電性耦合至互連墊744的晶粒接點742。於一實施例中，晶粒接點742與互連墊744可包括導電材料堆疊，例如但不限於，黏著促進劑、種子層、銅、銀、金、或其合金、及氧化抑制劑。焊線747可為任何廣泛使用之導電材料，如銅、銀、金、或其合金。
互連線749可電性耦合互連墊744至接觸墊746。互 連線749可以是任何廣泛使用於互連線之導電材料。例如，互連線749可以是銅、銀、金、或其合金。其他實施例更包括為材料導電堆疊之互連線749，例如但不限於，黏著促進劑、種子層、及氧化抑制劑。作為範例，互連墊744、互連線749及接觸墊746可以習知技術中典型之互連形成製程而形成，例如鑲嵌製程、印刷、或類此者。
之後，可延伸基板層710之第一部分可形成於載體基板770上，如圖7B所示。於實施例中，可延伸基板710A之第一部分係嵌入半導體晶粒720、焊線747、互連墊744、互連線749及接觸墊746。可延伸基板710A之第一部分可形成以使可延伸基板710之第一部分的頂表面712於半導體晶粒720之頂表面722之高度H之上。於實施例中，可延伸基板可以澆注製程而形成。例如，前驅物液體可被澆注於晶片載體770上，再聚合及交聯以形成可延伸基板710A。應力重分布層730可被置於根據本發明之實施例之可延伸基板710A之第一部分的頂表面上。根據一些實施例，可延伸基板710A之第二部分可形成於可延伸基板710A之第一部分的頂表面上且嵌入應力重分布層730，如圖7C所示。
晶片載體770可於可延伸基板710A之形成完成後被移除。作為範例，晶片載體770可以鑲嵌製程、蝕刻製程或任何已知技術中的其他製程而被移除。
於晶片載體被移除之後，可延伸基板之較低部位710B形成。如圖7D所示，第二應力重分布層730B可被置放以 接觸半導體晶粒720之底面721。其後，可延伸基板之較低部位710B可被形成於第二應力重分布層730B與裝置之剩餘物之上。根據額外實施例，可延伸基板之較低部位710B之第一部位可早於將第二應力重分布層730B置放於半導體晶粒之上而形成。於實施例中，第二應力重分布層730B可自半導體晶粒710之底面隔開。
較佳的是關於圖7A-7D中如上所述處理作業係本質上作為例示，本發明實施例並不限於以引線鍵合半導體晶粒實現此製程。例如，實質相似之製程亦可被使用以形成包括覆晶式半導體晶粒的可延伸裝置。
圖8所示為根據本發明一實施例之計算裝置800。作為範例，如此處所描述之可延伸裝置可包括計算裝置800之其他元件，或被併入至計算裝置800。計算裝置800可包括許多元件。在一實施例中，這些元件被附接至一或多個主機板。於另一實施例中，這些元件被製作於單一晶片上系統(SOC)晶粒上而非主機板。計算裝置800中的元件包括但不限於，積體電路晶粒802與至少一通訊晶片808。於一些實施例中該通訊晶片808係製作為積體電路晶粒802的一部份。積體電路晶粒802可包括處理器804及常被使用為快取記憶體之晶粒上記憶體806，其可藉由如埋入式動態隨機存取記憶體(eDRAM)或自旋轉移扭矩記憶體(STTM或STTM-RAM)之技術而設置。
計算裝置800可包括可以或不可以被物理地及電性地耦合至主機板或製作於晶片上系統晶粒的其他元件。此些 其他元件包括但不限於，揮發性記憶體810(如DRAM)、非揮發性記憶體812(如ROM(唯讀記憶體)或快取記憶體)、繪圖處理單元814(GPU)、數位信號處理器816、保密處理器842(於硬體中執行密碼演算法的專門處理器)、晶片組820、天線822、顯示器或觸控螢幕顯示器824、觸控螢幕控制器826、電池828或其他電源、功率放大器(圖未示)、全球定位系統(GPS)裝置828、羅盤830、動作協同處理器或感測器832(可包括加速計、陀螺儀、及羅盤)、揚聲器834、相機836、使用者輸入裝置838(如鍵盤、滑鼠、觸控筆及觸控板)、及大量儲存裝置840(如硬碟機、光碟片(CD)、多功能數位光碟(DVD)及等等)。
通訊晶片808賦能將資料移轉至計算裝置800及從其移轉的無線通訊。名詞「無線」及其衍生物可被使用以描述電路、裝置、系統、方法、技術、通訊頻道等等，其可透過藉由非固態媒體之調制電磁輻射之使用而通訊資料。該名詞並不意味相關裝置不包含任何電線，雖然於一些實施例中其非如此。通訊晶片808可實現多個無線標準或協定之任一者，包括但不限於Wi-Fi(IEEE 802.11家族)、WiMAX(IEEE 802.16家族)、IEEE 802.20、長期演進(LTE)、演進資料最佳化(Ev-DO)、高速封包接取(HSPA+)、高速下行封包接取(HSDPA+)、高速上行封包接取(HSUPA+)、增強資料率GSM演進(EDGE)、全球行動通訊系統(GSM)、一般封包式無線電服務(GPRS)、多碼分 工多從存取(CDMA)、分時多工存取(TDMA)、數位歐規無線電信(DECT)、藍牙、其等之衍生，與任何其他設計為3G、4G、5G及往後代的無線協定。通訊裝置800可包括複數個通訊晶片808。例如，第一通訊晶片808可專用於如Wi-Fi與藍芽之短距無線通訊，且第二通訊晶片808可專用於如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO及其他等之長距無線通訊。
根據本發明的實施例，通訊裝置800之處理器804可包括一或多個裝置，如被耦合至形成於一互連結構中的一或多個互連線的電晶體，互連結構包括藉由於互連層中的預先圖案化特徵形成之通孔。名詞「處理器」可指處理來自暫存器及/或記憶體之電子資料以轉換該電子資料為其他可被儲存於暫存器及/或記憶體中的其他電子資料的任何裝置或裝置之部分。
根據本發明一實施例，通訊晶片808亦可包括一或多個裝置，如被耦合至形成於一互連結構中的一或多個互連線的電晶體，互連結構包括藉由於互連層中的預先圖案化特徵形成之通孔。
根據本發明的實施例，在進一步實施例中，設於計算裝置800中的其他元件可包含一或多個裝置，如被耦合至形成於一互連結構中的一或多個互連線的電晶體，互連結構包括藉由於互連層中的預先圖案化特徵形成之通孔。
於各種實施例中，計算裝置800可以是膝上型電腦、小筆記型電腦、筆記型電腦、超輕薄筆電、智慧型手機、 平板、個人數位助理(PDA：personal digital assistant)、超級移動電腦(ultra-mobile PC)、行動電話、桌上型電腦、伺服器、印表機、掃瞄器、監視器、機上盒、娛樂控制單元、數位相機、可攜式音樂播放器、或數位錄影機。於其他實施例中，計算裝置800可為處理資料之任何其他電子裝置。
以上所述之本發明所揭露的闡明實施方式，包括於摘要部分所描述的，並不旨於窮舉或將本揭露限制於精確的公開形式。當特定實施例與實例在本發明中被描述用於闡明之目的的同時，如同熟悉本領域技術之人員所能識別的，各種修改係為可能且被視為在該實施例與實例的範圍之內。
可根據上述之詳細說明而作出本發明的這些修改。不應將最後的申請專利範圍中使用的術語詮釋為將本發明限制在本說明書及申請專利範圍中揭露的特定實施例。而是將完全由將根據申請專利範圍詮釋的公認信條而詮釋之最後的申請專利範圍決定本發明之範圍。
以下範例屬於進一步實施例。不同實施例之各特徵可與所包括之一些特徵及排除的其他特徵結合以相配於多種的不同應用。一些實施例屬於微電子裝置，包含半導體晶粒，具有藉由導電線路各自電性耦合至接觸墊的一或多個晶粒接點，其中半導體晶粒具有第一彈性模量、在半導體晶粒與導電線路上的封裝層，其中該封裝層具有小於第一彈性模量的第二彈性模量、以及於該封裝層中的第一應力 重分布層，其中第一應力重分布層具有覆蓋半導體晶粒與部分導電線路的覆蓋區，其中應力重分布層具有小於第一彈性模量且大於第二彈性模量的第三彈性模量。
於進一步實施例中，半導體晶粒為引線鍵合晶粒。
於進一步實施例中，半導體晶粒為覆晶式。
於進一步實施例中，第一應力重分布層在半導體晶粒上方。
於進一步實施例中，第一應力重分布層在半導體晶粒下方。
於進一步實施例中，第一應力重分布層接觸半導體晶粒之背側。
於進一步實施例中，微電子裝置更包含第二應力重分布層。
於進一步實施例中，其中該第一應力重分布層係在該半導體晶粒上方，且該第二應力重分布層係在該半導體晶粒下方。
於進一步實施例中，該第一應力重分布層與該第二應力重分布層具有不同覆蓋區。
於進一步實施例中，該第一應力重分布層包括一或多個穿孔，其中鄰近該第一應力重分布層之外周邊的該些穿孔大於鄰近該第一應力重分布層之中央的該些穿孔。
於進一步實施例中，該些穿孔係圓形形狀穿孔、條紋形狀穿孔、或山形(chevron-shaped)穿孔。
於進一步實施例中，該第一應力重分布層之該外周邊 係為扇形。
於進一步實施例中，該封裝層係為聚二甲基矽氧烷(PDMS)、或聚胺甲酸酯。
於進一步實施例中，該第一應力重分布層係為聚醯亞胺(PI)、聚對苯二甲酸乙二酯(PET)、味之素累增膜(Ajinomoto build-up film(ABF))、晶圓級光阻(WPR)、苯并環丁烯(BCB)。
於進一步實施例中，該第一應力重分布層之該覆蓋區於該導電線路之上延伸50微米或更多。
於進一步實施例中，該第一應力重分布層具有漸變模量。
於進一步實施例中，該第一應力重分布層包含複數層，其中該複數層之該模量為漸變。
於進一步實施例中，該第一彈性模量大於該第三彈性模量一數量級，且其中該第三彈性模量大於該第二彈性模量一數量級。
一些實施例係關於用以形成微電子裝置之方法，包含：將半導體晶粒附接至包括複數導電線路之載體基板，其中該半導體晶粒上之一或多個晶粒接點係藉由該些導電線路而電性耦合至該接觸墊；形成第一封裝層於該半導體晶粒、及該載體基板上；形成第一應力重分布層於該封裝層之頂表面上；移除該載體基板；以及形成第二封裝層於該半導體晶粒下方。
於進一步實施例中，形成微電子裝置之該方法更包 含：於形成該第二封裝層之前，形成第二應力重分布層於該半導體晶粒之一暴露背側表面上。
於進一步實施例中，該半導體晶粒為覆晶式或引線鍵合晶粒。
於進一步實施例中，該半導體晶粒具有第一彈性模量，該第一封裝層具有第二彈性模量，且該應力重分布層具有第三彈性模量，以及其中該第一彈性模量係大於該第三彈性模量，以及其中該第三彈性模量係大於該第二彈性模量。
一些實施例係關於一種微電子裝置，包含：半導體晶粒，具有藉由導電線路各自電性耦合至接觸墊的一或多個晶粒接點，其中該半導體晶粒具有第一彈性模量；在該半導體晶粒與該導電線路上的封裝層，其中該封裝層具有小於該第一彈性模量的第二彈性模量；以及於該封裝層中的第一應力重分布層，其中該第一應力重分布層具有覆蓋該半導體晶粒與部分該導電線路的覆蓋區，其中該應力重分布層具有小於該第一彈性模量且大於該第二彈性模量的第三彈性模量，其中該第一彈性模量係大於該第三彈性模量一數量級，以及其中該第三彈性模量係大於該第二彈性模量一數量級，以及其中該第一應力重分布層包括一或多個穿孔，其中鄰近該第一應力重分布層之外周界的該些穿孔係大於鄰近該第一應力重分布層之中央的該些穿孔。
於進一步實施例中，該微電子裝置更包含第二應力重分布層。
於進一步實施例中，該第一應力重分布層係在該半導體晶粒上方，且該第二應力重分布層係在該半導體晶粒下方。
100‧‧‧可延伸裝置
110‧‧‧可延伸基板
120‧‧‧半導體晶粒
142‧‧‧晶粒接點
144‧‧‧接觸墊
146‧‧‧接觸墊
147‧‧‧銲線
149‧‧‧互連線

Claims (25)

  1. 一種微電子裝置，包含：半導體晶粒，具有藉由導電線路各自電性耦合至接觸墊的一或多個晶粒接點，其中該半導體晶粒具有第一彈性模量；在該半導體晶粒與該導電線路上的封裝層，其中該封裝層具有小於該第一彈性模量的第二彈性模量；以及於該封裝層中的第一應力重分布層，其中該第一應力重分布層具有覆蓋該半導體晶粒與部分該導電線路的覆蓋區，其中該應力重分布層具有小於該第一彈性模量且大於該第二彈性模量的第三彈性模量。
  2. 如申請專利範圍第1項之微電子裝置，其中該半導體晶粒為引線鍵合晶粒。
  3. 如申請專利範圍第1項之微電子裝置，其中該半導體晶粒為覆晶式。
  4. 如申請專利範圍第1項之微電子裝置，其中該第一應力重分布層在該半導體晶粒上方。
  5. 如申請專利範圍第1項之微電子裝置，其中該第一應力重分布層在該半導體晶粒下方。
  6. 如申請專利範圍第5項之微電子裝置，其中該第一應力重分布層接觸該半導體晶粒之一背側。
  7. 如申請專利範圍第1項之微電子裝置，更包含第二應力重分布層。
  8. 如申請專利範圍第7項之微電子裝置，其中該第 一應力重分布層係在該半導體晶粒上方，且該第二應力重分布層係在該半導體晶粒下方。
  9. 如申請專利範圍第8項之微電子裝置，其中該第一應力重分布層與該第二應力重分布層具有不同覆蓋區。
  10. 如申請專利範圍第1項之微電子裝置，其中該第一應力重分布層包括一或多個穿孔，其中鄰近該第一應力重分布層之外周邊的該些穿孔大於鄰近該第一應力重分布層之中央的該些穿孔。
  11. 如申請專利範圍第10項之微電子裝置，其中該些穿孔係圓形形狀穿孔、條紋形狀穿孔、或山形(chevron-shaped)穿孔。
  12. 如申請專利範圍第10項之微電子裝置，其中該第一應力重分布層之該外周邊係為扇形。
  13. 如申請專利範圍第1項之微電子裝置，其中該封裝層係為聚二甲基矽氧烷(PDMS)、或聚胺甲酸酯。
  14. 如申請專利範圍第1項之微電子裝置，其中該第一應力重分布層係為聚醯亞胺(PI)、聚對苯二甲酸乙二酯(PET)、味之素累增膜(Ajinomoto build-up film(ABF))、晶圓級光阻(WPR)、苯并環丁烯(BCB)。
  15. 如申請專利範圍第1項之微電子裝置，其中該第一應力重分布層之該覆蓋區於該導電線路之上延伸50微米或更多。
  16. 如申請專利範圍第1項之微電子裝置，其中該第一應力重分布層具有漸變模量。
  17. 如申請專利範圍第16項之微電子裝置，其中該第一應力重分布層包含複數層，其中該複數層之該模量為漸變的。
  18. 如申請專利範圍第1項之微電子裝置，其中該第一彈性模量大於該第三彈性模量一數量級，且其中該第三彈性模量大於該第二彈性模量一數量級。
  19. 一種用以形成微電子裝置之方法，包含：將半導體晶粒附接至包括複數導電線路之載體基板，其中該半導體晶粒上之一或多個晶粒接點係藉由該些導電線路而電性耦合至該接觸墊；形成第一封裝層於該半導體晶粒、及該載體基板上；形成第一應力重分布層於該封裝層之頂表面上；移除該載體基板；以及形成第二封裝層於該半導體晶粒下方。
  20. 如申請專利範圍第19項之方法，更包含：於形成該第二封裝層之前，形成第二應力重分布層於該半導體晶粒之一暴露背側表面上。
  21. 如申請專利範圍第19項之方法，其中該半導體晶粒為覆晶式或引線鍵合晶粒。
  22. 如申請專利範圍第19項之方法，其中該半導體晶粒具有第一彈性模量，該第一封裝層具有第二彈性模量，且該應力重分布層具有第三彈性模量，以及其中該第一彈性模量係大於該第三彈性模量，以及其中該第三彈性模量係大於該第二彈性模量。
  23. 一種微電子裝置，包含：半導體晶粒，具有藉由導電線路各自電性耦合至接觸墊的一或多個晶粒接點，其中該半導體晶粒具有第一彈性模量；在該半導體晶粒與該導電線路上的封裝層，其中該封裝層具有小於該第一彈性模量的第二彈性模量；以及於該封裝層中的第一應力重分布層，其中該第一應力重分布層具有覆蓋該半導體晶粒與部分該導電線路的覆蓋區，其中該應力重分布層具有小於該第一彈性模量且大於該第二彈性模量的第三彈性模量，其中該第一彈性模量係大於該第三彈性模量一數量級，以及其中該第三彈性模量係大於該第二彈性模量一數量級，以及其中該第一應力重分布層包括一或多個穿孔，其中鄰近該第一應力重分布層之外周邊的該些穿孔係大於鄰近該第一應力重分布層之中央的該些穿孔。
  24. 如申請專利範圍第23項之微電子裝置，更包含第二應力重分布層。
  25. 如申請專利範圍第24項之微電子裝置，其中該第一應力重分布層係在該半導體晶粒上方，且該第二應力重分布層係在該半導體晶粒下方。
TW105103609A 2015-03-11 2016-02-03 具有應力重分布層之可延伸電子元件製作方法 TWI681513B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
WOPCT/US15/19981 2015-03-11
PCT/US2015/019981 WO2016144356A1 (en) 2015-03-11 2015-03-11 Stretchable electronics fabrication method with strain redistribution layer

Publications (2)

Publication Number Publication Date
TW201703205A true TW201703205A (zh) 2017-01-16
TWI681513B TWI681513B (zh) 2020-01-01

Family

ID=56878624

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105103609A TWI681513B (zh) 2015-03-11 2016-02-03 具有應力重分布層之可延伸電子元件製作方法

Country Status (5)

Country Link
US (1) US10468357B2 (zh)
KR (1) KR20180008379A (zh)
CN (1) CN107210269B (zh)
TW (1) TWI681513B (zh)
WO (1) WO2016144356A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11373971B2 (en) 2020-06-30 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102034307B1 (ko) * 2017-05-04 2019-10-18 삼성전자주식회사 반도체 패키지 제조방법 및 이에 이용되는 제조장치
US20190252291A1 (en) * 2018-02-15 2019-08-15 Board Of Trustees Of The University Of Arkansas Chip Warpage Reduction Via Raised Free Bending & Re-entrant (Auxetic) Trace Geometries
CN111493817B (zh) * 2019-01-31 2023-10-10 周冠谦 具延展性的柔性感测装置
GB201907270D0 (en) 2019-03-14 2019-07-10 Imp College Innovations Ltd Component for a stretchable electronic device
US11195788B2 (en) * 2019-10-18 2021-12-07 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid dielectric scheme in packages
CN111653205B (zh) * 2020-07-15 2021-12-28 上海天马微电子有限公司 可拉伸显示面板和显示装置
KR20240001963A (ko) * 2022-06-28 2024-01-04 삼성전자주식회사 연신 패널 및 전자 장치

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09232475A (ja) * 1996-02-22 1997-09-05 Nitto Denko Corp 半導体装置及びその製造方法
JP3400427B2 (ja) * 2000-11-28 2003-04-28 株式会社東芝 電子部品ユニット及び電子部品ユニットを実装した印刷配線板装置
JP3785083B2 (ja) * 2001-11-07 2006-06-14 株式会社東芝 半導体装置、電子カード及びパッド再配置基板
US20040183167A1 (en) * 2003-03-21 2004-09-23 Texas Instruments Incorporated Recessed-bond semiconductor package substrate
US6890851B2 (en) * 2003-05-29 2005-05-10 United Microelectronics Corp. Interconnection structure and fabrication method thereof
US7573125B2 (en) * 2005-06-14 2009-08-11 Micron Technology, Inc. Methods for reducing stress in microelectronic devices and microelectronic devices formed using such methods
DE102006055576A1 (de) 2006-11-21 2008-05-29 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum Herstellen eines dehnbaren Schaltungsträgers und dehnbarer Schaltungsträger
JP5056085B2 (ja) * 2007-03-09 2012-10-24 日本電気株式会社 電子部品の実装構造
US7919853B1 (en) * 2007-11-01 2011-04-05 Amkor Technology, Inc. Semiconductor package and fabrication method thereof
US7906845B1 (en) * 2008-04-23 2011-03-15 Amkor Technology, Inc. Semiconductor device having reduced thermal interface material (TIM) degradation and method therefor
US8207473B2 (en) 2008-06-24 2012-06-26 Imec Method for manufacturing a stretchable electronic device
JP5352220B2 (ja) * 2008-12-17 2013-11-27 ラピスセミコンダクタ株式会社 半導体装置の製造方法
EP2392196B1 (en) 2009-01-30 2018-08-22 IMEC vzw Stretchable electronic device
US8227904B2 (en) 2009-06-24 2012-07-24 Intel Corporation Multi-chip package and method of providing die-to-die interconnects in same
US8378476B2 (en) * 2010-03-25 2013-02-19 Stats Chippac Ltd. Integrated circuit packaging system with stacking option and method of manufacture thereof
US9414484B2 (en) * 2011-11-09 2016-08-09 Intel Corporation Thermal expansion compensators for controlling microelectronic package warpage
CN102607938B (zh) 2012-02-29 2014-01-15 上海交通大学 用于tsv铜互连材料力学性能测试的原位拉伸试样
JP5977051B2 (ja) * 2012-03-21 2016-08-24 新光電気工業株式会社 半導体パッケージ、半導体装置及び半導体パッケージの製造方法
US20140024093A1 (en) * 2012-03-29 2014-01-23 Shell Oil Company Process for the production of digested biomass useful for chemicals and biofuels
US9226402B2 (en) * 2012-06-11 2015-12-29 Mc10, Inc. Strain isolation structures for stretchable electronics
KR101641986B1 (ko) * 2012-08-01 2016-07-22 가부시키가이샤 무라타 세이사쿠쇼 전자 부품 및 전자 부품 모듈
US9111896B2 (en) * 2012-08-24 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package semiconductor device
US8975092B2 (en) * 2012-11-26 2015-03-10 Fujitsu Limited Method and system for controlling chip warpage during bonding
US10497633B2 (en) 2013-02-06 2019-12-03 The Board Of Trustees Of The University Of Illinois Stretchable electronic systems with fluid containment
US9385091B2 (en) * 2013-03-08 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reinforcement structure and method for controlling warpage of chip mounted on substrate
US8941224B2 (en) * 2013-03-29 2015-01-27 Kinsus Interconnect Technology Corp. Package structure of a chip and a substrate
DE112013007390B4 (de) * 2013-08-29 2020-06-25 Mitsubishi Electric Corporation Halbleitermodul, Halbleitervorrichtung und Fahrzeug
WO2015083250A1 (ja) * 2013-12-04 2015-06-11 三菱電機株式会社 半導体装置
CN104078431B (zh) 2014-06-27 2017-02-01 中国科学院上海微系统与信息技术研究所 双层底充胶填充的铜凸点封装互连结构及方法
US9337064B2 (en) * 2014-09-15 2016-05-10 Micron Technology, Inc. Methods of protecting peripheries of in-process semiconductor wafers and related in-process wafers and systems
DE112015005836B4 (de) * 2014-12-29 2022-04-14 Mitsubishi Electric Corporation Leistungsmodul
US9478500B2 (en) * 2015-02-17 2016-10-25 Advanced Semiconductor Engineering, Inc. Interposer substrate, semiconductor structure and fabricating process thereof
US9568960B2 (en) * 2015-02-20 2017-02-14 International Business Machines Corporation Supercomputer using wafer scale integration
JP6301857B2 (ja) * 2015-02-24 2018-03-28 株式会社東芝 半導体モジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11373971B2 (en) 2020-06-30 2022-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device structure and methods of forming the same
TWI790541B (zh) * 2020-06-30 2023-01-21 台灣積體電路製造股份有限公司 半導體裝置結構和其形成方法
US11756913B2 (en) 2020-06-30 2023-09-12 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and methods of forming the same
US12068271B2 (en) 2020-06-30 2024-08-20 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device structure and methods of forming the same

Also Published As

Publication number Publication date
CN107210269B (zh) 2020-07-28
CN107210269A (zh) 2017-09-26
WO2016144356A1 (en) 2016-09-15
US10468357B2 (en) 2019-11-05
KR20180008379A (ko) 2018-01-24
TWI681513B (zh) 2020-01-01
US20180019213A1 (en) 2018-01-18

Similar Documents

Publication Publication Date Title
TWI681513B (zh) 具有應力重分布層之可延伸電子元件製作方法
US11594524B2 (en) Fabrication and use of through silicon vias on double sided interconnect device
US10170456B2 (en) Semiconductor packages including heat transferring blocks and methods of manufacturing the same
TWI549252B (zh) 具有通橋導電穿孔信號連接之嵌入式多重裝置橋接器
US9550670B2 (en) Stress buffer layer for integrated microelectromechanical systems (MEMS)
JP6293918B2 (ja) 受動マイクロ電子デバイスをパッケージ本体内部に配置したマイクロ電子パッケージ
TWI785544B (zh) 包含在晶粒的設備、形成包含背側或底側敷金屬之積體電路晶粒的方法及包括封裝基板的系統
TWI609478B (zh) 多晶片封裝和製造其之方法
US7514289B2 (en) Methods and structures for facilitating proximity communication
US9613920B2 (en) Microelectronic package utilizing multiple bumpless build-up structures and through-silicon vias
CN107924945B (zh) 在两侧上具有金属的功率门
JP2012160707A (ja) 積層半導体チップ、半導体装置およびこれらの製造方法
US10141286B2 (en) Methods of manufacturing semiconductor packages
TW201626541A (zh) 半導體裝置封裝、封裝層疊以及包含封裝層疊的計算裝置
US11322445B2 (en) EMIB copper layer for signal and power routing
TW201715694A (zh) 超薄功能塊透過固相黏著劑及選擇性轉移之異質集成
JP2021158336A (ja) パッケージシールドを含むパッケージエッジに対する新規ｗｌｃｓｐの信頼性の向上
US20090189255A1 (en) Wafer having heat dissipation structure and method of fabricating the same
US10516092B2 (en) Interface substrate and method of making the same