TWI609478B - 多晶片封裝和製造其之方法 - Google Patents

多晶片封裝和製造其之方法 Download PDF

Info

Publication number
TWI609478B
TWI609478B TW103129504A TW103129504A TWI609478B TW I609478 B TWI609478 B TW I609478B TW 103129504 A TW103129504 A TW 103129504A TW 103129504 A TW103129504 A TW 103129504A TW I609478 B TWI609478 B TW I609478B
Authority
TW
Taiwan
Prior art keywords
wafer
substrate
protective layer
heat sink
semiconductor
Prior art date
Application number
TW103129504A
Other languages
English (en)
Other versions
TW201545309A (zh
Inventor
吳卓根
金鍾薰
孫晧榮
李政桓
Original Assignee
愛思開海力士有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 愛思開海力士有限公司 filed Critical 愛思開海力士有限公司
Publication of TW201545309A publication Critical patent/TW201545309A/zh
Application granted granted Critical
Publication of TWI609478B publication Critical patent/TWI609478B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/071—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18161—Exposing the passive side of the semiconductor or solid-state body of a flip chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

多晶片封裝和製造其之方法
本發明的具體實施例涉及封裝技術，更具體地說，涉及一種包括散熱器的多晶片封裝以及一種用於製造其之方法。
相關申請案的交叉參考
本申請案基於35 U.S.C 119(a)主張2014年5月22日於韓國知識產權局所提申的韓國申請案第10-2014-0061663號的優先權，其通過引用將其整體併入本文中。
半導體裝置可以包括各種電子電路元件，其可以被用於建構電子器具。諸如電腦、移動器具或數據存儲裝置的各種電子裝置可以利用記憶體半導體晶片或晶片封裝。
為了實現尺寸縮小和重量輕化的電子產品，諸如智慧型手機，在電子產品內的半導體裝置的封裝同樣應該在尺寸上縮小。收集具有不同功能的半導體晶片到一個封裝之多晶片封裝技術，其實現了高容量和單一封裝產品內的多功能操作，提供了這樣理想的形式因子。例如，系統級封裝(System in Package，SiP)技術能使具有不同功能的複數個晶片安排到基板上，有效地封裝所述晶片到尺寸小的一封裝。然而，複數個半導體 晶片在小的區域中進行高速操作，這需要一種有效的熱的擴散。
在一實施例中，一種多晶片封裝，包括：第一晶片和第二晶片，其彼此平行地安裝在第一基板上；保護層，其具有上部第三表面，其圍繞所述第一晶片和所述第二晶片，以暴露所述第一晶片的上部第一表面和所述第二晶片的上部第二表面，並且將所述第一表面鏈接到所述第二表面；散熱器，其設置在所述第一至第三表面上；以及熱界面材料，其定位在所述散熱器以及所述第一至第三表面的界面上。
在另一實施例中，一種多晶片封裝，包括：第一晶片和第二晶片，其彼此平行地安裝在封裝基板上；保護層，其具有上部第三表面，其圍繞所述第一晶片和所述第二晶片，以暴露所述第一晶片的上部第一表面和所述第二晶片的上部第二表面，並且將所述第一表面鏈接到所述第二表面；散熱器，其設置在所述第一至第三表面上；熱界面材料，其定位在所述散熱器以及所述第一至第三表面的界面上；以及加強材，其筆直地在所述基板上，以支持所述散熱器。
在另一實施例中，一種用於製造多晶片封裝的方法包括：將第一晶片和第二晶片彼此平行地安裝在第一基板上；形成覆蓋所述第一晶片和所述第二晶片的保護層；移除所述保護層的上側的部分和所述第一晶片和所述第二晶片的上側的部分，以暴露所述第一晶片的上部第一表面、第二晶片的上部第二表面以及將第一和第二表面彼此鏈接之所述保護層的上部第三表面；以及將熱界面材料引入到所述第一至第三表面以及附接散熱器。
在另一實施例中，一種記憶卡包括多晶片封裝，所述多晶片封裝包括：第一晶片，其安裝在第一基板的上表面上方；第二晶片，其安裝在第一基板的上表面上方；保護層，其配置成圍繞所述第一晶片和第二晶片，所述保護層暴露所述第一晶片的上表面和所述第二晶片的上表面；熱界面材料，其配置在第一晶片的上表面、第二晶片的上表面以及所述保護層的上表面上方；以及散熱器，其設置在所述熱界面材料上方。
在另一實施例中，一種電子系統包括多晶片封裝，所述多晶片封裝包括：第一晶片，其安裝在第一基板的上表面上方；第二晶片，其安裝在第一基板的上表面上方；保護層，其配置成圍繞所述第一晶片和第二晶片，所述保護層暴露所述第一晶片的上表面和所述第二晶片的上表面；熱界面材料，其配置在第一晶片的上表面、第二晶片的上表面以及所述保護層的上表面上方；以及散熱器，其設置在所述熱界面材料上方。
在另一實施例中，一種記憶卡包括多晶片封裝，所述多晶片封裝包括：第一晶片，其安裝在封裝基板的上表面上方；第二晶片，其安裝在封裝基板的上表面上方；保護層，其配置成圍繞所述第一晶片和第二晶片，所述保護層暴露所述第一晶片的上表面和所述第二晶片的上表面；熱界面材料，其配置在第一晶片的上表面、第二晶片的上表面以及所述保護層的上表面上方；散熱器，其配置在所述熱界面材料上方；以及垂直加強材，其配置在所述基板上方，以支持所述散熱器。
在另一實施例中，一種電子系統包括多晶片封裝，所述多晶片封裝包括：第一晶片，其安裝在封裝基板的上表面上方；第二晶片，其安裝在封裝基板的上表面上方；保護層，其配置成圍繞所述第一晶片和第 二晶片，所述保護層暴露所述第一晶片的上表面和所述第二晶片的上表面；熱界面材料，其配置在第一晶片的上表面、第二晶片的上表面以及所述保護層的上表面上方；散熱器，其設置在所述熱界面材料上方；以及垂直加強材，其設置在所述基板上方，以支持所述散熱器。
10‧‧‧多晶片封裝
20‧‧‧晶片
21‧‧‧晶片
23‧‧‧第五晶片
30‧‧‧多晶片封裝
40‧‧‧熱界面材料
41‧‧‧接觸面
100‧‧‧第一封裝基板
101‧‧‧上表面
103‧‧‧底表面
110‧‧‧主體
111‧‧‧第一連接部分
120‧‧‧第一貫通電極
130‧‧‧第一介電層
131‧‧‧第一互連部分
135‧‧‧第二互連部分
170‧‧‧第二介電層
210‧‧‧第一半導體晶片
211‧‧‧第二連接部分
215‧‧‧上表面、整體的平坦表面
216‧‧‧初始上表面
230‧‧‧第二半導體晶片
231‧‧‧第三連接部分
235‧‧‧上表面、整體的平坦表面
236‧‧‧初始上表面
250‧‧‧第三半導體晶片
251‧‧‧第四連接部分
255‧‧‧上表面、整體的平坦表面
256‧‧‧初始上表面
271‧‧‧第三介電層
273‧‧‧第四介電層
275‧‧‧第五介電層
291‧‧‧半導體晶粒
293‧‧‧半導體晶粒
295‧‧‧半導體晶粒
297‧‧‧半導體晶粒
299‧‧‧貫通電極
300‧‧‧保護層
301‧‧‧上表面
303‧‧‧上表面、整體的平坦表面
410‧‧‧散熱器
415‧‧‧加強材
450‧‧‧熱界面材料
451‧‧‧接觸表面
500‧‧‧第二封裝基板
501‧‧‧上表面
503‧‧‧底表面
511‧‧‧互連部分
550‧‧‧連接部分
600‧‧‧載體
1800‧‧‧記憶卡
1810‧‧‧記憶體
1820‧‧‧記憶體控制器
1830‧‧‧主機
2210‧‧‧第一半導體晶片
2211‧‧‧第二連接部分
2215‧‧‧上表面、整體的平坦表面
2230‧‧‧第二半導體晶片
2231‧‧‧第三連接部分
2235‧‧‧上表面、整體的平坦表面
2250‧‧‧第三半導體晶片
2251‧‧‧第四連接部分
2255‧‧‧上表面、整體的平坦表面
2271‧‧‧第三介電層
2273‧‧‧第四介電層
2275‧‧‧第五介電層
2300‧‧‧保護層
2303‧‧‧上表面、整體的平坦表面
2410‧‧‧散熱器
2415‧‧‧加強材
2450‧‧‧熱界面材料
2500‧‧‧第三封裝基板
2550‧‧‧第五連接部分
2710‧‧‧電子系統
2711‧‧‧控制器
2712‧‧‧輸入/輸出裝置
2713‧‧‧記憶體
2714‧‧‧介面
2715‧‧‧匯流排
3050‧‧‧粗糙表面
3100‧‧‧第一封裝基板
3110‧‧‧主體
3111‧‧‧第一連接部分
3120‧‧‧第一貫通電極
3130‧‧‧第一介電層
3210‧‧‧晶片
3211‧‧‧第二連接部分
3215‧‧‧上表面
3230‧‧‧晶片
3231‧‧‧第三連接部分
3235‧‧‧上表面
3250‧‧‧晶片
3251‧‧‧第四連接部分
3255‧‧‧上表面
3271‧‧‧第三介電層
3273‧‧‧第四介電層
3275‧‧‧第五介電層
3300‧‧‧保護層
3303‧‧‧上表面
3410‧‧‧散熱器
3415‧‧‧加強材
3450‧‧‧熱界面材料
3451‧‧‧底部表面
3500‧‧‧第二封裝基板
3550‧‧‧第五連接部分
本發明概念的具體實施例將參照附圖和伴隨的詳細描述而變得更加明顯，其中：圖1是說明根據一實施例的多晶片封裝的截面視圖；圖2和3是說明熱界面材料的附著狀態的圖；圖4至8是說明根據一實施例用於製造多晶片封裝的方法的圖；圖9是說明根據另一實施例的多晶片封裝的截面視圖；圖10至12是說明根據另一實施例的多晶片封裝的圖；圖13是說明根據一實施例的使用包括封裝的記憶卡之電子系統的方塊圖；以及圖14是說明根據一實施例的包括封裝的電子系統的方塊圖。
在本說明書中，用語諸如“第一”和“第二”是用來區分彼此的構件，並且不限制所述構件或表示特定的順序。此外，當一構件被稱為在另一構件“上”或處於另一構件的“頂部”或“底部”或者在另一構件的“內部”時，這表示其間的相對位置關係，並且沒有指定構件直接接觸其他構件或其他構件進一步插入在其間的界面處的情況下。此外，當元 件被稱為被“耦合”或“連接”到另一元件時，它表示所述元件直接耦合或連接到另一元件，以及額外的層可以插入其間。當兩個元件彼此“直接耦合”或“直接連接”，這可能表明沒有元件夾在其間。這樣的指示也可以應用於用於描述元件之間的關係之其它的表達。一種半導體晶片可以指示藉由切割具有以晶片形式整合在其中的電子電路的半導體基板而得到的晶片。半導體基板或半導體晶片可以是記憶體晶片，諸如DRAM、SRAM、快閃、MRAM、ReRAM、FeRAM或PCRAM或具有整合於其中的邏輯電路之邏輯晶片。
圖1是說明根據一實施例的多晶片封裝的截面視圖。圖2和3是描繪了熱界面材料的附著狀態的圖。
參見圖1，多晶片封裝10可以包括安裝在第一封裝基板100的上表面101上的複數個半導體晶片210、230和250。第一封裝基板100可以具有中介層結構。例如，所述中介層結構可以包括：第一矽基板主體110和第一貫通電極120，其通過所述第一基板主體110而電連接層或元件，例如，提供垂直的電連接。第一貫通電極120可以直通矽晶穿孔(TSV)技術來提供。
在相對於第一封裝基板100的上表面101之底表面103上，諸如凸塊的第一連接部分111與第一貫通電極120的一端耦合。第一貫通電極120的的另一端可以基本上電連接或耦合到半導體晶片210、230和250。
第一貫通電極120的部分或一些可以連接到第二連接部分211，其提供透過第一互連部分131至第一半導體晶片210的外部電連接。此外，第一貫通電極120的部分或一些可以被連接到第三連接部分231，其提供 到第二半導體晶片230的外部電連接，並且第一貫通電極120的部分或一些可以連接到第四連接部分251，其提供至第三半導體晶片250的外部電連接。第一貫通電極120提供用於將半導體晶片210、230和250電連接到第一連接部分111的垂直連接結構。
介電層130被設置在中介層的第一基板主體110上。第一介電層130可以包括絕緣材料或介電材料層，諸如氧化矽、氮化矽或絕緣性高分子。第一介電層130可以絕緣第一互連部分131，其可以具有電路互連結構。
為了將半導體晶片210、230和250彼此電連接，第一封裝基板100可以包括具有水平連接結構的第二互連部分135。第二互連部分135可以具有用於連接兩個相鄰的半導體晶片(例如第一晶片210和第二晶片230)的連接結構。第二互連部分135可以具有設置在第一介電層130內或在第一基板主體110內的多層電路互連結構。例如，第一封裝基板100可以是具有TSV的中介層，並且可以構成2.5D SIP結構。
第一封裝基板100可以被安裝在第二封裝基板500上，其可以在印刷電路板(PCB)的形式中製備。第一基板100可以被安裝在第二封裝基板500的上表面501上。底表面503可以包括或接觸諸如焊球的連接部分550，以便製造外部連接。用於將第一基板100的第一連接部分111電連接至連接部分550之互連部分511可以被配置在第二基板500中。
第二介電層170可以提供在第一封裝基板100和第二封裝基板500之間，以將第一連接部分111彼此隔離。第三介電層271也可以提供在第一封裝基板100和第一半導體晶片210之間，以將第二連接部分211彼此隔離。第四介電層273也可以提供在第一封裝基板100和第二半導體晶片230之 間，以將第三連接部分231彼此隔離。第五介電層275也可以提供在第一封裝基板100和第三半導體晶片250之間，以將第四連接部分251彼此隔離。在一個實施例中，第二介電層170、第三介電層271、第四介電層273和第五介電層275可以包括底部填充。
參見圖1和圖2，保護層300被設置成圍繞第一晶片210、第二晶片230和第三晶片250，並且暴露所述晶片的上表面。保護層300可以橫向地圍繞且固定半導體第一晶片210、半導體第二晶片230及/或半導體第三晶片250，填充在晶片之間的一些或所有間隙。保護層300可以是包括介電材料的層。介電材料可以包括模塑構件，諸如環氧樹脂模塑化合物(EMC)。保護層300可以具有上表面303，其暴露第一半導體晶片210的上表面215和第二半導體晶片230的上表面235。保護層300的上表面303可以被形成以暴露第三半導體晶片250的上表面255。
如圖2所示，保護層300的上表面303可以充當一中間表面，其形成在第一晶片210的上表面215和第二晶片的上表面235之間的連續表面。在一個實施例中，第一晶片210的上表面215可以是光滑的或平坦的表面，第二晶片230的上表面235可以是光滑的或平坦的表面，並且保護層300的上表面303也可以是光滑的或平坦的表面。例如，當整個表面是沒有階梯部分(例如，有快速變化的高度的部分)或凹部時，可以包括第一晶片210的上表面215、第二晶片230的上表面235以及保護層300的上表面303之整個表面是平滑的表面。
因此，在一個實施例中，第一晶片210的上表面215、第二晶片230的上表面235以及保護層300的上表面303形成一整體的平坦表面。例 如，儅從第一基板100的上表面101所測量的第一晶片210的上表面215的表面高度H1、第二晶片230的上表面235的表面高度H2和保護層300的上表面303的表面高度H3可以是水平或彼此等於。在一個實施例中，第三晶片250的上表面255也可以具有基本上相同的高度水平。
熱界面材料450可以被塗佈、附著或以其他方式佈置在半導體晶片210、230和250以及保護層300的上表面215、235、255和303。當半導體晶片210、230和250以及保護層300的上表面215、235、255和303形成基本上為平坦的整體的平坦表面時，熱界面材料450的接觸表面451可以與上表面215、235、255和303緊密接觸，防止或限制在接觸界面處的空隙或剝離間隙的形成。
參見圖1和圖2，第一半導體晶片210和第二半導體晶片230可以具有相似的大小及/或可以執行不同的功能。第三半導體晶片250也可以具有類似於第一半導體晶片210的尺寸的大小及/或可以執行與第一半導體晶片210所執行的功能不同的功能。例如，第一半導體晶片210可以是邏輯晶片，諸如圖像處理單元(GPU)、中央處理單元(CPU)或單晶片系統(SoC)。第二半導體晶片230或第三半導體晶片250可以是記憶體晶片(或記憶體裝置)，諸如DRAM裝置。
例如，如圖2所示，第二半導體晶片230可以是一晶片，其中與DRAM裝置整合的複數個垂直堆疊的半導體晶粒291、293、295和297(或者，半導體基板或半導體晶片)被配置於其中。堆疊的第一、第二、第三和第四半導體晶粒291、293、295和297可以具有諸如基本上穿過晶粒主體的TSV之貫通電極299，並且可以經由共同或共享的垂直連接結構而彼此電連 接。第二半導體晶片230(或者，第三晶片250)可以具有堆疊結構，其中複數個半導體晶粒291、293、295和297使用TSV，並且可以是高帶寬記憶體(high bandwidth memory，HBM)的一部分。
圖3描繪不同類型的半導體晶片21、23提供在一個封裝中的配置。晶片21、23可以具有不同或變化的高度(例如，第四半導體晶片21的高度H4是不同於第五半導體晶片23的高度H5)，以及分層間隙G可以在晶片之間發生，因為熱界面材料40的接觸面41可以與第四晶片21接觸，但是可以不接觸第五晶片23。當間隙G發生時，在第五晶片23中產生的熱不容易傳遞到熱界面材料40(例如：熱局部地捕獲在封裝中)，這可能導致半導體裝置的異常操作。
然而，如圖2所示，當熱界面材料450的接觸表面451接觸上表面215、235、255和303的界面時，在半導體晶片210、230和250中產生的熱可以通過熱界面材料450很容易地轉移到附著熱界面材料450的散熱器410(例如，圖1的散熱器)，並且可以在多晶片封裝10的外部排出。因此，多晶片封裝10的散熱的效率可以增加或最大化，以有效地防止裝置的特性和操作由於熱而劣化，或防止降低了半導體晶片210、230和250的操作效率及/或操作速度。
返回參照圖1，散熱器410通過熱界面材料450被定位、附接或以其他方式佈置在半導體晶片210、230和250以及在保護層300上。在一個實施例中，垂直或豎直的加強材415可以是被定位或佈置，以支持或機械地加固散熱器410的周邊部分。加強材415可以設置在第二封裝基板500的上表面501的周邊部分處的豎直位置中。雖然在圖中未示出，黏著劑可以在加強 材415與散熱器410之間插入，或在加強材415和第二基板500的上表面501之間插入。
圖4至8是說明根據一個實施例的用於製造多晶片封裝的方法的圖。
圖4說明藉由安裝第一封裝基板100在載體600上而得到的形狀。第一封裝基板100被安裝在載體600上，使得包括第一連接部分111的第一封裝基板100的底表面103面對載體600的上表面，以及第一封裝基板100的上表面101被暴露於上側。載體600可以為用於在半導體封裝的處理期間支撐第一封裝基板100之晶片狀或薄膜狀的構件。第一封裝基板100可以是印刷電路板狀的基板或者可以具有一中介層基板結構，其包括第一矽基板主體110、通過主體110的第一貫通電極120以及第一介電層130。
圖5說明安排、定位或設置第一半導體晶片210、第二半導體晶片230和第三半導體晶片250在第一封裝基板100的上表面101上的過程。例如，第一半導體晶片210、第二半導體晶片230和第三半導體晶片250可以被安排成彼此平行。與第一半導體晶片210相關聯的第二連接部分211、與第二半導體晶片230相關聯的第三連接部分231和與第三半導體晶片250相關聯的第四連接部分251被安裝且電連接到第一貫通電極120。
諸如底部填充的第三介電層271被形成在第一封裝基板100和第一半導體晶片210之間，以便將第二連接部分211彼此隔離。諸如底部填充的第四介電層273被形成在第一封裝基板100和第二半導體晶片230之間，以將第三連接部分231彼此隔離。諸如底部填充的第五介電層275也可以形成在第一封裝基板100和第三半導體第三晶片250之間，以將第四連接部分251 彼此隔離。
第一半導體晶片210可以其上帶有初始的上表面216來提供，第二半導體晶片230可以其上帶有初始的上表面236來提供，並且第三半導體晶片250可以其上帶有初始的上表面256來提供。第二半導體晶片230和第三半導體晶片250可以是相同的晶片類型。第一半導體晶片210和第二半導體晶片230或第三半導體晶片250可以是不同類型的晶片。
當第一半導體晶片210的厚度不同於第二半導體晶片230或第三半導體晶片250的厚度時，初始上表面216的表面高度可以不同於初始上表面236的表面高度或初始上表面256的表面高度。因此，表面高度差可以在半導體晶片210、230和250之間發生。如本文所描述，這樣的表面高度差可能引起在界面上的空隙或塗層失敗，其可以降低封裝的散熱效率。整體的平坦化製程可以被執行以除去晶片210、230和250之間的表面高度差。
圖6說明形成覆蓋半導體晶片210、230和250之保護層300的過程。EMC模塑製程被形成在第一封裝基板100上，以形成保護層300。在一個實施例中，EMC模塑製程可以通過晶片級模塑來進行。除了EMC模塑製程，介電材料被塗覆以形成保護層300，以便覆蓋半導體晶片210、230和250，以及填充在半導體晶片210、230和250之間的間隙。因此，保護層300也可以形成以覆蓋半導體晶片210、230和250，從而暴露保護層300的初始上表面301於封裝的上側。
圖7說明移除保護層300的上側的部分和半導體晶片210、230和250的上側的部分的過程，移除製程在保護層300的上表面301上執行以移除保護層300的上側的部分且移除暴露的半導體晶片210、230和250的上側的 部分，藉此曓露上表面215、235和255。移除製程可以整體的平坦化製程來執行，其被執行在保護層300已經形成的整個區域上。例如，移除製程可以作為研磨處理來執行，例如化學機械拋光(CMP)。或者，移除製程可以回蝕製程來執行。在CMP或回蝕製程之前，初步磨削可以被執行。在移除製程中，第一半導體晶片210的經拋光的上表面215、第二半導體晶片230的經拋光的上表面235，保護層300的經拋光的上表面303以及第三半導體晶片250的經拋光的上表面255被暴露，這些表面形成整體的平坦表面215、235、255和303，如本文所述。圖8說明安裝第一封裝基板100在第二封裝基板500上的過程。在形成整體的平坦表面215、235、255和303的平坦化製程之後，中，第一封裝基板100被安裝在第二封裝基板500上。在第一封裝基板100與載體600分離之後，單一化被執行以分離單一構件形式的第一封裝基板100，並且第一封裝基板100被安裝在第二封裝基板500上。第二介電層170在第一封裝基板100和第二封裝基板500之間形成，以將第一連接部分111彼此隔離。然後，如圖1所示，熱界面材料450被塗覆在整體的平面表面215、235、255和303上，以及散熱器410被附著或以其他方式佈置在熱界面材料450上。在附著散熱器410之前，加強材415被附著在第二封裝基板500的周邊部分處的豎直位置中，以便支持散熱器410的周邊部分。
圖9是說明根據另一實施例的多晶片封裝的截面視圖。
參見圖9，在多晶片封裝體20中，第一半導體晶片2210、第二半導體晶片2230和第三半導體晶片2250可以直接安裝在第三封裝基板2500上。第三封裝基板2500可以帶有在下表面上的第五連接部分2550(例如，焊球)來提供，以便於外部電連接。
第一半導體晶片2210的第二連接部分2211、第二半導體晶片2230的第三連接部分2231和第三半導體晶片2250的第四連接部分2251被安裝在第三半導體晶片2250上以電連接第五連接部分2550。這樣的結構可以透過移除可以具有中介層類型的第一基板(圖1中的100)及/或可以具有PCB的類型的第二基板(圖1中的500)中的任一者而獲得。第三封裝基板2500可以被提供以具有與第一基板(圖1中的100)或第二基板(圖1中的500)的功能基本上相同的功能。例如，第三封裝基板2500可以中介層或印刷電路板的形式製備。
第三介電層2271被提供在第三封裝基板2500和第一半導體晶片2210之間，以將第二連接部分2211彼此隔離。第四介電層2273被提供在第三封裝基板2500和第二半導體晶片2230之間，以將第三連接部分2231彼此隔離。第五介電層2275被提供在第三封裝基板2500和第三半導體晶片2250之間，以將第四連接部分2251彼此隔離。
保護層2300的上表面2303、第一半導體晶片2210的上表面2215、第二半導體晶片2230的上表面2235以及第三半導體晶片2250的上表面2255可以形成整體的平坦表面，如本文所述。熱界面材料2450被提供在整體的平面表面2215、2235、2255和2303，並且散熱器2410被設置在熱界面材料2450上。散熱器2410藉由加強材2415所支撐，其中加強材2415被配置在第三封裝基板2500的周邊部分處的豎直位置中。
圖10是說明多晶片封裝30的結構的截面視圖以及圖11是整體的平坦表面的粗糙表面3050的放大圖。圖12說明形成整體的平坦表面的粗糙表面3050的過程。
參見圖10，多晶片封裝30可以包括安裝在第一封裝基板3100上的複數個半導體晶片3210、3230和3250。例如，第一封裝基板3100可以包括第一矽基板主體3110、穿過主體3110以提供垂直電連接的第一貫通電極3120以及包括互連部分的第一介電層3130。第一連接部分3111(例如，凸塊)被耦合到第一貫通電極3120的一端。第一貫通電極3120的另一端可以是基本上電連接到半導體晶片3210、3230和3250。第一封裝基板3100(例如，具有中介層結構)可以安裝在第二封裝基板3500上，諸如印刷電路板(PCB)。第五連接部分3550(例如，焊球)提供帶有外部連接的第二封裝基板3500。
半導體晶片安裝在第一封裝基板3100上，使得第一半導體晶片3210的第二連接部分3211、第二半導體晶片3230的第三連接部分3231和第三半導體晶片3250的第四連接部分3251電連接到第一貫通電極3120。
諸如底部填充的第三介電層3271被提供在第一封裝基板3100和第一半導體晶片3210之間，以將第二連接部分3211彼此隔離。諸如底部填充的第四介電層3273被提供在第一封裝基板3100和第二半導體晶片3230之間，以將第三連接部分3231彼此隔離。諸如底部填充的第五介電層3275被提供在第一封裝基板3100和第三半導體晶片3250之間，以將第四連接部分3251彼此隔離。
保護層3300的上表面3303、第一半導體晶片3210的上表面3215、第二半導體晶片3230的上表面3235以及第三半導體晶片3250的上表面3255可以形成具有粗糙表面3050(例如，微細凸或凹的形狀)的整體的平坦表面。整體的平坦表面的粗糙表面3050可以提供更大的表面積，從而增加在粗糙表面3050與塗覆在粗糙表面3050上的熱界面材料3450的下表面或底部 表面3451之間的接觸面積。因此，從半導體晶片3210、3230和3250至熱界面材料3450和附著在熱界面材料3450上(並且藉由加強材3415所支撐)的散熱器3410的熱傳遞可以有效地進行。
如圖12所示，整體的平坦表面的粗糙表面3050可以藉由移除(例如，通過研磨製程)保護層3300的上側的部分和晶片3210、3230和3250的上側的部分而得到。例如，諸如CMP或回蝕製程之移除製程作為預備製程而進行，然後另外實施在拋光表面上故意引發劃痕的過程，所以可以獲得粗糙表面3050。故意引發劃痕的過程可以作為引入大量或期望的表面粗糙度的研磨過程而執行。
圖13是說明根據實施例的包括含有至少一個多晶片封裝的記憶卡1800的電子系統之方塊圖。記憶卡1800包括諸如非揮發性記憶體裝置的記憶體1810以及記憶體控制器1820。記憶體1810和記憶體控制器1820可以存儲數據或讀出所存儲的數據。根據一個實施例的記憶體1810及/或記憶體控制器1820包括設置在嵌入式封裝中的一個或多個半導體晶片。
記憶體1810可以包括被應用至本發明的實施例的技術的非揮發性記憶體裝置。記憶體控制器1820可以控制記憶體1810，使得響應於來自主機1830的讀/寫請求而將所存儲的數據讀出或將數據存儲。
圖14是說明根據一實施例的包括至少一個多晶片封裝的電子系統2710之方塊圖。電子系統2710可以包括控制器2711、輸入/輸出裝置2712和記憶體2713。控制器2711、輸入/輸出裝置2712和記憶體2713可以經由提供數據移動經過的路徑的匯流排2715而彼此耦合。
在一實施例中，控制器2711可以包括一個或多個微處理器、 數位信號處理器、微控制器及/或能夠執行與這些組件相同的功能的邏輯裝置。控制器2711或記憶體2713可以根據本發明的實施例包括一個或多個半導體封裝。輸入/輸出裝置2712可以包括在袖珍鍵盤、鍵盤、顯示裝置、觸控螢幕等等之間所選擇的至少一者。記憶體2713是一種用於存儲數據的裝置。記憶體2713可以存儲數據及/或指令以藉由2711來執行等等。
記憶體2713可以包括諸如DRAM的揮發性記憶體裝置及/或諸如快閃記憶體的非揮發性記憶體裝置。例如，快閃記憶體可以被安裝到諸如移動終端或桌上型電腦的的資訊處理系統。快閃記憶體可以構成固態磁盤(solid state disk，SSD)。在這情況下，電子系統2710可以在快閃記憶體系統中穩定地存儲大量數據。
所述電子系統2710進一步可以包括介面2714，配置於從通信網絡發送和接收數據以及發送和接收數據至通信網絡。介面2714可以是有線或無線型介面。例如，介面2714可以包括天線或有線或無線收發器。
所述電子系統2710可以作為移動系統、個人電腦、工業電腦或執行各種功能的邏輯系統來實現。例如，移動系統可以是個人數位助理(PDA)、便攜式電腦、網絡平板式電腦、行動電話、智慧型手機、無線手機、膝上型電腦、記憶卡、數位音樂系統和資訊發送/接收系統中任何一者。
如果電子系統2710是能夠進行無線通信的一設備，電子系統2710可以使用在通信系統中，諸如CDMA(code division multiple access，分碼多重進接)、GSM(global system for mobile communications，全球行動通訊系統)、NADC(North American Digital Cellular，北美數位行動電話)、E-TDMA(enhanced-time division multiple access，增強分時多重進接)、WCDMA (wideband code division multiple access，寬頻分碼多工接取)、CDMA2000、LTE(long term evolution，長期演進技術)以及Wibro(wireless broadband internet，無線寬頻網路)。
本發明的具體實施例為了說明性目的而在上面公開。那些熟知本領域的技術人士將理解各種修改、添加和替換都是可能的，而不脫離本發明揭露內容和所附申請專利範圍書的範疇和精神。
10‧‧‧多晶片封裝
100‧‧‧第一封裝基板
101‧‧‧上表面
103‧‧‧底表面
110‧‧‧主體
111‧‧‧第一連接部分
120‧‧‧第一貫通電極
130‧‧‧第一介電層
131‧‧‧第一互連部分
135‧‧‧第二互連部分
170‧‧‧第二介電層
210‧‧‧第一半導體晶片
211‧‧‧第二連接部分
215‧‧‧上表面、整體的平坦表面
230‧‧‧第二半導體晶片
231‧‧‧第三連接部分
235‧‧‧上表面、整體的平坦表面
250‧‧‧第三半導體晶片
251‧‧‧第四連接部分
255‧‧‧上表面、整體的平坦表面
271‧‧‧第三介電層
273‧‧‧第四介電層
275‧‧‧第五介電層
300‧‧‧保護層
410‧‧‧散熱器
415‧‧‧加強材
450‧‧‧熱界面材料
500‧‧‧第二封裝基板
501‧‧‧上表面
503‧‧‧底表面
511‧‧‧互連部分
550‧‧‧連接部分

Claims (5)

  1. 一種用於製造多晶片封裝的方法，所述方法包括：安裝第一晶片和第二晶片在第一基板的上表面上方；形成覆蓋所述第一晶片和所述第二晶片的保護層；藉由平坦化所述第一晶片的上表面、所述第二晶片的上表面以及所述保護層的上表面移除所述保護層的上側的部分和所述第一晶片和所述第二晶片的上側的部分，以形成一整體的平坦表面；研磨所述整體的平坦表面，以形成凹凸形狀的粗糙表面；形成熱界面材料在所述第一晶片的所述上表面上方、所述第二晶片的所述上表面上方以及所述保護層的所述上表面上方；以及安裝散熱器到所述熱界面材料，其中所述第一基板具有內插器結構，其包括第一互連部分、第二互連部分以及貫通電極，其中所述第一晶片位在所述第二晶片旁邊且在所述內插器結構上方，其中所述第二互連部分具有水平連接結構以連接所述第一晶片和所述第二晶片，以及其中所述第一互連部分連接所述第一晶片至所述貫通電極。
  2. 如申請專利範圍第1項的方法，其中藉由所述第一晶片所執行的功能是不同於藉由所述第二晶片所執行的功能。
  3. 如申請專利範圍第1項的方法，其中所述第一晶片包括至少兩個垂直堆疊的記憶體晶片；以及其中所述第二晶片包括圖像處理單元(GPU)、中央處理單元(CPU) 或單晶片系統(SoC)。
  4. 如申請專利範圍第1項的方法，進一步包括：將垂直加強材定位在所述散熱器與所述第一基板之間以支撐所述散熱器。
  5. 如申請專利範圍第1項的方法，進一步包括：在附接散熱器到所述熱界面材料之前，將所述第一基板安裝在第二基板上；以及將垂直加強材定位在所述散熱器和所述第二基板之間以支撐所述散熱器。
TW103129504A 2014-05-22 2014-08-27 多晶片封裝和製造其之方法 TWI609478B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140061663A KR20150135611A (ko) 2014-05-22 2014-05-22 멀티 칩 패키지 및 제조 방법

Publications (2)

Publication Number Publication Date
TW201545309A TW201545309A (zh) 2015-12-01
TWI609478B true TWI609478B (zh) 2017-12-21

Family

ID=54556600

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103129504A TWI609478B (zh) 2014-05-22 2014-08-27 多晶片封裝和製造其之方法

Country Status (4)

Country Link
US (1) US9570370B2 (zh)
KR (1) KR20150135611A (zh)
CN (1) CN105097729A (zh)
TW (1) TWI609478B (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9653373B2 (en) * 2015-04-09 2017-05-16 Samsung Electronics Co., Ltd. Semiconductor package including heat spreader and method for manufacturing the same
WO2017105421A1 (en) * 2015-12-16 2017-06-22 Intel Corporation Dynamic random access memory (dram) mounts
CN109087908B (zh) * 2015-12-31 2020-10-27 华为技术有限公司 封装结构、电子设备及封装方法
TWI652778B (zh) * 2016-01-27 2019-03-01 艾馬克科技公司 半導體封裝以及其製造方法
KR102448099B1 (ko) * 2016-06-02 2022-09-27 에스케이하이닉스 주식회사 히트 스프레더 구조를 포함하는 반도체 패키지
US10833052B2 (en) 2016-10-06 2020-11-10 Micron Technology, Inc. Microelectronic package utilizing embedded bridge through-silicon-via interconnect component and related methods
CN108091255A (zh) * 2016-11-21 2018-05-29 群创光电股份有限公司 显示装置及其制造方法
US20180166356A1 (en) * 2016-12-13 2018-06-14 Globalfoundries Inc. Fan-out circuit packaging with integrated lid
US10373893B2 (en) 2017-06-30 2019-08-06 Intel Corporation Embedded bridge with through-silicon vias
KR102039710B1 (ko) * 2017-10-19 2019-11-01 삼성전자주식회사 유기 인터포저를 포함하는 반도체 패키지
KR20190055662A (ko) * 2017-11-15 2019-05-23 에스케이하이닉스 주식회사 열 재분배 패턴을 포함하는 반도체 패키지
KR102460720B1 (ko) 2017-11-16 2022-10-31 삼성전자주식회사 반도체 소자 패키지를 포함하는 전자 장치
DE112018006757T5 (de) * 2018-01-03 2020-10-01 Intel Corporation Gestapelte Halbleiter-Die-Architektur mit mehreren Disaggregationsschichten
US10742217B2 (en) * 2018-04-12 2020-08-11 Apple Inc. Systems and methods for implementing a scalable system
US10840229B2 (en) * 2018-11-05 2020-11-17 Micron Technology, Inc. Graphics processing unit and high bandwidth memory integration using integrated interface and silicon interposer
FR3089056B1 (fr) * 2018-11-28 2022-01-21 St Microelectronics Grenoble 2 Dispositif électronique comprenant un substrat de support et des puces électroniques, empilés
CN112242360B (zh) * 2019-07-19 2022-08-26 江苏长电科技股份有限公司 fcBGA封装结构及其制备方法
US20210159188A1 (en) * 2019-11-22 2021-05-27 Advanced Semiconductor Engineering, Inc. Package structure and method for manufacturing the same
US20210407877A1 (en) * 2020-06-25 2021-12-30 Intel Corporation Integrated circuit die packages including a contiguous heat spreader
US11521939B2 (en) * 2020-07-24 2022-12-06 Advanced Semiconductor Engineering, Inc. Semiconductor device structure having stiffener with two or more contact points for heat dissipating element
CN112382621A (zh) * 2020-11-09 2021-02-19 海光信息技术股份有限公司 多芯片封装模块及方法
US11749579B2 (en) * 2021-03-01 2023-09-05 Qualcomm Incorporated Thermal structures adapted to electronic device heights in integrated circuit (IC) packages
KR20220164946A (ko) * 2021-06-07 2022-12-14 삼성전자주식회사 반도체 패키지
US11817436B2 (en) * 2021-06-28 2023-11-14 Advanced Micro Devices, Inc. Common cooling solution for multiple packages

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020167079A1 (en) * 2001-05-11 2002-11-14 Han-Ping Pu Chip-on-chip based multi-chip module with molded underfill and method of fabricating the same
US20080308926A1 (en) * 2007-06-13 2008-12-18 Siliconware Precision Industries Co., Ltd. Heat dissipation package structure and method for fabricating the same
US20090108429A1 (en) * 2007-10-30 2009-04-30 Pei-Haw Tsao Flip Chip Packages with Spacers Separating Heat Sinks and Substrates
US20100224983A1 (en) * 2009-03-03 2010-09-09 Min-Lung Huang Semiconductor package structure and manufacturing method thereof
US20110037157A1 (en) * 2009-08-17 2011-02-17 Shin Hangil Integrated circuit packaging system with package-on-package and method of manufacture thereof
TW201225249A (en) * 2010-12-08 2012-06-16 Ind Tech Res Inst Stacked structure and stacked method for three-dimensional integrated circuit
US20130063843A1 (en) * 2011-09-08 2013-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Esd protection for 2.5d/3d integrated circuit systems

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4758678B2 (ja) 2005-05-17 2011-08-31 ルネサスエレクトロニクス株式会社 半導体装置
US8105875B1 (en) * 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
US8841765B2 (en) * 2011-04-22 2014-09-23 Tessera, Inc. Multi-chip module with stacked face-down connected dies
US9013041B2 (en) 2011-12-28 2015-04-21 Broadcom Corporation Semiconductor package with ultra-thin interposer without through-semiconductor vias
US8779578B2 (en) * 2012-06-29 2014-07-15 Hewlett-Packard Development Company, L.P. Multi-chip socket
US20140252632A1 (en) * 2013-03-06 2014-09-11 Hans-Joachim Barth Semiconductor devices

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020167079A1 (en) * 2001-05-11 2002-11-14 Han-Ping Pu Chip-on-chip based multi-chip module with molded underfill and method of fabricating the same
US20080308926A1 (en) * 2007-06-13 2008-12-18 Siliconware Precision Industries Co., Ltd. Heat dissipation package structure and method for fabricating the same
US20090108429A1 (en) * 2007-10-30 2009-04-30 Pei-Haw Tsao Flip Chip Packages with Spacers Separating Heat Sinks and Substrates
US20100224983A1 (en) * 2009-03-03 2010-09-09 Min-Lung Huang Semiconductor package structure and manufacturing method thereof
US20110037157A1 (en) * 2009-08-17 2011-02-17 Shin Hangil Integrated circuit packaging system with package-on-package and method of manufacture thereof
TW201225249A (en) * 2010-12-08 2012-06-16 Ind Tech Res Inst Stacked structure and stacked method for three-dimensional integrated circuit
US20130063843A1 (en) * 2011-09-08 2013-03-14 Taiwan Semiconductor Manufacturing Co., Ltd. Esd protection for 2.5d/3d integrated circuit systems

Also Published As

Publication number Publication date
US20150340303A1 (en) 2015-11-26
KR20150135611A (ko) 2015-12-03
TW201545309A (zh) 2015-12-01
CN105097729A (zh) 2015-11-25
US9570370B2 (en) 2017-02-14

Similar Documents

Publication Publication Date Title
TWI609478B (zh) 多晶片封裝和製造其之方法
US10170456B2 (en) Semiconductor packages including heat transferring blocks and methods of manufacturing the same
TWI672787B (zh) 具有中介層的半導體封裝及其製造方法
US9202767B2 (en) Semiconductor device and method of manufacturing the same
US9099541B2 (en) Method of manufacturing semiconductor device
US8604615B2 (en) Semiconductor device including a stack of semiconductor chips, underfill material and molding material
US9390997B2 (en) Semiconductor chip and stacked type semiconductor package having the same
TWI672772B (zh) 包含內插器的半導體封裝
US20120038045A1 (en) Stacked Semiconductor Device And Method Of Fabricating The Same
US10658332B2 (en) Stack packages including bridge dies
US9030009B2 (en) Stacked semiconductor package and method for manufacturing the same
US20180286835A1 (en) Semiconductor packages and methods of manufacturing the same
US9847322B2 (en) Semiconductor packages including through mold ball connectors and methods of manufacturing the same
US10361141B2 (en) Semiconductor packages relating to thermal transfer plate and methods of manufacturing the same
TW201806046A (zh) 包括升高襯墊上的貫穿模球連接體的半導體封裝及其製造方法
US20230120361A1 (en) Semiconductor devices including substrates bonded to each other and methods for fabricating the same
US20170287734A1 (en) Semiconductor packages including interposer and methods of manufacturing the same
US20200328189A1 (en) Semiconductor packages including a thermal conduction network structure
US20240170440A1 (en) Semiconductor package
CN118156150A (zh) 与传热板有关的半导体封装体及其制造方法