CN112382621A - 多芯片封装模块及方法 - Google Patents

多芯片封装模块及方法 Download PDF

Info

Publication number
CN112382621A
CN112382621A CN202011242713.0A CN202011242713A CN112382621A CN 112382621 A CN112382621 A CN 112382621A CN 202011242713 A CN202011242713 A CN 202011242713A CN 112382621 A CN112382621 A CN 112382621A
Authority
CN
China
Prior art keywords
chip
chips
metal
substrate
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011242713.0A
Other languages
English (en)
Inventor
杜树安
钱晓峰
杨光林
王德敬
林少芳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Haiguang Information Technology Co Ltd
Original Assignee
Haiguang Information Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Haiguang Information Technology Co Ltd filed Critical Haiguang Information Technology Co Ltd
Priority to CN202011242713.0A priority Critical patent/CN112382621A/zh
Publication of CN112382621A publication Critical patent/CN112382621A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种多芯片封装模块，包括：两个以上的芯片，所述芯片为对背面经过研磨减薄的芯片；中介板，具有与所述两个以上的芯片的针脚对应的通孔，所述通孔内设置有导电金属；所述两个以上的芯片设置在所述中介板上；金属层，通过电镀、蒸镀或沉积设置在所述一个以上的芯片背面。本发明能够加快芯片的散热速度，降低芯片的工作温度，确保芯片的工作性能。

Description

多芯片封装模块及方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种多芯片封装模块及方法。
背景技术
2.5D的封装技术是将不同尺寸及功能的芯片封装到同一个中介板的基板上。通常这类芯片的功耗较高，功耗密度比较大。散热器的界面材料通常采用导热硅脂或铟片(无法焊接，只是接触)，热阻均较大，在应用中必须使用更大体积的散热器，因此，需要更高的风速，更多的能耗。另外，由于芯片的结温更高，较难提升主频，特别是采用液冷散热时，由于液体易沾污无法采用导热硅脂，所以必须采用铟片，但由于铟片与硅不是同相介质，在液体中接触不好，由此带来的散热问题通常更棘手。
发明内容
本发明提供的多芯片封装模块及方法，能够减小散热器界面的热阻，提高散热效果。
第一方面，本发明提供一种多芯片封装模块，包括：
两个以上的芯片，所述芯片为对背面经过研磨减薄的芯片；
中介板，具有与所述两个以上的芯片的针脚对应的通孔，所述通孔内设置有导电金属；所述两个以上的芯片设置在所述中介板上；
金属层，通过电镀、蒸镀或沉积设置在所述一个以上的芯片背面。
可选地，所述金属层包括：
粘结层，设置在所述两个以上的芯片背面；
背金层，设置在所述粘结层背离所述芯片的表面上。
可选地，所述两个以上的芯片包括：
逻辑运算芯片；
至少一个缓存芯片，环绕所述逻辑运算芯片设置；
所述逻辑运算芯片和所述缓存芯片的背面设置在同一平面内。
可选地，所述两个以上的芯片还包括：
无功能芯片，设置在逻辑运算芯片和缓存芯片的区域，以使所述逻辑运算芯片、缓存芯片和所述无功能芯片排列为矩形；所述无功能芯片、逻辑运算芯片和缓存芯片的背面设置在同一平面内。
可选地，还包括：
基板，具有与所述中介板的对应的焊接底座，所述焊接底座用于与所述通孔中的金属焊接，以使所述基板与所述芯片电连接；
固定机构，设置在所述基板上，用于限制所述中介板或所述基板的形变。
第二方面，本发明提供一种多芯片封装方法，包括：
将两个以上的芯片针脚与中介板通孔中的金属进行焊接；以形成第一预封装结构；
将所述第一预封装结构中的芯片背面进行研磨，以形成第二预封装结构；
在所述第二预封装结构的芯片背面沉积或电镀金属层，以形成多芯片封装结构。
可选地，还包括：
对所述第二预封装结构的中介板背离所述芯片的表面进行研磨，以使所述通孔中的金属暴露。
可选地，在所述通孔中的金属暴露之后，还包括：
将所述暴露的金属与基板上的焊盘106进行焊接，以使所述芯片与所述基板形成电连接。
可选地，将所述第一预封装结构中的芯片背面进行研磨之后还包括：
采用酸性腐蚀液对研磨后的表面进行腐蚀；
采用碱性的清洗液对腐蚀后的表面进行清洗，以使所述表面形成利于金属连接的硅处理面。
可选地，在所述第二预封装结构的芯片背面沉积或电镀金属层包括：
在所述芯片背面蒸镀一层粘结层；
在所述粘结层的背离所述芯片的表面蒸镀一层背金层。
可选地，所述两个以上的芯片包括两个以上的功能芯片组，每个所述功能芯片组包括至少两个芯片；
在所述第二预封装结构的芯片背面沉积或电镀金属层，以形成多芯片封装结构之后还包括：
对所述多芯片封装结构依据所述功能芯片组的分布进行切割，以形成多芯片封装模块。
在本发明提供的技术方案中，通过在多芯片的背面通过沉积或电镀的方式形成金属层，金属层与散热界面材料(例如铟片)能够进行接触或焊接时，能够形成较低的热阻，从而，快速的将芯片的热量传导至散热器，并通过散热器进行散热，增强散热的效果，保证芯片的性能。
附图说明
图1为本发明一实施例多芯片封装模块的结构示意图；
图2为本发明另一实施例多芯片封装模块中单个逻辑运算芯片和单个高速缓存芯片封装的示意图；
图3为本发明一实施例多芯片封装模块中单个逻辑运算芯片和四个高速缓存芯片封装的示意图；
图4为本发明另一实施例多芯片封装模块中安装基板和固定机构后的示意图；
图5为本发明另一实施例多芯片封装模块安装在PCB板上的系统图；
图6为本发明另一实施例多芯片封装方法将中介板和芯片安装在保护模具上的示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种多芯片封装模块，如图1所示，包括：
两个以上的芯片，所述芯片为对背面经过研磨减薄的芯片；在一些可选的实施例中，如图2所示，两个以上的芯片可以包括一个逻辑运算芯片102和一个高速缓存芯片101，通常情况下，逻辑运算芯片102与高速缓存芯片101自身的高度不一致，在实施例中，可通过调整逻辑运算芯片102与高速缓存芯片101正面金属焊接层的焊球大小来确保在封装完成后逻辑运算芯片102和高速缓存芯片101的背面基本保持在同一平面上。在另外一些可选的实施例中，如图3所示，采用一片逻辑运算芯片102、四片高速缓存芯片101的设计方式，高速缓存芯片101围绕逻辑运算芯片102设置，例如，高速缓存芯片101可以呈对称状态排列在逻辑运算芯片102的两侧，这样一方面可以让芯片组合的面积与中介板107的面积占比更高，提高中介板107的有效利用率，另一方面可提高逻辑运算芯片102的设计质量，即在芯片的周围设计IO接口，更利于芯片间的走线及信号质量；作为一种进一步的优选实施例，当高速缓存芯片101不能围绕逻辑运算芯片102排列成矩形形状时，采用低成本的无功能芯片进行面积补充，防止翘曲。在采用无功能芯片进行面积补充时，通常会将无功能芯片的背面与逻辑运算芯片和缓存芯片的背面设置在同一平面上，以便于后续的金属层的设置。
中介板，具有与所述两个以上的芯片的针脚104对应的通孔105，所述通孔105内设置有导电金属；所述两个以上的芯片设置在所述中介板上；作为可选的实施方式，中介板107通常为硅、玻璃及其他高密度连接方式等，作为一种优选的实施方式，中介板选取硅作为中介板107。
金属层103，通过电镀、蒸镀或沉积设置在所述一个以上的芯片背面。金属层103通过电镀、蒸镀或沉积的方式形成在芯片背面，能够与芯片形成良好的接触和连接，同时，金属层103能够与铟片进行焊接，大幅度的减少热传导的热阻，能够快速的将热量导出到散热器，提高散热效果。
作为一种可选的实施方式，所述金属层103包括：粘结层，设置在所述两个以上的芯片背面；背金层，设置在所述粘结层背离所述芯片的表面上。在一些实施例中，在芯片背面先蒸镀一层比较薄的铬层，形成粘结层，再在粘结层上蒸镀一层厚铜层作为背金层；粘结层能够使背金层与芯片形成良好的连接，确保背金层能够连接在芯片的背面，而背金层则具有良好的导热性能，能够使芯片产生的热量快速导出。
作为一种可选的实施方式，继续如图1和图4所示，还包括：基板108，具有与所述中介板的对应的焊接底座，所述焊接底座用于与所述通孔105中的金属焊接，以使所述基板108与所述芯片电连接；在基板108的另一侧，还具有与PCB板焊接的焊球109。在一些实施例中，基板108为设计好走线的基板108，基板108与中介板107的连接通常会通过中介板107的通孔105之中的金属与基板108上的焊接底座进行焊接。
固定机构111，设置在所述基板108上，用于限制所述中介板或所述基板108的形变。考虑到基板108与中介板107的材料不一样，基于不同材料的CTE热膨胀系数考虑，在基板108上加上固定机构111进行加固。固定机构111可以采用加劲环或者固定盖等。当采用固定盖加固时，固定盖内部也需进行镀金，之后采用铟片使固定盖焊接在芯片背面上，可降低热阻。
如图5所示，将上述实施例中已完成封装多芯片封装模块501，焊接在设计好的PCB板子502上，辅以其它电子元件503完成整个板子的功能特性，即可完成一个应用系统。通常地，一块PCB板子502上可以焊接一个上述实施例中的多芯片封装模块501，也可以一块PCB板子502上焊接多个上述实施例中的多芯片封装模块501。
本发明实施例提供一种多芯片封装方法，包括：
将两个以上的芯片针脚104与中介板通孔105中的金属进行焊接；以形成第一预封装结构；在一些实施例中，中介板中设置有走线，用于实现两个以上的芯片的通讯，芯片针脚104与中介板通孔105中的金属进行焊接，其中一部分通孔105中的金属是用于实现芯片与基板108的通讯，另一部分通孔105中的金属是用于实现两个以上的芯片之间的通讯。
将所述第一预封装结构中的芯片背面进行研磨，以形成第二预封装结构；在一些实施例中，如图6所示，将封装固定在保护模具110中，分别通过初次切入、二次切入对芯片的背部进行研磨减薄至指定的厚度。作为一种可选的实施方式，在研磨和减薄完成后，用硝酸、氢氟酸这些强酸进行腐蚀，用弱碱性清洁的方法，形成较利于背金层粘结紧密的背面硅处理面。
在所述第二预封装结构的芯片背面沉积或电镀金属层103，以形成多芯片封装结构。作为一种可选的实施方式，首先在背面硅处理面先蒸镀一层比较薄的铬层，形成粘结层，再在粘结层上蒸镀一层厚铜层作为背金层。粘结层能够使背金层与芯片形成良好的连接，而背金层则具有良好的导热性能，有利于热量的导出。同时，背金层与铟片为同质接触，能够进行焊接，有利于降低热阻。作为优选的实施方式，可以在前一步骤中完成清洁的硅处理面上形成粘结层。
作为一种可选的实施方式，还包括：
对所述第二预封装结构的中介板107背离所述芯片的表面进行研磨，以使所述通孔105中的金属暴露。在一些实施例中，为了避免在研磨过程中对通孔105中的金属形成损坏或污染，通孔105在初始状态下位盲孔，即金属是设置在盲孔中的，在将中介板107与基板108连接时，需要将中介板107进行研磨，从而使盲孔形成通孔105，以暴露通孔105中的金属。
作为一种可选的实施方式，在所述通孔105中的金属暴露之后，还包括：
将所述暴露的金属与基板108上的焊盘106进行焊接，以使所述芯片与所述基板108形成电连接。在基板108的另一侧，还具有与PCB板焊接的焊球109。在一些实施例中，基板108为设计好走线的基板108，基板108与中介板107的连接通常会通过中介板107的通孔105之中的金属与基板108上的焊接底座进行焊接。
作为一种可选的实施方式，所述两个以上的芯片包括两个以上的功能芯片组，每个所述功能芯片组包括至少两个芯片；
在所述第二预封装结构的芯片背面沉积或电镀金属层103，以形成多芯片封装结构之后还包括：
对所述多芯片封装结构依据所述功能芯片组的分布进行切割，以形成多芯片封装模块。在一些实施例中，可以采用较大的中介板107，在中介板107上连接多个功能芯片组，例如，如图3所示，以一个逻辑运算芯片102和四个高速缓存芯片101为一个功能芯片组，在较大的中介板107上同时设置多个功能芯片组，有利于提高效率。这种情况下，可以在完成芯片组的与中介板107的连接之后，将中介板107进行切割。
在上述各实施例中，可以在芯片间、芯片与中介板107间、中介板107与基板108间，通过密封胶固定加强结构。
在本发明实施例中提供的技术方案中，通过在多芯片的背面通过沉积或电镀的方式形成金属层103，金属层103与散热界面材料(例如铟片)能够进行接触或焊接时，能够形成较低的热阻，从而，快速的将芯片的热量传导至散热器，并通过散热器进行散热，增强散热的效果，保证芯片的性能。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (11)

1.一种多芯片封装模块，其特征在于，包括：
两个以上的芯片，所述芯片为对背面经过研磨减薄的芯片；
中介板，具有与所述两个以上的芯片的针脚对应的通孔，所述通孔内设置有导电金属；所述两个以上的芯片设置在所述中介板上；
金属层，通过电镀、蒸镀或沉积设置在所述两个以上的芯片背面。
2.根据权利要求1所述多芯片封装模块，其特征在于，所述金属层包括：
粘结层，设置在所述两个以上的芯片背面；
背金层，设置在所述粘结层背离所述芯片的表面上。
3.根据权利要求1所述多芯片封装模块，其特征在于，所述两个以上的芯片包括：
逻辑运算芯片；
至少一个缓存芯片，环绕所述逻辑运算芯片设置；
所述逻辑运算芯片和所述缓存芯片的背面设置在同一平面内。
4.根据权利要求3所述多芯片封装模块，其特征在于，所述两个以上的芯片还包括：
无功能芯片，设置在逻辑运算芯片和缓存芯片的区域，以使所述逻辑运算芯片、缓存芯片和所述无功能芯片排列为矩形；所述无功能芯片、逻辑运算芯片和缓存芯片的背面设置在同一平面内。
5.根据权利要求1所述多芯片封装模块，其特征在于，还包括：
基板，具有与所述中介板的对应的焊接底座，所述焊接底座用于与所述通孔中的金属焊接，以使所述基板与所述芯片电连接；
固定机构，设置在所述基板上，用于限制所述中介板或所述基板的形变。
6.一种多芯片封装方法，其特征在于，包括：
将两个以上的芯片针脚与中介板通孔中的金属进行焊接；以形成第一预封装结构；
将所述第一预封装结构中的芯片背面进行研磨，以形成第二预封装结构；
在所述第二预封装结构的芯片背面沉积或电镀金属层，以形成多芯片封装结构。
7.根据权利要求6所述多芯片封装方法，其特征在于，还包括：
对所述第二预封装结构的中介板背离所述芯片的表面进行研磨，以使所述通孔中的金属暴露。
8.根据权利要求7所述多芯片封装方法，其特征在于，在所述通孔中的金属暴露之后，还包括：
将所述暴露的金属与基板上的焊盘进行焊接，以使所述芯片与所述基板形成电连接。
9.根据权利要求6所述多芯片封装方法，其特征在于，将所述第一预封装结构中的芯片背面进行研磨之后还包括：
采用酸性腐蚀液对研磨后的表面进行腐蚀；
采用碱性的清洗液对腐蚀后的表面进行清洗，以使所述表面形成利于金属连接的硅处理面。
10.根据权利要求6所述多芯片封装方法，其特征在于，在所述第二预封装结构的芯片背面沉积或电镀金属层包括：
在所述芯片背面蒸镀一层粘结层；
在所述粘结层的背离所述芯片的表面蒸镀一层背金层。
11.根据权利要求10所述多芯片封装方法，其特征在于，所述两个以上的芯片包括两个以上的功能芯片组，每个所述功能芯片组包括至少两个芯片；
在所述第二预封装结构的芯片背面沉积或电镀金属层，以形成多芯片封装结构之后还包括：
对所述多芯片封装结构依据所述功能芯片组的分布进行切割，以形成多芯片封装模块。
CN202011242713.0A 2020-11-09 2020-11-09 多芯片封装模块及方法 Pending CN112382621A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011242713.0A CN112382621A (zh) 2020-11-09 2020-11-09 多芯片封装模块及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011242713.0A CN112382621A (zh) 2020-11-09 2020-11-09 多芯片封装模块及方法

Publications (1)

Publication Number Publication Date
CN112382621A true CN112382621A (zh) 2021-02-19

Family

ID=74579300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011242713.0A Pending CN112382621A (zh) 2020-11-09 2020-11-09 多芯片封装模块及方法

Country Status (1)

Country Link
CN (1) CN112382621A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194774A (zh) * 2010-03-19 2011-09-21 立锜科技股份有限公司 散热型覆晶封装结构及其应用
CN105097729A (zh) * 2014-05-22 2015-11-25 爱思开海力士有限公司 多芯片封装体及其制造方法
CN105870109A (zh) * 2016-05-19 2016-08-17 苏州捷研芯纳米科技有限公司 一种2.5d集成封装半导体器件及其加工方法
CN110648987A (zh) * 2019-10-11 2020-01-03 宁波施捷电子有限公司 一种界面导热材料层及其用途

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194774A (zh) * 2010-03-19 2011-09-21 立锜科技股份有限公司 散热型覆晶封装结构及其应用
CN105097729A (zh) * 2014-05-22 2015-11-25 爱思开海力士有限公司 多芯片封装体及其制造方法
CN105870109A (zh) * 2016-05-19 2016-08-17 苏州捷研芯纳米科技有限公司 一种2.5d集成封装半导体器件及其加工方法
CN110648987A (zh) * 2019-10-11 2020-01-03 宁波施捷电子有限公司 一种界面导热材料层及其用途

Similar Documents

Publication Publication Date Title
US20200381361A1 (en) Chip and packaging method
US9922902B2 (en) Semiconductor device and semiconductor package
US6317326B1 (en) Integrated circuit device package and heat dissipation device
JP3908157B2 (ja) フリップチップ型半導体装置の製造方法
US8796842B2 (en) Stacked semiconductor chip device with thermal management circuit board
JPH0758254A (ja) マルチチップモジュール及びその製造方法
TW201411788A (zh) 集成電路封裝件及其裝配方法
JPH10178028A (ja) 再加工可能な直接チップ取付けアセンブリ
CN210668333U (zh) 芯片封装组件
KR20160121764A (ko) 방열막을 구비한 반도체 패키지 및 그 제조방법
US6586829B1 (en) Ball grid array package
JP2010528472A (ja) 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ
JP5134108B2 (ja) 半導体素子の放熱体の製造方法
CN111370376A (zh) 一种芯片封装散热结构及其制备方法
JP4919689B2 (ja) モジュール基板
JP2001250902A (ja) 半導体パッケージ及びその製造方法
CN112382621A (zh) 多芯片封装模块及方法
JP3520832B2 (ja) 三次元半導体装置とその製造方法
EP3751603A2 (en) Semiconductor package with a heat sink bonded to a semiconductor chip with a bonding layer and to a molding material with a thermal interface material
CN109887900B (zh) 带有软硬结合板的大尺寸芯片系统封装结构及其制作方法
JPH09213847A (ja) 半導体集積回路装置及びこの製造方法並びにそれを用いた電子装置
JPH07288298A (ja) 半導体チップ及びそれを用いた半導体パッケージ
CN211629078U (zh) 一种芯片封装散热结构
CN214228544U (zh) 铜基散热线路板
TWI819632B (zh) 電路板及其製備方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination