CN110648987A - 一种界面导热材料层及其用途 - Google Patents

一种界面导热材料层及其用途 Download PDF

Info

Publication number
CN110648987A
CN110648987A CN201910964580.9A CN201910964580A CN110648987A CN 110648987 A CN110648987 A CN 110648987A CN 201910964580 A CN201910964580 A CN 201910964580A CN 110648987 A CN110648987 A CN 110648987A
Authority
CN
China
Prior art keywords
layer
indium
nickel
compound
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910964580.9A
Other languages
English (en)
Other versions
CN110648987B (zh
Inventor
华菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Shijie Electronic Co Ltd
Original Assignee
Ningbo Shijie Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Shijie Electronic Co Ltd filed Critical Ningbo Shijie Electronic Co Ltd
Priority to CN201910964580.9A priority Critical patent/CN110648987B/zh
Publication of CN110648987A publication Critical patent/CN110648987A/zh
Priority to PCT/CN2020/120417 priority patent/WO2021068966A1/zh
Priority to US17/767,187 priority patent/US12074087B2/en
Application granted granted Critical
Publication of CN110648987B publication Critical patent/CN110648987B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

本发明涉及一种界面导热材料层及其用途，所述界面导热材料层中包括铟层及位于其一侧的散热盖，所述散热盖的表面含有镍层，所述镍层与所述铟层连接，本发明所述界面导热材料层中散热盖表面的镍层与所述铟层连接，形成具有较高结构稳定性的Ni‑In化合物层，从而解决了传统界面导热材料层采用Au作为润湿层，与铟层焊接形成的AuIn2化合物层易断裂的问题，提高了由其组装得到的组件的可靠性。

Description

一种界面导热材料层及其用途
技术领域
本发明涉及导热材料领域，尤其涉及一种界面导热材料层及其用途。
背景技术
芯片产生的热需要通过界面导热材料传到散热盖。界面导热材料的导热能力决定了CPU产生的热是否可以有效的散热。对于高端CPU，常用的界面导热材料是以纯铟为基础的焊接材料-铟片，纯铟的导热系数是在86W/mk左右，是焊接材料里最高的。为了让铟片能和导热界面无缝隙焊接，和铟片接触的芯片背金属层，及散热盖表面金属层设计至关重要。
目前常用的芯片界面导热材料层是英特尔公司开发的，其包括铟层及分别位于所述铟层两侧的散热盖和背金属层，所述背金属层背对铟层的一侧与芯片连接，所述散热盖与所述铟层及所述背金属层与所述铟层的连接均采用焊接的方式，且均采用Au层作为润湿层，所述Au层作为润湿层与铟层间焊接形成金属间化合物层，所述化合物层为AuIn2化合物层；此方案存在的缺陷在于，采用Au作为润湿层，在焊接位置形成的AuIn2化合物层的结构不稳定，在对由其封装得到组件进行可靠性测试的过程中经常发生散热盖与铟层界面处的AuIn2化合物发生断裂，导致芯片因散热不到而失效。
因此，针对芯片界面导热材料层的散热盖与铟层的界面金属层进行改进，从而提高由其组装得到的组件的可靠性仍具有重要意义。
发明内容
本发明的目的在于提供一种界面导热材料层及其用途，所述界面导热材料层中包括铟层及位于其一侧的散热盖，所述散热盖的表面含有镍层，所述镍层与所述铟层连接，本发明所述界面导热材料层中散热盖表面的镍层与所述铟层连接，形成具有较高结构稳定性的Ni-In化合物层，从而解决了传统界面导热材料采用Au作为润湿层，与铟层焊接形成的AuIn2化合物层易发生断裂的问题，提高了由其组装得到的组件的可靠性。
为达到此发明目的，本发明采用以下技术方案：
第一方面，本发明提供了一种界面导热材料层，所述界面导热材料层包括铟层及位于所述铟层一侧的散热盖，所述散热盖的表面含有镍层，所述镍层与所述铟层连接。
传统的界面导热材料层中与铟层连接的散热盖的表面金属层一般为金层，而散热盖的表面金属层中金层与铟层焊接得到AuIn2，在对其进行可靠性测试的过程中，散热盖的表面金属层与铟层界面处的AuIn2金属化合物会经常出现断裂，导致由其封装得到的芯片因散热不当而失效；而本发明所述界面导热材料层包括铟层及位于所述铟层一侧的散热盖，所述散热盖的表面含有镍层，所述镍层与所述铟层连接，其中将铟层与散热盖的表面金属层中的镍层通过焊接的方式连接时，其形成Ni-In化合物，经可靠性测试发现其具有不易断裂的特性，从而解决现有技术中存在的上述问题。
优选地，所述镍层与所述铟层的界面处含有Ni-In化合物层。
本发明所述镍层与铟层焊接过程中会形成Ni-In化合物层，在将镍层与铟层进行焊接前，将镍层的表面进行表面化学处理(例如，采用电化学沉积的方式，在镍层表面制备双层粗糙度的镍膜，然后经过碳链长度大于8的烷酸修饰后，使得镍层表面的接触角接近160°，降低其表面能，但是，不限于这种方法。)使得其表面相对于融化的铟层表面张力更小，形成更容易浸润的状态，优选地，所述镍层表面的表面能γ1为75-100ergs/cm2，例如80ergs/cm2、85ergs/cm2、90ergs/cm2或95ergs/cm2等，接近铟的表面能。将其与铟层通过焊接连接得到Ni-In化合物层，所述Ni-In化合物层相较于AuIn2化合物层具有更高的结构稳定性，不易发生断裂，从而提高由其组装得到的组件的可靠性。
优选地，所述散热盖的材质为铜。
优选地，所述Ni-In化合物层由所述镍层和所述铟层经焊接后得到。
优选地，所述镍层和所述铟层焊接前，所述镍层的厚度为>1μm，例如5μm、8.5μm、9μm、9.5μm、10μm、10.5μm、11μm或11.5μm等。
优选地，所述镍层和所述铟层焊接前，所述铟层的厚度为50μm-600μm，例如50μm、110μm、130μm、150μm、200μm、250μm、300μm、350μm、400μm、450μm、500μm或550μm等。
优选地，所述界面导热材料层还包括位于所述铟层背对散热盖的一侧的背金属层，所述背金属层中的镍钒合金层与所述铟层连接。
此处的背金属层仅包含镍钒合金层，所述镍钒合金层与所述铟层相邻，二者经焊接连接，在镍钒合金层和铟层的焊接处形成Ni-In化合物层。
此处镍钒合金层与所述铟层通过焊接连接，所述焊接前，镍钒合金层的厚度为4-10μm，例如5μm、6μm、7μm、8μm或9μm等。
优选地，所述镍钒合金层与所述铟层间含有Ni-In化合物层。
优选地，所述界面导热材料层还包括位于所述铟层背对散热盖的一侧的背金属层，所述背金属层与所述铟层的交界处含有AuIn2化合物层。
优选地，所述背金属层还包括位于所述AuIn2化合物层背对铟层的一侧的镍钒合金层。
此处采用的背金属层包含NiV合金层和Au层两层，所述Au层与所述In层相邻，二者通过焊接连接，所述Au层与In层焊接得到AuIn2化合物层。
优选地，所述AuIn2化合物层与所述镍钒合金层间含有Ni-In化合物层。
优选地，所述AuIn2化合物层由位于所述镍钒合金层与所述铟层间的Au层与所述铟层经回流工艺后得到。
本发明所述回流工艺指的是回流焊接工艺。
优选地，进行所述回流工艺前，所述Au层的厚度为0.5-2μm，例如0.6μm、0.8μm、1μm、1.2μm、1.5μm或1.8μm等。
优选地，进行所述回流工艺前，所述背金属层中的镍钒合金层的厚度为4-10μm，例如4.5μm、5μm、6μm、7μm、8μm或9μm等。
所述背金属层一般是指半导体背面的金属层，一般背金属包括NiV合金层和Au层，而本发明所述背金属层可以采用NiV合金层和Au层的两层结构(NiV合金层+Au层)，也可只采用NiV合金层，当采用NiV合金层+Au层时，Au层与In层焊接形成AuIn2化合物层，且在AuIn2化合物层与NiV合金层之间会形成Ni-In化合物层；但是如果只用NiV合金层，只会形成Ni-In化合物层。在将背金属层与In层焊接前，背金属层采用的Au层的厚度在0-2μm之间。
本发明所述界面导热材料层可通过如下工艺制备得到：
在散热盖上电镀镍层，将所述镍层经表面化学处理使得其表面相对于融化的铟层表面张力更小，形成更容易浸润的状态，之后将所述铟层焊接到所述散热盖的镍层表面。
本发明所述界面导热材料层中散热盖表面的镍层通过镀膜方式得到，所述铟层与镍层间、铟层与镍钒合金层间或铟层与金层间的连接均采用焊接的方法；所述镍钒合金层上的金层通过镀膜方式得到。
传统的界面导热材料层的散热盖中一般采用Au层作为润湿层，将所述In层焊接在Au表面，在散热盖与铟层的交界处会形成AuIn2化合物层，在对所得组件进行可靠性测试的过程中发现所述AuIn2化合物层经常会发生断裂，从而使得芯片因散热不到而失效。
为解决上述问题，本发明所述界面导热材料的制备过程中所述散热盖内不包含Au润湿层，而采用将散热盖内的镍层与所述铟层相对的表面进行化学处理，使其表面相对于融化的铟层表面张力更小，形成更容易浸润的状态，之后将铟层焊接在所述经表面化学处理的镍层上；经上述焊接过程，在散热盖与铟层的交界处形成Ni-In化合物层，经可靠性测试发现其具有较高的结构稳定性，不易发生断裂，从而提高了组件的可靠性。
本发明所述背金属层与所述铟层的焊接过程中可采用Au层作为润湿层，也可不采用Au层作为润湿层。
当所述背金属层中不采用Au层作为润湿层时，所述背金属层中镍钒合金层的厚度为4-10μm，例如5μm、6μm、7μm、8μm或9μm等，将所述背金属层中的镍钒合金层经表面化学处理，使得其表面相对于融化的铟层表面张力更小，形成更容易浸润的状态；之后将铟层与所述镍钒合金层通过焊接连接，在背金属层与铟层的交界处形成Ni-In化合物层，从而达到提高界面导热材料层的可靠性的目的。
当采用Au层作为润湿层时，所述Au层的厚度为0.2-2μm，将所述Au层与所述铟层通过焊接连接，在所述背金属层和所述铟层间形成AuIn2化合物层，同时由于Au润湿层的厚度较薄，焊接过程中会在所述AuIn2化合物层与所述镍钒合金层间形成Ni-In化合物层。
第二方面，本发明提供了如第一方面所述的界面导热材料层的用途，所述界面导热材料层用于芯片散热。
本发明所述界面导热材料层用于芯片的封装和散热。
相对于现有技术，本发明具有以下有益效果：
(1)本发明所述界面导热材料层包括铟层及位于所述铟层一侧的散热盖，所述散热盖表面的镍层与所述铟层连接，二者界面处形成Ni-In化合物层，所述Ni-In化合物层相较于AuIn2化合物层具有更高的结构稳定性，不易发生断裂，从而使得所述界面导热材料层具有更高的可靠性；
(2)本发明所述界面导热材料层的散热盖中不采用Au润湿层，使得界面导热材料层的制作成本明显降低。
附图说明
图1是中央处理器(CPU)的封装示意图，图中区域A为界面导热材料层的局部图；
图2是本发明实施例1所述界面导热材料层中的各层连接前的结构示意图；
图3是本发明实施例1所述界面导热材料层中的各层连接后的结构示意图；
图4是本发明实施例2所述界面导热材料层中的各层连接前的结构示意图；
图5是本发明实施例2所述界面导热材料层中的各层连接后的结构示意图；
图6是本发明对比例1所述界面导热材料层中的各层连接前的结构示意图；
图7是本发明对比例1所述界面导热材料层中的各层连接后的结构示意图；
1-导热材料层，2-散热盖，3-芯片，4-焊料球，5-载板，6-密封剂；7-铟层，8-镍层、9-Au层，10-镍钒合金层、11-Ni-In化合物层、12-AuIn2化合物层。
具体实施方式
下面通过具体实施方式来进一步说明本发明的技术方案。本领域技术人员应该明了，所述实施例仅仅是帮助理解本发明，不应视为对本发明的具体限制。
一种典型的中央处理器(CPU)的封装示意图如图1所示，由图可以看出所述封装结构包含导热材料层1，采用铟层，所述导热材料层1的一侧为散热盖2，所述散热盖2与导热材料层相对的一侧表面含有金属层，所述金属层与所述导热材料层1连接，所述导热材料层1背对散热盖2的一侧为芯片3，所述芯片3与导热材料层1间含有背金属层，所述芯片3背对背金属层的一侧通过焊料球4组成的BGA与载板5连接，所述散热盖2的边缘具有突出部，所述突出部通过密封剂6与载板5连接。图中区域A为界面导热材料层的局部图，其包括散热盖，散热盖表面金属层，与散热盖表面金属层连接的导热材料层及位于所述导热材料层背对散热盖的一侧的背金属层，所述背金属层与芯片连接。
本发明具体实施方式部分所述界面导热材料层中散热盖表面的镍层或镍层和金层通过镀膜方式得到，所述铟层与镍层间、铟层与镍钒合金层间、铟层与金层间的连接均采用焊接的方法；所述镍钒合金层上的金层通过镀膜方式得到。
实施例1
本实施例所述界面导热材料层中的各层连接前的结构示意图如图2所示，由图可以看出，所述界面导热材料层的各层连接前包括铟层7及位于其一侧的散热盖2，所述散热盖2与所述铟层7相对的一侧表面设有镍层8，所述铟层7背对散热盖2的一侧设置有背金属层，所述背金属层上与所述铟层7相对的一侧为Au层9，所述背金属层还包括位于所述Au层9背对所述铟层7的一侧的镍钒合金层10，所述背金属层背对铟层7的一侧与芯片3相邻。其中，所述散热盖的材质为铜，所述镍层8的厚度为10μm，所述铟层7的厚度为230μm，所述Au层9的厚度为1μm，所述镍钒合金层10的厚度为8μm；所述镍层8上与所述铟层7相对的一侧表面进行了表面化学处理使得其表面相对于融化的铟层的表面张力更小，形成更容易浸润的状态，本实施例采用电化学沉积的方式，在镍层表面制备双层粗糙度的镍膜，然后经过碳链长度大于8的烷酸修饰后，使得镍层表面的接触角接近160°，降低其表面能至90ergs/cm2。
本实施例所述界面导热材料层中各层连接后的结构示意图如图3所示，由图可以看出，所述界面导热材料层包括铟层7及位于其一侧的散热盖2，所述散热盖2与所述铟层7相对的一侧表面设有镍层8，所述镍层8与所述铟层7连接处含有Ni-In化合物层11，所述铟层7背对散热盖2的一侧设置有背金属层，所述背金属层与所述铟层7的连接处为AuIn2化合物层12，所述背金属层还包括位于所述AuIn2化合物层12背对所述铟层7的一侧的镍钒合金层10，所述镍钒合金层10与所述AuIn2化合物层12之间为Ni-In化合物层11。
实施例2
本实施例所述界面导热材料层中的各层连接前的结构示意图如图4所示，由图可以看出，所述界面导热材料层的各层连接前包括铟层7及位于其一侧的散热盖2，所述散热盖2与所述铟层7相对的一侧表面设有镍层8，所述铟层7背对散热盖2的一侧设置有背金属层，所述背金属层含有镍钒合金层10，所述背金属层背对铟层7的一侧与芯片3相邻。其中，所述散热盖的材质为铜，所述镍层8的厚度为10μm，所述铟层7的厚度为200μm，所述镍钒合金层的厚度为5μm；所述镍层8上与所述铟层7相对的一侧表面进行了表面化学处理使得其表面相对于融化的铟层表面张力更小，形成更容易浸润的状态，所述镍钒合金层10上与所述铟层7相对的一侧表面进行表面化学处理使得其表面相对于融化的铟层表面张力更小，形成更容易浸润的状态，本实施例所述镍层经过如实施例1中所述的方法处理后使其表面能至85ergs/cm2，所述镍钒合金层表面经处理后的表面能为80ergs/cm2。
本实施例所述界面导热材料层中各层连接后的结构示意图如图5所示，由图可以看出，所述界面导热材料层包括铟层7及位于其一侧的散热盖2，所述散热盖2与所述铟层7相对的一侧表面上设有镍层8，所述镍层8与所述铟层7连接处含有Ni-In化合物层11，所述铟层7背对散热盖2的一侧设置有背金属层，所述背金属层含有镍钒合金层10，所述镍钒合金层10与所述铟层7之间含有Ni-In化合物层11。
对比例1
本对比例所述界面导热材料层中的各层连接前的结构示意图如图6所示，由图可以看出，所述界面导热材料层的各层连接前包括铟层7及位于其一侧的散热盖2，所述散热盖与所述铟层相对的一侧表面上设有镍层8，所述镍层8的表面具有金层9，所述铟层7背对散热盖2的一侧设置有背金属层，所述背金属层包括金层9，所述背金属层还包括位于金层9背对所述铟层7一侧的镍钒合金层10，所述背金属层背对铟层7的一侧与芯片3相邻。其中，所述散热盖的材质为铜，所述镍层8的厚度为10μm，所述散热盖中金层的厚度为1μm，所述铟层7的厚度为600μm，所述背金属层中Au层的厚度为1μm，所述镍钒合金层的厚度为8μm。
本对比例所述界面导热材料层中各层连接后的结构示意图如图7所示，由图可以看出，所述界面导热材料层包括铟层7及位于其一侧的散热盖2，所述散热盖2与所述铟层7相对的一侧表面设有镍层8，所述镍层与所述铟层间含有AuIn2化合物层，所述AuIn2化合物层与所述镍层间含有Ni-In化合物层，所述铟层7背对散热盖2的一侧设置有背金属层，所述背金属层与所述铟层7的连接处含有AuIn2化合物层12，所述背金属层还包括位于所述AuIn2化合物层12背对所述铟层7的一侧的镍钒合金层10，所述镍钒合金层10与所述AuIn2化合物层12之间含有Ni-In化合物层11。
性能测试方法：
对实施例1-2和对比例1所得界面导热材料层进行可靠性测试，其测试方法如下：采用高低温冲击循环试验，确定失效的循环次数。具体方法：将样品迅速升温至125℃，维持15min，然后降温至-55℃，维持15min。此为一个循环。然后周而复始进行多次循环并不断监测焊接面是否断裂失效。以循环次数多少为判定好坏的依据，一般循环3000次，至少循环1000次；
实施例1-2所得界面导热材料层在高低温冲击循环试验循环3000次时，其焊接面并未出现断裂失效，其可保持10年以上的可靠性，而对比例1所得的界面导热材料层在高低温冲击循环试验循环1000次时，即出现焊接面断裂的问题，因此，本发明所述界面导热材料层具有更高的结构稳定性。
经上述可靠性测试发现，本发明实施例1-2所述界面导热材料层的散热盖表面上的镍层与所述铟层焊接形成的Ni-In化合物层的结构稳定性更好，不易断裂，而对比例1所述界面导热材料层的散热盖中采用Au层作为润湿层，其与所述铟层焊接形成的AuIn2化合物层的结构不稳定，易断裂，从而使得由其封装得到的中央处理器组件的可靠性较低。
申请人声明，以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，所属技术领域的技术人员应该明了，任何属于本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，均落在本发明的保护范围和公开范围之内。

Claims (15)

1.一种界面导热材料层，其特征在于，所述界面导热材料层包括铟层及位于所述铟层一侧的散热盖，所述散热盖的表面含有镍层，所述镍层与所述铟层连接。
2.如权利要求1所述的界面导热材料层，其特征在于，所述镍层与所述铟层的界面处含有Ni-In化合物层。
3.如权利要求1所述的界面导热材料层，其特征在于，所述散热盖的材质为铜。
4.如权利要求2所述的界面导热材料层，其特征在于，所述Ni-In化合物层由所述镍层和所述铟层经过焊接得到。
5.如权利要求4所述的界面导热材料层，其特征在于，所述镍层和所述铟层经过焊接前，所述镍层的厚度为>1μm。
6.如权利要求4所述的界面导热材料层，其特征在于，所述镍层和所述铟层经过焊接前，所述铟层的厚度为50μm-600μm。
7.如权利要求1-6任一项所述的界面导热材料层，其特征在于，所述界面导热材料层还包括位于所述铟层背对所述散热盖的一侧的背金属层，所述背金属层中的镍钒合金层与所述铟层连接。
8.如权利要求7所述的界面导热材料层，其特征在于，所述镍钒合金层与所述铟层间含有Ni-In化合物层。
9.如权利要求1-6任一项所述的界面导热材料层，其特征在于，所述界面导热材料层还包括位于所述铟层背对所述散热盖的一侧的背金属层，所述背金属层与所述铟层的交界处含有AuIn2化合物层。
10.如权利要求9所述的界面导热材料层，其特征在于，所述背金属层还包括位于所述AuIn2化合物层背对所述铟层的一侧的镍钒合金层。
11.如权利要求10所述的界面导热材料层，其特征在于，所述AuIn2化合物层与所述镍钒合金层间含有Ni-In化合物层。
12.如权利要求9所述的界面导热材料层，其特征在于，所述AuIn2化合物层由位于所述镍钒合金层与所述铟层间的Au层与所述铟层经回流工艺后得到。
13.如权利要去12所述的界面导热材料层，其特征在于，进行所述回流工艺前，所述Au层的厚度为0-2μm。
14.如权利要求10所述的界面导热材料层，其特征在于，进行所述回流工艺前，所述背金属层中的镍钒合金层的厚度为4-10μm。
15.如权利要求1-14任一项所述的界面导热材料层的用途，其特征在于，所述界面导热材料层用于芯片散热。
CN201910964580.9A 2019-10-11 2019-10-11 一种界面导热材料层及其用途 Active CN110648987B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201910964580.9A CN110648987B (zh) 2019-10-11 2019-10-11 一种界面导热材料层及其用途
PCT/CN2020/120417 WO2021068966A1 (zh) 2019-10-11 2020-10-12 一种界面导热材料层及其用途
US17/767,187 US12074087B2 (en) 2019-10-11 2020-10-12 Thermal interface material layer and use thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910964580.9A CN110648987B (zh) 2019-10-11 2019-10-11 一种界面导热材料层及其用途

Publications (2)

Publication Number Publication Date
CN110648987A true CN110648987A (zh) 2020-01-03
CN110648987B CN110648987B (zh) 2022-09-06

Family

ID=69012529

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910964580.9A Active CN110648987B (zh) 2019-10-11 2019-10-11 一种界面导热材料层及其用途

Country Status (3)

Country Link
US (1) US12074087B2 (zh)
CN (1) CN110648987B (zh)
WO (1) WO2021068966A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112382621A (zh) * 2020-11-09 2021-02-19 海光信息技术股份有限公司 多芯片封装模块及方法
WO2021068966A1 (zh) * 2019-10-11 2021-04-15 宁波施捷电子有限公司 一种界面导热材料层及其用途
CN113635648A (zh) * 2021-08-10 2021-11-12 宁波施捷电子有限公司 一种界面导热材料的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5299214A (en) * 1991-07-01 1994-03-29 Sumitomo Electric Industries, Ltd. Heat radiating component and semiconductor device provided with the same
CN1582494A (zh) * 2001-11-15 2005-02-16 英特尔公司 在导热散热器上具有润湿层的电子组件
CN101465329A (zh) * 2007-12-21 2009-06-24 新光电气工业株式会社 半导体封装用的散热板以及该散热板的电镀方法
CN103441109A (zh) * 2013-06-19 2013-12-11 日月光半导体制造股份有限公司 半导体元件，半导体封装结构及其制造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2887937B2 (ja) * 1991-05-17 1999-05-10 富士通株式会社 銅・タングステン放熱基板の処理方法
US7416922B2 (en) * 2003-03-31 2008-08-26 Intel Corporation Heat sink with preattached thermal interface material and method of making same
US7030485B2 (en) * 2003-06-26 2006-04-18 Intel Corporation Thermal interface structure with integrated liquid cooling and methods
JP5211457B2 (ja) 2006-09-19 2013-06-12 富士通セミコンダクター株式会社 半導体装置及びその製造方法
CN106356341A (zh) 2016-08-31 2017-01-25 华为技术有限公司 一种半导体装置及制造方法
CN110648987B (zh) 2019-10-11 2022-09-06 宁波施捷电子有限公司 一种界面导热材料层及其用途

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5299214A (en) * 1991-07-01 1994-03-29 Sumitomo Electric Industries, Ltd. Heat radiating component and semiconductor device provided with the same
CN1582494A (zh) * 2001-11-15 2005-02-16 英特尔公司 在导热散热器上具有润湿层的电子组件
CN101465329A (zh) * 2007-12-21 2009-06-24 新光电气工业株式会社 半导体封装用的散热板以及该散热板的电镀方法
CN103441109A (zh) * 2013-06-19 2013-12-11 日月光半导体制造股份有限公司 半导体元件，半导体封装结构及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021068966A1 (zh) * 2019-10-11 2021-04-15 宁波施捷电子有限公司 一种界面导热材料层及其用途
US12074087B2 (en) 2019-10-11 2024-08-27 Ningbo S J Electronics Co., Ltd. Thermal interface material layer and use thereof
CN112382621A (zh) * 2020-11-09 2021-02-19 海光信息技术股份有限公司 多芯片封装模块及方法
CN113635648A (zh) * 2021-08-10 2021-11-12 宁波施捷电子有限公司 一种界面导热材料的制备方法

Also Published As

Publication number Publication date
US12074087B2 (en) 2024-08-27
WO2021068966A1 (zh) 2021-04-15
CN110648987B (zh) 2022-09-06
US20220367317A1 (en) 2022-11-17

Similar Documents

Publication Publication Date Title
CN110648987B (zh) 一种界面导热材料层及其用途
JP4904767B2 (ja) 半導体装置
JP6199397B2 (ja) 半導体装置およびその製造方法
US20080153210A1 (en) Electronic assembly having an indium wetting layer on a thermally conductive body
JP6479036B2 (ja) 半導体装置及びその製造方法
JP7176048B2 (ja) 半導体ダイと受動熱交換器との間に熱界面接合を形成するための装置及び方法
JP5092168B2 (ja) ペルチェ素子熱電変換モジュール、ペルチェ素子熱電変換モジュールの製造方法および光通信モジュール
JP4023032B2 (ja) 半導体装置の実装構造及び実装方法
JP4349552B2 (ja) ペルチェ素子熱電変換モジュール、ペルチェ素子熱電変換モジュールの製造方法および光通信モジュール
JP2006114827A (ja) 半導体装置
JPH11265976A (ja) パワー半導体モジュールおよびその製造方法
JP2011159994A (ja) 半導体装置
US7445965B2 (en) Method of manufacturing radiating plate and semiconductor apparatus using the same
TW201314848A (zh) 具有散熱結構之半導體封裝及其製造方法
TWI296839B (en) A package structure with enhancing layer and manufaturing the same
JP2009147123A (ja) 半導体装置及びその製造方法
US20220406679A1 (en) Method for Producing Power Semiconductor Module and Power Semiconductor Module
JP6874645B2 (ja) 半導体装置の製造方法
JP7322467B2 (ja) 半導体装置
CN102142421B (zh) 免用焊料的金属柱芯片连接构造
JP5884625B2 (ja) 半導体デバイス
CN216389335U (zh) 芯片组件
JP2006140401A (ja) 半導体集積回路装置
WO2014094436A1 (zh) 金/硅共晶芯片焊接方法及晶体管
CN113823573A (zh) 芯片组件及芯片封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant